WO2022116010A9 - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
WO2022116010A9
WO2022116010A9 PCT/CN2020/133160 CN2020133160W WO2022116010A9 WO 2022116010 A9 WO2022116010 A9 WO 2022116010A9 CN 2020133160 W CN2020133160 W CN 2020133160W WO 2022116010 A9 WO2022116010 A9 WO 2022116010A9
Authority
WO
WIPO (PCT)
Prior art keywords
layer
base substrate
orthographic projection
cathode
sub
Prior art date
Application number
PCT/CN2020/133160
Other languages
English (en)
French (fr)
Other versions
WO2022116010A1 (zh
Inventor
刘聪
黄耀
王彬艳
黄炜赟
龙跃
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/437,917 priority Critical patent/US20220352289A1/en
Priority to PCT/CN2020/133160 priority patent/WO2022116010A1/zh
Priority to CN202080003140.8A priority patent/CN114846605B/zh
Publication of WO2022116010A1 publication Critical patent/WO2022116010A1/zh
Publication of WO2022116010A9 publication Critical patent/WO2022116010A9/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Definitions

  • the present application provides a display panel and a display device, and the technical solutions are as follows:
  • the base substrate has a first display area, a second display area, and a wiring area;
  • the first anode layer, the first light-emitting layer and the first cathode layer can be divided into a plurality of second sub-pixels, and the light-emitting area of the second sub-pixels is on the base substrate
  • the orthographic projection of is located within the orthographic projection of the first cathode layer on the base substrate.
  • the extending direction of at least one of the straight line segments is parallel to the extending direction of a boundary of the light-emitting region of at least one of the first sub-pixels in the sub-pixel group.
  • the light-emitting area of the first sub-pixel of the first color is located in the third row and the first column
  • the light-emitting area of the first sub-pixel of the second color is located in the third row and the first column.
  • the 1st row and 3rd column, the light-emitting area of another first sub-pixel of the second color is located in the 3rd row and the 3rd column
  • the light-emitting area of the first sub-pixel of the third color is located in the 2nd row and the 2nd column .
  • the second cathode layer includes: a transition part, the orthographic projection of the transition part on the base substrate and the orthographic projection of the first signal transmission layer on the base substrate overlapping;
  • the display panel further includes: a first flat layer located between the second cathode layer and the third cathode layer, the first flat layer has a plurality of first via holes and a plurality of second via holes hole;
  • the display panel further includes: a plurality of pixel circuits located in the first display area, and a second signal transmission layer located between the first flat layer and the third cathode layer;
  • the pixel defining layer further has a plurality of ninth via holes, and the orthographic projection of the ninth via holes on the base substrate is located at the position of the first signal transmission layer on the base substrate. in the orthographic projection;
  • the first cathode layer is electrically connected to the first signal transmission layer through the ninth via hole.
  • the orthographic projection of the second connection portion on the base substrate surrounds the orthographic projection of the tenth via hole on the base substrate.
  • the second hole transport layer includes: a plurality of hole transport patterns arranged at intervals, and the area of the hole transport patterns is smaller than that of the first cathode pattern;
  • the image sensor is located on a side of the base substrate in the display panel away from the third anode layer, and is located in a third display area of the base substrate.
  • FIG. 6 is a schematic diagram of yet another first cathode pattern and a light-emitting area of a first sub-pixel provided by an embodiment of the present application;
  • FIG. 7 is a schematic diagram of still another first cathode pattern and a light-emitting area of a first sub-pixel provided by an embodiment of the present application;
  • FIG. 13 is a schematic diagram of the first connection part and the second connection part not shown in FIG. 10;
  • FIG. 17 is a top view of a pixel definition layer provided by an embodiment of the present application.
  • FIG. 18 is a schematic structural diagram of another display panel provided by an embodiment of the present application.
  • 20 is a top view of a first cathode layer and a third cathode layer provided by an embodiment of the present application;
  • the second cathode layer 105 in the display panel 10 may be made of a transparent conductive material.
  • the second cathode layer 105 may be made of indium tin oxide (ITO).
  • the first transmission pattern 1112 is provided in the first via hole 110 a of the first flat layer 110 to protect the second cathode layer 105 , to ensure the quality of the second cathode layer 105 . In this way, the reliability of the first signal transmission layer 109 in transmitting the power signal to the first cathode pattern 1081 through the second cathode layer 105 can be ensured.
  • the transmission traces 1111 , the first transmission patterns 1112 , and the second transmission patterns 1113 in the second signal transmission layer 111 may all be made of ITO.
  • the second planarization layer 112 Since the second planarization layer 112 is located between the second signal transmission layer 111 and the third cathode layer 108, after the second planarization layer 112 is formed, the second planarization layer 112 may cover the first via hole 110a. Therefore, a plurality of third vias 112a are provided on the second flat layer 112, so that the orthographic projection of the third vias 112a on the base substrate 101 can be the same as that of the first vias 110a on the base substrate 101 There is a first overlapping area in the orthographic projection of , which can facilitate the arrangement of the first connection portion 10811 in the third via hole 112 a to realize the electrical connection between the first transmission pattern 1112 and the first cathode pattern 1081 .
  • the orthographic projection of the fourth via hole 112 b on the base substrate 101 may have a second overlapping area with the orthographic projection of the second via hole 110 b on the base substrate 101 .
  • the ratio of the area of the second overlapping region to the area of the orthographic projection of the second via hole 110b on the base substrate 101 is greater than or equal to 80%.
  • the second connection part 1091 may have a portion located in the fourth via hole 112 b , and the second connection part 1091 may be used to electrically connect the first signal transmission layer 109 and the second signal transmission layer 111 .
  • the second flat layer 112 may further have a plurality of fifth via holes 112c.
  • the anode pattern 1061 in the second anode layer 106 may include: a third connection part 10611 located in the fifth via hole 112 c , and the second anode layer 106 may communicate with the second signal transmission layer 111 through the third connection part 10611
  • the transmission line 1111 is electrically connected.
  • the orthographic projection of the sixth via hole 113a on the base substrate 101 may be covered by the orthographic projection of the first light-emitting layer 103 on the base substrate 101, and the first light-emitting layer 103 may pass through the first light-emitting layer 103.
  • the six via holes 113 a are in contact with the first anode layer 102 .
  • the pixel defining layer 113 may be located on the side of the second anode layer 106 away from the base substrate 101 .
  • the second anode layer 106 includes a plurality of anode patterns 1061 .
  • Each seventh via hole 113 b in the pixel defining layer 113 may be used to expose a partial area of an anode pattern 1061 of the second anode layer 106 .
  • the pixel defining layer 113 may further have a plurality of ninth via holes 113d.
  • the orthographic projection of the ninth via hole 113 d on the base substrate 101 may be located within the orthographic projection of the first signal transmission layer 109 on the base substrate 101 .
  • the first cathode layer 104 may be electrically connected to the first signal transmission layer 109 through the ninth via hole 113d.
  • FIG. 19 is a top view of a first anode layer, a second anode layer, and a first signal transmission layer provided by an embodiment of the present application.
  • the first signal transmission layer 109 may have a tenth via hole 109 a (not shown in FIG. 18 ), and the tenth via hole 109 a of the first signal transmission layer 109 may be used to expose the third planarization layer 114 .
  • the tenth via hole 109a may be filled with the pixel defining layer 113 located on the side of the first signal transmission layer 109 away from the base substrate 101 .
  • 1051 is in the orthographic projection on the base substrate 101 .
  • the area of the orthographic projection of the tenth via hole 109 a on the base substrate 101 is smaller than the area of the orthographic projection of the connecting portion 1051 located in the second cathode layer 105 on the base substrate 101 .
  • the orthographic projection of the portion of the second type of second cathode pattern that does not overlap with the first signal transmission layer 109 on the base substrate 101 may cover the transition portion 1051 of the second cathode layer 105 on the substrate Orthographic projection on substrate 101 .
  • the transmittance of the regions of the display panel 10 other than the regions where the second type of second cathode pattern and the transition portion 1051 are arranged can be made higher, so as to ensure the imaging effect of the camera.
  • the display panel 10 may further include: a first hole transport layer 115 and a first electron transport layer 116 located in the first display area 101a, and a first hole transport layer 115 located in the second display area 101b Two hole transport layers 117 and second electron transport layers 118 .
  • both the area of the hole transport pattern 1171 and the area of the electron transport pattern 1181 are smaller than the area of the first cathode pattern 1081 .
  • the anode pattern in the first anode layer 102, a corresponding light-emitting layer pattern in the first light-emitting layer 103, the first cathode layer 104, the first hole transport layer 115 and the first electron transport layer 116 may constitute a first Two sub-pixels. That is, the plurality of second sub-pixels located in the first display area 101a may share the first cathode layer 104 , the first hole transport layer 115 and the first electron transport layer 116 .
  • the four first sub-pixels may share one hole injection pattern in the second hole injection layer 121 and one electron injection pattern in the second electron injection layer 122 .
  • the four second subpixels may share one hole injection pattern in the first hole injection layer 119 and one electron injection pattern in the first electron injection layer 120 .
  • the embodiments of the present application provide a display panel.
  • the plurality of first cathode patterns in the third cathode layer included in the display panel are arranged at intervals, so that the plurality of first cathode patterns do not cover the entire layer of the first cathode pattern.
  • Second display area Compared with the cathode layer covering the whole second display area, the influence on the light transmittance can be effectively reduced, and the imaging effect of the camera located in the second display area is better.
  • FIG. 22 is a flowchart of a method for manufacturing a display panel provided by an embodiment of the present application. This method can be used to prepare the display panel provided in the above-mentioned embodiment. Referring to FIG. 22, it can be seen that the method can include:
  • the second cathode layer 105 may be formed on one side of the base substrate 101 first.
  • the base substrate 101 may be a flexible substrate, for example, the base substrate 101 may be made of polyimide (PI).
  • the second cathode layer 105 can be made of transparent conductive material, such as ITO.
  • a first flat layer 110 may be formed on the side of the second cathode layer 105 away from the base substrate 101 .
  • the first flat layer 110 may have a plurality of first via holes 110a and a plurality of second via holes 110b.
  • Step 203 forming a second signal transmission layer on the side of the first flat layer away from the base substrate.
  • the anode pattern 1061 of the second anode layer 106 includes a third connection part 10611 , and the third connection part 10611 may be located in the fifth via hole 112 c of the second flat layer 112 .
  • the second connection portion 1091 of the first signal transmission layer 109 may be located in the fourth via hole 112b of the second flat layer 112 and the second via hole 110b of the first flat layer 110 , and may be connected with the second via hole 110b in the second via hole 110b.
  • the second transmission pattern 1113 is connected.
  • Step 207 Form a first hole injection layer, a first hole transport layer, a first light-emitting layer, a first electron transport layer, and a first electron injection layer in the first display area, and form a second hole in the second display area.
  • a hole injection layer, a second hole transport layer, a second light emitting layer, a second electron transport layer, and a second electron injection layer is a hole injection layer, a second hole transport layer, a second light emitting layer, a second electron transport layer, and a second electron injection layer.
  • the first hole injection layer 119 and the second hole injection layer 121 can be prepared by the same patterning process.
  • the first hole transport layer 115 and the second hole transport layer 117 can be prepared by the same patterning process.
  • the first light-emitting layer 103 and the second light-emitting layer 109 can be prepared by the same patterning process.
  • the first electron transport layer 116 and the second electron transport layer 118 can be prepared by the same patterning process.
  • the first electron injection layer 120 and the second electron injection layer 122 can be prepared by the same patterning process.
  • both the first hole injection layer 119 and the second hole injection layer 121 may include: a plurality of hole injection patterns arranged at intervals. Moreover, the first hole injection layer 119 and the second hole injection layer 121 can be prepared by FMM. Both the first electron injection layer 120 and the second electron injection layer 122 may include: a plurality of electron injection patterns arranged at intervals. Moreover, the first electron injection layer 120 and the second electron injection layer 122 can be prepared by using FMM.
  • Step 208 forming a first cathode layer in the first display area, and forming a third cathode layer in the second display area.
  • the first cathode layer 104 and the third cathode layer 108 may be located in the same layer. That is, the first cathode layer 104 and the third cathode layer 108 can be prepared by the same patterning process.
  • FIG. 41 is a schematic structural diagram of a display device provided by an embodiment of the present application.
  • the display device may include: an image sensor 30 and the display panel 10 provided in the above-mentioned embodiments.
  • the image sensor 30 may be located on the side of the base substrate 101 of the display panel 10 away from the second anode layer 106 , and at the second display area 101 b of the base substrate 101 .
  • the image sensor 30 may be a front camera of the display device, which is used for capturing images.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示面板及显示装置，涉及显示技术领域。该显示面板包括的第三阴极层中的多个第一阴极图案间隔设置，因此该多个第一阴极图案不会整层覆盖第二显示区域。相对于整层覆盖第二显示区域的阴极层，能够有效减小对光透过率的影响，位于该第二显示区域的摄像头的成像效果较好。

Description

显示面板及显示装置 技术领域
本申请涉及显示技术领域，特别涉及一种显示面板及显示装置。
背景技术
有机发光二极管(organic light-emitting diode，OLED)显示面板由于具有自发光，驱动电压低，以及响应速度块等优点而得到了广泛的应用。
发明内容
本申请提供了一种显示面板及显示装置，所述技术方案如下：
一方面，提供了一种显示面板，所述显示面板包括：
衬底基板，所述衬底基板具有第一显示区域，第二显示区域，以及走线区域；
位于所述第一显示区域，且沿远离所述衬底基板的方向依次层叠的第一阳极层，第一发光层和第一阴极层；
位于所述第二显示区域，且沿远离所述衬底基板的方向依次层叠的第二阴极层，第二阳极层，第二发光层和第三阴极层，其中，所述第三阴极层包括：间隔设置的多个第一阴极图案，所述第一阴极图案包括第一连接部，所述第一阴极图案通过所述第一连接部与所述第二阴极层连接，所述第二阳极层，所述第二发光层和所述第三阴极层能够划分为多个第一子像素，所述第一子像素的发光区域在所述衬底基板上的正投影位于所述第二阴极层和所述第三阴极层的交叠区域内；
以及，位于所述走线区域的第一信号传输层，所述第一信号传输层传输的信号，与所述第一阳极层和所述第二阳极层传输的信号均不同；
其中，所述第一信号传输层在所述衬底基板上的正投影与所述第二阴极层在所述衬底基板上的正投影部分重叠，且所述第一信号传输层包括：第二连接部，所述第一信号传输层通过所述第二连接部与所述第二阴极层连接；所述第一信号传输层在所述衬底基板上的正投影，还与所述第一阴极层在所述衬底基 板上的正投影部分重叠，且所述第一信号传输层还与所述第一阴极层连接；所述第一信号传输层还用于接收电源信号。
可选的，所述第一阴极图案在所述衬底基板上的正投影覆盖至少一个所述第一子像素的发光区域在所述衬底基板上的正投影。
可选的，所述第一阳极层，所述第一发光层和所述第一阴极层能够划分为多个第二子像素，所述第二子像素的发光区域在所述衬底基板上的正投影位于所述第一阴极层在所述衬底基板上的正投影内。
可选的，所述多个第一子像素能够划分为多个子像素组，所述子像素组包括多个所述第一子像素，且至少一个所述子像素组中的多个所述第一子像素的发光区域以3行3列的方式排布。
可选的，所述第一阴极图案在所述衬底基板上的正投影覆盖一个所述子像素组在所述衬底基板上的正投影，且所述第一阴极图案的形状为第一形状，所述第一形状为中心对称图形或轴对称图形。
可选的，所述第一阴极图案在所述衬底基板上的正投影覆盖一个所述子像素组在所述衬底基板上的正投影，且所述第一阴极图案的形状为第二形状，所述第二形状由多条直线段和多条弧线段首尾相连形成；
至少一条所述直线段的延伸方向，与所述子像素组中的至少一个所述第一子像素的发光区域的一个边界的延伸方向平行。
可选的，所述子像素组包括：一个第一颜色的第一子像素，两个第二颜色的第一子像素，以及一个第三颜色的第一子像素。
可选的，在至少一个所述子像素组中，所述第一颜色的第一子像素的发光区域位于第3行第1列，一个所述第二颜色的第一子像素的发光区域位于第1行第3列，另一个所述第二颜色的第一子像素的发光区域位于第3行第3列，所述第三颜色的第一子像素的发光区域位于第2行第2列。
可选的，在至少一个所述子像素组中，所述第一颜色的第一子像素的发光区域位于第2行第3列，一个所述第二颜色的第一子像素的发光区域位于第1行第2列，另一个所述第二颜色的第一子像素的发光区域位于第3行第2列，所述第三颜色的第一子像素的发光区域位于第2行第1列。
可选的，在至少一个所述子像素组中，所述第一连接部与所述子像素组中至少一个第一子像素的发光区域之间，在平行于所述衬底基板的承载面的方向上的距离大于或等于2.5微米，且小于或等于15微米。
可选的，所述第二阴极层包括：转接部，所述转接部在所述衬底基板上的正投影与所述第一信号传输层在所述衬底基板上的正投影部分重叠；所述显示面板还包括：位于所述第二阴极层和所述第三阴极层之间的第一平坦层，所述第一平坦层具有多个第一过孔和多个第二过孔；
所述第一过孔在所述衬底基板上的正投影位于所述第二显示区域，所述第一过孔在所述衬底基板上的正投影，与所述第一子像素的发光区域在所述衬底基板上的正投影不重叠，且所述第一连接部存在位于所述第一过孔内的部分；
所述第二过孔在所述衬底基板上的正投影位于所述走线区域，所述第二过孔在所述衬底基板上的正投影，位于所述转接部在所述衬底基板上的正投影内，且位于所述第一信号传输层在所述衬底基板上的正投影内，且所述第二连接部存在位于所述第二过孔内的部分。
可选的，所述显示面板还包括：位于所述第一显示区域的多个像素电路，以及位于所述第一平坦层和所述第三阴极层之间的第二信号传输层；
其中，所述像素电路通过所述第二信号传输层与所述第二阳极层电连接。
可选的，所述第二信号传输层包括：多条传输走线；
其中，所述传输走线的一端与所述第二阳极层连接，所述传输走线的另一端与所述像素电路连接。
可选的，所述第二信号传输层还包括：位于所述第二显示区域的多个第一传输图案，其中，所述第一传输图案位于所述第一过孔内，用于电连接所述第二阴极层和所述第一连接部。
可选的，所述第二信号传输层还包括：位于所述走线区域的多个第二传输图案，其中，所述第二传输图案位于所述第二过孔内，用于电连接所述第二阴极层和所述第二连接部。
可选的，所述显示面板还包括：位于所述第二信号传输层和所述第三阴极层之间的第二平坦层；
所述第二平坦层具有多个第三过孔，所述第三过孔在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在第一交叠区域，所述第一交叠区域的面积与所述第一过孔在所述衬底基板上的正投影的面积的比值大于或等于80％，所述第一连接部存在位于所述第三过孔内的部分，用于连接所述第二信号传输层和所述第三阴极层；
所述第二平坦层还具有多个第四过孔，所述第四过孔在所述衬底基板上的 正投影与所述第二过孔在所述衬底基板上的正投影存在第二交叠区域，所述第二交叠区域的面积与所述第二过孔在所述衬底基板上的正投影的面积的比值大于或等于80％，所述第二连接部存在位于所述第四过孔内的部分，用于连接所述第一信号传输层和所述第二信号传输层。
可选的，所述第二平坦层还具有多个第五过孔；所述第二阳极层包括：位于所述第五过孔内的第三连接部，所述第二阳极层通过所述第三连接部与所述第二信号传输层电连接。
可选的，所述显示面板还包括：像素界定层；
所述像素界定层具有多个第六过孔，所述第六过孔在所述衬底基板上的正投影被所述第一发光层在所述衬底基板上的正投影覆盖，所述第一发光层通过所述第六过孔与所述第一阳极层接触；
所述像素界定层还具有多个第七过孔，所述第七过孔在所述衬底基板上的正投影被所述第二发光层在所述衬底基板上的正投影覆盖，所述第二发光层通过所述第七过孔与所述第二阳极层接触。
可选的，所述像素界定层还具有多个第八过孔，所述第八过孔在所述衬底基板上的正投影，与所述第一过孔在所述衬底基板上的正投影存在第三交叠区域，所述第三交叠区域的面积与所述第一过孔在所述衬底基板上的正投影的面积的比值大于或等于80％。
可选的，所述像素界定层还具有多个第九过孔，所述第九过孔在所述衬底基板上的正投影位于所述第一信号传输层在所述衬底基板上的正投影内；
所述第一阴极层通过所述第九过孔与所述第一信号传输层电连接。
可选的，所述显示面板还包括：位于所述第二阴极层靠近所述衬底基板的一侧的第三平坦层；
所述第一信号传输层具有多个第十过孔，所述第十过孔用于将所述第三平坦层露出。
可选的，第二连接部在所述衬底基板上的正投影围绕所述第十过孔在所述衬底基板上的正投影。
可选的，所述第三阴极层还包括：间隔设置的多个第二阴极图案，所述多个第二阴极图案在所述衬底基板上的正投影与所述第一子像素的发光区域在所述衬底基板上的正投影不重叠。
可选的，所述显示面板还包括：位于所述第一显示区域的第一空穴传输层 和第一电子传输层，以及位于所述第二显示区域的第二空穴传输层和第二电子传输层；
所述第二空穴传输层包括：间隔设置的多个空穴传输图案，所述空穴传输图案的面积小于所述第一阴极图案的面积；
所述第二电子传输层包括：间隔设置的多个电子传输图案，所述电子传输图案的面积小于所述第一阴极图案的面积。
可选的，所述空穴传输图案在所述衬底基板上的正投影以及所述电子传输图案在所述衬底基板上的正投影，覆盖所述第一子像素的发光区域在所述衬底基板上的正投影；
所述空穴传输图案在所述衬底基板上的正投影以及所述电子传输图案在所述衬底基板上的正投影，与所述第一连接部在所述衬底基板上的正投影均不重叠。
可选的，所述显示面板中的第二阴极层和第二信号传输层均由透明导电材料制成。
可选的，所述第一阳极层，所述第二阳极层，以及所述第一信号传输层位于同层；所述第一发光层以及所述第二发光层位于同层；所述第一阴极层以及所述第三阴极层位于同层。
另一方面，提供了一种显示装置，所述显示装置包括：图像传感器以及如上述方面所述的显示面板；
所述图像传感器位于所述显示面板中衬底基板远离第三阳极层的一侧，且位于所述衬底基板的第三显示区域。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种显示面板的结构示意图；
图2是本申请实施例提供的一种衬底基板的俯视图；
图3是本申请实施例提供的一种第三阴极层的局部示意图；
图4是本申请实施例提供的一种第一阴极图案和第一子像素的发光区域的 示意图；
图5是本申请实施例提供的另一种第一阴极图案和第一子像素的发光区域的示意图；
图6是本申请实施例提供的又一种第一阴极图案和第一子像素的发光区域的示意图；
图7是本申请实施例提供的再一种第一阴极图案和第一子像素的发光区域的示意图；
图8是本申请实施例提供的再一种第一阴极图案和第一子像素的发光区域的示意图；
图9是本申请实施例提供的一种第二阴极层的结构示意图；
图10是本申请实施例提供的另一种显示面板的结构示意图；
图11是本申请实施例提供的一种第一平坦层的俯视图；
图12是图10所示的显示面板的俯视图；
图13是图10中未示出第一连接部和第二连接部的示意图；
图14是本申请实施例提供的一种第二信号传输层的俯视图；
图15是图14所示的第二信号传输层的局部示意图；
图16是本申请实施例提供的一种第二平坦层的俯视图；
图17是本申请实施例提供的一种像素界定层的俯视图；
图18是本申请实施例提供的又一种显示面板的结构示意图；
图19是本申请实施例提供的一种第一阳极层，第二阳极层，以及第一信号传输层的俯视图；
图20是本申请实施例提供的一种第一阴极层和第三阴极层的俯视图；
图21是本申请实施例提供的一种第一空穴传输层和第二空穴传输层的俯视图；
图22是本申请实施例提供的一种显示面板的制造方法的流程图；
图23是本申请实施例提供的形成第二阴极层和第一平坦层的截面图；
图24是本申请实施例提供的形成第二阴极层和第一平坦层的俯视图；
图25是形成第二信号传输层的截面图；
图26是形成第二信号传输层的俯视图；
图27是图26的局部示意图；
图28是形成第二平坦层的截面图；
图29是形成第二平坦层的俯视图；
图30是图29的局部示意图；
图31是形成第一阳极层，第二阳极层，第一信号传输层的截面图；
图32是形成第一阳极层，第二阳极层，第一信号传输层的俯视图；
图33是图32的局部示意图；
图34是形成像素界定层的截面图；
图35是形成像素界定层的俯视图；
图36是图35的局部示意图；
图37是形成第一空穴注入层，第一空穴传输层，第一发光层，第一电子传输层，第一电子注入层，第二空穴注入层，第二空穴传输层，第二发光层，第二电子传输层，以及第二电子注入层的截面图；
图38是形成第一空穴注入层，第一空穴传输层，第一发光层，第一电子传输层，第一电子注入层，第二空穴注入层，第二空穴传输层，第二发光层，第二电子传输层，以及第二电子注入层的俯视图；
图39是图38的局部示意图；
图40是图12的局部示意图；
图41是本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
相关技术中，为了提高显示面板的屏占比，可以将显示装置的摄像头设置在显示面板的显示区域。其中，显示面板的显示区域包括：沿远离衬底基板的方向依次层叠的阳极层，发光层以及阴极层。该摄像头设置在阳极层远离发光层的一侧。
但是，由于该阴极层会对透过率造成影响，因此设置在显示面板的显示区域的摄像头的成像效果较差。
图1是本申请实施例提供的一种显示面板的结构示意图。参考图1可以看出，该显示面板10可以包括：衬底基板101，第一阳极层102，第一发光层103，第一阴极层104，第二阴极层105，第二阳极层106，第二发光层107，第三阴 极层108，以及第一信号传输层109。
图2是本申请实施例提供的一种衬底基板的俯视图。结合图1和图2，该衬底基板101可以具有第一显示区域101a，第二显示区域101b，以及走线区域101c。第一阳极层102，第一发光层103以及第一阴极层104可以位于第一显示区域101a，且沿远离衬底基板101的方向依次层叠。第二阴极层105，第二阳极层106，第二发光层107和第三阴极层108可以位于第二显示区域101b，且沿远离衬底基板101的方向依次层叠。第一信号传输层109可以位于走线区域101c，且该第一信号传输层109传输的信号，与第一阳极层102和第二阳极层106传输的信号均不同。
参考图2，该走线区域101c为条状区域，且位于第一显示区域101a和第二显示区域101b的同一侧。当然，该走线区域101c还可以为环绕第一显示区域101a和第二显示区域101b的环形区域。本申请实施例对该走线区域101c的形状不做限定。
图3是本申请实施例提供的一种第三阴极层的局部示意图。参考图3可以看出，该第三阴极层108可以包括：间隔设置的多个第一阴极图案1081。该第一阴极图案1081可以包括第一连接部(图中未示出)。该第一阴极图案1081可以通过第一连接部与第二阴极层105连接。
可选的，该第二阳极层106，第二发光层107和第三阴极层108能够划分为多个第一子像素，该第一子像素的发光区域在衬底基板101上的正投影位于第二阴极层105和第三阴极层108的交叠区域内。
参考图1，该第二阳极层106可以包括：多个阳极图案1061。该第二发光层107可以包括：多个发光层图案1071。并且，该多个阳极图案1061，该多个发光层图案1071，以及多个第一阴极图案1081可以对应。每个阳极图案106，与对应的一个发光层图案1071和对应的一个第一阴极图案1081可以构成一个第一子像素。其中，相邻的两个阳极图案1061可以与同一个第一阴极图案1081对应，或者可以分别与两个不同的第一阴极图案1081对应，本申请实施例对此不做限定。
在本申请实施例中，参考图1，第一信号传输层109在衬底基板101上的正投影与第二阴极层105在衬底基板101上的正投影部分重叠。该第一信号传输层109包括：第二连接部(图中未示出)。该第一信号传输层109可以通过第二连接部与第二阴极层105连接。该第一信号传输层109还用于接收电源信号。
也即是，第二阴极层105与第三阴极层108中的第一阴极图案1081连接，且该第二阴极层105还与第一信号传输层109连接。由此，第一信号传输层109可以通过第二阴极层105与第三阴极层108中的第一阴极图案1081连接。该第一信号传输层109接收到的电源信号可以通过第二阴极层105传输至第一阴极图案1081，以为该第一阴极图案1081供电。
另外，该第一信号传输层109在衬底基板101上的正投影，还可以与第一阴极层104在衬底基板101上的正投影部分重叠，且该第一信号传输层109还与第一阴极层104连接。由此，该第一信号传输层109接收到的电源信号还可以传输至第一阴极层104，以为该第一阴极层104供电。
在本申请实施例中，第二阴极层105可以整层覆盖第二显示区域101b，因此该第二阴极层105的电阻可以较小，进而能够使得各个第一阴极图案1081接收到的电源信号的电压差较小，保证第二显示区域101b的亮度均一性，进而保证显示面板10的显示效果。
综上所述，本申请实施例提供了一种显示面板，该显示面板包括的第三阴极层中的多个第一阴极图案间隔设置，因此该多个第一阴极图案不会整层覆盖第二显示区域。相对于整层覆盖第二显示区域的阴极层，能够有效减小对光透过率的影响，位于该第二显示区域的摄像头的成像效果较好。
可选的，该显示面板10中的第二阴极层105可以由透明导电材料制成。由此不仅可以实现信号的传输，还可以避免该第二阴极层105对光透过率造成较大的影响，保证摄像头的成像效果。示例的，该第二阴极层105可以由氧化铟锡(indium tin oxide，ITO)制成。
在本申请实施例中，第一阳极层102，第二阳极层106，以及第一信号传输层109可以位于同层。第一发光层103和第二发光层107可以位于同层。该第一阴极层104和第三阴极层108可以位于同层。
也即是，该第一阳极层102，第二阳极层106，以及第一信号传输层109可以采用同一次构图工艺制备得到。该第一发光层103和第二发光层107可以采用同一次构图工艺制备得到。该第一阴极层104和第三阴极层108可以采用同一次构图工艺制备得到。
其中，第一信号传输层109传输的信号与第一阳极层102和第二阳极层106传输的信号不同。示例的，该第一信号传输层109传输的信号可以为电源信号，该第一阳极层102和第二阳极层106传输的信号可以为阳极驱动信号。
在本申请实施例中，第一阳极层102，第一发光层103和第一阴极层104能够划分为多个第二子像素。该第二子像素的发光区域在衬底基板101上的正投影可以位于第一阴极层104在衬底基板101上的正投影内。
其中，该第一阳极层102也可以包括：多个阳极图案(图1未示出)。该第一发光层103可以包括：多个发光层图案(图1未示出)。多个阳极图案和多个发光层图案一一对应。每个阳极图案与对应的一个发光层图案以及第一阴极层104可以构成一个第二子像素。
在本申请实施例中，该多个第一子像素能够划分为多个子像素组，每个子像素组可以包括多个第一子像素，且至少一个子像素组中的多个第一子像素的发光区域可以以3行3列的方式排布。
其中，子像素组中的第一子像素的发光区域以3行3列排布是指：3行3列的9个位置中，至少部分位置存在该第一子像素的发光区域。示例的，至少一个子像素组可以包括：一个第一颜色的第一子像素，两个第二颜色的第一子像素，以及一个第三颜色的第一子像素。也即是，至少一个子像素组包括四个第一子像素，该四个第一子像素中的每个第一子像素的发光区域可以位于3行3列中9个位置中的任一位置。
可选的，该第一颜色可以为红色(red，R)，该第二颜色可以为绿色(green，G)，该第三颜色可以为蓝色(blue，B)。
图4是本申请实施例提供的一种第一阴极图案和第一子像素的发光区域的示意图。参考图4可以看出，该第一阴极图案1081在衬底基板101上的正投影可以覆盖一个子像素组在衬底基板101上的正投影。也即是，该第一阴极图案1081在衬底基板101上的正投影覆盖一个第一颜色的第一子像素的发光区域在衬底基板101上的正投影，且覆盖两个第二颜色的第一子像素的发光区域在衬底基板101上的正投影，以及覆盖一个第三颜色的第一子像素的发光区域在底基板101上的正投影。
可选的，该第一阴极图案1081的形状可以为第一形状，该第一形状可以为中心对称图形或轴对称图形(该第一形状为规则形状)。示例的，参考图4，该第一阴极图案1081的形状可以为矩形。或者，参考图5，该第一阴极图案1081的形状可以为十字形。又或者，参考图6，该第一阴极图案1081的形状可以为八边形。
或者，该第一阴极图案1081的形状还可以为第二形状，参考图7和图8， 该第二形状可以由多条直线段和多条弧线段首尾相连形成(该第二形状为不规则形状)。本申请实施例对该第一阴极图案1081的形状不做限定。
并且，至少一条直线段的延伸方向，可以与子像素组中的至少一个第二子像素的发光区域的一个边界的延伸方向平行。
参考图4和图7可以看出，在至少一个子像素组中，第一颜色的第一子像素的发光区域可以位于第3行第1列，一个第二颜色的第一子像素的发光区域位于第1行第3列，另一个第二颜色的第二子像素的发光区域位于第3行第3列，第三颜色的第一子像素的发光区域位于第2行第2列。
参考图5，图6以及图8，在至少一个子像素组，第一颜色的第二子像素的发光区域位于第2行第3列，一个第二颜色的第一子像素的发光区域位于第1行第2列，另一个第二颜色的第一子像素的发光区域位于第3行第2列，第三颜色的第一子像素的发光区域位于第2行第1列。
当然，对于子像素组中的各个第一子像素还可以以其他的方式进行排布，本申请实施对此不做限定。
在本申请实施例中，由于第一阴极图案1081需通过第一连接部与第二阴极层105连接，因此为了避免该第一连接部影响第一阴极图案1081覆盖的子像素组中的第一子像素正常发光，需使得第一连接部与子像素组中第一子像素的发光区域具有一定的间距。可选的，可以使得在至少一个子像素组中，第一连接部与子像素组中至少一个第一子像素的发光区域之间，在平行于衬底基板101的承载面的方向上的距离大于或等于2.5微米。其中，衬底基板101的承载面可以是指衬底基板101中用于设置各个膜层的平面。
示例的，可以使得在至少一个子像素组中，第一连接部与子像素组中任一第一子像素的发光区域之间，在平行于衬底基板101的承载面的方向上的距离大于或等于2.5微米。
其中，在至少一个子像素组中，第一连接部与子像素组中任一第一子像素的发光区域之间的距离大于或等于2.5微米，可以用于表示：在至少一个子像素组中，子像素组包括的多个第一子像素中与第一连接部距离最近的一个第一子像素的发光区域，与该第一连接部之间的距离最小可以为2.5微米。
当然，该第一连接部与子像素组中的第一子像素的发光区域之间的距离也不能过大，否则会使得该第一阴极图案1081的面积过大，影响显示面板10的透过率。可选的，可以使得在至少一个子像素组中，第一连接部与子像素组中 至少一个第一子像素的发光区域之间，在平行于衬底基板101的承载面的方向上的距离小于或等于15微米。
示例的，可以使得在至少一个子像素组中，第一连接部与子像素组中任一第一子像素的发光区域之间，在平行于衬底基板101的承载面的方向上的距离小于或等于15微米。
其中，在至少一个子像素组中，第一连接部与子像素组任一第一子像素的发光区域之间的距离小于或等于15微米，可以用于表示：子像素组包括的多个第一子像素中与第一连接部距离最远的一个第一子像素的发光区域，与该第一连接部之间的距离最大可以为15微米。
图9是本申请实施例提供的一种第二阴极层的结构示意图。参考图9可以看出，该第二阴极层105可以包括：转接部1051。该转接部1051在衬底基板101上的正投影可以与第一信号传输层109在衬底基板101上的正投影部分重叠，从而可以便于使得第一信号传输层109的第二连接部与该转接部1051连接，使得第一信号传输层109的电源信号传输至第二阴极层105。其中，图9中示出的位于第一显示区域101a的图案a1为与第二阴极层105采用同一次构图工艺制备的其他功能的膜层。
参考图9可以看出，该第二阴极层105可以包括多个转接部1051。该转接部1051可以为条状结构。示例的，图9中示出了三个转接部1051。当然，该第二阴极层105包括的转接部1051还可以为片状结构，本申请实施例对该转接部1051的形状不做限定。
可选的，若转接部1051的形状为条状结构，该转接部1051沿第一方向X1的长度小于第二阴极层105的主体部1052沿第一方向X1的长度。若转接部1051的形状为片状结构，该转接部1051沿第一方向X1的长度可以与第二阴极层105的主体部1052沿第一方向X1的长度相等。
另外，由于该转接部1051沿第二方向X2的长度，与第二显示区域101b和走线区域101c之间的距离以及显示面板的边框宽度相关，因此本申请实施例对该转接部1051沿第二方向X2的长度不做限定。只需保证该转接部1051在衬底基板101上的正投影与第一信号传输层109在衬底基板101上的正投影部分重叠即可。
图10是本申请实施例提供的另一种显示面板的结构示意图。参考图10可以看出，该显示面板10还可以包括：位于第二阴极层105和第三阴极层108之 间的第一平坦层110。图11是本申请实施例提供的一种第一平坦层的俯视图。参考图11可以看出，该第一平坦层110具有多个第一过孔110a和多个第二过孔110b。
在本您申请实施例中，为了便于示出第一平坦层110中的各个过孔，图11中采用填充图案表示过孔。其他未绘制填充图案的区域用于表示第一平坦层110具有实材的区域。并且，图11中示出的位于第一显示区域101a的过孔a2和走线区域101c的过孔a3为其他功能的过孔。
图12是图10所示的显示面板的俯视图。图13是图10中未示出第一连接部和第二连接部的示意图。结合图10，图12和图13，该第一过孔110a在衬底基板101上的正投影可以位于第二显示区域101b，且该第一过孔110a在衬底基板101上的正投影，与第一子像素b1的发光区域b11在衬底基板101上的正投影不重叠。由此可以避免该第一过孔110a的设置对第一子像素b1的发光区域b11造成影响，保证该第一子像素b1能够正常发光。
其中，参考图10，第一阴极图案1081的第一连接部10811存在位于第一过孔110a内的部分。由此，该第一阴极图案1081可以通过第一连接部10811中位于第一过孔110a内的部分与第二阴极层105连接。
结合图11至图13，该第二过孔110b在衬底基板101上的正投影可以位于走线区域101c。并且，该第二过孔110b在衬底基板101上的正投影，可以位于转接部1051在衬底基板101上的正投影内。第一信号传输层109的第二连接部1091可以存在位于第二过孔110b内的部分。由此，第一信号传输层109可以通过第二连接部1091中位于第二过孔110b内的部分与转接部1051连接。
在本申请实施例中，参考图10和图13，显示面板10还可以包括：位于第一显示区域101a的多个像素电路(图中未示出)，以及位于第一平坦层110和第三阴极层108之间的第二信号传输层111。其中，该像素电路可以通过第二信号传输层111与第二阳极层106电连接，从而可以使得该像素电路为第二阳极层106提供驱动信号。
并且，由于该多个像素电路位于第一显示区域101a，因此该多个像素电路不会对第二显示区域101b的透过率造成影响，能够保证摄像头的成像效果。
图14是本申请实施例提供的一种第二信号传输层的俯视图。图15是图14所示的第二信号传输层的局部示意图。参考图10，以及图13至图15可以看出，该第二信号传输层111可以包括：多条传输走线1111。其中，该传输走线1111 的一端可以与第二阳极层106连接，该传输走线1111的另一端可以与像素电路连接。也即是，该像素电路可以通过传输走线1111与第二阳极层106连接，为该第二阳极层106提供驱动信号。
可选的，该多个像素电路可以包括：多个第一类像素电路和多个第二类像素电路。该第一类像素电路可以通过传输走线1111与第二阳极层106中的阳极图案1061连接。第二类像素电路可以与第一阳极层102中的阳极图案1021连接。也即是，该第一类像素电路可以用于驱动位于第二显示区域101b中的第一子像素b1发光，该第二类像素电路可以用于驱动第一显示区域101a中的第二子像素b2发光。
参考图14还可以看出，该第二信号传输层111还可以包括：位于第二显示区域101b的多个第一传输图案1112。其中，参考图10，该第一传输图案1112可以位于第一过孔110a内，用于连接第二阴极层105和第一连接部10811。
由于该第一过孔110a会将第二阴极层105露出，因此在该第一平坦层110的第一过孔110a内设置第一传输图案1112，可以对该第二阴极层105起到保护作用，保证第二阴极层105的质量。由此即可保证第一信号传输层109通过该第二阴极层105将电源信号传输至第一阴极图案1081的可靠性。
在本申请实施例中，由于第一传输图案1112的厚度通常小于第一平坦层110的厚度，因此第一连接部10811的部分可以伸入至该第一过孔110a内。该第一连接部10811可以通过第一传输图案1112与第二阴极层105电连接。当然，若第二信号传输层111不包括位于第一过孔110a内的第一传输图案1112，此种情况下，第一连接部10811的部分可以位于在该第一过孔110a内，并直接与第二阴极层105电连接。由此，在上述两种情况下，该第一连接部10811均存在位于第一过孔110a内的部分。
参考图10，图13和图14还可以看出，该第二信号传输层111还可以包括：位于走线区域101c的多个第二传输图案1113。其中，该第二传输图案1113可以位于第二过孔110b内，用于电连接第二阴极层105和第二连接部1091。
由于该第二过孔110b会将第一信号传输层109露出，因此在该第一平坦层110的第二过孔110b内设置第二传输图案1113，可以对该第一信号传输层109起到保护作用，保证第一信号传输层109的质量。由此即可保证第一信号传输层109将电源信号传输至第二阴极层105的可靠性。
在本申请实施例中，由于第二传输图案1113的厚度通常小于第一平坦层110 的厚度，因此第二连接部1091的部分可以伸入至该第二过孔110b内。该第二连接部1091可以通过第二传输图案1113与第一信号传输层109电连接。当然，若第二信号传输层111不包括位于第二过孔110b内的第二传输图案1113，此种情况下，第二连接部1091的部分可以位于在该第二过孔110b内。该第二连接部1091可以直接与第二阴极层105连接。由此，在上述两种情况下，该第二连接部1091均存在位于第二过孔110b内的部分。
可选的，本申请实施例提供的显示面板10中的第二信号传输层111可以由透明导电材料制成。也即是，该第二信号传输层111中的传输走线1111，第一传输图案1112，以及第二传输图案1113均由透明导电材料制成。由此可以在实现信号的传输的前提下，避免该第二信号传输层111对光透过率造成较大的影响，保证摄像头的成像效果。
示例的，该第二信号传输层111中的传输走线1111，第一传输图案1112，以及第二传输图案1113可以均由ITO制成。
参考图10和图13，该显示面板10还可以包括：位于第二信号传输层111和第三阴极层108之间的第二平坦层112。图16是本申请实施例提供的一种第二平坦层的俯视图。参考图16，该第二平坦层112可以具有多个第三过孔112a和多个第四过孔112b。
在本申请实施例中，该第三过孔112a在衬底基板101上的正投影可以与第一过孔110a在衬底基板101上的正投影存在第一交叠区域。该第一交叠其区域的面积可以与第一过孔110a在衬底基板101上的正投影的面积的比值大于或等于80％。结合图10和图13，该第一连接部10811可以存在位于第三过孔112a内的部分，该第一连接部10811可以用于电连接第二信号传输层111和第三阴极层108。
由于第二平坦层112位于第二信号传输层111和第三阴极层108之间，因此形成该第二平坦层112之后，该第二平坦层112可能会覆盖第一过孔110a。由此，在该第二平坦层112上设置多个第三过孔112a，并使得该第三过孔112a在衬底基板101上的正投影可以与第一过孔110a在衬底基板101上的正投影存在第一交叠区域，可以便于将第一连接部10811设置在该第三过孔112a内，以实现第一传输图案1112和第一阴极图案1081的电连接。
并且，该第四过孔112b在衬底基板101上的正投影可以与第二过孔110b在衬底基板101上的正投影存在第二交叠区域。该第二交叠区域的面积与第二 过孔110b在衬底基板101上的正投影的面积的比值大于或等于80％。结合图10和图13，该第二连接部1091可以存在位于第四过孔112b内的部分，该第二连接部1091可以用于电连接第一信号传输层109和第二信号传输层111。
该第二平坦层112位于第二信号传输层111和第三阴极层108之间，例如位于第二信号传输层111和第一信号传输层109之间。因此形成该第二平坦层112之后，该第二平坦层112可能会覆盖第二过孔110b。由此，在该第二平坦层112上设置多个第四过孔112b，并使得该第四过孔112b在衬底基板101上的正投影与第二过孔110b在衬底基板101上的正投影存在第二交叠区域，可以便于将第二连接部1091设置在该第四过孔112b内，以实现第二传输图案1113和第一信号传输层109的电连接。
在本申请实施例中，参考图16，该第二平坦层112还可以具有多个第五过孔112c。该第二阳极层106中的阳极图案1061可以包括：位于第五过孔112c内的第三连接部10611，该第二阳极层106可以通过该第三连接部10611与第二信号传输层111中的传输走线1111电连接。
由于第二信号传输层111和第二阳极层106分别位于第二平坦层112的两侧，因此为了便于实现第二信号传输层111与第二阳极层106的电连接，需在该第二平坦层112中设置多个第五过孔112c。该第五过孔112c中设置的第三连接部10611可以用于电连接第二信号传输层111的一条传输走线1111以及第二阳极层106中的一个阳极图案1061。
在本申请实施例中，为了便于示出第二平坦层112中的各个过孔，图16中采用填充图案表示过孔。其他未绘制填充图案的区域用于表示第二平坦层112具有实材的区域。并且，图16中示出的位于第一显示区域101a的过孔a4和走线区域101c的过孔a5为其他功能的过孔。
参考图10和图13，该显示面板10还可以包括：像素界定层113。图17是本申请实施例提供的一种像素界定层的俯视图。参考图17可以看出，该像素界定层113可以具有多个第六过孔113a和多个第七过孔113b。
在本申请实施例中，该第六过孔113a在衬底基板101上的正投影可以被第一发光层103在衬底基板101上的正投影覆盖，该第一发光层103可以通过该第六过孔113a与第一阳极层102接触。
该像素界定层113可以位于第一阳极层102远离衬底基板101的一侧。该第一阳极层102包括多个阳极图案1021。该像素界定层113中的每个第六过孔 113a可以用于露出第一阳极层102的一个阳极图案1021的部分区域。并且，第一发光层103的发光层图案1031可以设置在第六过孔113a内，从而实现第一发光层103中的发光层图案1031与第一阳极层102中的阳极图案1021的接触，保证位于第一显示区域101a的第二子像素b2能够正常发光。
并且，该第七过孔113b在衬底基板101上的正投影可以被第二发光层107在衬底基板101上的正投影覆盖，该第二发光层107可以通过该第七过孔113b与第二阳极层106接触。
该像素界定层113可以位于第二阳极层106远离衬底基板101的一侧。该第二阳极层106包括多个阳极图案1061。该像素界定层113中的每个第七过孔113b可以用于露出第二阳极层106的一个阳极图案1061的部分区域。并且，第二发光层107的发光层图案1071可以设置在第七过孔113b内，从而实现第二发光层107中的发光层图案1071与第二阳极层106中的阳极图案1061的接触，保证位于第二显示区域101b的第一子像素b1能够正常发光。
参考图17，该像素界定层113还可以具有多个第八过孔113c。该第八过孔113c在衬底基板101上的正投影，可以与第一过孔110a在衬底基板101上的正投影存在第三交叠区域。该第三交叠区域的面积可以与第一过孔110a在衬底基板101上的正投影的面积的比值大于或等于80％。
由于像素界定层113位于第一平坦层110和第三阴极层108之间，因此形成该像素界定层113之后，该像素界定层113会覆盖第一平坦层110中的第一过孔110a。由此，在该像素界定层113上设置多个第八过孔113c，并使得该第八过孔113c在衬底基板101上的正投影与第一过孔110a在衬底基板101上的正投影存在第三交叠区域，可以便于将第三阴极层108中第一阴极图案1081的第一连接部10811设置在该第八过孔113c和第一过孔110a，实现第二阴极层105和第三阴极层108的电连接。
参考图17，该像素界定层113还可以具有多个第九过孔113d。该第九过孔113d在衬底基板101上的正投影可以位于第一信号传输层109在衬底基板101上的正投影内。该第一阴极层104可以通过第九过孔113d与第一信号传输层109电连接。
在本申请实施例中，参考图17，该多个第九过孔113d之间可以相互连通。也即是，多个第九过孔113d并不是多个孤立的通孔。
由于像素界定层113位于第一信号传输层109和第一阴极层104之间，因 此形成像素界定层113之后，该像素界定层113会覆盖该第一信号传输层109。也即是，可能导致第一信号传输层109接收到的电源信号无法传输至第一阴极层104。由此，在该像素界定层113上设置多个第九过孔113d，并使得该第九过孔113d在衬底基板101上的正投影位于第一信号传输层109在衬底基板101上的正投影内，可以便于第一阴极层104和第一信号传输层109通过该第九过孔113d连接，从而实现信号的传输。
在本申请实施例中，为了便于示出像素界定层113中的各个过孔，图17中采用填充图案表示过孔。其他未绘制填充图案的区域用于表示像素界定层113具有实材的区域。
图18是本申请实施例提供的又一种显示面板的结构示意图。参考图18，该显示面板10还可以包括：位于第二阴极层105靠近衬底基板101的一侧的第三平坦层114。
图19是本申请实施例提供的一种第一阳极层，第二阳极层，以及第一信号传输层的俯视图。参考图19，该第一信号传输层109可以具有第十过孔109a(图18未示出)，该第一信号传输层109的第十过孔109a可以用于将该第三平坦层114露出。并且，该第十过孔109a可以被位于第一信号传输层109远离衬底基板101的一侧的像素界定层113填充。
可选的，结合图9，图12，以及图19，该第十过孔109a中存在至少一个第十过孔109a在衬底基板101上的正投影，位于第二阴极层105的转接部1051在衬底基板101上的正投影内。并且，该第十过孔109a在衬底基板101上的正投影的面积，小于位于第二阴极层105的转接部1051在衬底基板101上的正投影的面积。
示例的，图9和图12中的第二阴极层105包括三个转接部1051。每个转接部1051在衬底基板101上的正投影可以覆盖一个第十过孔109a在衬底基板101上的正投影。
并且，第十过孔109a的边界可以与转接部1051的边界不重叠。由此，第二连接部1091在衬底基板101上正投影可以围绕第十过孔109a在衬底基板101上的正投影。也即是，该第二连接部1091在衬底基板101上的正投影可以为环形结构。
参考图20可以看出，本申请实施例提供的显示面板10中的第三阴极层108还可以包括：间隔设置的多个第二阴极图案1082。该多个第二阴极图案1082在 衬底基板101上的正投影可以与第一子像素b1的发光区域在衬底基板101上的正投影不重叠。例如，该第二阴极图案1082相对于第一阴极图案1081靠近走线区域101c。
由于该第二阴极图案1082在衬底基板101上的正投影与第一子像素b1的发光区域在衬底基板101上的正投影不重叠，因此第二阴极图案1082所在的区域不能正常发光。该多个第二阴极图案1082中的第一类第二阴极图案在衬底基板101上的正投影可以完全位于第一信号传输层109在衬底基板101上的正投影内。第二类第二阴极图案在衬底基板101上的正投影仅部分位于第一信号传输层109在衬底基板101上的正投影内。其中，第一类第二阴极图案相对于第二类与第二阴极图案靠近走线区域101c。
在本申请实施例中，第二类第二阴极图案与第一信号传输层109不重叠的部分在衬底基板101上的正投影，可以覆盖第二阴极层105的转接部1051在衬底基板101上的正投影。由此可以使得显示面板10中除了设置该第二类第二阴极图案和转接部1051的区域之外的区域的透过率较高，保证摄像头的成像效果。
当然，该第二类第二阴极图案与第一信号传输层109不重叠的部分在衬底基板101上的正投影，还可以与第二阴极层105的转接部1051在衬底基板101上的正投影不重叠。也即是，该第二类第二阴极图案与转接部1051可以位于不同的区域。由此可以避免显示面板10中的一部分区域的透过率较低，而另一部分区域的透过率较高，影响显示面板10各个区域透过率的均匀性。
在本申请实施例中，参考图18，该显示面板10还可以包括：位于第一显示区域101a的第一空穴传输层115和第一电子传输层116，以及位于第二显示区域101b的第二空穴传输层117和第二电子传输层118。
图21是本申请实施例提供的一种第一空穴传输层和第二空穴传输层的俯视图。参考图21可以看出，该第一空穴传输层115可以为板状结构。该第二空穴传输层117可以包括：间隔设置的多个空穴传输图案1171。
在本申请实施例中，第一电子传输层116的形状和尺寸可以与第一空穴传输层115的形状和尺寸相同，例如该第一电子传输层116的形状可以参考上述附图21中第一空穴传输层115的形状。该第一电子传输层116可以为板状结构。并且，第二电子传输层118的形状和尺寸可以与第二空穴传输层117的形状和尺寸相同，例如该第二电子传输层118的形状可以参考上述附图21中第二空穴传输层117的形状。该第二电子传输层118可以包括：间隔设置的多个电子传 输图案1181。
在本申请实施例中，空穴传输图案1171的面积和电子传输图案1181的面积均小于第一阴极图案1081的面积。
由于第二空穴传输层117和第二电子传输层118均位于第二阴极层105和第三阴极层108之间(第二阴极层105位于第二空穴传输层117和第二电子传输层118靠近衬底基板101的一侧，第三阴极层108位于第二空穴传输层117和第二电子传输层118远离衬底基板101的一侧)，且第二空穴传输层117和第二电子传输层118的导电性通常较差。
因此空穴传输图案1171的面积和电子传输图案1181的面积均小于第一阴极图案1081的面积，可以使得该第三阴极层108的第一阴极图案1081存在与空穴传输图案1171和电子传输图案1181均不交叠的目标部分。由此，第一阴极图案1081中的目标部分，可以与位于空穴传输图案1171和电子传输图案1181靠近衬底基板101的一侧的第二阴极层105连接。
参考图20，该空穴传输图案1171在衬底基板101上的正投影以及电子传输图案1181在衬底基板101上的正投影，可以覆盖第一子像素b1的发光区域b11在衬底基板101上的正投影。并且，由于第一阴极图案1081是通过第一连接部10811与第二阴极层105连接的，因此需使得该空穴传输图案1171在衬底基板101上的正投影以及电子传输图案1181在衬底基板101上的正投影，与该第一连接部10811在衬底基板101上的正投影均不重叠。
在本申请实施例中，第一子像素除了包括阳极图案106，发光层图案1071，第一阴极图案1081之外，该第一子像素还可以包括：空穴传输图案1171的至少部分和电子传输图案1181的至少部分。可选的，四个第一子像素可以共用一个空穴传输图案1171和一个电子传输图案1181。
另外，第一阳极层102中的阳极图案，与第一发光层103中对应的一个发光层图案，第一阴极层104，第一空穴传输层115以及第一电子传输层116可以构成一个第二子像素。也即是，位于第一显示区域101a的多个第二子像素可以共用第一阴极层104，第一空穴传输层115以及第一电子传输层116。
参考图18还可以看出，该显示面板10还可以包括：位于第一显示区域101a的第一空穴注入层119和第一电子注入层120，以及位于第二显示区域101b的第二空穴注入层121和第二电子注入层122。
该第一空穴注入层119和第二空穴注入层121均可以包括：多个间隔设置 的空穴注入图案。并且，该第一空穴注入层119和第二空穴注入层121可以采用精细金属掩膜(fine metal mask，FMM)制备得到。该第一电子注入层120和第二电子注入层122均可以包括：多个间隔设置的电子注入图案。并且，该第一电子注入层120和第二电子注入层122可以采用FMM制备得到。
在本申请实施例中，该第一子像素还可以包括：第二空穴注入层121的空穴注入图案，以及第二电子注入层122的电子注入图案。该第二子像素还可以包括：第一空穴注入层119的空穴注入图案，以及第一电子注入层120的电子注入图案。
可选的，四个第一子像素可以共用第二空穴注入层121中的一个空穴注入图案和第二电子注入层122中的一个电子注入图案。四个第二子像素可以共用第一空穴注入层119中的一个空穴注入图案和第一电子注入层120中的一个电子注入图案。
参考图18还可以看出，该显示面板10还可以包括：位于第三平坦层114靠近衬底基板101的一侧，且沿远离衬底基板101的一侧依次层叠的遮挡层(barrier)123，缓冲层(buffer)124，有源层(poly)125，第一栅极绝缘层(gate insulator，GI)126，第一栅极层(gate，G)127，第二栅极绝缘层128，第二栅极层129，层间介电层(inter-layer dielectric，ILD)130，以及源漏极层131。其中，源漏极层131可以包括源极(source，S)和漏极drain，D)。
综上所述，本申请实施例提供了一种显示面板，该显示面板包括的第三阴极层中的多个第一阴极图案间隔设置，因此该多个第一阴极图案不会整层覆盖第二显示区域。相对于整层覆盖第二显示区域的阴极层，能够有效减小对光透过率的影响，位于该第二显示区域的摄像头的成像效果较好。
图22是本申请实施例提供的一种显示面板的制造方法的流程图。该方法可以用于制备上述实施例提供的显示面板，参考图22可以看出，该方法可以包括：
步骤201、在衬底基板的一侧形成第二阴极层。
在本申请实施例中，在制备该显示面板10时，参考图9，可以先在该衬底基板101的一侧形成第二阴极层105。其中，该衬底基板101可以为柔性基板，例如，该衬底基板101可以由聚酰亚胺(poly imide，PI)制成。该第二阴极层105可以由透明导电材料制成，例如可以由ITO制成。
步骤202、在第二阴极层远离衬底基板的一侧形成第一平坦层。
在本申请实施例中，参考图23和图24，可以在该第二阴极层105远离衬底基板101的一侧形成第一平坦层110。其中，该第一平坦层110可以具有多个第一过孔110a和多个第二过孔110b。
步骤203、在第一平坦层远离衬底基板的一侧形成第二信号传输层。
在本申请实施例中，参考图25至图27，可以在第一平坦层110远离衬底基板101的一侧形成第二信号传输层111。其中，该第二信号传输层111包括：传输走线1111，第一传输图案1112，以及第二传输图案1113。该传输走线1111用于连接像素电路以及位于第二显示区域101b的第二阳极层106的阳极图案1061。该第一传输图案1112可以位于第一过孔110a内，该第二传输图案1113可以位于第二过孔110b内。
步骤204、在第二信号传输层远离衬底基板的一侧形成第二平坦层。
在本申请实施例中，参考图28至图30，可以在第二信号传输层111远离衬底基板101的一侧形成第二平坦层112。其中，该第二平坦层112可以具有多个第三过孔112a，多个第四过孔112b，以及多个第五过孔112c。该第三过孔112a可以用于将位于第一过孔110a内的第一传输图案1112露出，该第四过孔112b可以用于将位于第二过孔110b内的第二传输图案1113露出。该第五过孔112a可以用于将传输走线1111露出。
步骤205、在第二平坦层远离衬底基板的一侧形成第一阳极层，第二阳极层，以及第一信号传输层。
在本申请实施中，参考图31至图33，可以采用一次构图工艺在第二平坦层112远离衬底基板101的一侧形成第一阳极层102，第二阳极层106，以及第一信号传输层109。其中，该第一阳极层102可以位于衬底基板101的第一显示区域101a，第二阳极层106可以位于衬底基板101的第二显示区域101b，第一信号传输层109可以位于走线区域101c。
参考图31，该第二阳极层106的阳极图案1061包括第三连接部10611，该第三连接部10611可以位于第二平坦层112的第五过孔112c内。该第一信号传输层109的第二连接部1091可以位于第二平坦层112的第四过孔112b和第一平坦层110的第二过孔110b内，并与该第二过孔110b内的第二传输图案1113连接。
步骤206、在第一阳极层，第二阳极层，以及第一信号传输层远离衬底基板的一侧形成像素界定层。
在本申请实施例中，参考图34至图36，可以在第一阳极层102，第二阳极层106，以及第一信号传输层109远离衬底基板101的一侧形成像素界定层113。其中，该像素界定层113可以具有多个第六过孔113a，多个第七过孔113b，多个第八过孔113c，以及多个第九过孔113d。其中，图34中示出了第六过孔113a，第七过孔113b，以及第八过孔113c，未示出第九过孔113d。
该第六过孔113a可以用于将第一阳极层102的阳极图案1021的部分区域露出，该第七过孔113b可以用于将第二阳极层106的阳极图案1061的部分露出，该第八过孔113c可以用于与第三过孔112a和第一过孔110a连通，并露出第一传输图案1112。
步骤207、在第一显示区域形成第一空穴注入层，第一空穴传输层，第一发光层，第一电子传输层，第一电子注入层，并在第二显示区域形成第二空穴注入层，第二空穴传输层，第二发光层，第二电子传输层，以及第二电子注入层。
在本申请实施例中，参考图37至图39，第一空穴注入层119和第二空穴注入层121可以位于同层，第一空穴传输层115和第二空穴传输层117可以位于同层，第一发光层103和第二发光层109可以位于同层，第一电子传输层116和第二电子传输层118可以位于同层，第一电子注入层120和第二电子注入层122可以位于同层。
也即是，该第一空穴注入层119和第二空穴注入层121可以采用同一次构图工艺制备得到。该第一空穴传输层115和第二空穴传输117可以采用同一次构图工艺制备得到。该第一发光层103和第二发光层109可以采用同一次构图工艺制备得到。该第一电子传输层116和第二电子传输层118可以采用同一次构图工艺制备得到。该第一电子注入层120和第二电子注入层122可以采用同一次构图工艺制备得到。
在本申请实施例中，该第一空穴注入层119和第二空穴注入层121均可以包括：多个间隔设置的空穴注入图案。并且，该第一空穴注入层119和第二空穴注入层121可以采用FMM制备得到。该第一电子注入层120和第二电子注入层122均可以包括：多个间隔设置的电子注入图案。并且，该第一电子注入层120和第二电子注入层122可以采用FMM制备得到。
该第一空穴传输层115和第一电子传输层116可以为板状结构。该第二空穴传输层117可以包括多个空穴传输图案1171。该第二电子传输层118可以包括多个电子传输图案1181。
该空穴传输图案1171在衬底基板101上的正投影，以及该电子传输图案1181在衬底基板101上的正投影，覆盖位于第二显示区域101b的第一子像素b1的发光区域b11在衬底基板101上的正投影。并且，该空穴传输图案1171在衬底基板101上的正投影，以及电子传输图案1181在衬底基板101上的正投影，与像素界定层113中的第八过孔113c在衬底基板101上的正投影不重叠。
步骤208、在第一显示区域形成第一阴极层，并在第二显示区域形成第三阴极层。
在本申请实施例中，参考图10，图12以及图40，该第一阴极层104和第三阴极层108可以位于同层。也即是，该第一阴极层104和第三阴极层108可以采用同一次构图工艺制备得到。
其中，该第一阴极层104可以与位于走线区域101c的第一信号传输层109通过像素界定层113中的第九过孔113d连接。该第三阴极层108包括：间隔设置的多个第一阴极图案1081。该第一阴极图案1081中的第一连接部10811可以位于第八过孔113c，第三过孔112a，以及第一过孔110a内，与该第一过孔110a内的第一传输图案1112连接。
在本申请实施例中，在步骤201之前，该显示面板的制造方法还可以包括：沿远离衬底基板101的一侧依次形成遮挡层123，缓冲层124，有源层125，第一栅极绝缘层126，第一栅极层127，第二栅极绝缘层128，第二栅极层129，层间介电层130，源漏极层131，以及第三平坦层114。
综上所述，本申请实施例提供了一种显示面板的制备方法，该制备方法制备得到的显示面板的第三阴极层中的多个第一阴极图案间隔设置，因此该多个第一阴极图案不会整层覆盖第二显示区域。相对于整层覆盖第二显示区域的阴极层，能够有效减小对光透过率的影响，位于该第二显示区域的摄像头的成像效果较好。
图41是本申请实施例提供的一种显示装置的结构示意图。参考图41可以看出，该显示装置可以包括：图像传感器30以及如上述实施例提供的显示面板10。该图像传感器30可以位于显示面板10中衬底基板101远离第二阳极层106的一侧，且位于衬底基板101的第二显示区域101b。其中，该图像传感器30可以为显示装置的前置摄像头，用于拍摄图像。
可选的，该显示装置可以为OLED显示装置、液晶显示装置、电子纸、手 机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (28)

  1. 一种显示面板，其特征在于，所述显示面板包括：
    衬底基板，所述衬底基板具有第一显示区域，第二显示区域，以及走线区域；
    位于所述第一显示区域，且沿远离所述衬底基板的方向依次层叠的第一阳极层，第一发光层和第一阴极层；
    位于所述第二显示区域，且沿远离所述衬底基板的方向依次层叠的第二阴极层，第二阳极层，第二发光层和第三阴极层，其中，所述第三阴极层包括：间隔设置的多个第一阴极图案，所述第一阴极图案包括第一连接部，所述第一阴极图案通过所述第一连接部与所述第二阴极层连接，所述第二阳极层，所述第二发光层和所述第三阴极层能够划分为多个第一子像素，所述第一子像素的发光区域在所述衬底基板上的正投影位于所述第二阴极层和所述第三阴极层的交叠区域内；
    以及，位于所述走线区域的第一信号传输层，所述第一信号传输层传输的信号，与所述第一阳极层和所述第二阳极层传输的信号均不同；
    其中，所述第一信号传输层在所述衬底基板上的正投影与所述第二阴极层在所述衬底基板上的正投影部分重叠，且所述第一信号传输层包括：第二连接部，所述第一信号传输层通过所述第二连接部与所述第二阴极层连接；所述第一信号传输层在所述衬底基板上的正投影，还与所述第一阴极层在所述衬底基板上的正投影部分重叠，且所述第一信号传输层还与所述第一阴极层连接；所述第一信号传输层还用于接收电源信号。
  2. 根据权利要求1所述的显示面板，其特征在于，所述第一阴极图案在所述衬底基板上的正投影覆盖至少一个所述第一子像素的发光区域在所述衬底基板上的正投影。
  3. 根据权利要求1或2所述的显示面板，其特征在于，所述第一阳极层，所述第一发光层和所述第一阴极层能够划分为多个第二子像素，所述第二子像素的发光区域在所述衬底基板上的正投影位于所述第一阴极层在所述衬底基板上的正投影内。
  4. 根据权利要求1至3任一所述的显示面板，其特征在于，所述多个第一子像素能够划分为多个子像素组，所述子像素组包括多个所述第一子像素，且至少一个所述子像素组中的多个所述第一子像素的发光区域以3行3列的方式排布。
  5. 根据权利要求4所述的显示面板，其特征在于，所述第一阴极图案在所述衬底基板上的正投影覆盖一个所述子像素组在所述衬底基板上的正投影，且所述第一阴极图案的形状为第一形状，所述第一形状为中心对称图形或轴对称图形。
  6. 根据权利要求4所述的显示面板，其特征在于，所述第一阴极图案在所述衬底基板上的正投影覆盖一个所述子像素组在所述衬底基板上的正投影，且所述第一阴极图案的形状为第二形状，所述第二形状由多条直线段和多条弧线段首尾相连形成；
    至少一条所述直线段的延伸方向，与所述子像素组中的至少一个所述第一子像素的发光区域的一个边界的延伸方向平行。
  7. 根据权利要求4至6任一所述的显示面板，其特征在于，所述子像素组包括：一个第一颜色的第一子像素，两个第二颜色的第一子像素，以及一个第三颜色的第一子像素。
  8. 根据权利要求7所述的显示面板，其特征在于，在至少一个所述子像素组中，所述第一颜色的第一子像素的发光区域位于第3行第1列，一个所述第二颜色的第一子像素的发光区域位于第1行第3列，另一个所述第二颜色的第一子像素的发光区域位于第3行第3列，所述第三颜色的第一子像素的发光区域位于第2行第2列。
  9. 根据权利要求7所述的显示面板，其特征在于，在至少一个所述子像素组中，所述第一颜色的第一子像素的发光区域位于第2行第3列，一个所述第 二颜色的第一子像素的发光区域位于第1行第2列，另一个所述第二颜色的第一子像素的发光区域位于第3行第2列，所述第三颜色的第一子像素的发光区域位于第2行第1列。
  10. 根据权利要求4至9任一所述的显示面板，其特征在于，在至少一个所述子像素组中，所述第一连接部与所述子像素组中至少一个第一子像素的发光区域之间，在平行于所述衬底基板的承载面的方向上的距离大于或等于2.5微米，且小于或等于15微米。
  11. 根据权利要求1至10任一所述的显示面板，其特征在于，所述第二阴极层包括：转接部，所述转接部在所述衬底基板上的正投影与所述第一信号传输层在所述衬底基板上的正投影部分重叠；所述显示面板还包括：位于所述第二阴极层和所述第三阴极层之间的第一平坦层，所述第一平坦层具有多个第一过孔和多个第二过孔；
    所述第一过孔在所述衬底基板上的正投影位于所述第二显示区域，所述第一过孔在所述衬底基板上的正投影，与所述第一子像素的发光区域在所述衬底基板上的正投影不重叠，且所述第一连接部存在位于所述第一过孔内的部分；
    所述第二过孔在所述衬底基板上的正投影位于所述走线区域，所述第二过孔在所述衬底基板上的正投影，位于所述转接部在所述衬底基板上的正投影内，且位于所述第一信号传输层在所述衬底基板上的正投影内，且所述第二连接部存在位于所述第二过孔内的部分。
  12. 根据权利要求11所述的显示面板，其特征在于，所述显示面板还包括：位于所述第一显示区域的多个像素电路，以及位于所述第一平坦层和所述第三阴极层之间的第二信号传输层；
    其中，所述像素电路通过所述第二信号传输层与所述第二阳极层电连接。
  13. 根据权利要求12所述的显示面板，其特征在于，所述第二信号传输层包括：多条传输走线；
    其中，所述传输走线的一端与所述第二阳极层连接，所述传输走线的另一 端与所述像素电路连接。
  14. 根据权利要求13所述的显示面板，其特征在于，所述第二信号传输层还包括：位于所述第二显示区域的多个第一传输图案，其中，所述第一传输图案位于所述第一过孔内，用于电连接所述第二阴极层和所述第一连接部。
  15. 根据权利要求14所述的显示面板，其特征在于，所述第二信号传输层还包括：位于所述走线区域的多个第二传输图案，其中，所述第二传输图案位于所述第二过孔内，用于电连接所述第二阴极层和所述第二连接部。
  16. 根据权利要求12至15任一所述的显示面板，其特征在于，所述显示面板还包括：位于所述第二信号传输层和所述第三阴极层之间的第二平坦层；
    所述第二平坦层具有多个第三过孔，所述第三过孔在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在第一交叠区域，所述第一交叠区域的面积与所述第一过孔在所述衬底基板上的正投影的面积的比值大于或等于80％，所述第一连接部存在位于所述第三过孔内的部分，用于连接所述第二信号传输层和所述第三阴极层；
    所述第二平坦层还具有多个第四过孔，所述第四过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影存在第二交叠区域，所述第二交叠区域的面积与所述第二过孔在所述衬底基板上的正投影的面积的比值大于或等于80％，所述第二连接部存在位于所述第四过孔内的部分，用于连接所述第一信号传输层和所述第二信号传输层。
  17. 根据权利要求12至16任一所述的显示面板，其特征在于，所述第二平坦层还具有多个第五过孔；所述第二阳极层包括：位于所述第五过孔内的第三连接部，所述第二阳极层通过所述第三连接部与所述第二信号传输层电连接。
  18. 根据权利要求11至17任一所述的显示面板，其特征在于，所述显示面板还包括：像素界定层；
    所述像素界定层具有多个第六过孔，所述第六过孔在所述衬底基板上的正 投影被所述第一发光层在所述衬底基板上的正投影覆盖，所述第一发光层通过所述第六过孔与所述第一阳极层接触；
    所述像素界定层还具有多个第七过孔，所述第七过孔在所述衬底基板上的正投影被所述第二发光层在所述衬底基板上的正投影覆盖，所述第二发光层通过所述第七过孔与所述第二阳极层接触。
  19. 根据权利要求18所述的显示面板，其特征在于，所述像素界定层还具有多个第八过孔，所述第八过孔在所述衬底基板上的正投影，与所述第一过孔在所述衬底基板上的正投影存在第三交叠区域，所述第三交叠区域的面积与所述第一过孔在所述衬底基板上的正投影的面积的比值大于或等于80％。
  20. 根据权利要求18或19所述的显示面板，其特征在于，所述像素界定层还具有多个第九过孔，所述第九过孔在所述衬底基板上的正投影位于所述第一信号传输层在所述衬底基板上的正投影内；
    所述第一阴极层通过所述第九过孔与所述第一信号传输层电连接。
  21. 根据权利要求18至20任一所述的显示面板，其特征在于，所述显示面板还包括：位于所述第二阴极层靠近所述衬底基板的一侧的第三平坦层；
    所述第一信号传输层具有多个第十过孔，所述第十过孔用于将所述第三平坦层露出。
  22. 根据权利要求21所述的显示面板，其特征在于，第二连接部在所述衬底基板上的正投影围绕所述第十过孔在所述衬底基板上的正投影。
  23. 根据权利要求1至22任一所述的显示面板，其特征在于，所述第三阴极层还包括：间隔设置的多个第二阴极图案，所述多个第二阴极图案在所述衬底基板上的正投影与所述第一子像素的发光区域在所述衬底基板上的正投影不重叠。
  24. 根据权利要求1至23任一所述的显示面板，其特征在于，所述显示面 板还包括：位于所述第一显示区域的第一空穴传输层和第一电子传输层，以及位于所述第二显示区域的第二空穴传输层和第二电子传输层；
    所述第二空穴传输层包括：间隔设置的多个空穴传输图案，所述空穴传输图案的面积小于所述第一阴极图案的面积；
    所述第二电子传输层包括：间隔设置的多个电子传输图案，所述电子传输图案的面积小于所述第一阴极图案的面积。
  25. 根据权利要求24所述的显示面板，其特征在于，所述空穴传输图案在所述衬底基板上的正投影以及所述电子传输图案在所述衬底基板上的正投影，覆盖所述第一子像素的发光区域在所述衬底基板上的正投影；
    所述空穴传输图案在所述衬底基板上的正投影以及所述电子传输图案在所述衬底基板上的正投影，与所述第一连接部在所述衬底基板上的正投影均不重叠。
  26. 根据权利要求1至25任一所述的显示面板，其特征在于，所述显示面板中的第二阴极层和第二信号传输层均由透明导电材料制成。
  27. 根据权利要求1至26任一所述的显示面板，其特征在于，所述第一阳极层，所述第二阳极层，以及所述第一信号传输层位于同层；所述第一发光层以及所述第二发光层位于同层；所述第一阴极层以及所述第三阴极层位于同层。
  28. 一种显示装置，其特征在于，所述显示装置包括：图像传感器以及如权利要求1至27任一所述的显示面板；
    所述图像传感器位于所述显示面板中衬底基板远离第三阳极层的一侧，且位于所述衬底基板的第三显示区域。
PCT/CN2020/133160 2020-12-01 2020-12-01 显示面板及显示装置 WO2022116010A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/437,917 US20220352289A1 (en) 2020-12-01 2020-12-01 Display panel and display device
PCT/CN2020/133160 WO2022116010A1 (zh) 2020-12-01 2020-12-01 显示面板及显示装置
CN202080003140.8A CN114846605B (zh) 2020-12-01 2020-12-01 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/133160 WO2022116010A1 (zh) 2020-12-01 2020-12-01 显示面板及显示装置

Publications (2)

Publication Number Publication Date
WO2022116010A1 WO2022116010A1 (zh) 2022-06-09
WO2022116010A9 true WO2022116010A9 (zh) 2022-08-04

Family

ID=81852908

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/133160 WO2022116010A1 (zh) 2020-12-01 2020-12-01 显示面板及显示装置

Country Status (3)

Country Link
US (1) US20220352289A1 (zh)
CN (1) CN114846605B (zh)
WO (1) WO2022116010A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118253A (ja) * 2008-11-13 2010-05-27 Seiko Epson Corp 有機ｅｌ装置の製造方法
CN107992225A (zh) * 2017-11-22 2018-05-04 武汉华星光电半导体显示技术有限公司 触控显示面板及其制造方法
CN110265461A (zh) * 2019-06-27 2019-09-20 武汉天马微电子有限公司 有机发光显示面板及其制作方法、显示装置、掩膜版
CN110828533B (zh) * 2019-12-13 2022-04-15 合肥维信诺科技有限公司 显示面板及显示终端
CN111863904B (zh) * 2020-07-27 2024-02-13 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置、掩膜版及掩膜版组件
CN111785742B (zh) * 2020-08-25 2022-07-12 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN114846605B (zh) 2023-10-10
WO2022116010A1 (zh) 2022-06-09
US20220352289A1 (en) 2022-11-03
CN114846605A (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
US10700147B2 (en) Array substrate, organic light emitting display panel and organic light emitting display device
US11925079B2 (en) Display panel and display device
US20220376000A1 (en) Terminal device, display apparatus, display panel and manufacturing method thereof
CN111863929B (zh) 显示基板及其制备方法、显示装置
WO2019233391A1 (zh) Oled基板及显示面板、显示装置
US9548338B2 (en) Display substrate and display device applying the same
US11176898B2 (en) Display panel and electronic apparatus
WO2023134675A9 (zh) 显示基板和显示装置
WO2021035545A1 (zh) 显示基板、显示面板及显示基板的制备方法
WO2022110739A9 (zh) 显示面板及显示装置
WO2022165874A1 (zh) 显示面板及其制备方法、显示装置
JP2023037627A (ja) アレイ基板及び表示装置
CN112714968A (zh) 显示装置及制备方法、电子设备
US11925074B2 (en) Display panel and electronic apparatus
WO2022116010A9 (zh) 显示面板及显示装置
WO2022222404A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
CN115472655A (zh) 显示面板及其制备方法、显示装置
US12002817B2 (en) Display substrate, method for manufacturing same, and display device
WO2022082375A1 (zh) 显示基板和显示装置
KR20220078380A (ko) 표시장치
WO2022222407A1 (zh) 显示面板及显示装置
US20240284736A1 (en) Display panel, method for manufacturing the same, and display device comprising the same
US20240074266A1 (en) Display panel and display device
WO2023150902A1 (zh) 显示面板及显示装置
US20240292700A1 (en) Display panel and display apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20963858

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 02.10.2023)

122 Ep: pct application non-entry in european phase

Ref document number: 20963858

Country of ref document: EP

Kind code of ref document: A1