CN211741796U - 阵列基板、显示面板和显示装置 - Google Patents
阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN211741796U CN211741796U CN202020843525.2U CN202020843525U CN211741796U CN 211741796 U CN211741796 U CN 211741796U CN 202020843525 U CN202020843525 U CN 202020843525U CN 211741796 U CN211741796 U CN 211741796U
- Authority
- CN
- China
- Prior art keywords
- common electrode
- line
- pixel
- substrate
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 218
- 239000011159 matrix material Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 106
- 238000000034 method Methods 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- -1 polyethylene naphthalate Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-L phthalate(2-) Chemical compound [O-]C(=O)C1=CC=CC=C1C([O-])=O XNGIFLGASWRNHJ-UHFFFAOYSA-L 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 229920001289 polyvinyl ether Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开公开了一种阵列基板、显示面板、显示装置。阵列基板，包括：衬底基板、沿第一方向延伸的栅线、沿第二方向延伸的数据线和像素电极层，第一方向和第二方向大体垂直，栅线和数据线限定多个子像素单元。阵列基板还包括：与所述栅线同层设置且相互电连接的多个第一和第二公共电极线。第一公共电极线包括两个第一公共电极线第一部分，第二公共电极线沿第二方向延伸。第二公共电极线位于两个第一公共电极线第一部分之间且分别电连接。第二公共电极线位于子像素单元的中线的位置。
Description
技术领域
本公开的实施例一般地涉及显示技术领域，尤其涉及一种阵列基板、显示面板、显示装置。
背景技术
液晶显示面板(Liquid Crystal Display，LCD)具有重量轻、厚度薄、功耗低、易于驱动、不含有害射线等优点，已经广泛应用在电视、笔记本电脑、移动电话、个人数字助理等现代信息设备，有着广阔的发展前景。对个人使用者而言，曲面显示具有比平面显示更好的视角体验和显示效果。因此，曲面液晶显示面板技术是液晶显示面板的一个重要发展方向。
扭转向列(Twisted Nematic，TN)型液晶显示面板由液晶在阵列基板与对向基板间旋转90度而形成。对于常白模式的液晶显示面板，显示一幅黑画面时，非显示区域产生的漏光现象，会使图像的对比度下降。而扭转向列型液晶显示面板由于其液晶的分布方式，可以在常白模式下避免漏光，使得扭转向列型液晶显示面板在曲面显示方面具有较大的优势。
实用新型内容
本公开的实施例提供的一种阵列基板，包括：衬底基板、设置于所述衬底基板上方沿第一方向延伸的栅线、设置于栅线所在层上方的沿第二方向延伸的数据线和设置于所述数据线所在层上方的像素电极层，第一方向和第二方向相互交叉，栅线和数据线限定多个子像素单元；其中，
阵列基板还包括：与所述栅线同层设置且相互电连接的多个第一公共电极线和多个第二公共电极线，其中多个第一公共电极线每一个包括沿第一方向延伸的两个第一公共电极线第一部分，多个第二公共电极线沿第二方向延伸；
在一个子像素单元中，包括多个第一公共电极线的一个和多个第二公共电极线的一个并且所述多个第一公共电极线的一个包括两个第一公共电极线第一部分，所述多个第二公共电极线的一个位于所述两个第一公共电极线第一部分之间且分别电连接，所述多个第二公共电极线的一个在所述衬底基板上的正投影大致位于所述一个子像素单元在所述衬底基板上的正投影的中线的位置。
在一个实施例中，在一个子像素单元中，所述多个第二公共电极线的一个与所述多个第一公共电极线的一个的两个第一公共电极线第一部分构成“工”形。
在一个实施例中，所述像素电极层包括阵列排布的多个像素电极；
多个子像素单元中的每一个包括所述多个像素电极中的一个，两个第一公共电极线第一部分分别位于对应的一个像素电极的相对两侧的两个边缘，并且两个第一公共电极线第一部分分别与对应的一个像素电极的相对两侧的两个边缘具有第一交叠部分。
在一个实施例中，第一公共电极线还包括宽度大于两个第一公共电极线第一部分的宽度的第一公共电极线第二部分和第一公共电极线第三部分；
对于一个子像素单元，第一公共电极线第二部分与两个第一公共电极线第一部分中的一个相连并且位于第一公共电极线第一部分中的一个的与对应的一个像素电极相对的一例，第一公共电极线第三部分与第一公共电极线第一部分中的另一个相连并且位于第一公共电极线第一部分中的另一个的与对应的一个像素电极相对的一例；第一公共电极线第二部分与第一公共电极线第三部分位于对应的一个像素电极相对的两侧，使得一个子像素单元的第一公共电极线第三部分与在第二方向上相邻的另一个子像素单元的第一公共电极线第二部分位于栅线的两侧。
在一个实施例中，像素电极层还包括：与像素电极同层设置的跨接部，跨接部的两端分别通过位于栅线两侧的公共电极过孔电连接位于栅线两侧的第一公共电极线第三部分和沿第二方向上相邻的另一个子像素单元的第一公共电极线第二部分。
在一个实施例中，两个第一公共电极线第一部分与数据线在所述衬底基板上的正投影具有第二交叠区域，并且第一公共电极线第一部分的位于所述第二交叠区域的部分具有弧形凹槽。
在一个实施例中，栅线包括多个镂空区域，多个镂空区域沿第一方向排布在栅线上，在衬底基板的正投影方向上，数据线在镂空区域上方与栅线交叉，并且数据线的两侧距栅线的对应的镂空区域的两侧在第一方向上大致等距。
在一个实施例中，栅线包括第一栅线和第二栅线，第一栅线和第二栅线位于像素电极的相对侧，第一栅线包括沿第一方向排布的多个第一矩形凹槽，第二栅线包括沿第一方向排布的多个第二矩形凹槽，
所述一个子像素单元的第一公共电极线第二部分布置在第一栅线的第一矩形凹槽中并且与第一矩形凹槽的相应的两侧间隔大致相等间距，相邻的子像素单元的第一公共电极线第三部分位于第二栅线的第二矩形凹槽中并且与第二矩形凹槽的相应的两侧间隔大致相等间距。
在一个实施例中，栅线包括第一栅线和第二栅线，第一栅线和第二栅线位于像素电极的相对侧，第一栅线包括沿第一方向排布的多个第一矩形凹槽，第二栅线包括沿第一方向排布的多个第二矩形凹槽，使得在第一方向上的一行子像素单元中，第一栅线中多个镂空区域和多个第一矩形凹槽交替并且间隔排布，第二栅线中多个镂空区域和多个第二矩形凹槽交替并且间隔排布，
所述一个子像素单元的第一公共电极线第二部分布置在第一栅线的第一矩形凹槽中并且与第一矩形凹槽的相应的两侧间隔相等间距，相邻的子像素单元的第一公共电极线第二部分位于第二栅线的第二矩形凹槽中并且与第二矩形凹槽的相应的两侧间隔相等间距。
在一个实施例中，像素电极层还包括：与像素电极同层设置的连接部，所述连接部通过位于第一公共电极线第二部分上方的漏极过孔与所述子像素单元的薄膜晶体管的漏极电连接，从而电连接像素电极与薄膜晶体管的漏极。
在一个实施例中，所述数据线在所述衬底基板上的正投影覆盖相邻的两列所述像素电极之间的间隙在所述衬底基板上的正投影。
在一个实施例中，所述数据线在所述衬底基板上的正投影与相邻的两列所述像素电极在所述衬底基板上的正投影具有第三交叠区域，所述第三交叠区域在第二方向上具有相同的宽度。
在一个实施例中，所述多个像素单元的每一个包括蓝色子像素单元、红色子像素单元和绿色子像素单元，在衬底基板的正投影方向上，第二公共电极线与蓝色子像素单元交叠，并且不与红色子像素单元和绿色子像素单元交叠。
在一个实施例中，阵列基板还包括：设置于所述数据线所在层与所述像素电极层之间的色阻层，并且色阻层的厚度设置成使得阵列基板中的数据线与像素电极之间产生的电容最大值小于预定值。
本公开的实施例还提供一种显示面板，包括：上述的阵列基板，和与所述阵列基板相对而置的对向基板。
在一个实施例中，显示面板还包括：设置于所述对向基板的面向所述阵列基板一例的黑矩阵；或
还包括：设置于所述阵列基板的面向所述对向基板一例的黑矩阵，和设置于所述数据线所在层与所述像素电极层之间的色阻层，所述黑矩阵位于色阻层中各色阻之间的间隙处；黑矩阵由红光色阻与蓝光色阻叠加而成。
本公开的实施例还提供一种显示装置，包括：上述的显示面板。
附图说明
图1为本公开的实施例提供的阵列基板的结构示意图；
图2为本公开的实施例提供的阵列基板中第二公共电极线与像素电极的相对位置关系示意图；
图3为本公开的实施例提供的阵列基板的制作流程图；
图4a至图4g分别为图3所示的阵列基板的制作方法在执行各步骤后的结构示意图；
图5为本公开的实施例提供的显示面板的结构示意图；
图6示出图2中的阵列基板沿A-A线的截面图；
图7示出图2中的阵列基板沿B-B线的截面图；
图8示出图2中的阵列基板沿C-C线的截面图；
图9示出阵列基板的一个像素单元，其中示出子像素布置以及子像素与第二公共电极线的位置关系示意图；
图10示出阵列基板的栅线所在层的平面图。
具体实施方式
相关技术中的曲面显示面板技术需要将显示面板进行弯曲，在弯曲的过程中，面板的对向基板和阵列基板容易发生位移，导致显示面板出现漏光现象。此外，通过增大黑矩阵的尺寸来防止漏光，这样势必会降低显示面板的开口率。
下面结合附图，对本公开的多个实施例提供的阵列基板、其制作方法及显示面板、显示装置的具体实施方式进行详细的说明。
附图中各膜层的形状和大小不反映其在阵列基板或显示面板中的真实比例，目的只是示意地说明本公开内容。
本公开的一个实施例提供一种阵列基板，如图1所示，包括：衬底基板101、设置于衬底基板101上的数据线102以及设置于数据线102所在层上方的像素电极层103；其中，
像素电极层103包括多列彼此间隔开的像素电极1031；
数据线102在衬底基板101上的正投影覆盖相邻的两列像素电极之间的间隙在衬底基板101上的正投影，且数据线102的宽度a大于相邻的两列像素电极之间的间隙的宽度b。
在本公开的实施例提供的上述阵列基板中，由于数据线102在衬底基板101上的正投影覆盖相邻的两列像素电极之间间隙在衬底基板101上的正投影，且数据线102的宽度a大于相邻的两列像素电极之间间隙的宽度b，这样设置，可以使数据线102与像素电极1031之间形成方向由阵列基板指向对向基板的纵向电场线，从而可以通过控制与像素电极边缘附近对应的液晶的扭转，防止沿数据线102的延伸方向的漏光，与此同时，不需要再使用例如用以遮光的黑矩阵或其他遮光部件来防止漏光，有效提高了开口率。
在本公开实施例提供的上述阵列基板中，衬底基板101可以是柔性衬底基板，例如由聚乙烯醚邻苯二甲酸酯、聚萘二甲酸乙二醇酯、聚碳酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜或聚酰亚胺等具有优良的耐热性和耐久性的塑料基板制成；还可以是刚性衬底基板，例如玻璃基板，在此不做限定。
在本公开的一个实施例中，数据线102在衬底基板101上的正投影可以部分覆盖相邻的两列像素电极在衬底基板101上的正投影，从而不影响正常显示。
在本公开的一个实施例中，如图1所示，数据线102在衬底基板101上的正投影与相邻的两列像素电极在衬底基板101上的正投影的交叠区域具有相同的宽度c，从而简化工艺制作。
在本公开的其他实施例中，数据线102在衬底基板101上的正投影与相邻的两列像素电极在衬底基板101上的正投影的交叠区域也可以具有不同的宽度，在此不做限定。
一般地，在数据线102对像素电极1031充电的过程中需要稳压一段时间，在本公开的一个实施例中，阵列基板中的数据线102与像素电极1031之间存在交叠区域可能导致数据线102与像素电极1031之间在交叠区域形成一定的电容，该电容可能会对像素电极1031上的稳定电压造成一定程度的干扰，进而影响显示效果。根据本公开的实施例提供的阵列基板还可以包括：设置于数据线102所在层与像素电极层103之间的色阻层104。这样，使得数据线102与像素电极1031之间的距离增大，从而减小了二者之间的电容，降低了二者之间的电容扰动像素电极1031上的稳定电压的风险。在一个实施例中，色阻层的厚度设置成使得阵列基板中的数据线102与像素电极1031之间产生的电容最大值小于预定值。此外，将色阻层104设置在阵列基板上，还可以避免色阻层104与像素电极1031未严格对准的问题，从而可以提高显示面板的开口率，增加显示面板的亮度。
在本公开的一个实施例中，阵列基板还可以包括：设置于色阻层104与像素电极层103之间的平坦层105，从而进一步增大数据线102与像素电极1031之间的距离，以进一步减小数据线102与像素电极1031之间的电容。
一般地，色阻层104由多个不同颜色的色阻组成，任意相邻的两个色阻在制作过程中会产生一定程度的交叠区域，进而产生断差，该交叠区域上方的液晶会因断差出现倒向错乱的现象，这种现象会严重影响显示效果。在本实施例中，在色阻层104上设置一层平坦层105，可以减小色阻层104中任意相邻的两个色阻之间因重叠产生的断差，从而提高显示品质。
在本实施例中，平坦层105的材料可以为聚丙烯酸树脂、聚环氧丙烯酸树脂、感光性聚酰亚胺树脂、聚酯丙烯酸酯、聚氨酯丙烯酸酯树脂、酚醛环氧压克力树脂等有机绝缘材料，在此不做限定。
在本公开的一个实施例中，阵列基板还可以包括：薄膜晶体管，该薄膜晶体管具体可以为底栅型结构；或者，该薄膜晶体管也可以为顶栅型结构，在此不做限定。
在本公开的一个实施例中，阵列基板中的薄膜晶体管为底栅型结构，例如参照图4g，在阵列基板中，源/漏极404均位于有源层403的上方，栅极401位于有源层403的下方，栅极401与有源层403之间设置有栅绝缘层402，源/漏极404所在层之上设置有钝化层405。阵列基板还包括在栅绝缘层402之上的色阻层104和位于色阻层104之上的平坦层105。阵列基板还包括像素电极1031，位于对应的薄膜晶体管中的源/漏极404的上方，并且，每个像素电极1031通过贯穿钝化层405、色阻层104和平坦层105的过孔与对应的薄膜晶体管中的源/漏极404电性连接。
在本实施例中，栅极401和源/漏极404的材料可以是钼、铝，钨、钛、铜其中之一或合金组合，在此不做限定。栅绝缘层402和钝化层405的材料可以为氧化硅、氮化硅其中之一或组合，在此不做限定。有源层403的材料可以为多晶硅半导体材料、非晶硅半导体材料、氧化物半导体材料或有机半导体材料，在此不做限定。
在具体实施时，如图2所示，本公开的一个实施例提供的阵列基板还可以包括：设置于衬底基板101与数据线102所在层之间的栅线106，以及与栅线106同层设置的多条第一公共电极线107a和多条第二公共电极线107b。在本实施例中，栅线106用于向各像素电极1031提供扫描信号，沿第一方向延伸；数据线沿第二方向延伸，第二方向与第一方向相互交叉。此处，应该说明，第一方向和第二方向相互交叉可以是相互垂直、也不必严格相互垂直，例如可以是第一方向和第二方向的夹角为90°、大于等于88°小于90°。各条第一公共电极线107a和各条第二公共电极线107b用于向公共电极提供公共电压信号。在本实施例中，如图2所示的实施例中，阵列基板的第一公共电极线107a沿第一方向延伸，例如沿横向方向延伸，第二公共电极线107b沿第二方向延伸，例如沿纵向方向延伸。
根据本公开的实施例，为简化制作工艺，节省制作成本，提高生产效率，可以使用一次构图工艺同时制备出栅线106、多条第一公共电极线107a和多条第二公共电极线107b。当然，也可以采用二次构图工艺，分别制备出栅线106，以及多条第一公共电极线107a和多条第二公共电极线107b，在此不做限定。此外，栅线106、多条第一公共电极线107a和多条第二公共电极线107b的材料可以是钼、铝，钨、钛、铜其中之一或合金组合，在此不做限定。
根据本公开的实施例，为简化制作工艺，节省制作成本，提高生产效率，还可以使用一次构图工艺同时制备出源/漏极404和数据线102。当然，也可以采用二次构图工艺，分别制备出源/漏极404和数据线102，在此不做限定。此外，源/漏极404和数据线102的材料可以是钼、铝，钨、钛、铜其中之一或合金组合，在此不做限定。
在本公开的一个实施例中，阵列基板中的各第二公共电极线107b与各列像素电极一一对应，使得显示画面均匀。
在本公开的一个实施例中，第二公共电极线107b在衬底基板101上的正投影位于各列像素电极在衬底基板101上的正投影的中线位置。参照图2，图2示出一条第二公共电极线107b在衬底基板101上的正投影与其对应的一列像素电极中的任一像素电极1031在衬底基板101上的正投影的相对位置关系的示意图。这样设置，可以使与像素电极1031对应的有效显示区域左右对称，从而可以提高显示画面的均匀性。并且，由于各第二公共电极线107b所在层之上的色阻层104较厚，因此，即使设置各第二公共电极线107b在衬底基板101上的正投影位于各列像素电极在衬底基板101上的正投影的中线位置，在显示面板的显示侧也不会看到各第二公共电极线107b，即不会影响显示面板的开口率。
在本公开的一个实施例中，如图2所示，阵列基板包括衬底基板、沿第一方向延伸的栅线106和沿第二方向延伸的数据线102，第一方向与第二方向大体垂直，栅线106和数据线102限定多个子像素单元，每个子像素单元具有对应的像素电极1031。例如参考图2和图6-8、10，在一个子像素单元中，阵列基板包括：在衬底基板101上的位于同一层的栅线106、第一公共电极线107a和第二公共电极线107b(可以称为栅线层)；在栅线、第一公共电极线107a和第二公共电极线107b之上(即远离衬底基板101的一例)的位于同一层的数据线102和源/漏极404(404d/404s)(可以称为数据线层)；位于数据线102和源/漏极404的远离衬底基板101一侧的像素电极1031(可以称为像素电极层)。
在一个实施例中，如图2和10所示，第一公共电极线107a的每一个可以包括两个沿第一方向延伸的第一公共电极线第一部分107a-1、第一公共电极线第二部分107a-2和第一公共电极线第三部分107a-3。第一公共电极线第二部分107a-2位于第一公共电极线第一部分107a-1的上侧，或者说像素电极的相对侧，第一公共电极线第三部分107a-3位于第一公共电极线第一部分107a-1的下侧，或者说像素电极的相对两侧；换句话说，两个第一公共电极线第一部分107a-1位于第一公共电极线第二部分107a-2和第一公共电极线第三部分107a-3之间。相对于第一方向(如图2的水平方向)来说，两个第一公共电极线第一部分107a-1宽度较窄，第一公共电极线第二部分107a-2和第一公共电极线第三部分107a-3的宽度大于两个第一公共电极线第一部分107a-1的宽度。两个第一公共电极线第一部分107a-1的宽度可以是相等，也可以不相等；第一公共电极线第二部分107a-2和第一公共电极线第三部分107a-3的宽度可以相等，可以不相等，但是都大于两个第一公共电极线第一部分107a-1的宽度。上侧的第一公共电极线第二部分107a-2和下侧第一公共电极线第三部分107a-3形状可以相同或不同。对于一个子像素单元，第一公共电极线第二部分107a-2与上侧的第一公共电极线第一部分107a-1相连并且位于上侧的第一公共电极线第一部分107a-1的与对应的一个像素电极相对的一侧，第一公共电极线第三部分107a-3与下侧的第一公共电极线第一部分107a-1相连并且位于下侧的第一公共电极线第一部分107a-1的与对应的一个像素电极相对的一例；第一公共电极线第二部分107a-2与第一公共电极线第三部分107a-3位于对应的一个像素电极相对的两侧，使得一个子像素单元的第一公共电极线第三部分107a-3与在第二方向上相邻的一个子像素单元的第一公共电极线第二部分107a-2位于栅线的两侧。
在一个子像素单元中，如图2所示，两个第一公共电极线第一部分107a-1分别位于像素电极1031的上、下侧边缘，像素电极1031的边缘与两个第一公共电极线第一部分107a-1具有第一交叠部分，从而可以避免漏光现象。
阵列基板的第二公共电极线107b与第一公共电极线107a同层设置。实际上，第二公共电极线107b与第一公共电极线107a直接相连，即第二公共电极线107b与第一公共电极线第一部分107a-1直接相连；或者说，第二公共电极线107b与第一公共电极线第一部分107a-1是一体的，为了区分它们的结构特征而分别命名。一个第二公共电极线107b在两个第一公共电极线第一部分107a-1之间，或者说，一个第二公共电极线107b与两个第一公共电极线第一部分107a-1形成“工”形。在一个实施例中，在一个子像素单元中，一个沿第二方向延伸的第二公共电极线107b在两个沿第一方向延伸的第一公共电极线第一部分107a-1之间并且位于两个第一公共电极线第一部分107a-1的大体中线的位置或附近。在本实施例中，一个像素电极在衬底基板101上的正投影覆盖像素的开口和第二公共电极线107b在衬底基板101上的正投影，并且像素电极1031的上侧第一公共电极线第一部分107a-1和下侧的第一公共电极线第一部分107a-1在衬底基板101上的正投影分别与像素电极1031在衬底基板101上的正投影两相对侧的边缘交叠。
在一个实施例中，如图2和10所示，阵列基板包括与第一公共电极线107a和第二公共电极线107b同层、甚至同一次工艺形成的栅线106。一个子像素单元包括上侧第一栅线106-1和下侧第二栅线106-2，由图10可以清楚看到，上侧第一栅线106-1和下侧第二栅线106-2具有不同的形状。上侧的第一栅线106-1具有第一矩形凹槽106-11，上侧的第一公共电极线第二部分107a-2布置在第一矩形凹槽106-11内，第一公共电极线第二部分107a-2与第一栅线106-1不接触，并且第一公共电极线第二部分107a-2的左右两侧与第一栅线106-1的第一矩形凹槽106-11的相应的两侧间隔大致相等间距，由此第一公共电极线第二部分107a-2与第一栅线106-1的第一矩形凹槽106-11的两侧产生的侧向寄生电容可以相等。下侧的第二栅线106-2具有第二矩形凹槽106-22，相邻的子像素单元中的第一公共电极线第二部分107a-2布置在第二矩形凹槽106-22内并且与第二矩形凹槽106-22不接触，另一子像素单元中的第一公共电极线第二部分107a-2的左右两侧与第二矩形凹槽106-22相应的两侧间隔大致相等间距，由此另一子像素单元中的第一公共电极线第二部分107a-2与第二栅线106-2的第二矩形凹槽106-22的两侧产生的侧向寄生电容可以相等。
第一栅线106的第一矩形凹槽106-11允许第一栅线106-1两侧的第一公共电极线第二部分107a-2和另一子像素单元中的第一公共电极线第三部分107a-3相互靠近。第二栅线106-2的第二矩形凹槽106-22允许第二栅线106-2两侧的第一公共电极线第三部分107a-3和另一子像素单元中的第一公共电极线第二部分107a-2相互靠近。第一栅线106-1和第二栅线106-2具有不同的配置。如图10可以看到，第一栅线106-1的第一矩形凹槽106-11相对于位于第一公共电极线第一部分107a-1的中线位置的第二公共电极线107b偏右，第二栅线106-2的第二矩形凹槽106-22相对于位于第一公共电极线第一部分107a-1的中线位置的第二公共电极线107b偏左。相应地，在如图2所示地子像素单元中，第一公共电极线第二部分107a-2相对于位于第一公共电极线第一部分107a-1的中线位置的第二公共电极线107b偏右，而在与图2相邻的下侧的子像素单元中，第一公共电极线第二部分107a-2相对于位于第一公共电极线第一部分107a-1的中线位置的第二公共电极线107b偏左。在栅线层之上的数据线102和源/漏极404(404d/404s)覆盖栅线层的一部分。例如，在一个实施例中，如图2所示，第一公共电极线第一部分107a-1和数据线102衬底基板101上的正投影具有第二交叠区域，为了减小在衬底基板的正投影方向上的第二交叠区域内第一公共电极线第一部分107a-1和数据线102之间产生的电容，如图2所示，第一公共电极线第一部分107a-1具有弧形凹槽，第一公共电极线第一部分107a-1的该弧形凹槽图2中由于被数据线102遮挡而使用虚线示出。另外，在一个实施例中，与第一公共电极线第三部分107a-3直接相连的第一公共电极线第一部分107a-1可以不具有弧形凹槽，和/或与第一公共电极线第二部分107a-2直接相连的第一公共电极线第一部分107a-1可以不具有弧形凹槽。
在一个实施例中，如图2所示，栅线106包括镂空区域112，栅线106和位于栅线之上的数据线102在镂空区域112交叉。在镂空区域112(沿正投影方向)之上的数据线102的部分的宽度减小，由于镂空区域112的设置，数据线102和栅线在所述衬底基板上的正投影没有交叠，从而减小数据线102和栅线106之间在衬底基板的正投影方向上的重叠面积，减小两者产生的寄生电容。如图2所示，阵列基板的薄膜晶体管的源极404s与数据线102的连接点或连接部分也(沿正投影方向)位于镂空区域112之上。数据线102和源极404s不透光，因而遮挡镂空区域112，不会产生漏光的问题；同时数据线102、源极404s与栅线106之间的寄生电容可以被减小。在一个实施例中，如图2和10(图10中虚线是数据线102)所示，在衬底基板101上的正投影方向上，镂空区域112的位于数据线102的相对两侧的部分距数据线102的对应的两侧大致等距，从而使得栅线的镂空区域112的相对的部分与数据线102产生的寄生电容相等。
在本实施例中，参照图10，第一栅线106-1和第二栅线106-2在第一方向上延伸，并且都包括沿第一方向排布的多个镂空区域112。
在一个实施例中，第一栅线106-1包括沿第一方向排布的多个第一矩形凹槽106-11，第二栅线106-2包括沿第一方向排布的多个第二矩形凹槽106-22。
在一个实施例中，在栅线106上多个第一矩形凹槽106-11或第二矩形凹槽106-22与多个镂空区域112交替地并且间隔开地排布，即第一栅线中多个镂空区域112和多个第一矩形凹槽106-11交替并且间隔排布，第二栅线中多个镂空区域112和多个第二矩形凹槽106-22交替并且间隔排布。应该知道，栅线可以不包括镂空区域。
在一个实施例中，衬底基板101上的正投影方向上，沿第二方向延伸的数据线102覆盖相邻的像素电极1031。图6是图2中的阵列基板的沿A-A线的截面图。如图6所示，数据线102在衬底基板101上的正投影覆盖相邻的两个像素电极1031之间的间隙在衬底基板101上的正投影，所述数据线102的宽度大于所述相邻的两列所述像素电极1031之间间隙108的宽度。图6中的两个虚线框分别示出数据线102与其两侧的像素电极1031在衬底基板101上的正投影具有交叠。在一种实施例中，数据线102在衬底基板101上的正投影与其左右侧的像素电极1031在衬底基板101上的正投影的第三交叠区域具有相同的宽度；即，在图6中，像素电极1031的左侧的数据线102与像素电极1031在衬底基板101上的正投影的重叠部分的宽度为d1，像素电极1031的右侧的数据线102与像素电极102在衬底基板101上的正投影的重叠部分的宽度为d2，在本实施例中d1＝d2＝c(参见前述实施例)。在本实施例中，第二公共电极线107b在衬底基板101上的正投影可以在邻近的两个数据线102在衬底基板101上的正投影中间附近。如图6所示，第二公共电极线107b在衬底基板101上的正投影与数据线102在衬底基板101上的正投影是分离的，或者说第二公共电极线107b在衬底基板101上的正投影不与数据线102在衬底基板101上的正投影重叠。
数据线层还包括源极404s和漏极404d，源极404s与数据线102在镂空区域112上方电连接，或者可以是一体形成的(例如通过一次工艺形成)，漏极404d位于第一公共电极线第三部分107a-3上方，并且漏极404d的右侧靠近右侧的数据线102，漏极404d的左侧靠近左侧的数据线102，以便提高存储电容。图2示出的下侧的源极404s位于第二栅线106-2上方并且靠近右侧数据线102，上侧的源极404s位于第一栅线106-1上方并且靠近左侧的数据线102。
图2中示出的一个子像素单元中，(图2的下部)漏极404d的左侧部分具有缺口部，漏极404d的缺口部下方的第一公共电极线第三部分107a-3可以通过公共电极过孔109引出。在一个实施例中，像素电极层103包括像素电极1031和跨接部108，漏极404d的缺口部下方的第一公共电极线第三部分107a-3通过公共电极过孔109电连接跨接部108，如图7所示。跨接部108的两端分别位于第二栅线106-2的两侧，跨接部108的中间部分跨过第二栅线106-2的被第二矩形凹槽106-22减小宽度的部分。位于第二矩形凹槽106-22中的第一公共电极线第二部分107a-2通过公共电极过孔110电连接跨接部108的端部。通过设置跨接部108的配置方式，可以将阵列基板上的图2中示出的子像素单元的第一公共电极线第三部分107a-3和该子像素单元相邻的子像素单元的第一公共电极线第二部分107a-2电连接，从实现阵列基板上的第一、第二公共电极线处于同一电压信号。第二栅线106-2的第二矩形凹槽106-22允许第二栅线106-2两侧的第一公共电极线第三部分107a-3和第一公共电极线第二部分107a-2相互靠近从而减小跨接部108的尺寸，进而减小跨接部108和下方的第二栅线106-2之间的寄生电容。
类似地，图2上部地第一栅线106-1的第一矩形凹槽106-11中的第一公共电极线第二部分107a-2通过公共电极过孔110电连接跨接部108的端部，跨接部108的另一端部电连接相邻的子像素单元中的与第一公共电极线第三部分107a-3电连接的公共电极过孔109。
在一种实施例中，在第一方向上，第一公共电极线第二部分107a-2与其相邻两侧的栅线的间距大致相等，和/或，第一公共电极线第三部分107a-3与其相邻两侧的栅线的间距大致相等。
像素电极层还包括连接部113，其通过位于第一公共电极线第二部分上方的漏极过孔111(参照图7)与薄膜晶体管的漏极404d电连接，从而电连接像素电极1031与薄膜晶体管的漏极404d。
在一种实施例中，参照图9，一个像素单元114包括蓝色子像素单元B、红色子像素单元R和绿色子像素单元G，三个子像素单元的布置如图9所示。如图9所示，在一个实施例中，第二公共电极线107b在衬底基板101上的正投影可以与蓝色子像素单元B在衬底基板101上的正投影交叠。在一个实施例中，第二公共电极线107b在衬底基板101上的正投影可以不与红色子像素单元R和绿色子像素单元G在衬底基板101上的正投影交叠。在一种实施方式中，蓝色子像素单元B可以位于像素单元的右部，红色子像素单元R、绿色子像素单元G在子像素单元和蓝色子像素单元B沿栅线延伸方向依次排布，然而，在其他实施例中，蓝色子像素单元B、红色子像素单元R、绿色子像素单元G可以以其他次序排布。在三种子像素单元中，蓝色子像素单元B的面积可以是最大的。
在一些实施例中，沿第二方向，一列子像素单元为同一种颜色，沿第一方向，子像素单元颜色的排布顺序依次为RGBRGBRGB。
相应地，本公开的实施例提供了一种制作上述阵列基板的方法，由于该方法解决问题的原理与上述阵列基板解决问题的原理相似，因此，本公开实施例提供的该制作方法的实施可以参见本公开实施例提供的上述阵列基板的实施，重复之处不再赘述。
具体地，本公开实施例提供的一种制作上述阵列基板的方法，如图3所示，具体可以包括以下步骤：
S301、提供一衬底基板；
S302、在衬底基板上形成数据线；
S303、在数据线所在层上形成包括多列彼此间隔开的像素电极的像素电极层；其中，
数据线在衬底基板上的正投影覆盖相邻的两列像素电极之间的间隙在衬底基板上的正投影，且数据线的宽度大于相邻的两列像素电极之间间隙的宽度。
在具体实施时，在本公开实施例提供的上述方法中，在数据线所在层上形成包括多列彼此间隔开的像素电极的像素电极层之前，还可以包括：在数据线所在层上形成色阻层，由此减小数据线与像素电极之间的电容。
具体地，在本公开实施例提供的上述方法中，在数据线所在层上形成包括多列彼此间隔开的像素电极的像素电极层之前，且在数据线所在层上形成色阻层之后，还可以包括：在色阻层上形成平坦层，由此进一步减小数据线与像素电极之间的电容。
在本公开实施例提供的上述方法中，在衬底基板上形成数据线之前，还可以包括：在衬底基板上同时形成沿第一方向延伸的栅线，以及多条沿第一方向延伸的第一公共电极线和多条沿第二方向延伸的第二公共电极线；其中，各第二公共电极线与各列像素电极一一对应；并且，各第二公共电极线在衬底基板上的正投影位于各列像素电极在衬底基板上的正投影的中线位置，由此可以提高像素电极的显示画面均匀性。
为了更好地理解本公开实施例提供的上述方法，本公开实施例还提供了实施上述方法的各步骤后所得的阵列基板的结构示意图，如图4a至图4g所示。
根据本公开的实施例，上述阵列基板中的薄膜晶体管具体可以为底栅型结构；或者，也可以为顶栅型结构，在此不做限定。下面以薄膜晶体管为底栅型结构为例进行说明。
提供一衬底基板101，采用一次构图工艺，在衬底基板101上形成栅极401和栅线106的图形，如图4a所示，这样，可以简化阵列基板的制作工艺，减少掩模次数；
在形成有栅极401和栅线106的衬底基板101上依次形成栅极绝缘层402、有源层403、源/漏极404和数据线的图形，如图4b所示；
在源/漏极404和数据线所在层之上形成钝化层405的图形，如图4c所示；
在钝化层405上形成具有过孔的色阻层104的图形，如图4d所示；
在色阻层104上形成具有与色阻层104的过孔导通的过孔的平坦层105的图形，如图4e所示；
在源/漏极404和数据线所在层之上的钝化层405中形成与色阻层104和平坦层105的过孔导通的过孔，如图4f所示；
在平坦层105上形成像素电极层103的图形，像素电极1031通过贯穿钝化层405、色阻层104和平坦层105中的过孔与对应的薄膜晶体管中的源/漏极404电性连接，如图4g所示。
需要说明的是，在本公开实施例提供的上述制作方法中，形成各层结构涉及到的构图工艺，不仅可以包括沉积、光刻胶涂覆、掩模板掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部的工艺过程，还可以包括其他工艺过程，具体以实际制作过程中形成所需构图的图形为准，在此不做限定。例如，在显影之后和刻蚀之前还可以包括后烘工艺。
其中，沉积工艺可以为化学气相沉积法、等离子体增强化学气相沉积法或物理气相沉积法，在此不做限定；掩膜工艺中所用的掩膜板可以为半色调掩膜板(Half ToneMask)、半透掩膜板(Modifide Single Mask)、单缝衍射掩模板(Single Slit Mask)或灰色调掩模板(Gray Tone Mask)，在此不做限定；刻蚀可以为干法刻蚀或者湿法刻蚀，在此不做限定。
基于同一构思，本公开实施例提供了一种显示面板，由于该显示面板解决问题的原理与上述阵列基板解决问题的原理相似，因此，本公开实施例提供的该显示面板的实施可以参见本公开实施例提供的上述阵列基板的实施，重复之处不再赘述。
本公开实施例提供的一种显示面板，如图5所示，包括上述阵列基板，以及与阵列基板相对而置的对向基板。
在本公开的实施例中，为了防止色阻层104中各色阻间的漏光，如图5所示，显示面板还包括：设置于对向基板面向阵列基板一侧的黑矩阵501。当然，本公开的另一实施例中，黑矩阵可以设置于阵列基板面向对向基板一侧，且黑矩阵位于色阻层中各色阻之间的间隙处。
在本实施例中，黑矩阵501不仅可以防止各色阻间的漏光，而且可以增加色彩的对比性。一般地，黑矩阵501的材料可分为两种，其中一种为金属薄膜，例如氧化膜；另一种为树脂型黑色光阻薄膜，且以碳黑为主要材料。在本实施例中，由于金属薄膜的线路蚀刻容易，而且遮光效果较好，可以选择金属薄膜作为黑矩阵501。
值得注意的是，在本公开实施例提供的上述显示面板中，除了采用金属薄膜或黑色树脂作为黑矩阵501之外，还可以将红光色阻与蓝光色阻叠加设置后作为黑矩阵501，以实现遮光效果，在此不做限定。
在本公开的实施例中，如图5所示，为了提高显示面板的抗挤压能力，显示面板还包括：设置于阵列基板与对向基板之间多个光阻间隔物502(Photo Spacer，PS)。
在具体实施时，在本公开实施例提供的上述显示面板中的对向基板上一般还会具有诸如公共电极层、保护层等其他膜层结构，这些具体结构可以有多种实施例，在此不做限定。
下面以制备如图5所示的显示面板为例，对上述显示面板的制备过程进行详细地说明，具体制备过程包括以下几个步骤：
(1)、采用上述阵列基板的制作方法，依次得到如图4a至图4g所示的阵列基板；
(2)、在对向基板的衬底基板503上依次形成保护层、黑矩阵501、公共电极层(图中未示出)和光阻间隔物502；
(3)、将阵列基板的衬底基板101与对向基板的衬底基板503进行对盒处理。
需要说明的是，在具体实施时，步骤(1)和步骤(2)并不限于上述显示面板的制备过程中描述的先后顺序，还可以先执行步骤(2)，再执行步骤(1)，在此不做限定。
具体地，可以在执行本公开实施例提供的上述显示面板的制作过程中的步骤(3)将阵列基板的衬底基板101与对向基板的衬底基板503进行对盒处理之后，通过浸泡的方式将液晶分子加入对盒后的液晶显示面板中；或者，也可以在执行本公开实施例提供的上述液晶显示面板的制作过程中的步骤(1)采用上述阵列基板的制作方法，依次得到如图4a至图4g所示的阵列基板之后，在阵列基板的衬底基板101上滴注液晶分子；或者，还可以在执行本公开实施例提供的上述液晶显示面板的制作过程中的步骤(2)在对向基板的衬底基板503上依次形成保护层(参见图1)、黑矩阵501、公共电极层(图中未示出)和光阻间隔物502之后，在对向基板的衬底基板503上滴注液晶分子，在此不做限定。
基于同一构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
本公开实施例提供的上述阵列基板、其制作方法及显示面板、显示装置，包括：衬底基板，设置于衬底基板上的数据线，以及设置于数据线所在层之上的像素电极层；其中，像素电极层包括多列彼此间隔开的像素电极；数据线在衬底基板上的正投影覆盖相邻的两列像素电极之间间隙在衬底基板上的正投影，且数据线的宽度大于相邻的两列像素电极之间间隙的宽度。由于数据线在衬底基板上的正投影覆盖相邻的两列像素电极之间间隙在衬底基板上的正投影，且数据线的宽度大于相邻的两列像素电极之间间隙的宽度，这样设置，可以使数据线与像素电极之间形成方向由阵列基板指向对向基板的第二电场线，从而可以通过控制液晶的扭转，防止数据线方向漏光，与此同时，不需要再使用黑矩阵来防止漏光，有效提高了开口率。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开的权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。
Claims (17)
1.一种阵列基板，包括：衬底基板、设置于所述衬底基板上方沿第一方向延伸的栅线、设置于栅线所在层上方的沿第二方向延伸的数据线和设置于所述数据线所在层上方的像素电极层，第一方向和第二方向相互交叉，栅线和数据线限定多个子像素单元；其中，
阵列基板还包括：与所述栅线同层设置且相互电连接的多个第一公共电极线和多个第二公共电极线，其中多个第一公共电极线每一个包括沿第一方向延伸的两个第一公共电极线第一部分，多个第二公共电极线沿第二方向延伸；
在一个子像素单元中，包括多个第一公共电极线的一个和多个第二公共电极线的一个并且所述多个第一公共电极线的一个包括两个第一公共电极线第一部分，所述多个第二公共电极线的一个位于所述两个第一公共电极线第一部分之间且分别电连接，所述多个第二公共电极线的一个在所述衬底基板上的正投影大致位于所述一个子像素单元在所述衬底基板上的正投影的中线的位置。
2.如权利要求1所述的阵列基板，其中，在一个子像素单元中，所述多个第二公共电极线的一个与所述多个第一公共电极线的一个的两个第一公共电极线第一部分构成“工”形。
3.如权利要求1所述的阵列基板，其中，所述像素电极层包括阵列排布的多个像素电极；
多个子像素单元中的每一个包括所述多个像素电极中的一个，两个第一公共电极线第一部分分别位于对应的一个像素电极的相对两侧的两个边缘，并且两个第一公共电极线第一部分分别与对应的一个像素电极的相对两侧的两个边缘具有第一交叠部分。
4.如权利要求3所述的阵列基板，其中，第一公共电极线还包括宽度大于两个第一公共电极线第一部分的宽度的第一公共电极线第二部分和第一公共电极线第三部分；
对于一个子像素单元，第一公共电极线第二部分与两个第一公共电极线第一部分中的一个相连并且位于第一公共电极线第一部分中的一个的与对应的一个像素电极相对的一例，第一公共电极线第三部分与第一公共电极线第一部分中的另一个相连并且位于第一公共电极线第一部分中的另一个的与对应的一个像素电极相对的一例；第一公共电极线第二部分与第一公共电极线第三部分位于对应的一个像素电极相对的两侧，使得一个子像素单元的第一公共电极线第三部分与在第二方向上相邻的另一个子像素单元的第一公共电极线第二部分位于栅线的两侧。
5.如权利要求4所述的阵列基板，其中，像素电极层还包括：与像素电极同层设置的跨接部，跨接部的两端分别通过位于栅线两侧的公共电极过孔电连接位于栅线两侧的第一公共电极线第三部分和沿第二方向上相邻的另一个子像素单元的第一公共电极线第二部分。
6.如权利要求1所述的阵列基板，其中，两个第一公共电极线第一部分与数据线在所述衬底基板上的正投影具有第二交叠区域，并且第一公共电极线第一部分的位于所述第二交叠区域的部分具有弧形凹槽。
7.如权利要求4所述的阵列基板，其中，栅线包括多个镂空区域，多个镂空区域沿第一方向排布在栅线上，在衬底基板的正投影方向上，数据线在镂空区域上方与栅线交叉，并且数据线的两侧距栅线的对应的镂空区域的两侧在第一方向上大致等距。
8.如权利要求4所述的阵列基板，其中，栅线包括第一栅线和第二栅线，第一栅线和第二栅线位于像素电极的相对侧，第一栅线包括沿第一方向排布的多个第一矩形凹槽，第二栅线包括沿第一方向排布的多个第二矩形凹槽，
所述一个子像素单元的第一公共电极线第二部分布置在第一栅线的第一矩形凹槽中并且与第一矩形凹槽的相应的两侧间隔大致相等间距，相邻的子像素单元的第一公共电极线第三部分位于第二栅线的第二矩形凹槽中并且与第二矩形凹槽的相应的两侧间隔大致相等间距。
9.如权利要求7所述的阵列基板，其中，栅线包括第一栅线和第二栅线，第一栅线和第二栅线位于像素电极的相对侧，第一栅线包括沿第一方向排布的多个第一矩形凹槽，第二栅线包括沿第一方向排布的多个第二矩形凹槽，使得在第一方向上的一行子像素单元中，第一栅线中多个镂空区域和多个第一矩形凹槽交替并且间隔排布，第二栅线中多个镂空区域和多个第二矩形凹槽交替并且间隔排布，
所述一个子像素单元的第一公共电极线第二部分布置在第一栅线的第一矩形凹槽中并且与第一矩形凹槽的相应的两侧间隔相等间距，相邻的子像素单元的第一公共电极线第二部分位于第二栅线的第二矩形凹槽中并且与第二矩形凹槽的相应的两侧间隔相等间距。
10.如权利要求4所述的阵列基板，其中，像素电极层还包括：与像素电极同层设置的连接部，所述连接部通过位于第一公共电极线第二部分上方的漏极过孔与所述子像素单元的薄膜晶体管的漏极电连接，从而电连接像素电极与薄膜晶体管的漏极。
11.如权利要求3所述的阵列基板，其中，所述数据线在所述衬底基板上的正投影覆盖相邻的两列所述像素电极之间的间隙在所述衬底基板上的正投影。
12.如权利要求11所述的阵列基板，其中，所述数据线在所述衬底基板上的正投影与相邻的两列所述像素电极在所述衬底基板上的正投影具有第三交叠区域，所述第三交叠区域在第二方向上具有相同的宽度。
13.如权利要求1所述的阵列基板，其中，所述多个像素单元的每一个包括蓝色子像素单元、红色子像素单元和绿色子像素单元，在衬底基板的正投影方向上，第二公共电极线与蓝色子像素单元交叠，并且不与红色子像素单元和绿色子像素单元交叠。
14.如权利要求1所述的阵列基板，还包括：设置于所述数据线所在层与所述像素电极层之间的色阻层，并且色阻层的厚度设置成使得阵列基板中的数据线与像素电极之间产生的电容最大值小于预定值。
15.一种显示面板，包括：如权利要求1所述的阵列基板，和与所述阵列基板相对而置的对向基板。
16.如权利要求15所述的显示面板，还包括：设置于所述对向基板的面向所述阵列基板一例的黑矩阵；或
还包括：设置于所述阵列基板的面向所述对向基板一例的黑矩阵，和设置于所述数据线所在层与所述像素电极层之间的色阻层，所述黑矩阵位于色阻层中各色阻之间的间隙处；黑矩阵由红光色阻与蓝光色阻叠加而成。
17.一种显示装置，包括：如权利要求15所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020843525.2U CN211741796U (zh) | 2020-05-19 | 2020-05-19 | 阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020843525.2U CN211741796U (zh) | 2020-05-19 | 2020-05-19 | 阵列基板、显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211741796U true CN211741796U (zh) | 2020-10-23 |
Family
ID=72851844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020843525.2U Active CN211741796U (zh) | 2020-05-19 | 2020-05-19 | 阵列基板、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211741796U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113504679A (zh) * | 2021-06-29 | 2021-10-15 | 厦门天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
| CN113934064A (zh) * | 2021-10-27 | 2022-01-14 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板及显示装置 |
| CN114185209A (zh) * | 2022-02-17 | 2022-03-15 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板和显示装置 |
| WO2023225893A1 (zh) * | 2022-05-25 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
-
2020
- 2020-05-19 CN CN202020843525.2U patent/CN211741796U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113504679A (zh) * | 2021-06-29 | 2021-10-15 | 厦门天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
| CN113934064A (zh) * | 2021-10-27 | 2022-01-14 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板及显示装置 |
| CN113934064B (zh) * | 2021-10-27 | 2023-11-03 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板及显示装置 |
| CN114185209A (zh) * | 2022-02-17 | 2022-03-15 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板和显示装置 |
| CN114185209B (zh) * | 2022-02-17 | 2022-05-27 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板和显示装置 |
| WO2023225893A1 (zh) * | 2022-05-25 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN211741796U (zh) | 阵列基板、显示面板和显示装置 | |
| CN107479287B (zh) | 阵列基板及其制作方法 | |
| KR101352113B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| US8976328B2 (en) | Liquid crystal display device and method for fabricating the same | |
| CN106940504A (zh) | 一种阵列基板、其制作方法及液晶显示面板、显示装置 | |
| US8085353B2 (en) | Thin film transistor array panel having a pixel electrode including a first subpixel electrode and a second subpixel electrode connected to the drain electrode of the thin film transistor and a third subpixel electrode capacitively coupled to a coupling electrode extended from the drain electrode | |
| US20090115954A1 (en) | Liquid crystal display panel and manufacturing method thereof | |
| KR101146444B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 제조방법 | |
| JP2014528598A (ja) | 画素ユニット、アレイ基板、液晶パネル及びアレイ基板の製造方法 | |
| US9857620B2 (en) | Display device | |
| KR20050001707A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| KR20070000582A (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| US12066722B2 (en) | Array substrate and display panel | |
| US11287711B2 (en) | Display panel, method for manufacturing the same and display device | |
| US20210215964A1 (en) | Display substrate and display device | |
| US20200110496A1 (en) | Touch display device | |
| US20240302700A1 (en) | Array substrate and display device | |
| US11073734B2 (en) | Array substrate and method of manufacturing the same, display panel and display device | |
| CN113204292B (zh) | 阵列基板和显示装置 | |
| WO2021254052A1 (zh) | 显示面板和显示装置 | |
| CN113707668B (zh) | 阵列基板及其制备方法、液晶面板和显示装置 | |
| US8004633B2 (en) | Multi-domain vertical alignment display panel and color filter substrate | |
| KR20140006281A (ko) | 표시 장치 | |
| KR20170039000A (ko) | 액정표시장치용 어레이 기판 | |
| CN111045262B (zh) | Coa基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |