CN113504679A - 阵列基板、显示面板和显示装置 - Google Patents

阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN113504679A
CN113504679A CN202110726277.2A CN202110726277A CN113504679A CN 113504679 A CN113504679 A CN 113504679A CN 202110726277 A CN202110726277 A CN 202110726277A CN 113504679 A CN113504679 A CN 113504679A
Authority
CN
China
Prior art keywords
sub
common electrode
substrate
base plate
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110726277.2A
Other languages
English (en)
Other versions
CN113504679B (zh
Inventor
李东华
魏晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202110726277.2A priority Critical patent/CN113504679B/zh
Publication of CN113504679A publication Critical patent/CN113504679A/zh
Application granted granted Critical
Publication of CN113504679B publication Critical patent/CN113504679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板、显示面板和显示装置，阵列基板包括衬底基板，以及依次设置在衬底基板上的第一金属层、第二金属层、平坦化层和第一电极层，第一金属层包括沿第一方向延伸第二方向排列的栅极线；还包括多个阵列排布的子像素区域，至少一个子像素区域中，包括沿第一方向延伸的公共电极线，沿第一方向上，公共电极线包括位于第一金属层的第一子公共电极线和位于第二金属层的第二子公共电极线，平坦化层包括多个镂空区，镂空区与第二子公共电极线在衬底基板所在平面的正投影至少部分交叠，第二子公共电极线通过镂空区与第一电极层连接，从而增大公共电极线与第一电极层的接触面积，降低接触电阻，提升公共电压的均一性。

Description

阵列基板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板、显示面板和显示装置。
背景技术
现在的液晶显示面板技术发展中，大尺寸、高分辨率已经成为重要的趋势。但在面板设计时，尺寸越大，液晶显示面板内部不同位置信号衰减的差异增大，相对常规的液晶显示面板均一性更差，其中，公共电极电压的均一性和稳定性关系到画面的显示质量。因此，如何在显示过程中提供均一且稳定的公共电极电压是本领域亟待解决的技术问题。
发明内容
有鉴于此，本发明提供一种阵列基板、显示面板和显示装置，增加公共电极与公共电极走线之间的接触面积，降低接触电阻，提升公共电压的均一性。
一方面，本发明提供了一种阵列基板，包括：
包括：衬底基板，以及依次设置在所述衬底基板上的第一金属层、第二金属层、平坦化层和第一电极层，所述第一金属层包括沿第一方向延伸第二方向排列的栅极线；
所述阵列基板还包括多个阵列排布的子像素区域，至少一个所述子像素区域中，包括沿所述第一方向延伸的公共电极线，且沿所述第一方向上，所述公共电极线包括第一子公共电极线和第二子公共电极线，所述第一子公共电极线位于所述第一金属层，所述第二子公共电极线位于所述第二金属层，所述第二子公共电极线的两端分别与两条所述第一子公共电极线连接；
所述平坦化层包括多个镂空区，所述镂空区在所述衬底基板所在平面的正投影与所述第二子公共电极线在所述衬底基板所在平面的正投影至少部分交叠，所述第二子公共电极线通过所述镂空区与所述第一电极层连接；
其中，所述第一方向和第二方向相交。
又一方面，本发明提供了一种显示面板，包括本申请所提供的任意一种阵列基板。
又一方面，本发明提供了一种显示装置，包括本申请所提供的任意一种显示面板。
与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，阵列基板包括多个阵列排布的子像素区域，至少一个子像素区域中，包括沿第一方向延伸的公共电极线，且沿第一方向上，公共电极线包括第一子公共电极线和第二子公共电极线，第一子公共电极线位于第一金属层，第二子公共电极线位于第二金属层，第二子公共电极线的两端分别与两条第一子公共电极线连接；平坦化层包括多个镂空区，镂空区在衬底基板所在平面的正投影与第二子公共电极线在衬底基板所在平面的正投影至少部分交叠，第二子公共电极线通过镂空区与第一电极层连接，从而增大了公共电极线与第一电极层的接触面积，降低接触电阻，使得公共电极线经过镂空区将公共电压信号传入第一电极层时，公共电压信号受到的信号损失减小，提高阵列基板中公共电压的均一性。
当然，实施本发明的任一产品必不特定需要同时达到以上的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为现有技术中阵列基板的结构示意图；
图2为图1中N-N’向的一种剖面图；
图3为本发明提供的一种阵列基板的结构示意图；
图4为图3中M-M’向的一种剖面图；
图5为本发明提供的一种阵列基板的结构示意图；
图6为本发明提供的一种阵列基板的结构示意图；
图7为本发明提供的一种阵列基板的结构示意图；
图8为图7中BB的一种局部图；
图9为图7中BB的又一种局部图；
图10为图3中M-M’向的又一种剖面图；
图11为本发明提供的一种阵列基板的结构示意图；
图12为图11中V-V’向的一种剖面图；
图13为本发明提供的一种阵列基板的结构示意图；
图14为本发明提供的一种显示面板的结构示意图；
图15为图14中H-H’向的一种剖面图；
图16为本发明提供的一种显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
结合图1和图2所示，图1为现有技术中阵列基板的结构示意图，图2为图1中N-N’向的一种剖面图。其中，公共电极层可以为面电极或者块状电极，图1中为了清晰示意出公共电极走线的结构示意图，故并未示意公共电极层。现有技术提供的阵列基板100包括：衬底基板00，以及依次设置在衬底基板00上的第一金属层01、第二金属层02、平坦化层03和第一电极层04，第一金属层01包括多个沿第一方向X延伸第二方向Y排列的栅极线011，第二金属层02包括多个沿第二方向Y延伸第一方向X排列的数据线021，栅极线011和数据线021交叉限定子像素区域P0，子像素区域P0包括位于第一金属层01的公共电极线012，公共电极线012位于相邻的栅极线011之间，公共电极线012包括沿第一方向X延伸的主体部012a和沿第二方向Y凸出的辅助部012b，公共电极线012的辅助部012b通过过孔K0与第一电极层04电连接，其中可以借助位于第一金属层01和第一电极层04之间的第二金属层02，设置过孔K0，过孔K0包括两个相互连通的第一过孔K01和第二过孔K02，公共电极线012通过过孔K0将公共电压信号发送至第一电极层04。
可以理解的是，第一、公共电极线012通过该过孔K0与第一电极层04连接，由于过孔K0在衬底基板00所在平面正投影的面积较小，导致公共电极走线022与第一电极层04之间的接触面积较小，同时由于接触电阻的电阻值与接触电阻的横截面积成反比，横截面积越小电阻值越大，进而会导致接触电阻较大，使得公共电极线012经过过孔K0将公共电压信号传入第一电极层04时，公共电压信号的损失较大，从而造成各个公共电极之间的电压差较大，从而影响显示面板的均一性，降低显示画面的品质。第二、公共电极线012的辅助部012b通过过孔K0与第一电极层04电连接，为了避免影响显示效果，一般将公共电极走线设置在子像素区域的非开口区，由于辅助部012b沿第二方向Y凸出，相当于增加了非开口区在第二方向Y上的尺寸，降低了开口率，影响显示效果。
为了解决上述技术问题，本发明提出了一种阵列基板、显示面板和显示装置。关于本发明提供的阵列基板、显示面板和显示装置的实施例，下文将详述。
本实施例中，请参考图3和图4所示，图3为本发明提供的一种阵列基板的结构示意图，图4为图3中M-M’向的一种剖面图，图3中为了清晰示意出公共电极走线的位置，并未示意出公共电极层，可以参考对应的剖视图理解本专利。本实施例中的阵列基板200：包括：衬底基板10，以及依次设置在衬底基板10上的第一金属层M1、第二金属层M2、平坦化层PLN和第一电极层50，第一金属层M1包括沿第一方向X延伸第二方向Y排列的栅极线G；阵列基板还包括多个阵列排布的子像素区域P，至少一个子像素区域P中，包括沿第一方向X延伸的公共电极线20，且沿第一方向X上，公共电极线20包括第一子公共电极线21和第二子公共电极线22，第一子公共电极线21位于第一金属层M1，第二子公共电极线22位于第二金属层M2，第二子公共电极线22的两端分别与两条第一子公共电极线21连接；平坦化层PLN包括多个镂空区30，镂空区30在衬底基板10所在平面的正投影与第二子公共电极线22在衬底基板10所在平面的正投影至少部分交叠，第二子公共电极线22通过镂空区30与第一电极层50连接；其中，第一方向X和第二方向Y相交。
其中，公共电极线20包括第一子公共电极线21和第二子公共电极线22，第一金属层M1和第二金属层M2之间可以设有绝缘层，防止第一金属层M1和第二金属层M2之间发生短路等问题，同时，由于第一子公共电极线21位于第一金属层M1，第二子公共电极线22位于第二金属层M2，第一子公共电极线21和第二子公共电极线22异层设置，第一子公共电极线21和第二子公共电极线22可以通过过孔连接。同时，由与第一金属层M1包括沿第一方向X延伸第二方向Y排列的栅极线G，第一子公共电极线21和栅极线G同层设置，进而可以使得第一子公共电极线21和栅极线G在同一道工序中通过图案化工艺制作完成，简化工艺制程。
可以理解的是，本实施例提供的阵列基板200，至少一个子像素区域P中，包括沿第一方向X延伸的公共电极线20，且沿第一方向X上，公共电极线20包括第一子公共电极线21和第二子公共电极线22，第一子公共电极线21位于第一金属层M1，第二子公共电极线22位于第二金属层M2，第二子公共电极线22的两端分别与两条第一子公共电极线21连接；平坦化层PLN包括多个镂空区30，镂空区30在衬底基板10所在平面的正投影与第二子公共电极线22在衬底基板10所在平面的正投影至少部分交叠，第二子公共电极线22通过镂空区30与第一电极层50连接。即相对于现有技术中的阵列基板100而言，一方面、本实施例提供的阵列基板200，第二子公共电极线22通过镂空区30与第一电极层50连接，因为第二子公共电极线22自身具备一定的面积，可以增大第二子公共电极线22与第一电极层50的接触面积，即增大了公共电极线与第一电极层50的接触面积，降低接触电阻，使得公共电极线20经过镂空区30将公共电压信号传入第一电极层50时，公共电压信号受到的信号损失减小，提高阵列基板200中第一电极层50的信号均一性。又一方面，本实施例提供的阵列基板200，公共信号线20仅包括沿第一方向X延伸的第一子公共电极线21和第二子公共电极线22，无需设置现有技术中的辅助部，进而相当于在每个子像素区域P中，沿第二方向Y上节省了一个辅助部的长度，简化阵列基板200的走线设计，提高了阵列基板的空间利用率。
需要说明的是，本专利中，为了清晰示意出走线之间的位置关系，在俯视图省略了部分膜层结构，在对应的剖面图中进行了示意。并且，本专利仅选择一种像素区域划分方式进行示意，结合产品也可以选择其他的划分方式，本专利对此不作具体限定。
结合图5所示，图5为本发明提供的一种阵列基板的结构示意图，其中，图5中仅示意出栅极线周围的非开口区，本实施例提供的阵列基板200：子像素区域P包括开口区AA和围绕开口区AA的非开口区BB；公共电极线20位于非开口区BB。
可以理解的是，子像素区域P包括开口区AA和围绕开口区AA的非开口区BB，光线可以从子像素区域P的开口区AA出射实现子像素区域P的发光。同时由于阵列基板200还会设置多条金属走线等非透光性器件，一般将其设置非开口区BB，有利于避免走线对子像素区域P的开口区AA的发光效果产生不良影响。进一步，公共电极线20可以为金属走线或者是透明走线，结合图3所示，图3中示意的公共电极线20可以位于开口区，若将公共电极线20位于开口区，此时为了避免影响显示效果，可以将公共电极线20设计成透明材质，有利于提高像素区域开口率。结合图5所示，图5仅示意出公共电极走线20设置在非开口区BB内，由于非开口区BB为非透光区域，可以最大程度避免走线对显示效果的影响，进而公共电极走线20的材质可以金属走线或者是透明走线，本发明对公共电极线20的材质不做具体限定，可以根据实际情况设置。同时，公共信号线20仅包括沿第一方向X延伸的第一子公共电极线21和第二子公共电极线22，无需设置现有技术中的辅助部，进而相当于在每个子像素区域P中，沿第二方向Y上节省了一个辅助部的长度，也有利于进一步提高阵列基板200的开口率。
继续结合图6所示，图6为本发明提供的一种阵列基板的结构示意图，本实施例提供的阵列基板200：至少一个子像素区域P中，沿第二方向Y上，公共电极线20位于栅极线G远离开口区AA的一侧。
可以理解的是，本实施例提供的阵列基板200，相对于现有技术中，至少一个子像素区域P中，沿第二方向Y上，公共电极线20位于栅极线G靠近开口区AA的一侧，将公共电极线20设置在栅极线G远离开口区AA的一侧，一方面，由于栅极线G一般采用金属材料制成，为防止栅极线G影响显示会在其对应位置处设置遮光层，而将公共电极线20设置在栅极线G远离开口区AA的一侧，即将公共电极线20集中设置在栅极线G的位置，中间不用间隔漏极等结构，可以缩小遮光层的面积，进而有利于提高阵列基板200开口率的问题，又一方面，由于现有技术中公共电极线20位于栅极线G靠近开口区AA的一侧，区域Q位置处夹设于公共电极线20和栅极线G之间，如在区域Q位置处设置走线或者其他元器件，导致连接走线排布复杂，易发生短路、线路交叉等技术问题，进而区域Q位置不宜设置走线等器件，造成区域Q位置空间浪费，而本实施例提供的阵列基板200将公共电极线20设置在栅极线G远离开口区AA的一侧，即区域Q位置一侧边缘与栅极线G相邻，相对设置的另一侧的公共电极线20移至栅极线G的一侧，区域Q该侧未被走线包围，可以再次利用区域Q位置处，即设置在区域Q位置处的走线或者其他元器件可通过未被包围的一侧进行走线的排布，提高了阵列基板200的空间利用率。
继续结合图7所示，图7为本发明提供的一种阵列基板的结构示意图，本实施例提供的阵列基板200：沿第二方向Y上，相邻的两个子像素区域P分别为第一子像素区域P1和第二子像素区域P2，且第二子像素区域P2中的开口区AA域与第一子像素区域P1中的非开口区BB相邻；镂空区30包括相互连通的第一分部31和第二分部32；第一分部31位于第一子像素区域P1中，且第一分部31在衬底基板10上所在平面的正投影与第二子公共电极线22在衬底基板10上所在平面的正投影至少部分交叠；第二分部32位于第二子像素区域P2中，且第二分部32在衬底基板10上所在平面的正投影与第二子像素区域P2中的开口区AA在衬底基板10上所在平面的正投影至少部分交叠。
可以理解的是，本实施例提供的阵列基板200镂空区30包括相互连通的第一分部31和第二分部32，其中，第一分部31位于第一子像素区域P1中，且第一分部31在衬底基板10上所在平面的正投影与第二子公共电极线22在衬底基板10上所在平面的正投影至少部分交叠，即在第一子像素区域P1，第二子公共电极线22与第一电极层50通过第一分部31接触连接，第一分部31在衬底基板10所在平面的正投影的面积远远大于现有技术中过孔在衬底基板所在平面的正投影的面积，增大了第二子公共电极线22与第一电极层50的接触面积，降低接触电阻，使得公共电极线20经过镂空区30将公共电压信号传入第一电极层50时，公共电压信号受到的信号损失减小，提高阵列基板200中第一电极层50的均一性。同时，第二分部32位于第二子像素区域P2中，第二分部32相当于将第一分部31延伸至第二子像素区域P2的部分，当光线从第二子像素区域P2的开口区AA出射实现子像素区域P的发光时，由于设置第二分部32在衬底基板10上所在平面的正投影与第二子像素区域P2中的开口区AA在衬底基板10上所在平面的正投影至少部分交叠，通过第二分部32射出的光线可以少经过一层膜层，可以减少光线发生反射、折射，降低光线损失，提高阵列基板200的显示效果。
其中，图7中仅示出第二分部32在衬底基板10上所在平面的正投影与第二子像素区域P2中的部分开口区AA在衬底基板10上所在平面的正投影交叠，但本发明不限于此，对于第二分部32在衬底基板10上所在平面的正投影与第二子像素区域P2中开口区AA在衬底基板10上所在平面的正投影的交叠区域不做限定，也可以设置第二分部32在衬底基板10上所在平面的正投影覆盖第二子像素区域P2中的部分开口区AA在衬底基板10上所在平面的正投影，相对于部分交叠的情况可以更进一步的降低光损失。
继续结合图3和图4所示，本实施例提供的阵列基板200：第二金属层M2还包括沿第二方向Y延伸第一方向X排列的数据线D；至少一个子像素区域P中，沿第一方向X上，第二子公共电极线22在衬底基板10所在平面的正投影位于相邻数据线D在衬底基板10所在平面的正投影之间。
可以理解的是，由于第二子公共电极线22位于第二金属层M2，数据线D2也位于第二金属层M2，第二子公共电极线22和数据线D同层设置，进而可以使得第二子公共电极线22和数据线D在同一道工序中通过图案化工艺制作完成，简化工艺制程。但是由于第二子公共电极线22沿第一方向X延伸，数据线D沿第二方向Y延伸，且第一方向X和第二方向Y相交，进而当第二子公共电极线22在第一方向X上的长度大于相邻数据线D之间的间距时，会导致第二子公共电极线22和数据线D相交叠发生短路等问题，进而需要设置跨桥等设计，增加工艺难度。进而本申请设置沿第一方向X上，第二子公共电极线22在衬底基板10所在平面的正投影位于相邻数据线D在衬底基板10所在平面的正投影之间，可以避免位于同层的第二子公共电极线22与数据线D发生短路或者信号串扰等问题，也可以简化工艺难度。进一步，由于镂空区30在衬底基板10所在平面的正投影与第二子公共电极线22在衬底基板10所在平面的正投影至少部分交叠，第二子公共电极线22通过镂空区30与第一电极层50连接，进而设置沿第一方向X上，第二子公共电极线22在衬底基板10所在平面的正投影位于相邻数据线D在衬底基板10所在平面的正投影之间，即保证第一方向X上，第二子公共电极线22的长度在有限的空间内足够大，才可以保证镂空区30在衬底基板10所在平面的正投影的面积足够大，即第二子公共电极线22和第一电极层50有足够大的接触面积，实现有效的降低第二子公共电极线22与第一电极层50的接触电阻，使得公共电极线20经过镂空区30将公共电压信号传入第一电极层50时，公共电压信号受到的信号损失减小，提高阵列基板200中第一电极层50的均一性。但本发明对沿第一方向X上，第二子公共电极线22在衬底基板10所在平面的正投影的长度不限于此，可以根据实际需求设置，只要保证阵列基板200不存在短路等问题可以正常工作即可，下文不再赘述。
结合图7至图9所示，图8为图7中BB的一种局部图，图9为图7中BB的又一种局部图，其中，图8和图9为了清晰示意出沿第二方向Y上，第二子公共电极线22的宽度和第一子公共电极线21的宽度关系，故并未示意出BB区域内的半导体层。本实施例提供的阵列基板200：同一条公共电极线20中，沿第二方向Y上，第二子公共电极线22的宽度大于第一子公共电极线21的宽度。
可以理解的是，同一条公共电极线20中，沿第二方向Y上，第二子公共电极线22的宽度大于第一子公共电极线21的宽度，可以包括以下几种情况：
第一种：结合图8所示，同一条公共电极线20中，沿第二方向Y上，第二子公共电极线22的宽度大于第一子公共电极线21的宽度，且第二子电极线22在衬底基板10所在平面的正投影与栅极线G在衬底基板10所在平面的正投影无交叠。第二子公共电极线22在沿第一方向X长度一定的基础上，沿第二方向Y的长度越大可以保证镂空区30在衬底基板10所在平面的正投影的面积越大，实现有效的降低第二子公共电极线22与第一电极层50的接触电阻，使得公共电极线20经过镂空区30将公共电压信号传入第一电极层50时，公共电压信号受到的信号损失减小，提高阵列基板200中第一电极层50的均一性。同时设置第二子电极线22在衬底基板10所在平面的正投影与栅极线G在衬底基板10所在平面的正投影无交叠，可以防止第二子公共电极线22与栅极线G交叠的地方造成信号干扰，影响显示效果。
第二种：结合图9所示，在图8所示实施例的基础上，进一步限定第二子公共电极线22远离开口区AA的一侧与第一子公共电极线21远离开口区AA的一侧平齐，由于第二子公共电极线22远离开口区AA的一侧与第一子公共电极线21远离开口区AA的一侧平齐，进而非开口区BB一侧的边缘可以与第二子公共电极线22远离开口区AA的一侧平齐，即相对于图8所示实施例，可以减少非开口区BB的面积。进而图9所示的阵列基板200可以在增大了镂空区30尺寸，降低接触电阻保证均一性的基础上，进一步减小非开口区BB的面积，在空间面积一定时，减小非开口区BB的面积，即可以增大开口区AA的面积，可以有效提高阵列基板200的开口率。
继续结合图3和图10所示，图10为图3中M-M’向的又一种剖面图。本实施例提供的阵列基板200：沿第一方向X上，镂空区30的长度小于等于第二子公共电极线22的长度。
可以理解的是，图4中第一方向X上，镂空区30的长度等于第二子公共电极线22的长度，图10仅示意出沿第一方向X上，镂空区30的长度小于第二子公共电极线22的长度，即沿第一方向X上，镂空区30的长度为d2，第二子公共电极线22的长度为d1，d2＜d1；本实施例提供的阵列基板200：沿第一方向X上，镂空区30的长度小于等于第二子公共电极线22的长度；一方面，由于数据线D也位于第二金属层M2，数据线D和第二子公共电极线22同层设置，且数据线D的延长方向与第二子公共电极线22的延长方向相交，如设置镂空区30的长度大于第二子公共电极线22的长度，会导致镂空区30在衬底基板10所在平面的正投影与数据线D在衬底基板10所在平面的正投影至少部分交叠，进而数据线D会通过镂空区30与第一电极层50连接，影响第一电极层50的电位，影响显示。进而本发明设置沿第一方向X上，镂空区30的长度小于等于第二子公共电极线22的长度，可以防止数据线D会通过镂空区30与第一电极层50连接，避免影响第一电极层50的电位，影响显示的问题。又一方面，由于第二金属层M2和第一电极层50之间的平坦化层PLN，一般用于平坦膜层会设置厚度较高，而当位于平坦化层PLN中的镂空区30的长度大于第二子公共电极线22的长度时，镂空区30过大，进而在后续沉积第一电极层50时容易出现堆积、断裂等问题，影响第一电极层50和第二子公共信号线22的搭接。进而设置第一方向X上，镂空区30的长度小于等于第二子公共电极线22的长度，可以防止第一电极层50搭接出现断裂的问题。
进一步，继续结合图10所示，本发明对沿第一方向X上，镂空区30的长度具体小于第二子公共电极线22的长度的数值不做具体限定，可以根据实际情况设置，但是镂空区30在第一方向上的长度决定了公共电极走线20和第一电极层50之间的接触面积，进而在沿第一方向X上，镂空区30的长度可以在上述基础的条件上，尽量做大，可以最大程度的增大第二子公共电极线22和第一电极层50的接触面积，即增加公共电极线20和第一电极层50的接触面积，降低接触电阻提高信号均一性。
结合图11和图12所示，图11为本发明提供的一种阵列基板的结构示意图，图12为图11中V-V’向的一种剖面图。本实施例提供的阵列基板200：子像素区域P包括驱动晶体管T；驱动晶体管T包括半导体层POLY、源极S0和漏极D0，半导体层POLY位于衬底基板10靠近第一金属层M1的一侧，源极S0和漏极D0位于第二金属层M2，源极S0和漏极D0分别与半导体层POLY连接；半导体层POLY在衬底基板10所在平面的正投影为L型。源极S0与数据线D连接，数据线D将数据信号输入至驱动晶体管T内，漏极D0与像素电极层40连接，将数据信号发送至像素电极层40进行显示。
其中，阵列基板200还可以包括像素电极层40，像素电极层40包括多个像素电极41，在本实施例提供的阵列基板200中，像素电极层40和第一电极层50之间的相对位置可以包括多种设置方式，例如第一电极层50可以设置在像素电极层40靠近衬底基板10一侧，又例如第一电极层50可以与像素电极层40同层设置等，具体的，第一电极层50与像素电极层40的相对位置可以根据需要设置，在此不做限定。
可以理解的是，现有技术中，半导体层POLY在衬底基板10所在平面的正投影需与栅极线G在衬底基板10所在平面的正投影至少部分交叠，而由于半导体层POLY在衬底基板10所在平面的正投影为U型，即沿第二方向Y上，半导体层POLY在衬底基板10所在平面的正投影凸出于栅极线G半导体层POLY在衬底基板10所在平面的正投影，为了防止影响阵列基板200的显示，需要将其均设置在非开口区。而本实施例提供的阵列基板200半导体层POLY在衬底基板10所在平面的正投影为L型，且位于栅极线G靠近开口区AA的一侧，并未凸出于栅极线G靠近下一个子像素区域，进而相当于减少非开口区的面积，有利于提高阵列基板200的开口率，同时L型半导体层POLY沿第二方向Y延伸的部分被数据线D覆盖，与数据线共用遮挡结构，仅沿第一方向X延伸的部分需要新增遮挡结构，与U型的半导体层POLY相比，可以更进一步提高阵列基板200的开口率。
继续结合图11和图12所示，本实施例提供的阵列基板200：栅极线G包括沿第一方向X延伸的主体部G1、以及沿第二方向Y凸出于主体部的功能部G2；功能部G2在衬底基板10所在平面的正投影与半导体层POLY在衬底基板10所在平面的正投影交叠形成第一栅极部G01和第二栅极部G02。
可以理解的是，继续结合图1所示，在半导体层POLY在衬底基板10所在平面的正投影为U型的基础上，可以通过半导体层POLY与栅极线G交叠形成双栅，但是在半导体层POLY在衬底基板10所在平面的正投影为L型的基础上，仅设置栅极线G的主体部G1无法与半导体层POLY交叠形成双栅结构，由此，本实施例提供的阵列基板200中，栅极线G还沿第二方向Y凸出于主体部的功能部G2，通过功能部G2在衬底基板10所在平面的正投影与半导体层POLY在衬底基板10所在平面的正投影交叠形成第一栅极部G01和第二栅极部G02，实现驱动晶体管T为双栅结构，双栅结构的驱动晶体管T具有良好的截止性能，可以有效的减少漏电流。
其中，本发明对功能部G2在衬底基板10所在平面的正投影的形状以及数量不做要求，可以根据实际情况设置，只要保证驱动晶体管T为双栅结构即可。
继续结合图11和图12所示，本实施例提供的阵列基板200：功能部G2在衬底基板10所在平面的正投影为L型。
可以理解的是，为了实现驱动晶体管T为双栅结构，功能部G2在衬底基板10所在平面的正投影可以为两个分支结构，或者一个整体结构，即L型。结合图13所示，图13为本发明提供的一种阵列基板的结构示意图，图13仅示意出功能部G2在衬底基板10所在平面的正投影可以为两个分支结构。结合图11所示，图11仅示意出功能部G2在衬底基板10所在平面的正投影为L型，L型的功能部G2相对于两个分支结构的功能部G2，显而易见可以节省一个分支结构功能部G2的位置，即有利于提高阵列基板200的空间利用率；同时L型的功能部G2结合L型的半导体层POLY，可以在非开口区有限的空间内使用较小的空间形成双栅结构的驱动晶体管T，进而还有利于提高阵列基板200的开口率。
本发明还提供一种显示面板300，包括本发明上述任一实施例提供的阵列基板200。请参考图14和图15所示，图14为本发明提供的一种显示面板的结构示意图，图15为图14中H-H’向的一种剖面图。图14提供的显示面板300包括本发明上述任一实施例提供的阵列基板200，还包括与阵列基板200相对设置的对置基板210，本发明对对置基板210不作具体限定，当显示面板300为液晶显示面板时，对置基板210可以为彩膜基板，本发明对阵列基板200和对置基板210的相对位置也不做限定，可以阵列基板200位于彩膜基板210靠近显示面板300出光面的一侧，也可以阵列基板200位于彩膜基板210远离显示面板300出光面的一侧，图15仅示意出阵列基板200位于彩膜基板210远离显示面板300出光面的一侧。图14实施例仅以手机为例，对显示面板300进行说明，可以理解的是，本发明实施例提供的显示面板300可以是电脑、电视、车载显示面板等其他具有显示功能的显示面板，本发明对此不作具体限制。本发明实施例提供的显示面板，具有本发明实施例提供的显示面板的有益效果，具体参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
本发明还提供一种显示装置400，包括本发明上述任一实施例提供的显示面板300。请参考图16，图16为本发明提供的一种显示装置的结构示意图。图16提供的显示装置400包括本发明上述任一实施例提供的显示面板300。图16实施例仅以手机为例，对显示装置400进行说明，可以理解的是，本发明实施例提供的显示装置400可以是电脑、电视、车载显示面板等其他具有显示功能的显示面板，本发明对此不作具体限制。本发明实施例提供的显示面板，具有本发明实施例提供的显示面板的有益效果，具体参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：
与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，阵列基板包括多个阵列排布的子像素区域，至少一个子像素区域中，包括沿第一方向延伸的公共电极线，且沿第一方向上，公共电极线包括第一子公共电极线和第二子公共电极线，第一子公共电极线位于第一金属层，第二子公共电极线位于第二金属层，第二子公共电极线的两端分别与两条第一子公共电极线连接；平坦化层包括多个镂空区，镂空区在衬底基板所在平面的正投影与第二子公共电极线在衬底基板所在平面的正投影至少部分交叠，第二子公共电极线通过镂空区与第一电极层连接，从而增大了公共电极线与第一电极层的接触面积，降低接触电阻，使得公共电极线经过镂空区将公共电压信号传入第一电极层时，公共电压信号受到的信号损失减小，提高阵列基板中公共电压的均一性。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (12)

1.一种阵列基板，其特征在于，包括：衬底基板，以及依次设置在所述衬底基板上的第一金属层、第二金属层、平坦化层和第一电极层，所述第一金属层包括沿第一方向延伸第二方向排列的栅极线；
所述阵列基板还包括多个阵列排布的子像素区域，至少一个所述子像素区域中，包括沿所述第一方向延伸的公共电极线，且沿所述第一方向上，所述公共电极线包括第一子公共电极线和第二子公共电极线，所述第一子公共电极线位于所述第一金属层，所述第二子公共电极线位于所述第二金属层，所述第二子公共电极线的两端分别与两条所述第一子公共电极线连接；
所述平坦化层包括多个镂空区，所述镂空区在所述衬底基板所在平面的正投影与所述第二子公共电极线在所述衬底基板所在平面的正投影至少部分交叠，所述第二子公共电极线通过所述镂空区与所述第一电极层连接；
其中，所述第一方向和第二方向相交。
2.根据权利要求1所述的阵列基板，其特征在于，所述子像素区域包括开口区和围绕所述开口区的非开口区；
所述公共电极线位于所述非开口区。
3.根据权利要求2所述的阵列基板，其特征在于，至少一个所述子像素区域中，沿所述第二方向上，所述公共电极线位于所述栅极线远离所述开口区的一侧。
4.根据权利要求2所述的阵列基板，其特征在于，沿所述第二方向上，相邻的两个所述子像素区域分别为第一子像素区域和第二子像素区域，且所述第二子像素区域中的开口区域与所述第一子像素区域中的非开口区相邻；
所述镂空区包括相互连通的第一分部和第二分部；
所述第一分部位于所述第一子像素区域中，且所述第一分部在所述衬底基板上所在平面的正投影与所述第二子公共电极线在所述衬底基板上所在平面的正投影至少部分交叠；
所述第二分部位于所述第二子像素区域中，且所述第二分部在所述衬底基板上所在平面的正投影于所述第二子像素区域中的开口区在所述衬底基板上所在平面的正投影至少部分交叠。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层还包括沿所述第二方向延伸所述第一方向排列的数据线；
至少一个所述子像素区域中，沿所述第一方向上，所述第二子公共电极线在所述衬底基板所在平面的正投影位于相邻所述数据线在所述衬底基板所在平面的正投影之间。
6.根据权利要求1所述的阵列基板，其特征在于，同一条所述公共电极线中，沿所述第二方向上，所述第二子公共电极线的宽度大于所述第一子公共电极线的宽度。
7.根据权利要求1所述的阵列基板，其特征在于，沿所述第一方向上，所述镂空区的长度小于等于所述第二子公共电极线的长度。
8.根据权利要求1所述的阵列基板，其特征在于，所述子像素区域包括驱动晶体管；
所述驱动晶体管包括半导体层、源极和漏极，所述半导体层位于所述衬底基板靠近所述第一金属层的一侧，所述源极和所述漏极位于所述第二金属层，所述源极和所述漏极分别与所述半导体层连接；
所述半导体层在所述衬底基板所在平面的正投影为L型。
9.根据权利要求8所述的阵列基板，其特征在于，
所述栅极线包括沿所述第一方向延伸的主体部、以及沿所述第二方向凸出于所述主体部的功能部；
所述功能部在所述衬底基板所在平面的正投影与所述半导体层在所述衬底基板所在平面的正投影交叠形成第一栅极部和第二栅极部。
10.根据权利要求9所述的阵列基板，其特征在于，所述功能部在所述衬底基板所在平面的正投影为L型。
11.一种显示面板，其特征在于，包括权利要求1至10所述的阵列基板。
12.一种显示装置，其特征在于，包括权利要求11所述的显示面板。
CN202110726277.2A 2021-06-29 2021-06-29 阵列基板、显示面板和显示装置 Active CN113504679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110726277.2A CN113504679B (zh) 2021-06-29 2021-06-29 阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110726277.2A CN113504679B (zh) 2021-06-29 2021-06-29 阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113504679A true CN113504679A (zh) 2021-10-15
CN113504679B CN113504679B (zh) 2023-04-11

Family

ID=78011070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110726277.2A Active CN113504679B (zh) 2021-06-29 2021-06-29 阵列基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN113504679B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114609838A (zh) * 2022-03-22 2022-06-10 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN115509050A (zh) * 2022-10-09 2022-12-23 厦门天马微电子有限公司 显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316873A (zh) * 2017-07-19 2017-11-03 武汉天马微电子有限公司 一种阵列基板及显示装置
CN107561800A (zh) * 2017-09-19 2018-01-09 武汉天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN211741796U (zh) * 2020-05-19 2020-10-23 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112965284A (zh) * 2021-03-23 2021-06-15 成都天马微电子有限公司 显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316873A (zh) * 2017-07-19 2017-11-03 武汉天马微电子有限公司 一种阵列基板及显示装置
CN107561800A (zh) * 2017-09-19 2018-01-09 武汉天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN211741796U (zh) * 2020-05-19 2020-10-23 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112965284A (zh) * 2021-03-23 2021-06-15 成都天马微电子有限公司 显示面板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114609838A (zh) * 2022-03-22 2022-06-10 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN115509050A (zh) * 2022-10-09 2022-12-23 厦门天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN113504679B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN111180494B (zh) 一种显示面板及显示装置
CN108445686B (zh) 阵列基板、显示面板与显示装置
US10229938B2 (en) Array substrate and fabrication method thereof
KR101309552B1 (ko) 어레이 기판 및 이를 갖는 표시패널
US20120050643A1 (en) Array substrate, liquid crystal panel and liquid crystal display
CN113504679B (zh) 阵列基板、显示面板和显示装置
CN107561800B (zh) 一种阵列基板、显示面板和显示装置
US20240184158A1 (en) Display panel and electronic device
JP5261268B2 (ja) 液晶装置および電子機器
US11493815B2 (en) Display device
CN111427207B (zh) 一种显示面板和显示装置
KR20230062317A (ko) 어레이 기판 및 디스플레이 패널
US11099442B2 (en) Display device
CN111916463B (zh) 阵列基板、其制备方法及显示面板
CN111290185B (zh) 阵列基板及其制作方法、显示面板
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN114690490A (zh) 阵列基板及其显示面板
KR100247273B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100516053B1 (ko) 평면 구동 액정 표시 장치 및 그 제조 방법
CN220106540U (zh) Trigate像素结构、阵列基板及显示面板
CN114755857B (zh) 显示面板和显示装置
CN114442389B (zh) 一种阵列基板、液晶显示面板及液晶显示装置
CN109917597B (zh) 像素结构及显示面板
US12057456B2 (en) Array substrate and display panel
US20240136364A1 (en) Array substrate and method for manufacturing the same, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant