CN103592801A - 顶栅型tft阵列基板及其制造方法、显示面板及显示装置 - Google Patents

Abstract

本发明涉及显示技术领域，公开了一种顶栅型TFT阵列基板及其制造方法、显示面板及显示装置。该显示面板的黑矩阵形成在阵列基板上，位于TFT的下方，并与像素电极具有交叠区域，克服了阵列基板和彩膜基板对盒时出现的对准偏差问题，在增加黑矩阵的尺寸保证显示区域的边缘不会漏光的同时，有效减小了黑矩阵的增加尺寸，增加了显示面板的开口率，保证了显示装置的显示特性。

Description

顶栅型TFT阵列基板及其制造方法、显示面板及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种顶栅型TFT阵列基板及其制造方法、显示面板及显示装置。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是一种重要的平板显示设备，它的主体结构为对盒设置的阵列基板和彩膜基板，以及填充在阵列基板和彩膜基板之间的液晶层。在阵列基板上形成有栅线和数据线以及由栅线和数据线限定的像素单元，每个像素单元包括薄膜晶体管(Thin Film Transistor，简称TFT)和像素电极。在显示过程中，TFT作为开关控制对液晶施加驱动电场，从而控制液晶的旋转，实现画面的显示。通常在彩膜基板上形成有黑矩阵，其与阵列基板上的非显示区域位置对应，用于防止非显示区域漏光，影响显示质量。

结合图1所示，现有技术中多采用4Mask工艺形成底栅型TFT阵列基板，具体的，首先通过第一次Mask在衬底基板10上形成栅电极3；之后在栅电极3上形成栅绝缘层70；之后通过第二次Mask形成源电极4、漏电极5和有源层图案6，有源层图案6一般半导体图案61和掺杂半导体图案62，半导体61形成TFT的沟道9；然后在源电极4和漏电极5上形成钝化层80，并通过第三次Mask形成钝化层过孔11；最后通过第四次Mask形成像素电极7，且像素电极7通过钝化层过孔11与漏电极5连接。

同时，对于常白模式的TFT-LCD，显示一幅黑画面时，非显示区域产生的漏光现象，会使图像的对比度下降，现有技术中，通过在彩膜基板上与TFT对应的位置设置黑矩阵，来克服非显示区域漏光的问题。另外，液晶在受到信号线和像素电极之间的横向电场作用时，在像素边缘会发生颠倒倾斜取向缺陷，该缺陷会降低图像对比度，而且有时候也会引起残像。因此，需要增加黑矩阵的尺寸，使得彩膜基板上的黑矩阵（BM）和TFT阵列基板上的像素电极ITO有一定的交叠区域，才能保证不会漏光。但是由于彩膜基板和阵列基板对盒时会存在对准偏差，所以彩膜基板上的黑矩阵一般会做得更大些，导致黑矩阵和阵列基板上的像素电极具有很大的交叠区域，一般在10um左右，才能保证不会漏光，但是这样却严重减小了TFT-LCD显示屏的开口率，不利于提高显示效果。

发明内容

本发明提供一种顶栅型TFT阵列基板及其制造方法，用以解决现有技术中为防止显示区域的边缘漏光，增大黑矩阵时，造成显示面板的开口率严重减小的问题。

本发明还提供一种显示面板，用以解决显示面板的开口率小的问题。

同时，本发明还提供一种显示装置，用以解决显示装置显示屏的图像对比度低的问题。

为解决上述技术问题，本发明提供一种顶栅型TFT阵列基板，其包括衬底基板、形成在衬底基板上的栅线和数据线，以及由栅线和数据线限定的像素单元；像素单元包括顶栅型TFT和像素电极，所述阵列基板还包括形成在衬底基板上的黑矩阵；所述黑矩阵与像素电极具有交叠区域，并位于顶栅型TFT的下方。

本发明还提供一种显示面板，包括阵列基板，其中，所述阵列基板采用如上所述的顶栅型TFT阵列基板。

本发明还提供一种显示装置，包括显示面板，其中，所述显示面板采用如上所述的显示面板。

为解决上述技术问题，本发明还提供一种顶栅型TFT阵列基板的制造方法，包括在衬底基板上形成顶栅型TFT和像素电极的步骤，还包括在衬底基板上形成黑矩阵的步骤，其中，所述黑矩阵与像素电极具有交叠区域，并位于顶栅型TFT的下方。

本发明的上述技术方案的有益效果如下：

上述技术方案中，通过在阵列基板上形成黑矩阵，克服了阵列基板和彩膜基板对盒时出现的对准偏差问题，在增加黑矩阵的尺寸保证显示区域的边缘不会漏光的同时，有效减小了黑矩阵的增加尺寸，增加了显示面板的开口率，保证了显示装置的显示特性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1表示现有技术中底栅型TFT阵列基板的结构示意图；

图2表示本发明实施例中顶栅型TFT阵列基板的结构示意图；

图3表示图2沿B-B方向的局部剖视图；

图4-图8表示本发明实施例中顶栅型TFT阵列基板的制造过程示意图。

具体实施方式

下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

需要说明的是，本发明实施例中的“上”“下”只是参考附图对本发明实施例进行说明，不作为限定用语。

实施例一

结合图2和图3所示，本发明实施例中提供一种顶栅型TFT阵列基板，其包括衬底基板10、形成在衬底基板10上的栅线20和数据线30，以及由栅线20和数据线30限定的像素单元1，像素单元1包括顶栅型TFT2和像素电极7。其中，TFT2（以下内容中的TFT均指顶栅型TFT）包括依次形成在衬底基板10上的有源层图案6、源电极4和漏电极5、栅绝缘层70、栅电极3以及钝化层80，有源层6包括位于源电极4和漏电极5之间的TFT沟道9。像素电极7通过钝化层过孔11与漏电极5连接。对于顶栅型TFT阵列基板，栅绝缘层70和钝化层80可以保护TFT沟道9不受外界光线的影响，保证TFT2的特性。其中，有源层6可以仅包括硅半导体层或金属氧化物半导体层61。而为了改善有源层6和源/漏电极4和5之间的接触电阻，一般都会在半导体层61和源/漏电极4和5之间形成一层导电性较好的掺杂半导体层62（又称欧姆接触层），用于减小TFT2的漏电流，优化TFT2的开关特性。

本实施例中的TFT阵列基板还包括形成在衬底基板10上的黑矩阵8，且黑矩阵8与阵列基板上非显示区域的位置对应，用于防止非显示区域漏光，提供显示面板的图像对比度。并设置黑矩阵8位于TFT2的下方，保护TFT沟道9不会受到液晶显示面板背光源的影响。为了防止显示区域的边缘出现漏光，还需设置黑矩阵8与像素电极7具有交叠区域A。由于黑矩阵8形成在阵列基板上，克服了阵列基板和彩膜基板对盒（包括黑矩阵8和TFT2位置的对准）时出现的对准偏差问题，在增加黑矩阵的尺寸保证显示区域的边缘不会漏光的同时，可以有效减小黑矩阵8的增加尺寸，提高像素单元的开口率。

本实施例中，交叠区域A的宽度可以达到1-2um，相比于在彩膜基板上形成黑矩阵，需要设置黑矩阵与像素电极交叠10um左右，大大减小了黑矩阵的尺寸。

本发明的技术方案通过在阵列基板上形成黑矩阵，克服了阵列基板和彩膜基板对盒时出现的对准偏差问题，在增加黑矩阵的尺寸保证显示区域的边缘不会漏光的同时，有效减小了黑矩阵的增加尺寸，增加了显示面板的开口率，保证了显示装置的显示特性。

实施例二

本实施例中提供一种显示面板，具体为液晶显示面板，其包括对盒设置的彩膜基板和阵列基板，以及填充在彩膜基板和阵列基板之间的液晶层。在阵列基板上形成有薄膜晶体管和像素电极。薄膜晶体管作为开关器件，用于控制产生驱动液晶分子偏转的电场，实现画面的显示。

其中，阵列基板采用实施例一中的顶栅型TFT阵列基板，即显示面板的黑矩阵形成在阵列基板上，克服了阵列基板和彩膜基板对盒时出现的对准偏差问题，在增加黑矩阵的尺寸保证显示区域的边缘不会漏光的同时，有效减小了黑矩阵的增加尺寸，增加了显示面板的开口率。

实施例三

本实施例中提供一种显示装置，具体为液晶显示装置，所述显示装置的显示面板采用实施例二中的显示面板，显示面板开口率的增加，提高了显示装置显示屏的对比度，保证了显示装置的画面显示品质。

实施例四

基于同一发明构思，本实施例中提供一种顶栅型TFT阵列基板的制造方法，其包括在衬底基板上形成顶栅型TFT、像素电极和黑矩阵的步骤。其中，黑矩阵与阵列基板上非显示区域的位置对应，用于防止非显示区域漏光，提高显示面板的图像对比度。并设置黑矩阵位于TFT的下方，保护TFT沟道不会受到液晶显示面板的背光源的影响。为了防止显示区域的边缘漏光，还需设置黑矩阵与像素电极具有交叠区域A。由于黑矩阵形成在阵列基板上，克服了阵列基板和彩膜基板对盒时出现的对准偏差问题，在增加黑矩阵的尺寸保证显示区域的边缘不会漏光时，可以有效减小黑矩阵的增加尺寸，增加了像素单元的开口率。

本实施例中，交叠区域A的宽度可以达到1-2um，相比于在彩膜基板上形成黑矩阵，需要设置黑矩阵与像素电极交叠10um左右，大大减小了黑矩阵的尺寸。

结合图2、图4-图8所示，下面将具体介绍在衬底基板上形成顶栅型TFT、像素电极和黑矩阵的过程：

首先，在衬底基板10上依次形成黑色不透光层薄膜40、有源层薄膜50和源漏金属层薄膜60，如图4所示。

之后，采用半色调或灰色调掩膜版通过第一次构图工艺（即1Mask）形成包括黑矩阵8以及顶栅型TFT的沟道9、源电极4和漏电极5的图案，结合图5-图7所示；

之后，在源电极4和漏电极5上依次形成栅绝缘层薄膜70和栅金属层薄膜（图中未示出），通过第二次构图工艺（即1Mask）形成包括栅电极3的图案，结合图8所示；

然后，在栅电极3上形成钝化层薄膜80，通过第三次构图工艺（即1Mask）形成包括钝化层过孔11的图案，结合图2所示；

最后，在钝化层过孔11上形成透明导电金属层薄膜（图中未示出），通过第四次构图工艺（即1Mask）形成包括像素电极7的图案，且像素电极7通过钝化层过孔11与TFT2的漏电极5连接。

上述制备顶栅型TFT阵列基板的工艺中，虽然增加了黑矩阵的制作工艺，但仍只需采用4Mask工艺就可以完成顶栅型TFT阵列基板的制备，相对于现有技术中TFT阵列基板的4Mask制备工艺，并没有增加制作工艺，降低了生产成本。

其中，有源层50可以仅包括硅半导体层或金属氧化物半导体层51，结合图4所示。而为了改善有源层50和源漏金属层60之间的接触电阻，一般都会在半导体层51和源漏金属层60之间形成一层导电性较好的掺杂半导体层52（又称欧姆接触层），用于减小TFT2的漏电流，优化TFT2的开关特性。

结合图4-图7所示，本实施例中采用半色调或灰色调掩膜版通过第一次构图工艺形成包括黑矩阵8以及顶栅型TFT的沟道9、源电极4和漏电极5的图案的步骤，具体可以包括：

首先，在源漏金属层60上涂覆一层光刻胶90，如图4所示；

之后，采用半色调或灰色调掩膜版对光刻胶90进行曝光，显影，使光刻胶形成光刻胶不保留区域、光刻胶完全保留区域101、第一光刻胶半保留区域102和第二光刻胶半保留区域103，其中，光刻胶完全保留区域101至少对应于源电极和漏电极所在区域，第一光刻胶半保留区域102至少对应于位于源电极和漏电极之间的沟道区域，第二光刻胶半保留区域103至少对应于黑矩阵与像素电极交叠的区域，光刻胶不保留区域对应于其他区域，结合图5所示；

之后，通过第一次刻蚀工艺完全刻蚀掉光刻胶不保留区域的源漏金属层薄膜60、掺杂半导体层52、半导体层51和黑色不透光层薄膜40，形成黑矩阵8和有源层图案6，结合图6所示；

之后，通过灰化工艺去除第一光刻胶半保留区域102和第二光刻胶半保留区域103的光刻胶，暴露出该区域的源漏金属层，该灰化工艺还会对光刻胶完全保留区域101的光刻胶起到一个减薄的作用，结合图6所示；

之后，通过第二次刻蚀工艺完全刻蚀掉第一光刻胶半保留区域102的源漏金属层60、掺杂半导体层52和部分半导体层51，暴露出该区域的半导体层51，形成位于源电极和漏电极之间的沟道9，结合图7所示；

之后，通过第三次刻蚀工艺完全刻蚀掉第二光刻胶半保留区域103的源漏金属层60、掺杂半导体层52和半导体层51，暴露出该区域的黑色不透光层薄膜40，形成黑矩阵8，结合图7所示；

最后，剥离剩余的光刻胶，形成包括源电极4和漏电极5的图案，结合图7所示。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (10)

1.一种顶栅型TFT阵列基板，包括衬底基板、形成在衬底基板上的栅线和数据线，以及由栅线和数据线限定的像素单元；像素单元包括顶栅型TFT和像素电极，其特征在于，还包括形成在衬底基板上的黑矩阵；所述黑矩阵与像素电极具有交叠区域，并位于顶栅型TFT的下方。

2.根据权利要求1所述的顶栅型TFT阵列基板，其特征在于，所述交叠区域的宽度为1-2um。

3.根据权利要求1所述的顶栅型TFT阵列基板，其特征在于，顶栅型TFT包括依次形成在衬底基板上的有源层图案、源电极和漏电极、栅绝缘层和栅电极，其中，有源层包括位于源电极和漏电极之间的沟道。

4.根据权利要求3所述的顶栅型TFT阵列基板，其特征在于，有源层包括半导体层和掺杂半导体层；其中，掺杂半导体层位于半导体层上方，并与源电极和漏电极的位置对应。

5.一种显示面板，包括阵列基板，其特征在于，所述阵列基板采用权利要求1-4任一项所述的顶栅型TFT阵列基板。

6.一种显示装置，包括显示面板，其特征在于，所述显示面板采用权利要求5所述的显示面板。

7.一种顶栅型TFT阵列基板的制造方法，包括在衬底基板上形成顶栅型TFT和像素电极的步骤，其特征在于，还包括在衬底基板上形成黑矩阵的步骤，其中，所述黑矩阵与像素电极具有交叠区域，并位于顶栅型TFT的下方。

8.根据权利要求7所述的制造方法，其特征在于，所述交叠区域的宽度为1-2um。

9.根据权利要求7所述的制造方法，其特征在于，在衬底基板上形成顶栅型TFT、像素电极和黑矩阵的步骤具体包括：

在衬底基板上依次形成黑色不透光层、有源层和源漏金属层，采用半色调或灰色调掩膜版通过第一次构图工艺形成包括黑矩阵以及顶栅型TFT的沟道、源电极和漏电极的图案；

在源电极和漏电极上依次形成栅绝缘层和栅金属层，通过第二次构图工艺形成包括栅电极的图案；

在栅电极上形成钝化层，通过第三次构图工艺形成包括钝化层过孔的图案；

在所述钝化层过孔上形成透明导电金属层，通过第四次构图工艺形成包括像素电极的图案，且所述像素电极通过所述钝化层过孔与顶栅型TFT的漏电极连接。

10.根据权利要求9所述的制造方法，其特征在于，所述有源层包括半导体层和掺杂半导体层，且所述掺杂半导体层位于所述半导体层的上方；

所述在衬底基板上依次形成黑色不透光层、有源层、源漏金属层，采用半色调或灰色调掩膜版通过第一次构图工艺形成包括所述黑矩阵以及顶栅型TFT的沟道、源电极和漏电极的图案的步骤具体包括：

在源漏金属层上涂覆一层光刻胶；

采用半色调或灰色调掩膜版对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域、光刻胶完全保留区域、第一光刻胶半保留区域和第二光刻胶半保留区域，其中，光刻胶完全保留区域至少对应于源电极和漏电极所在区域，第一光刻胶半保留区域至少对应于位于源电极和漏电极之间的沟道区域，第二光刻胶半保留区域至少对应于黑矩阵与像素电极交叠的区域，光刻胶不保留区域对应于其他区域；

通过第一次刻蚀工艺完全刻蚀掉光刻胶不保留区域的源漏金属层、掺杂半导体层、半导体层和黑色不透光层，形成包括黑矩阵和有源层图案的图案；

通过灰化工艺去除第一光刻胶半保留区域和第二光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属层；

通过第二次刻蚀工艺完全刻蚀掉第一光刻胶半保留区域的源漏金属层、掺杂半导体层和部分半导体层，暴露出该区域的半导体层，形成位于源电极和漏电极之间的沟道；

通过第三次刻蚀工艺完全刻蚀掉第二光刻胶半保留区域的源漏金属层、掺杂半导体层和半导体层，暴露出该区域的黑色不透光层，形成黑矩阵；

剥离剩余的光刻胶，形成包括源电极和漏电极的图案。

Images