CN208422916U - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN208422916U
CN208422916U CN201821266166.8U CN201821266166U CN208422916U CN 208422916 U CN208422916 U CN 208422916U CN 201821266166 U CN201821266166 U CN 201821266166U CN 208422916 U CN208422916 U CN 208422916U
Authority
CN
China
Prior art keywords
conductive structure
substrate
array substrate
tft
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821266166.8U
Other languages
English (en)
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201821266166.8U priority Critical patent/CN208422916U/zh
Application granted granted Critical
Publication of CN208422916U publication Critical patent/CN208422916U/zh
Priority to TW108121681A priority patent/TWI715072B/zh
Priority to MX2020010331A priority patent/MX2020010331A/es
Priority to KR1020207025355A priority patent/KR102381087B1/ko
Priority to BR112020019242-2A priority patent/BR112020019242A2/pt
Priority to JP2020547217A priority patent/JP7319289B2/ja
Priority to EP19847864.6A priority patent/EP3835858A4/en
Priority to PCT/CN2019/098895 priority patent/WO2020029865A1/zh
Priority to US16/633,064 priority patent/US11658186B2/en
Priority to AU2019318862A priority patent/AU2019318862B2/en
Priority to RU2020131773A priority patent/RU2755399C1/ru
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

本实用新型提供一种阵列基板及显示装置，属于显示技术领域。本实用新型的阵列基板，包括基底，设置在所述基底上的引线结构；所述引线结构包括第一导电结构、导体化的半导体结构，所述导体化的半导体结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。

Description

阵列基板及显示装置
技术领域
本实用新型属于显示技术领域，具体涉及一种阵列基板及显示装置。
背景技术
由于阵列基板上的不同引线具有不同的容抗，故在使用不同的引线传导同一数据信号、栅线信号或时钟信号时，不同引线最终输出的数据信号、栅线信号或时钟信号是不同的，从而导致由该阵列基板所组成的显示器显示不均匀。
因此，为解决上述的问题，本实用新型提供了一种新型的阵列基板。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一，提供一种能够调整引线容抗的阵列基板。
解决本实用新型技术问题所采用的技术方案是一种阵列基板，包括基底，设置在所述基底上的引线结构；所述引线结构包括第一导电结构、导体化的半导体结构，所述导体化的半导体结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。
优选的，所述阵列基板包括设置在所述基底上的薄膜晶体管；
其中，
所述第一导电结构与所述薄膜晶体管的栅极同层设置，且材料相同；或者，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置，且材料相同。
进一步优选的，所述第一导电结构与所述薄膜晶体管的栅极同层设置；所述薄膜晶体管的栅极与有源层之间设置有栅极绝缘层；
所述导体化的半导体结构设置在所述基底靠近所述栅极绝缘层的一侧，所述第一导电结构设置在所述栅极绝缘层远离所述基底的一侧。
进一步优选的，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置；所述薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层；
所述导体化的半导体结构设置在所述基底靠近所述层间绝缘层的一侧，所述第一导电结构设置在所述层间绝缘层远离所述基底的一侧。
优选的，所述引线结构还包括第二导电结构，所述第二导电结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。
进一步优选的，所述阵列基板包括设置在所述基底上的薄膜晶体管；其中，
第一导电结构和第二导电结构中的一者与所述薄膜晶体管的栅极同层设置，且材料相同；另一者与所述薄膜晶体管的源极和漏极同层设置，且材料相同。
进一步优选的，所述第一导电结构与所述薄膜晶体管的栅极同层设置，所述第二导电结构与所述薄膜晶体管的源极和漏极同层设置；所述薄膜晶体管的栅极与有源层之间设置有栅极绝缘层；所述薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层；所述栅极绝缘层、层间绝缘层依次设置在所述基底上；
所述导体化的半导体结构设置在所述基底靠近所述栅极绝缘层的一侧，所述第一导电结构设置在所述栅极绝缘层远离所述基底的一侧，所述第二导电结构设置在所述层间绝缘层远离所述基底的一侧。
进一步优选的，所述引线结构为多条，每条引线结构对应设置有一个第二导电结构；
每个所述第一导电结构的两侧分别设有过孔，所述过孔贯穿所述层间绝缘层和栅极绝缘层，所述导体化的半导体结构通过所述过孔与所述第二导电结构连接。
进一步优选的，多个所述第二导电结构为一体成型结构，多个所述导体化的半导体结构为一体成型结构；其中，
两相邻所述第一导电结构共用一个过孔。
优选的，所述第二导电结构的材料包括金属材料。
优选的，所述导体化的半导体结构包括导体化的低温多晶硅层。
优选的，所述第一导电结构的材料包括金属材料。
解决本实用新型技术问题所采用的技术方案是一种显示装置，包括上述任意一种阵列基板。
附图说明
图1为本实用新型的实施例1的阵列基板的平面结构图；
图2为本实用新型的实施例1的阵列基板的第一种B-B’截面图；
图3为本实用新型的实施例1的阵列基板的第二种B-B’截面图；
图4为本实用新型的实施例2的阵列基板的第三种B-B’截面图；
图5为本实用新型的实施例2的阵列基板的第四种B-B’截面图；
图6为本实用新型的实施例2的阵列基板的第五种B-B’截面图；
其中附图标记为：1、引线结构；11、第一导电结构；12、第二导电结构；13、导体化的半导体结构；2、基底；3、栅极绝缘层；4、层间绝缘层；5、过孔；6、钝化层。
具体实施方式
为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型作进一步详细描述。
除非另外定义，本实用新型使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
其中，在下述的实施例中，第一导电结构11不仅能够用于传导数据信号，其还能够用于传导栅线信号或者时钟信号，在此不做限定。
实施例1：
如图1-3所示，本实施例提供一种阵列基板，包括基底2，设置在基底2上的引线结构1；其中，引线结构1包括第一导电结构11、导体化的半导体结构13，导体化的半导体结构13在基底2上的正投影，与第一导电结构11在基底2上的正投影至少部分重叠。
由于本实施例中的引线结构1包括导体化的半导体结构13，该导体化的半导体结构13在基底2上的正投影，与第一导电结构11在基底2上的正投影至少部分重叠，故导体化的半导体结构13与第一导电结构11能够相互作用，以构成一个平行板电容器，也即导体化的半导体结构13会与第一导电结构11形成电容。此时，根据平行板电容器的极板电容公式C＝εS/4πkd；其中，C为第一导电结构11的电容量；S为导体化的半导体结构13与第一导电结构11的正对面积；d为导体化的半导体结构13与第一导电结构11的距离；ε是一个常数；π为圆周率，约等于3.14；k则是静电力常量；可以看出的是，通过改变导体化的半导体结构13的位置或长度，以改变导体化的半导体层与第一导电结构11的正对面积，即可调整第一导电结构11的电容量。进一步地，再根据平行板电容器的容抗公式Xc＝1/2πfC；其中，Xc为第一导电结构11的容抗；π为圆周率，约等于3.14；f为电源频率；C为第一导电结构11的电容值；可以看出的是，通过改变第一导电结构11的电容量，即可改变该第一导电结构11的容抗。这样一来，在采用不同的第一导电结构11传输同一个数据信号、栅线信号或时钟信号时，通过改变与不同第一导电结构11对应设置的导体化的半导体结构13的位置或长度，即可调整该第一导电结构11的容抗，从而使得不同第一导电结构11具有相同的容抗，以此来保证不同的第一导电结构11能够输出的相同的数据信号、栅线信号或时钟信号，进而提高由本实施例中的阵列基板组成的显示器的显示效果。
为简化本实施例中的阵列基板的制备工艺，优选的，阵列基板包括设置在基底2上的薄膜晶体管；其中，第一导电结构11与薄膜晶体管的栅极同层设置，且材料相同；或者，第一导电结构11与薄膜晶体管的源极和漏极同层设置，且材料相同。
具体的，以下对第一导电结构11和导体化的半导体结构13的位置进行具体描述。
作为本实施例中的第一种优选方式，如图2所示，当第一导电结构11与薄膜晶体管的栅极同层设置时，薄膜晶体管的栅极与有源层之间设置有栅极绝缘层3；此时，本实施例中的导体化的半导体结构13设置在基底2靠近栅极绝缘层3的一侧，第一导电结构11设置在栅极绝缘层3远离基底2的一侧。
也就是说，本实施例中的导体化的半导体结构13设置在第一导电结构11的下方，通过改变导体化的半导体结构13在第一导电结构11下方的位置，即可调整第一导电结构11的容抗，以此来保证不同的第一导电结构11能够输出的相同的数据信号、栅线信号或时钟信号，进而提高由本实施例中的阵列基板组成的显示器的显示效果。
作为本实施例中的第二种优选方式，如图3所示，当第一导电结构11与薄膜晶体管的源极和漏极同层设置时；薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层4；此时，导体化的半导体结构13设置在基底2靠近层间绝缘层4的一侧，第一导电结构11设置在层间绝缘层4远离基底2的一侧。
也就是说，本实施例中的导体化的半导体结构13设置在第一导电结构11的下方，通过改变导体化的半导体结构13在第一导电结构11下方的位置，即可调整第一导电结构11的容抗，以此来保证不同的第一导电结构11能够输出的相同的数据信号、栅线信号或时钟信号，进而提高由本实施例中的阵列基板组成的显示器的显示效果。
其中，本实施例中的阵列基板还包括用于保护层间绝缘层4的钝化层6，其设置在层间绝缘层4背离所述基底2的一侧。
其中，本实施例优选的，第一导电结构11的材料包括金属材料。金属材料具有良好的导电性能，其能够增强利用导体化的半导体结构13调整第一导电结构11的容抗。
当然，本实施例中的第一导电结构11的材料并不局限于上述的金属材料，只要其具有较好的导电性能即可，在此不再一一列举。
优选的，导体化的半导体结构13包括导体化的低温多晶硅层。其中，导体化的低温多晶硅可通过向低温多晶硅中掺杂磷、硼等元素而得到；当然，制备导体化的低温多晶硅的方法不局限于上述的一种，在此不做限定；同时，本实施例中的导体化的半导体结构13也并不局限于上述的导体化的低温多晶硅层，在此也不做限定。
综上，在本实施例所提供的阵列基板中，主要是通过在基底2上设置导体化的半导体结构13，并使该导体化的半导体结构13与第一导电结构11至少部分对应设置，从而使得导体化的半导体结构13与第一导电结构11形成电容，再通过改变导体化的半导体结构13的位置，来调整第一导电结构11的容抗，以此来保证传输同一数据信号、栅线信号或时钟信号的不同第一导电结构11具有相同的容抗，进而提高由本实施例中的阵列基板组成的显示器的显示效果。
实施例2：
如图4所示，本实施例提供一种阵列基板，包括基底2，设置在基底2上的引线结构1；引线结构1包括第一导电结构11、导体化的半导体结构13，第二导电结构12；其中，导体化的半导体结构13在基底2上的正投影，与第一导电结构11在基底2上的正投影至少部分重叠；第二导电结构12在基底2上的正投影，与第一导电结构11在基底2上的正投影至少部分重叠。
由此可以看出，本实施例中的阵列基板包括导体化的半导体结构13、第二导电结构12，该导体化的半导体结构13、第二导电结构12在基底2上的正投影，均与第一导电结构11在基底2上的正投影至少部分重叠，故导体化的半导体结构13能够与第一导电结构11构成一个平行板电容器，第二导电结构12也能够与第一导电结构11构成一个平行板电容器，也就是说，导体化的半导体结构13和第二导电结构12能够同时与第一导电结构11形成电容，通过改变导体化的半导体结构13和第二导电结构12的位置或长度，即可调整第一导电结构11的容抗，以此来保证传输同一数据信号、栅线信号或时钟信号的不同第一导电结构11具有相同的容抗，进而提高由本实施例中的阵列基板组成的显示器的显示效果。
为简化本实施例中的阵列基板的制备工艺，优选的，阵列基板包括设置在基底2上的薄膜晶体管；其中，第一导电结构11和第二导电结构12中的一者与薄膜晶体管的栅极同层设置，且材料相同；另一者与薄膜晶体管的源极和漏极同层设置，且材料相同。
具体的，以下以第一导电结构11与薄膜晶体管的栅极同层设置，第二导电结构12与薄膜晶体管的源极和漏极同层设置为例，对第一导电结构11、第二导电结构12，以及导体化的半导体结构13的位置进行具体描述。
如图4所示，薄膜晶体管的栅极与有源层之间设置有栅极绝缘层3；薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层4；栅极绝缘层3、层间绝缘层4依次设置在基底2上；导体化的半导体结构13设置在基底2靠近栅极绝缘层3的一侧，第一导电结构11设置在栅极绝缘层3远离基底2的一侧，第二导电结构12设置在层间绝缘层4远离基底2的一侧。其中，本实施例中的栅极绝缘层3、层间绝缘层4在基底2上的位置关系并不局限于上述的一种，在此不作限定。
由此可以看出，在本实施例中的阵列基板中，第二导电结构12、第一导电结构11、导体化的半导体结构13沿着从上至下的顺序依次设置。当需要调整第一导电结构11的容抗时，可以通过调整位于其上方的第二导电结构12的位置或长度，或者调整位于其下方的导体化的半导体结构13的位置或长度，再或者调整位于其上方的第二导电结构12、位于其下方的导体化的半导体结构13的位置或长度即可。
其中，本实施例优选的，引线结构1为多条，每条引线结构1对应设置有一个第二导电结构12；每个第一导电结构11的两侧分别设有过孔5，过孔5贯穿层间绝缘层4和栅极绝缘层3，用于连接导体化的半导体结构13和第二导电结构12。
具体的，如图5所示，两个过孔5之间设置有一个第一导电结构11，第二导电结构12通过该过孔5与导体化的半导体结构13连接，以构成一个包围第一导电结构11的封闭环。此时，根据静电屏蔽原理，封闭环能够将第一导电结构11与外界隔离，从而使得第一导电结构11免受外界的静电损坏，提高本实施例中的阵列基板的使用寿命。
进一步优选的，如图6所示，多个第二导电结构12为一体成型结构，多个导体化的半导体结构13为一体成型结构；其中，两相邻第一导电结构11共用一个过孔5。该种结构设置能够增大每个封闭环的面积，从而进一步确保本实施例中的第一导电结构11免受外界的静电损坏。
其中，本实施例优选的，第一导电结构11、第二导电结构12的材料包括金属材料。金属材料具有良好的导电性能，其能够增强利用导体化的半导体结构13调整第一导电结构11的容抗，以及利用第二导电结构12调整第一导电结构11的容抗。
当然，本实施例中的第一导电结构11、第二导电结构12的材料并不局限于上述的金属材料，只要其具有较好的导电性能即可，在此不再一一列举。
优选的，导体化的半导体结构13包括导体化的低温多晶硅层。其中，导体化的低温多晶硅可通过向低温多晶硅中掺杂磷、硼等元素而得到；当然，制备导体化的低温多晶硅的方法不局限于上述的一种，在此不做限定；同时，本实施例中的导体化的半导体结构13也并不局限于上述的导体化的低温多晶硅层，在此也不做限定。
综上，在本实施例所提供的阵列基板中，主要是通过在基底2上设置导体化的半导体结构13、第二导电结构12，并使该导体化的半导体结构13、第二导电结构12分别与第一导电结构11至少部分对应设置，从而使得导体化的半导体结构13、第二导电结构12分别与第一导电结构11形成电容，再通过改变导体化的半导体结构13和第二导电结构12的位置，来调整第一导电结构11的容抗，以此来保证传输同一数据信号、栅线信号或时钟信号的不同第一导电结构11具有相同的容抗，进而提高由本实施例中的阵列基板组成的显示器的显示效果。
实施例3：
本实施例提供一种显示装置，包括实施例1或实施例2中的阵列基板。
由于本实施例中的显示装置包括上述的阵列基板，故本实施例中的显示装置所显示的画面效果较佳。
上述的显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (13)

1.一种阵列基板，其特征在于，包括基底，设置在所述基底上的引线结构；所述引线结构包括第一导电结构、导体化的半导体结构，所述导体化的半导体结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设置在所述基底上的薄膜晶体管；其中，
所述第一导电结构与所述薄膜晶体管的栅极同层设置，且材料相同；或者，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置，且材料相同。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一导电结构与所述薄膜晶体管的栅极同层设置；所述薄膜晶体管的栅极与有源层之间设置有栅极绝缘层；
所述导体化的半导体结构设置在所述基底靠近所述栅极绝缘层的一侧，所述第一导电结构设置在所述栅极绝缘层远离所述基底的一侧。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一导电结构与所述薄膜晶体管的源极和漏极同层设置；所述薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层；
所述导体化的半导体结构设置在所述基底靠近所述层间绝缘层的一侧，所述第一导电结构设置在所述层间绝缘层远离所述基底的一侧。
5.根据权利要求1所述的阵列基板，其特征在于，所述引线结构还包括第二导电结构，所述第二导电结构在所述基底上的正投影，与所述第一导电结构在所述基底上的正投影至少部分重叠。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括设置在所述基底上的薄膜晶体管；其中，
第一导电结构和第二导电结构中的一者与所述薄膜晶体管的栅极同层设置，且材料相同；另一者与所述薄膜晶体管的源极和漏极同层设置，且材料相同。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一导电结构与所述薄膜晶体管的栅极同层设置，所述第二导电结构与所述薄膜晶体管的源极和漏极同层设置；所述薄膜晶体管的栅极与有源层之间设置有栅极绝缘层；所述薄膜晶体管的栅极与源极、漏极之间设置有层间绝缘层；所述栅极绝缘层、层间绝缘层依次设置在所述基底上；
所述导体化的半导体结构设置在所述基底靠近所述栅极绝缘层的一侧，所述第一导电结构设置在所述栅极绝缘层远离所述基底的一侧，所述第二导电结构设置在所述层间绝缘层远离所述基底的一侧。
8.根据权利要求7所述的阵列基板，其特征在于，所述引线结构为多条，每条引线结构对应设置有一个第二导电结构；
每个所述第一导电结构的两侧分别设有过孔，所述过孔贯穿所述层间绝缘层和栅极绝缘层，所述导体化的半导体结构通过所述过孔与所述第二导电结构连接。
9.根据权利要求8所述的阵列基板，其特征在于，多个所述第二导电结构为一体成型结构，多个所述导体化的半导体结构为一体成型结构；其中，
两相邻所述第一导电结构共用一个过孔。
10.根据权利要求5所述的阵列基板，其特征在于，所述第二导电结构的材料包括金属材料。
11.根据权利要求1所述的阵列基板，其特征在于，所述导体化的半导体结构包括导体化的低温多晶硅层。
12.根据权利要求1所述的阵列基板，其特征在于，所述第一导电结构的材料包括金属材料。
13.一种显示装置，其特征在于，包括权利要求1-12中任一所述的阵列基板。
CN201821266166.8U 2018-08-07 2018-08-07 阵列基板及显示装置 Active CN208422916U (zh)

Priority Applications (11)

Application Number Priority Date Filing Date Title
CN201821266166.8U CN208422916U (zh) 2018-08-07 2018-08-07 阵列基板及显示装置
TW108121681A TWI715072B (zh) 2018-08-07 2019-06-21 陣列基板及顯示裝置
RU2020131773A RU2755399C1 (ru) 2018-08-07 2019-08-01 Матричная подложка и устройство отображения
JP2020547217A JP7319289B2 (ja) 2018-08-07 2019-08-01 アレイ基板及び表示装置
KR1020207025355A KR102381087B1 (ko) 2018-08-07 2019-08-01 어레이 기판 및 디스플레이 디바이스
BR112020019242-2A BR112020019242A2 (pt) 2018-08-07 2019-08-01 Substrato de matriz e dispositivo de display
MX2020010331A MX2020010331A (es) 2018-08-07 2019-08-01 Dispositivo de pantalla y sustrato de matriz.
EP19847864.6A EP3835858A4 (en) 2018-08-07 2019-08-01 NETWORK SUBSTRATE AND DISPLAY DEVICE
PCT/CN2019/098895 WO2020029865A1 (zh) 2018-08-07 2019-08-01 阵列基板及显示装置
US16/633,064 US11658186B2 (en) 2018-08-07 2019-08-01 Array substrate and display device
AU2019318862A AU2019318862B2 (en) 2018-08-07 2019-08-01 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821266166.8U CN208422916U (zh) 2018-08-07 2018-08-07 阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN208422916U true CN208422916U (zh) 2019-01-22

Family

ID=65121775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821266166.8U Active CN208422916U (zh) 2018-08-07 2018-08-07 阵列基板及显示装置

Country Status (11)

Country Link
US (1) US11658186B2 (zh)
EP (1) EP3835858A4 (zh)
JP (1) JP7319289B2 (zh)
KR (1) KR102381087B1 (zh)
CN (1) CN208422916U (zh)
AU (1) AU2019318862B2 (zh)
BR (1) BR112020019242A2 (zh)
MX (1) MX2020010331A (zh)
RU (1) RU2755399C1 (zh)
TW (1) TWI715072B (zh)
WO (1) WO2020029865A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109856875A (zh) * 2019-02-28 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
WO2020029865A1 (zh) * 2018-08-07 2020-02-13 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
JP4085170B2 (ja) 2002-06-06 2008-05-14 株式会社 日立ディスプレイズ 液晶表示装置
US6842200B1 (en) * 2003-06-18 2005-01-11 Hannstar Display Corporation Liquid crystal panel having compensation capacitors for balancing RC delay effect
KR101217166B1 (ko) * 2006-01-19 2012-12-31 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 표시장치
KR20080001975A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
US7786485B2 (en) * 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101697053B (zh) * 2009-09-23 2011-11-16 深超光电（深圳）有限公司 有源组件阵列基板
KR101628200B1 (ko) * 2009-11-19 2016-06-09 삼성디스플레이 주식회사 표시장치
KR101602332B1 (ko) * 2009-12-01 2016-03-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20120061129A (ko) * 2010-10-25 2012-06-13 삼성모바일디스플레이주식회사 표시 장치
KR101771562B1 (ko) * 2011-02-14 2017-08-28 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101802845B1 (ko) * 2011-02-23 2017-11-30 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시 장치 및 이의 제조 방법
US20120257135A1 (en) * 2011-04-08 2012-10-11 Shenzhen China Star Optoelectronics Technology Co. Ltd. Fan-out design, method of forming fan-out design, and lcd adopting the fan-out design
CN102253507B (zh) * 2011-04-08 2014-03-26 深圳市华星光电技术有限公司 形成芯片扇出的方法
JP5907697B2 (ja) * 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
TWI467719B (zh) * 2012-05-07 2015-01-01 Novatek Microelectronics Corp 薄膜覆晶裝置
CN103149760B (zh) * 2013-02-19 2015-03-11 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN203241671U (zh) * 2013-05-13 2013-10-16 深圳市华星光电技术有限公司 阵列基板的扇出线结构及显示面板
CN103399434B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 显示面板及其扇出线结构
CN103560134B (zh) * 2013-10-31 2016-11-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR102388711B1 (ko) * 2015-04-27 2022-04-20 삼성디스플레이 주식회사 표시 장치
KR102378360B1 (ko) * 2015-05-12 2022-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160142435A (ko) * 2015-06-02 2016-12-13 삼성디스플레이 주식회사 표시 장치
KR102360010B1 (ko) * 2015-06-05 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI566151B (zh) * 2015-12-16 2017-01-11 瀚宇彩晶股份有限公司 觸控面板與電子裝置
CN106298648A (zh) * 2016-09-12 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107785399B (zh) * 2017-10-26 2020-02-21 武汉天马微电子有限公司 一种显示面板及显示装置
US10600820B2 (en) * 2018-05-08 2020-03-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display and electronic device
CN208422916U (zh) * 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020029865A1 (zh) * 2018-08-07 2020-02-13 京东方科技集团股份有限公司 阵列基板及显示装置
US11658186B2 (en) 2018-08-07 2023-05-23 Boe Technology Group Co., Ltd. Array substrate and display device
CN109856875A (zh) * 2019-02-28 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN109856875B (zh) * 2019-02-28 2022-06-21 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置

Also Published As

Publication number Publication date
RU2755399C1 (ru) 2021-09-15
AU2019318862B2 (en) 2021-12-09
JP2021532388A (ja) 2021-11-25
US20210066350A1 (en) 2021-03-04
EP3835858A1 (en) 2021-06-16
US11658186B2 (en) 2023-05-23
AU2019318862A1 (en) 2020-10-08
JP7319289B2 (ja) 2023-08-01
WO2020029865A1 (zh) 2020-02-13
TWI715072B (zh) 2021-01-01
KR102381087B1 (ko) 2022-04-01
TW202008329A (zh) 2020-02-16
KR20200112983A (ko) 2020-10-05
MX2020010331A (es) 2020-10-22
EP3835858A4 (en) 2022-04-20
BR112020019242A2 (pt) 2021-03-09

Similar Documents

Publication Publication Date Title
CN205427390U (zh) 一种阵列基板、显示面板及显示装置
CN103852942B (zh) 液晶显示器
CN104865762B (zh) 像素结构及显示面板
CN108155195A (zh) 显示设备
CN104865756B (zh) 阵列基板、显示面板及显示装置
CN105097825B (zh) 显示装置
CN108227326A (zh) 阵列基板及其制造方法、触控显示面板
CN104503172A (zh) 阵列基板及显示装置
CN104730782A (zh) 一种阵列基板、显示面板和显示装置
CN105785676B (zh) 阵列基板及液晶显示装置
CN108831302A (zh) 显示面板及显示装置
CN208422916U (zh) 阵列基板及显示装置
CN109585458A (zh) 薄膜晶体管基板
CN105448933A (zh) 用于液晶面板中的阵列基板及其制作方法
CN106298809B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN106356381A (zh) 一种阵列基板及其制备方法、显示面板
CN103926768B (zh) 一种阵列基板、显示面板和显示装置
CN105957812B (zh) 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板
EP3588563A1 (en) Array substrate and method for manufacturing same
CN204315573U (zh) 一种阵列基板、显示面板和显示装置
CN104183607A (zh) 阵列基板及其制造方法、显示装置
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN109856875A (zh) 阵列基板、显示面板、显示装置
CN106597771A (zh) 阵列基板、液晶显示面板和显示装置
CN105572981A (zh) 阵列基板、显示面板以及液晶显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant