TWI715072B - 陣列基板及顯示裝置 - Google Patents

陣列基板及顯示裝置 Download PDF

Info

Publication number
TWI715072B
TWI715072B TW108121681A TW108121681A TWI715072B TW I715072 B TWI715072 B TW I715072B TW 108121681 A TW108121681 A TW 108121681A TW 108121681 A TW108121681 A TW 108121681A TW I715072 B TWI715072 B TW I715072B
Authority
TW
Taiwan
Prior art keywords
conductive
conductive structure
thin film
film transistor
insulating layer
Prior art date
Application number
TW108121681A
Other languages
English (en)
Other versions
TW202008329A (zh
Inventor
程鴻飛
Original Assignee
中國商京東方科技集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商京東方科技集團股份有限公司 filed Critical 中國商京東方科技集團股份有限公司
Publication of TW202008329A publication Critical patent/TW202008329A/zh
Application granted granted Critical
Publication of TWI715072B publication Critical patent/TWI715072B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公開的實施例提供陣列基板及顯示裝置。陣列基板包括基底、設置在基底上的引線結構。引線結構包括第一導電結構和導體化的半導體結構，導體化的半導體結構在基底上的正投影與第一導電結構在基底上的正投影至少部分重疊。

Description

陣列基板及顯示裝置
本申請要求於2018年8月7日遞交的第201821266166.8號中國專利申請的優先權，在此全文引用上述中國專利申請公開的內容以作為本申請的一部分。本公開的實施例涉及一種陣列基板及顯示裝置。
由於陣列基板上的不同引線具有不同的容抗，故在使用不同的引線傳導同一資料信號、閘線信號或時脈信號時，不同引線最終輸出的資料信號、閘線信號或時脈信號是不同的，從而導致由該陣列基板所組成的顯示器顯示不均勻。
根據本公開的實施例，提供一種陣列基板。該陣列基板包括基底、設置在所述基底上的引線結構。所述引線結構包括第一導電結構和導體化的半導體結構，所述導體化的半導體結構在所述基底上的正投影與所述第一導電結構在所述基底上的正投影至少部分重疊。
例如，所述陣列基板包括設置在所述基底上的薄膜電晶體，所述薄膜電晶體包括主動層、閘極、以及源極和汲極。所述第一導電結構與所述薄膜電晶體的閘極同層設置且材料相同，或者所述第一導電結構與所述薄膜電晶體的源極和汲極同層設置且材料相同；並且所述導體化的半導體結構與所述薄膜電晶體的主動層同層設置且材料相同。
例如，所述第一導電結構與所述薄膜電晶體的閘極同層設置，所述薄膜電晶體的閘極與主動層之間設置有閘極絕緣層；所述導體化的半導體結構設置在所述閘極絕緣層靠近所述基底的一側，所述第一導電結構設置在所述閘極絕緣層遠離所述基底的一側。
例如，所述第一導電結構與所述薄膜電晶體的源極和汲極同層設置，所述薄膜電晶體的閘極與源極和汲極之間設置有層間絕緣層；所述導體化的半導體結構設置在所述層間絕緣層靠近所述基底的一側，所述第一導電結構設置在所述層間絕緣層遠離所述基底的一側。
例如，所述引線結構還包括第二導電結構，所述第二導電結構在所述基底上的正投影與所述第一導電結構在所述基底上的正投影至少部分重疊。
例如，所述陣列基板包括設置在所述基底上的薄膜電晶體，所述薄膜電晶體包括主動層、閘極、以及源極和汲極。第一導電結構和第二導電結構中的一者與所述薄膜電晶體的閘極同層設置且材料相同，另一者與所述薄膜電晶體的源極和汲極同層設置且材料相同；並且所述導體化的半導體結構與所述薄膜電晶體的主動層同層設置且材料相同。
例如，所述第一導電結構與所述薄膜電晶體的閘極同層設置，所述第二導電結構與所述薄膜電晶體的源極和汲極同層設置；所述薄膜電晶體的閘極與主動層之間設置有閘極絕緣層，所述薄膜電晶體的閘極與源極和汲極之間設置有層間絕緣層，且所述閘極絕緣層和所述層間絕緣層依次設置在所述基底上；所述導體化的半導體結構設置在所述閘極絕緣層靠近所述基底的一側，所述第一導電結構設置在所述閘極絕緣層遠離所述基底的一側並設置在所述層間絕緣層靠近所述基底的一側，所述第二導電結構設置在所述層間絕緣層遠離所述基底的一側。
例如，所述第一導電結構的兩側分別設有過孔，所述過孔貫穿所述層間絕緣層和閘極絕緣層，所述導體化的半導體結構通過所述過孔與所述第二導電結構連接。
例如，所述引線結構為多條，多條引線結構的所述第一導電結構彼此間隔開，多條引線結構的所述第二導電結構為一體結構，多條引線結構的所述導體化的半導體結構為一體結構，並且兩相鄰的所述第一導電結構共用一個過孔。
例如，所述第一導電結構和所述導體化的半導體結構彼此絕緣。
例如，所述第二導電結構與所述第一導電結構彼此絕緣。
例如，所述陣列基板包括顯示區和非顯示區。所述第一導電結構位於所述顯示區和所述非顯示區，而所述導體化的半導體結構位於非顯示區。
例如，所述陣列基板包括顯示區和非顯示區。所述第一導電結構位於所述顯示區和所述非顯示區，所述導體化的半導體結構和所述第二導電結構位於非顯示區。
根據本公開的實施例，提供一種顯示裝置，包括如上所述的陣列基板。
為使本公開實施例的目的、技術方案和優點更加清楚，下面將結合附圖，對本公開實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本公開的一部分實施例，而不是全部的實施例。基於所描述的本公開的實施例，本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬於本公開保護的範圍。
除非另作定義，此處使用的技術術語或者科學術語應當為本公開所屬領域內具有一般技能的人士所理解的通常意義。本公開專利申請說明書以及發明申請專利範圍中使用的“第一”、“第二”以及類似的詞語並不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。“包括”或者“包含”等類似的詞語意指出現在“包括”或者“包含”前面的元件或者物件涵蓋出現在“包括”或者“包含”後面列舉的元件或者物件及其等同，並不排除其他元件或者物件。“連接”或者“相連”等類似的詞語並非限定於物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的。“上”、“下”、“左”、“右”等僅用於表示相對位置關係，當被描述物件的絕對位置改變後，則該相對位置關係也可能相應地改變。
例如，在本公開的實施例中，第一導電結構11不僅能夠用於傳導資料信號，其還能夠用於傳導閘線信號或者時脈信號，在此不做限定。
如圖1-3所示，本公開實施例提供一種陣列基板，包括基底2，設置在基底2上的引線結構；引線結構包括第一導電結構11和導體化的半導體結構13，導體化的半導體結構13在基底2上的正投影與第一導電結構11在基底2上的正投影至少部分重疊。
根據導電特性，固態材料可以分為三類，即絕緣體、半導體及導體。絕緣體的導電率很低，大約介於10-18 S/cm到10-8 S/cm；導體的導電率較高，大約介於104 S/cm到106 S/cm；半導體的導電率則介於絕緣體的導電率和導體的導電率之間。根據本公開的實施例，“導體化的半導體結構”是指其主體由半導體材料形成而其導電率基本等於導體的導電率，即其導電率大約介於104 S/cm到106 S/cm。例如，通過半導體材料形成半導體結構，然後對半導體結構進行摻雜即可得到導體化的半導體結構。
由於本公開實施例中的引線結構包括導體化的半導體結構13，該導體化的半導體結構13在基底2上的正投影與第一導電結構11在基底2上的正投影至少部分重疊，故導體化的半導體結構13與第一導電結構11能夠構成一個平行板電容器，也即導體化的半導體結構13會與第一導電結構11形成電容。此時，平行板電容器的電容公式C=εS/4πkd，其中，C為第一導電結構11的電容量；S為導體化的半導體結構13與第一導電結構11的正對面積；d為導體化的半導體結構13與第一導電結構11的距離；ε是一個常數；π為圓周率，約等於3.14；k則是靜電力常量。可以看出的是，通過改變導體化的半導體結構13的位置或長度，以改變導體化的半導體結構13與第一導電結構11的正對面積，即可調整第一導電結構11的電容量。進一步地，平行板電容器的容抗公式Xc=1/2πfC，其中，Xc為第一導電結構11的容抗；π為圓周率，約等於3.14；f為電源頻率；C為第一導電結構11的電容值。可以看出的是，通過改變第一導電結構11的電容量，即可改變該第一導電結構11的容抗。這樣一來，在採用不同的第一導電結構11傳輸同一個資料信號、閘線信號或時脈信號時，通過改變與不同第一導電結構11對應設置的導體化的半導體結構13的位置或長度，即可調整該第一導電結構11的容抗，從而使得不同第一導電結構11具有相同的容抗，以此來保證不同的第一導電結構11能夠輸出的相同的資料信號、閘線信號或時脈信號，進而提高由本實施例中的陣列基板組成的顯示器的顯示效果。
例如，第一導電結構11和導體化的半導體結構13彼此絕緣，以使得它們能夠構成一個平行板電容器。
例如，如圖1所示，陣列基板包括顯示區和位於顯示區外側的非顯示區；在顯示區中設置有按陣列排布的多個畫素單元，以用於顯示；在非顯示區，設置有驅動電路例如GOA，以為多個畫素單元提供電信號。例如，第一導電結構11位於顯示區和非顯示區，以將電信號從非顯示區傳輸至顯示區；而導體化的半導體結構13位於非顯示區，從而在調整第一導電結構11的容抗的同時不影響顯示區的開口率和正常顯示。
為簡化本公開實施例中的陣列基板的製備工藝，例如，陣列基板包括設置在基底2上的薄膜電晶體，薄膜電晶體包括主動層A、閘極G、以及源極S和汲極D，如圖7所示；第一導電結構11與薄膜電晶體的閘極G同層設置且材料相同，或者第一導電結構11與薄膜電晶體的源極和汲極同層設置且材料相同；導體化的半導體結構13與薄膜電晶體的主動層A同層設置且材料相同。例如，導體化的半導體結構13與薄膜電晶體的主動層A同層設置且材料相同，但導體化的半導體結構13與薄膜電晶體的主動層A彼此絕緣，以防止導體化的半導體結構13影響薄膜電晶體的正常工作。
例如，薄膜電晶體位於陣列基板的顯示區和/或非顯示區。
例如，如圖2所示，第一導電結構11與薄膜電晶體的閘極G同層設置，薄膜電晶體的閘極G與主動層A之間設置有閘極絕緣層3；此時，本公開實施例中的導體化的半導體結構13設置在閘極絕緣層3靠近基底2的一側，第一導電結構11設置在閘極絕緣層3遠離基底2的一側。
如圖2所示，本公開實施例中的導體化的半導體結構13設置在第一導電結構11的下方，通過改變導體化的半導體結構13在第一導電結構11下方的位置和/或長度，即可調整第一導電結構11的容抗，以此來保證不同的第一導電結構11能夠輸出的相同的資料信號、閘線信號或時脈信號，進而提高由本公開實施例中的陣列基板組成的顯示器的顯示效果。
例如，如圖3所示，第一導電結構11與薄膜電晶體的源極S和汲極D同層設置；薄膜電晶體的閘極G與源極S和汲極D之間設置有層間絕緣層4；此時，導體化的半導體結構13設置在層間絕緣層4靠近基底2的一側，第一導電結構11設置在層間絕緣層4遠離基底2的一側。
如圖3所示，本公開實施例中的導體化的半導體結構13設置在第一導電結構11的下方，通過改變導體化的半導體結構13在第一導電結構11下方的位置和/或長度，即可調整第一導電結構11的容抗，以此來保證不同的第一導電結構11能夠輸出的相同的資料信號、閘線信號或時脈信號，進而提高由本公開實施例中的陣列基板組成的顯示器的顯示效果。
例如，如圖2和圖3所示，本公開實施例中的陣列基板還包括用於保護層間絕緣層4的鈍化層6，其設置在層間絕緣層4背離所述基底2的一側。
例如，第一導電結構11的材料包括金屬材料。金屬材料具有良好的導電性能，在此情形下，導體化的半導體結構13能更好地調整第一導電結構11的容抗。當然，本公開實施例中的第一導電結構11的材料並不局限於上述的金屬材料，只要其具有較好的導電性能即可，在此不再一一列舉。
例如，導體化的半導體結構13包括導體化的低溫多晶矽層。例如，導體化的低溫多晶矽可通過向低溫多晶矽中摻雜磷、硼等元素而得到。當然，製備導體化的低溫多晶矽的方法不局限於上述的一種，在此不做限定；同時，本公開實施例中的導體化的半導體結構13也並不局限於上述的導體化的低溫多晶矽層，在此也不做限定。
在本公開實施例所提供的陣列基板中，通過在基底2上設置導體化的半導體結構13，並使該導體化的半導體結構13與第一導電結構11至少部分對應設置，從而使得導體化的半導體結構13與第一導電結構11形成電容，再通過改變導體化的半導體結構13的位置和/或長度，來調整第一導電結構11的容抗，以此來保證傳輸同一資料信號、閘線信號或時脈信號的不同第一導電結構11具有相同的容抗，進而提高由本公開實施例中的陣列基板組成的顯示器的顯示效果。
例如，如圖4所示，本公開實施例提供一種陣列基板，包括基底2，設置在基底2上的引線結構；引線結構包括第一導電結構11、導體化的半導體結構13，第二導電結構12；導體化的半導體結構13在基底2上的正投影與第一導電結構11在基底2上的正投影至少部分重疊；第二導電結構12在基底2上的正投影與第一導電結構11在基底2上的正投影至少部分重疊。
本公開實施例中的陣列基板包括導體化的半導體結構13以及第二導電結構12，該導體化的半導體結構13在基底2上的正投影以及第二導電結構12在基底2上的正投影均與第一導電結構11在基底2上的正投影至少部分重疊，故導體化的半導體結構13能夠與第一導電結構11構成一個平行板電容器，第二導電結構12也能夠與第一導電結構11構成一個平行板電容器，也就是說，導體化的半導體結構13和第二導電結構12能夠同時與第一導電結構11形成電容，通過改變導體化的半導體結構13的位置和/或長度以及第二導電結構12的位置和/或長度，即可調整第一導電結構11的容抗，以此來保證傳輸同一資料信號、閘線信號或時脈信號的不同第一導電結構11具有相同的容抗，進而提高由本公開實施例中的陣列基板組成的顯示器的顯示效果。
例如，第一導電結構11和導體化的半導體結構13彼此絕緣，以使得它們能夠構成一個平行板電容器；第二導電結構12與第一導電結構11彼此絕緣，以使得它們也能夠構成一個平行板電容器。
例如，如圖1所示，陣列基板包括顯示區和位於顯示區外側的非顯示區；在顯示區中設置有按陣列排布的多個畫素單元，以用於顯示；在非顯示區，設置有驅動電路例如GOA，以為多個畫素單元提供電信號。例如，第一導電結構11位於顯示區和非顯示區，以將電信號從非顯示區傳輸至顯示區；而導體化的半導體結構13和第二導電結構12位於非顯示區，從而在調整第一導電結構11的容抗的同時不影響顯示區的開口率和正常顯示。
例如，陣列基板包括設置在基底2上的薄膜電晶體，薄膜電晶體包括主動層A、閘極G、以及源極S和汲極D，如圖7所示；第一導電結構11和第二導電結構12中的一者與薄膜電晶體的閘極G同層設置且材料相同，另一者與薄膜電晶體的源極S和汲極D同層設置且材料相同；導體化的半導體結構13與薄膜電晶體的主動層A同層設置且材料相同。例如，第二導電結構12與薄膜電晶體的閘極G同層，但第二導電結構12與薄膜電晶體的閘極G彼此絕緣，以防止第二導電結構12影響薄膜電晶體的正常工作。例如，第二導電結構12與薄膜電晶體的源極S和汲極D同層，但第二導電結構12與薄膜電晶體的源極S和汲極D彼此絕緣，以防止第二導電結構12影響薄膜電晶體的正常工作。
例如，以下以第一導電結構11與薄膜電晶體的閘極G同層設置，第二導電結構12與薄膜電晶體的源極S和汲極D同層設置為例，對第一導電結構11、第二導電結構12，以及導體化的半導體結構13的位置進行具體描述。
如圖4所示，薄膜電晶體的閘極G與主動層A之間設置有閘極絕緣層3；薄膜電晶體的閘極G與源極S和汲極D之間設置有層間絕緣層4；閘極絕緣層3和層間絕緣層4依次設置在基底2上；導體化的半導體結構13設置在閘極絕緣層3靠近基底2的一側，第一導電結構11設置在閘極絕緣層3遠離基底2的一側並設置在層間絕緣層4靠近基底2的一側，第二導電結構12設置在層間絕緣層4遠離基底2的一側。當然，本公開實施例中的閘極絕緣層3、層間絕緣層4在基底2上的位置關係並不局限於上述的一種，在此不作限定。
在公開本實施例中的陣列基板中，第二導電結構12、第一導電結構11、導體化的半導體結構13沿著從上至下的順序依次設置。當需要調整第一導電結構11的容抗時，可以通過調整位於其上方的第二導電結構12的位置和/或長度，或者調整位於其下方的導體化的半導體結構13的位置和/或長度，再或者調整位於其上方的第二導電結構12的位置和/或長度及位於其下方的導體化的半導體結構13的位置和/或長度即可。
例如，第一導電結構11的兩側分別設有過孔5，過孔5貫穿層間絕緣層4和閘極絕緣層3，用於連接導體化的半導體結構13和第二導電結構12。
例如，如圖5所示，兩個過孔5之間設置有一個第一導電結構11，第二導電結構12通過該兩個過孔5與導體化的半導體結構13連接，以構成一個包圍第一導電結構11的封閉環。此時，根據靜電屏蔽原理，封閉環能夠將第一導電結構11與外界隔離，從而使得第一導電結構11免受外界的靜電損壞，提高本公開實施例中的陣列基板的使用壽命。
例如，如圖6所示，引線結構為多條，多條引線結構的第一導電結構11彼此間隔開，多條引線結構的第二導電結構12為一體結構，多條引線結構的導體化的半導體結構13為一體結構；兩相鄰的第一導電結構11共用一個過孔5。該種結構設置能夠增大每個封閉環的面積，從而進一步確保本公開實施例中的第一導電結構11免受外界的靜電損壞。
例如，第一導電結構11及第二導電結構12的材料包括金屬材料。金屬材料具有良好的導電性能，在此情形下，可以更好地實現半導體結構13調整第一導電結構11的容抗以及第二導電結構12調整第一導電結構11的容抗。當然，本實施例中的第一導電結構11、第二導電結構12的材料並不局限於上述的金屬材料，只要其具有較好的導電性能即可，在此不再一一列舉。
例如，導體化的半導體結構13包括導體化的低溫多晶矽層。例如，導體化的低溫多晶矽可通過向低溫多晶矽中摻雜磷、硼等元素而得到。當然，製備導體化的低溫多晶矽的方法不局限於上述的一種，在此不做限定；同時，本公開實施例中的導體化的半導體結構13也並不局限於上述的導體化的低溫多晶矽層，在此也不做限定。
在本實施例所提供的陣列基板中，通過在基底2上設置導體化的半導體結構13及第二導電結構12，並使該導體化的半導體結構13及第二導電結構12分別與第一導電結構11至少部分對應設置，從而使得導體化的半導體結構13及第二導電結構12分別與第一導電結構11形成電容，再通過改變導體化的半導體結構13和第二導電結構12的位置和/或長度，來調整第一導電結構11的容抗，以此來保證傳輸同一資料信號、閘線信號或時脈信號的不同第一導電結構11具有相同的容抗，進而提高由本實施例中的陣列基板組成的顯示器的顯示效果。
本公開的實施例提供一種顯示裝置，包括如上所述的陣列基板。由於本公開實施例中的顯示裝置包括上述的陣列基板，故本公開實施例中的顯示裝置所顯示的畫面效果較佳。
例如，根據本公開實施例的顯示裝置可以為：液晶面板、電子紙、手機、平板電腦、電視機、顯示器、筆記型電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。
以上所述僅是本公開的示範性實施方式，而非用於限制本公開的保護範圍，本公開的保護範圍由所附的發明申請專利範圍確定。
2‧‧‧基底 3‧‧‧閘極絕緣層 4‧‧‧層間絕緣層 5‧‧‧過孔 6‧‧‧鈍化層 11‧‧‧第一導電結構 12‧‧‧第二導電結構 13‧‧‧導體化的半導體結構 A‧‧‧主動層 G‧‧‧閘極 S‧‧‧源極 D‧‧‧汲極
為了更清楚地說明本公開實施例的技術方案，下面將對實施例的附圖作簡單地介紹，顯而易見地，下面描述的附圖僅僅涉及本公開的一些實施例，而非對本公開的限制。 圖1為本公開實施例的陣列基板的平面結構圖； 圖2為本公開實施例的陣列基板的B-B’截面圖； 圖3為本公開實施例的陣列基板的另一B-B’截面圖； 圖4為本公開實施例的陣列基板的再一B-B’截面圖； 圖5為本公開實施例的陣列基板的又一截面圖； 圖6為本公開實施例的陣列基板的又一B-B’截面圖；以及 圖7為本公開實施例的陣列基板的薄膜電晶體的截面圖。
2‧‧‧基底
3‧‧‧閘極絕緣層
4‧‧‧層間絕緣層
6‧‧‧鈍化層
11‧‧‧第一導電結構
13‧‧‧導體化的半導體結構

Claims (13)

  1. 一種陣列基板，包括基底、設置在所述基底上的引線結構，其中，所述引線結構包括第一導電結構和導體化的半導體結構，所述導體化的半導體結構在所述基底上的正投影與所述第一導電結構在所述基底上的正投影至少部分重疊，其中，所述引線結構還包括第二導電結構，所述第二導電結構在所述基底上的正投影與所述第一導電結構在所述基底上的正投影至少部分重疊。
  2. 如申請專利範圍第1項所述的陣列基板，包括設置在所述基底上的薄膜電晶體，所述薄膜電晶體包括主動層、閘極、以及源極和汲極，其中，所述第一導電結構與所述薄膜電晶體的閘極同層設置且材料相同，或者所述第一導電結構與所述薄膜電晶體的源極和汲極同層設置且材料相同；並且所述導體化的半導體結構與所述薄膜電晶體的主動層同層設置且材料相同。
  3. 如申請專利範圍第2項所述的陣列基板，其中，所述第一導電結構與所述薄膜電晶體的閘極同層設置，所述薄膜電晶體的閘極與主動層之間設置有閘極絕緣層；所述導體化的半導體結構設置在所述閘極絕緣層靠近所述基底的一側，所述第一導電結構設置在所述閘極絕緣層遠離所述基底的一側。
  4. 如申請專利範圍第2項所述的陣列基板，其中，所述第一導電結構與所述薄膜電晶體的源極和汲極同層設置，所述薄膜電晶體的閘極與源極和汲極之間設置有層間絕緣層； 所述導體化的半導體結構設置在所述層間絕緣層靠近所述基底的一側，所述第一導電結構設置在所述層間絕緣層遠離所述基底的一側。
  5. 如申請專利範圍第1項所述的陣列基板，包括設置在所述基底上的薄膜電晶體，所述薄膜電晶體包括主動層、閘極、以及源極和汲極，其中，第一導電結構和第二導電結構中的一者與所述薄膜電晶體的閘極同層設置且材料相同，另一者與所述薄膜電晶體的源極和汲極同層設置且材料相同；並且所述導體化的半導體結構與所述薄膜電晶體的主動層同層設置且材料相同。
  6. 如申請專利範圍第5項所述的陣列基板，其中，所述第一導電結構與所述薄膜電晶體的閘極同層設置，所述第二導電結構與所述薄膜電晶體的源極和汲極同層設置；所述薄膜電晶體的閘極與主動層之間設置有閘極絕緣層，所述薄膜電晶體的閘極與源極和汲極之間設置有層間絕緣層，且所述閘極絕緣層和所述層間絕緣層依次設置在所述基底上；所述導體化的半導體結構設置在所述閘極絕緣層靠近所述基底的一側，所述第一導電結構設置在所述閘極絕緣層遠離所述基底的一側並設置在所述層間絕緣層靠近所述基底的一側，所述第二導電結構設置在所述層間絕緣層遠離所述基底的一側。
  7. 如申請專利範圍第6項所述的陣列基板，其中，所述第一導電結構的兩側分別設有過孔，所述過孔貫穿所述層間絕緣層和 閘極絕緣層，所述導體化的半導體結構通過所述過孔與所述第二導電結構連接。
  8. 如申請專利範圍第7項所述的陣列基板，其中，所述引線結構為多條，多條引線結構的所述第一導電結構彼此間隔開，多條引線結構的所述第二導電結構為一體結構，多條引線結構的所述導體化的半導體結構為一體結構，並且兩相鄰的所述第一導電結構共用一個過孔。
  9. 如申請專利範圍第1-8項中任一項所述的陣列基板，其中，所述第一導電結構和所述導體化的半導體結構彼此絕緣。
  10. 如申請專利範圍第1-8項中任一項所述的陣列基板，其中，所述第二導電結構與所述第一導電結構彼此絕緣。
  11. 如申請專利範圍第1-8項中任一項所述的陣列基板，包括顯示區和非顯示區，其中，所述第一導電結構位於所述顯示區和所述非顯示區，而所述導體化的半導體結構位於非顯示區。
  12. 如申請專利範圍第1-8項中任一項所述的陣列基板，包括顯示區和非顯示區，其中，所述第一導電結構位於所述顯示區和所述非顯示區，所述導體化的半導體結構和所述第二導電結構位於非顯示區。
  13. 一種顯示裝置，包括如申請專利範圍第1-12項中任一所述的陣列基板。
TW108121681A 2018-08-07 2019-06-21 陣列基板及顯示裝置 TWI715072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201821266166.8 2018-08-07
CN201821266166.8U CN208422916U (zh) 2018-08-07 2018-08-07 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
TW202008329A TW202008329A (zh) 2020-02-16
TWI715072B true TWI715072B (zh) 2021-01-01

Family

ID=65121775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121681A TWI715072B (zh) 2018-08-07 2019-06-21 陣列基板及顯示裝置

Country Status (11)

Country Link
US (1) US11658186B2 (zh)
EP (1) EP3835858A4 (zh)
JP (1) JP7319289B2 (zh)
KR (1) KR102381087B1 (zh)
CN (1) CN208422916U (zh)
AU (1) AU2019318862B2 (zh)
BR (1) BR112020019242A2 (zh)
MX (1) MX2020010331A (zh)
RU (1) RU2755399C1 (zh)
TW (1) TWI715072B (zh)
WO (1) WO2020029865A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208422916U (zh) 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN109856875B (zh) * 2019-02-28 2022-06-21 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253507A (zh) * 2011-04-08 2011-11-23 深圳市华星光电技术有限公司 芯片扇出设计、其形成方法及使用所述设计的液晶显示器
TW201347119A (zh) * 2012-05-07 2013-11-16 Novatek Microelectronics Corp 薄膜覆晶裝置
TW201640593A (zh) * 2015-04-27 2016-11-16 三星顯示器有限公司 顯示裝置
TW201723776A (zh) * 2015-12-16 2017-07-01 瀚宇彩晶股份有限公司 觸控面板與電子裝置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
JP4085170B2 (ja) * 2002-06-06 2008-05-14 株式会社 日立ディスプレイズ 液晶表示装置
US6842200B1 (en) * 2003-06-18 2005-01-11 Hannstar Display Corporation Liquid crystal panel having compensation capacitors for balancing RC delay effect
KR101217166B1 (ko) 2006-01-19 2012-12-31 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 표시장치
KR20080001975A (ko) 2006-06-30 2008-01-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
US7786485B2 (en) * 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101697053B (zh) 2009-09-23 2011-11-16 深超光电（深圳）有限公司 有源组件阵列基板
KR101628200B1 (ko) * 2009-11-19 2016-06-09 삼성디스플레이 주식회사 표시장치
KR101602332B1 (ko) * 2009-12-01 2016-03-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20120061129A (ko) * 2010-10-25 2012-06-13 삼성모바일디스플레이주식회사 표시 장치
KR101771562B1 (ko) 2011-02-14 2017-08-28 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101802845B1 (ko) * 2011-02-23 2017-11-30 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시 장치 및 이의 제조 방법
US20120257135A1 (en) 2011-04-08 2012-10-11 Shenzhen China Star Optoelectronics Technology Co. Ltd. Fan-out design, method of forming fan-out design, and lcd adopting the fan-out design
JP5907697B2 (ja) * 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
CN103149760B (zh) * 2013-02-19 2015-03-11 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN203241671U (zh) * 2013-05-13 2013-10-16 深圳市华星光电技术有限公司 阵列基板的扇出线结构及显示面板
CN103399434B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 显示面板及其扇出线结构
CN103560134B (zh) * 2013-10-31 2016-11-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR102378360B1 (ko) 2015-05-12 2022-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160142435A (ko) * 2015-06-02 2016-12-13 삼성디스플레이 주식회사 표시 장치
KR102360010B1 (ko) * 2015-06-05 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106298648A (zh) * 2016-09-12 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107785399B (zh) 2017-10-26 2020-02-21 武汉天马微电子有限公司 一种显示面板及显示装置
US10600820B2 (en) * 2018-05-08 2020-03-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display and electronic device
CN208422916U (zh) * 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253507A (zh) * 2011-04-08 2011-11-23 深圳市华星光电技术有限公司 芯片扇出设计、其形成方法及使用所述设计的液晶显示器
TW201347119A (zh) * 2012-05-07 2013-11-16 Novatek Microelectronics Corp 薄膜覆晶裝置
TW201640593A (zh) * 2015-04-27 2016-11-16 三星顯示器有限公司 顯示裝置
TW201723776A (zh) * 2015-12-16 2017-07-01 瀚宇彩晶股份有限公司 觸控面板與電子裝置

Also Published As

Publication number Publication date
JP7319289B2 (ja) 2023-08-01
AU2019318862B2 (en) 2021-12-09
US11658186B2 (en) 2023-05-23
AU2019318862A1 (en) 2020-10-08
TW202008329A (zh) 2020-02-16
JP2021532388A (ja) 2021-11-25
BR112020019242A2 (pt) 2021-03-09
MX2020010331A (es) 2020-10-22
RU2755399C1 (ru) 2021-09-15
WO2020029865A1 (zh) 2020-02-13
KR102381087B1 (ko) 2022-04-01
CN208422916U (zh) 2019-01-22
EP3835858A4 (en) 2022-04-20
EP3835858A1 (en) 2021-06-16
US20210066350A1 (en) 2021-03-04
KR20200112983A (ko) 2020-10-05

Similar Documents

Publication Publication Date Title
US20190181155A1 (en) Display substrate and manufacturing method thereof, and display panel
CN105116642B (zh) 阵列基板及其制作方法、显示装置
WO2021031829A1 (zh) 显示面板和电子设备
CN107490913B (zh) 阵列基板、显示面板及显示装置
WO2015109786A1 (zh) 阵列基板、液晶显示面板及显示装置
CN102998859A (zh) 一种阵列基板及其制备方法和显示装置
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
CN110265450A (zh) 可拉伸显示基板及其制作方法、显示装置及工作方法
TWI715072B (zh) 陣列基板及顯示裝置
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
US11925061B2 (en) Flexible display panel and electronic device
CN110164373A (zh) 一种像素驱动电路及其制备方法、oled显示面板
WO2019242438A1 (zh) 阵列基板及其制作方法、显示装置
CN110196506B (zh) 一种阵列基板、显示面板及显示装置
EP3588563A1 (en) Array substrate and method for manufacturing same
TW201935722A (zh) 微型發光裝置
CN105914134A (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
WO2021103785A1 (zh) 显示基板、显示面板和电子设备
CN104201178B (zh) 阵列基板及其制备方法、显示装置
CN105572981B (zh) 阵列基板、显示面板以及液晶显示装置
CN108333845A (zh) 阵列基板、显示面板以及阵列基板的制作方法
CN104898338B (zh) 一种阵列基板及显示装置
CN104142591B (zh) 一种阵列基板及制作方法、一种显示装置
KR101191446B1 (ko) 액정 표시 장치용 어레이 기판
CN110176481A (zh) 显示基板及其制作方法、显示装置