CN103219389B - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN103219389B
CN103219389B CN201310092496.5A CN201310092496A CN103219389B CN 103219389 B CN103219389 B CN 103219389B CN 201310092496 A CN201310092496 A CN 201310092496A CN 103219389 B CN103219389 B CN 103219389B
Authority
CN
China
Prior art keywords
source electrode
drain electrode
resilient coating
drain
separator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310092496.5A
Other languages
English (en)
Other versions
CN103219389A (zh
Inventor
刘翔
王刚
薛建设
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201310092496.5A priority Critical patent/CN103219389B/zh
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US14/352,182 priority patent/US9240485B2/en
Priority to JP2016503517A priority patent/JP2016519847A/ja
Priority to EP13844527.5A priority patent/EP2988335B1/en
Priority to KR1020167020244A priority patent/KR101814315B1/ko
Priority to PCT/CN2013/078701 priority patent/WO2014146380A1/zh
Priority to KR1020147011048A priority patent/KR20140124355A/ko
Publication of CN103219389A publication Critical patent/CN103219389A/zh
Application granted granted Critical
Publication of CN103219389B publication Critical patent/CN103219389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提高薄膜晶体管TFT的性能，提高图像的画质。本发明提供的薄膜晶体管包括：基板、形成在所述基板上的栅极、源极、漏极和半导体层；位于所述栅极和半导体层之间或者位于所述栅极和源极、漏极之间的栅极绝缘层，和位于半导体层与源极、漏极之间具有源极接触孔和漏极接触孔的刻蚀阻挡层；以及位于所述源极和半导体层之间的源极缓冲层，位于所述漏极和半导体层之间的漏极缓冲层；其中，所述源极和漏极为金属铜电极，所述缓冲层为铜合金。

Description

一种薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
在平板显示技术领域，薄膜晶体管液晶显示器（ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD）和有机电致发光显示器（OrganicLightEmittingDisplay，OLED），因其具有轻、薄、功耗低、亮度高，以及画质高等优点，在平板显示领域占据重要的地位。尤其是大尺寸、高分辨率以及高画质的平板显示装置，如液晶电视，在当前的平板显示器市场已经占据了主导地位。
目前，图像信号的延迟成为制约大尺寸、高分辨率及高画质平板显示装置的关键因素之一。降低源极、漏极、栅线和数据线的电阻可以减小图像信号的延迟，提高画质。目前，降低栅极线和数据线的电阻的方法为：采用电阻率较低的金属Cu制作源极、漏极、栅极线和数据线。但是存在以下缺点：
Cu金属的附着力比较差，TFT制程中使用Cu工艺一般需要使用缓冲层（Bufferlayer）提升Cu的附着力，常见的Bufferlayer可以是钼Mo、钛Ti、Mo合金、Ti合金等，但是形成的TFT因Cu的附着力较差，TFT的性能较差，导致图像的画质较差。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提高TFT的性能，提高图像的画质。
为实现上述目的，本发明实施例提供的薄膜晶体管，包括：
基板、形成在所述基板上的栅极、源极、漏极和半导体层；
位于所述栅极和半导体层之间或者位于所述栅极和源极、漏极之间的栅极绝缘层，和位于半导体层与源极、漏极之间具有源极接触孔和漏极接触孔的刻蚀阻挡层；以及
位于所述源极和半导体层之间的源极缓冲层，位于所述漏极和半导体层之间的漏极缓冲层；
其中，所述源极和漏极为金属铜电极，所述源极缓冲层和漏极缓冲层为铜合金。
较佳地，还包括：位于所述源极缓冲层与所述半导体层之间可导电的源极隔离层，以及位于所述漏极缓冲层与所述半导体层之间可导电的漏极隔离层。
较佳地，所述源极隔离层和所述漏极隔离层同层设置；且
所述源极隔离层完全覆盖所述源极接触孔；以及
所述漏极隔离层完全覆盖所述漏极接触孔。
较佳地，还包括与所述源极隔离层和漏极隔离层同层设置的像素电极层。
较佳地，所述源极隔离层、漏极隔离层和所述像素电极层为铟锡氧化物或铟锌氧化物导电膜层。
较佳地，所述源极缓冲层和漏极缓冲层为铜铝合金、铜锰合金、铜铊合金、铜钛合金或铜铪合金。
较佳地，所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层位于所述栅极绝缘层上；
所述刻蚀阻挡层位于所述半导体层上，该刻蚀阻挡层上设置有源极接触孔和漏极接触孔；
所述源极隔离层和漏极隔离层位于所述刻蚀阻挡层上，且所述源极隔离层与源极接触孔处的半导体层接触，所述漏极隔离层与漏极接触孔处的半导体层接触；
所述源极缓冲层位于所述源极隔离层上，所述漏极缓冲层位于所述漏极隔离层上；
所述源极位于所述源极缓冲层上，以及所述漏极位于所述漏极缓冲层上。
较佳地，所述半导体层位于所述基板上；
所述刻蚀阻挡层位于所述半导体层上，该刻蚀阻挡层上设置有源极接触孔和漏极接触孔；
所述源极隔离层和漏极隔离层位于所述刻蚀阻挡层上，且所述源极隔离层与源极接触孔处的半导体层接触，以及所述漏极隔离层与漏极接触孔处的半导体层接触；
所述源极缓冲层位于所述源极隔离层上，以及所述漏极缓冲层位于所述漏极隔离层上；
所述源极位于所述源极缓冲层，以及所述漏极位于所述漏极缓冲层上；
所述栅极绝缘层位于所述源极和漏极上；
所述栅极位于所述栅极绝缘层上。
较佳地，还包括位于所述薄膜晶体管最外层的保护层，该保护层包括位于所述基板显示区域的保护层部分和位于基板外围区域的引线焊接区域的保护层部分。
本发明实施例提供一种阵列基板，包括上述薄膜晶体管。
本发明实施例提供一种显示装置，包括上述阵列基板。
本发明实施例提供一种薄膜晶体管的制作方法，包括以下步骤：
形成包括栅极、源极、漏极和半导体层的图形；形成包括栅极绝缘层、刻蚀阻挡层的图形，以及形成包括源极缓冲层和漏极缓冲层的图形；
所述栅极绝缘层位于所述栅极和半导体层之间或者位于所述栅极和源极、漏极之间；所述刻蚀阻挡层位于所述半导体层与源极、漏极之间；
所述源极缓冲层和漏极缓冲层位于所述源极、漏极和半导体层之间；
其中，所述源极和漏极为金属铜电极，所述源极缓冲层和漏极缓冲层为铜合金。
较佳地，在形成所述源极缓冲层和漏极缓冲层之前还包括：形成位于所述半导体层和所述源极缓冲层之间可导电的源极隔离层和、形成位于所述半导体层和所述漏极缓冲层之间可导电的漏极隔离层。
较佳地，所述方法具体为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有半导体层的基板上形成包括刻蚀阻挡层的图形，该刻蚀阻挡层上具有源极接触孔和漏极接触孔；
采用构图工艺在形成有刻蚀阻挡层图形的基板上形成所述源极隔离层和漏极隔离层的图形；
采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和漏极缓冲层上的漏极图形。
较佳地，所述方法具体为：
采用构图工艺在基板上形成包括半导体的图形；
采用构图工艺在形成有所述半导体图形的基板上形成包括刻蚀阻挡层的图形，该刻蚀阻挡层上具有源极接触孔和漏极接触孔；
采用构图工艺在形成有所述刻蚀阻挡层图形的基板上形成位于所述源极接触孔处的源极隔离层和位于所述漏极接触孔处的漏极隔离层图形；
采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和漏极缓冲层上的漏极图形；
采用构图工艺在形成有所述源极和漏极图形的基板上形成栅极绝缘层；
采用构图工艺在形成有所述栅极绝缘层的基板上形成包括栅极的图形。
较佳地，在形成所述源极隔离层和漏极隔离层的同时还包括：形成像素电极的过程，形成所述像素电极、所述源极隔离层和漏极隔离层，具体为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形的基板上形成一层导电膜层；
采用构图工艺在所述导电膜层上形成位于所述源极接触孔处的源极隔离层图形、形成位于所述漏极接触孔处的漏极隔离层图形，以及形成像素电极的图形。
较佳地，所述采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和位于源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和位于漏极缓冲层上的漏极图形，具体为：
采用镀膜工艺先后在形成有所述源极隔离层和漏极隔离层的基板上形成一层铜合金膜层和位于铜合金膜层上的铜膜层；
对所述形成有铜合金膜层和铜膜层的基板加热，铜合金膜层受热后分层形成两成膜层，分别为上层的铜金属层和下层的合金中的另一种金属的金属膜层；
对所述受热后的铜合金膜层和铜膜层进行构图工艺，形成源极缓冲层和漏极缓冲层，以及位于源极缓冲层上的源极，位于漏极缓冲层上的漏极。
较佳地，所述采用镀膜工艺在形成铜合金膜层，具体为：
采用镀膜工艺形成一层铜与合金中的另一种金属的原子百分比为0.1%～30%的铜合金膜层。
本发明实施例提供的薄膜晶体管，为了提高源极、漏极与半导体层的附着力，在形成源极、漏极的同时形成位于源极、漏极下方的缓冲层，该缓冲层为铜合金层，铜合金缓冲层可以提高位于其上的源极、漏极层和位于其下方的半导体层的附着力。提高TFT的性能，提高图像的画质。
附图说明
图1为本发明实施例提供的底栅型TFT结构示意图；
图2为本发明实施例提供的受热之前的合金结构示意图；
图3为图2所示的结构受热之后的合金结构示意图；
图4为图1所示的TFT具有隔离层的结构示意图；
图5为图4所示的TFT具有像素电极的结构示意图；
图6为图5所示的TFT具有保护层和公共电极的结构示意图；
图7为本发明实施例提供的顶栅型TFT结构示意图；
图8为本发明实施例提供的阵列基板俯视示意图；
图9为本发明实施例提供的底栅型TFT的制作方法流程示意图；
图10为本发明实施例提供的顶栅型TFT的制作方法流程示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提高TFT的性能，提高图像的画质。
本发明实施例提供的TFT优选但不限于适用于平面电场核心技术下的显示装置，例如ADS型显示装置。ADS为平面电场核心技术-高级超维场转换技术（AdvancedSuperDimensionSwitch，ADS）。具体地，通过同一平面内狭缝电极（公共电极）边缘所产生的电场以及狭缝电极层与板状电极层（像素电极）间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（pushMura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
本发明实施例提供的TFT，在半导体层和源极、漏极层之间设置有可导电的缓冲层，用于提高源极、漏极层与半导体层之间的附着力，该缓冲层为铜合金，可以更好地提高源极、漏极与半导体层之间的附着力，提高TFT的性能。
本发明实施例提供的薄膜晶体管TFT可以是底栅型或顶栅型结构，下面以底栅型TFT为例，通过附图具体说明本发明实施例提供的TFT、阵列基板和显示装置。
图1为实施例一提供的TFT的截面示意图，具体包括：
基板1；位于基板1上的栅极2；位于栅极2上的栅极绝缘层3；位于栅极绝缘层3上的半导体层4；位于半导体层4上的刻蚀阻挡层5，刻蚀阻挡层5具有源极接触孔和漏极接触孔；位于刻蚀阻挡层5上覆盖源极接触孔和漏极接触孔且与源极7和漏极8的图案相对应的源极缓冲层61和漏极缓冲层62；位于源极缓冲层61上的源极7和位于漏极缓冲层62上的漏极8；
其中，源极缓冲层61和漏极缓冲层62为铜合金；源极7和漏极8为金属铜。
图1所示的TFT，采用铜合金作为源极缓冲层和漏极缓冲层，提高由铜金属制成的源极、漏极与半导体层之间的附着力，提高TFT的性能。
较佳地，铜合金可以但不限于为铜锰CuMn合金、铜铝CuAl合金、铜铊CuTa合金、铜钛CuTi合金或铜铪CuHa合金等。
较佳地，铜合金中铜与其他原子的原子百分比为0.1%～30%。即铜合金中其他原子的含量为0.1%-30%at时，由铜Cu金属制成的源极、漏极与半导体层的附着力较强，TFT的性能较佳。
较佳地，本发明实施例提供的半导体层可以是金属氧化物，例如：可以是铟镓锌氧化物（IndiumGalliumZincOxide，IGZO）、铪铟锌氧化物（HafniumIndiumZincOxide，HIZO）、铟锌氧化物（IndiumZincOxide，IZO）、非晶铟锌氧化物a-InZnO、非晶氧化锌掺杂氟氧化物ZnO:F、氧化铟掺杂锡氧化物In2O3:Sn、非晶氧化铟掺杂钼氧化物In2O3:Mo、铬锡氧化物Cd2SnO4、非晶氧化锌掺杂铝氧化物ZnO:Al、非晶氧化钛掺杂铌氧化物TiO2:Nb、铬锡氧化物Cd-Sn-O或其他金属氧化物。
在加热的情况下，Cu合金中的其他原子如Mn、Al原子会从合金中析出，形成附着力非常好的两层金属层，靠上层为Cu金属层，靠下层为Mn或者Al层等，Cu合金中的其他原子如Mn、Al层较薄且附着于Cu金属层的下表面。如图2为基板1上受热之前的铜合金33，图3为基板1上受热之后的铜合金，包括铜金属层331和另一种金属的金属层332。
Mn或者Al层与半导体层接触，由于半导体层为金属氧化物半导体层，铜合金中除铜之外的另一种金属很容易从半导体层中夺取氧原子（O），使得金属氧化物半导体缺氧，缺氧的半导体很可能导致TFT的性能下降。
为了避免上述问题，参见图4，本发明实施例提供的TFT还包括：
位于源极缓冲层61和半导体层4之间的源极隔离层91和位于漏极缓冲层62和半导体层4之间的漏极隔离层92；
源极隔离层91位于刻蚀阻挡层5上的源极接触孔处，漏极隔离层92位于刻蚀阻挡层5上的漏极接触孔处。
源极隔离层91和漏极隔离层92为金属氧化物导电膜层，例如可以为透明导电膜层铟锡氧化物ITO或铟锌氧化物IZO等。源极隔离层91和漏极隔离层92可以阻止Cu合金中含量较少的金属原子夺取金属氧化物半导体层中的氧。
此外，源极隔离层91和漏极隔离层92为金属氧化物导电膜层，半导体层也为金属氧化物导电膜层，二者相接触时的接触电阻较小，可以提高TFT开态电流，提高TFT的性能。
参见图5，本发明实施例提供的TFT还包括，源极隔离层91和漏极隔离层92同层设置的像素电极10。像素电极10与漏极8电性相连。
源极隔离层91、漏极隔离层92和像素电极10为铟锡氧化物或铟锌氧化物导电膜层等。源极隔离层91、漏极隔离层92与半导体层都是金属氧化物层，二者形成的界面相比较金属与金属氧化物半导体形成的界面质量更好，可以进一步提升TFT的性能。
此外，源极和漏极位于像素电极的上方，漏极与像素电极相连接，即漏极的一端覆盖像素电极的另一端，相比较通过过孔与漏极相连的情况，可以从根本上避免像素电极断线问题，有利于提升产品的良品率。
参见图6，本发明实施例提供的TFT还包括：位于源极7和漏极8上方的保护层11；以及位于保护层11上与像素电极10所在区域对应的公共电极12。
保护层11，可以但不限于为氧化物、氮化物或者氧氮化合物等。氧化物可以是硅的氧化物。保护层11也可以为氧化铝Al2O3层。保护层11还可以为双层结构，其中一层可以为氧化物、氮化物或者氧氮化合物，另一层为Al2O3层。双层结构的保护层对TFT的保护作用更可靠，既可以防止外界的空气进入TFT，也可以防止外界异物的划伤。
保护层11还可以是有机树脂层，有机树脂可以是苯并环丁烯（BCB），也可以是其他的有机感光材料。
需要说明的是，在具体实施过程中，保护层11覆盖整个基板，且基板的外围区域设置有连接栅极的焊接区域（GatePAD）图案和连接数据线的焊接区域（SDPAD）图案。该图案要经过一次刻蚀工艺形成。
图6所示的TFT，公共电极12可以是狭缝状电极。
狭缝状的公共电极12和板状的像素电极10之间，以及狭缝状的公共电极12自身会产生高级超维场。
上面介绍的TFT为底栅型TFT，顶栅型TFT和底栅型TFT仅在结构上有所差异，下面简单介绍顶栅型TFT。
参见图7为顶栅型TFT，包括：基板1；位于基板1上的半导体层4；位于半导体层4上的刻蚀阻挡层5，刻蚀阻挡层5上具有源极接触孔和漏极接触孔；位于刻蚀阻挡层5上的源极隔离层91和漏极隔离层92；位于源极隔离层91上的源极缓冲层61和位于漏极隔离层92上的漏极缓冲层62；位于源极缓冲层61上的源极7和位于漏极缓冲层62上的漏极8；位于源极7和漏极8上的栅极绝缘层3；位于栅极绝缘层3上的栅极2；以及位于栅极1上方的保护层11。
还包括：位于刻蚀阻挡层5和漏极缓冲层62之间的像素电极10；以及位于保护层11上与像素电极10所在区域对应的公共电极12。
图7所示的顶栅型TFT结构与底栅型TFT仅是结构不同，其他与底栅型TFT中的类似，这里不再赘述。
需要说明的是，无论是底栅型TFT还是顶栅型TFT，半导体层均位于源极和漏极的下方，源极与半导体层之间从上到下还包括源极缓冲层和源极隔离层；漏极与半导体层之间从上到下还包括漏极缓冲层和漏极隔离层；也就是说，漏极隔离层位于漏极缓冲层的下方。上述底栅型TFT中的源极缓冲层和漏极缓冲层适用于顶栅型TFT，这里不再赘述。
本发明实施例还提供一种包括上述顶栅型TFT或底栅型TFT的阵列基板。
参见图8，阵列基板包括：TFT100和与TFT100中的栅极2相连的栅线21和与源极7相连的数据线71；栅线21和数据线71交叉排列。
图1、图4～图7所示的TFT为图8所示的TFT在A-B向的截面图。
下面说明本发明实施例提供的TFT的制作方法，整体包括以下步骤：
形成包括栅极、源极、漏极和半导体层的图形；
形成包括栅极绝缘层、刻蚀阻挡层的图形，以及形成包括源极缓冲层和栅极缓冲层的图形；
所述栅极绝缘层位于所述栅极和半导体层之间或者位于所述栅极和源极、漏极之间；所述刻蚀阻挡层位于所述半导体层与源极、漏极之间；
所述源极缓冲层和栅极缓冲层位于源极、漏极和半导体层之间；
其中，所述源极和漏极为金属铜电极，所述源极缓冲层和栅极缓冲层为铜合金。
参见图9，制作底栅型TFT的阵列基板的方法具体包括以下步骤：
S11、采用构图工艺在基板上形成包括栅极的图形；
S12、采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
S13、采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层的图形；
S14、采用构图工艺在形成有半导体层的基板上形成包括刻蚀阻挡层的图形，该刻蚀阻挡层上具有源极接触孔和漏极接触孔；
S15、采用构图工艺在形成有刻蚀阻挡层图形的基板上形成所述源极隔离层和漏极隔离层的图形；
S16、采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和漏极缓冲层上的漏极图形。
参见图10，制作顶栅型TFT的阵列基板的方法具体包括以下步骤：
S21、采用构图工艺在基板上形成包括半导体的图形；
S22、采用构图工艺在形成有所述半导体图形的基板上形成包括刻蚀阻挡层的图形，该刻蚀阻挡层上具有源极接触孔和漏极接触孔；
S23、采用构图工艺在形成有所述刻蚀阻挡层图形的基板上形成位于所述源极接触孔处的源极隔离层和位于漏极接触孔处的漏极隔离层图形；
S24、采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和漏极缓冲层上的漏极图形；
S25、采用构图工艺在形成有所述源极和漏极图形的基板上形成栅极绝缘层；
S26、采用构图工艺在形成有所述栅极绝缘层的基板上形成包括栅极的图形。
较佳地，在形成所述源极隔离层和漏极隔离层的同时还包括：形成像素电极的过程，具体为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形的基板上形成一层导电膜层；
采用构图工艺在所述导电膜层上形成位于所述源极接触孔处的源极隔离层图形、位于所述漏极接触孔处的漏极隔离层图形，以及与所述源极隔离层和漏极隔离层同层设置的像素电极。
较佳地，所述采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和位于源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和位于漏极缓冲层上的漏极图形，具体为：
采用镀膜工艺先后在形成有所述源极隔离层和漏极隔离层的基板上形成一层铜合金膜层和位于铜合金膜层上的铜膜层；
对所述形成有铜合金膜层和铜膜层的基板加热，铜合金膜层受热后分层形成两成膜层，分别为上层的铜金属层和下层的合金中的另一种金属的金属膜层；
对所述受热后的铜合金膜层和铜膜层进行构图工艺，形成源极缓冲层和漏极缓冲层，以及位于源极缓冲层上的源极，位于漏极缓冲层上的漏极。
较佳地，所述采用镀膜工艺在形成铜合金膜层，具体为：
采用镀膜工艺形成一层铜与合金中的另一种金属的原子百分比为0.1%～30%的铜合金膜层。
下面以底栅型TFT为例说明制作阵列基板的具体工艺流程；
本发明实施例提供的阵列基板制作方法包括以下步骤：
步骤一：栅极和栅极线图形的形成。
首先在透明玻璃基板或者石英基板1上，采用溅射或热蒸发的方法依次沉积厚度约为的金属膜层。通过一次曝光显影、光刻和刻蚀工艺形成栅极和栅极线图形。形成的栅极和栅极线的图形和位置与现有技术相同这里不再赘述。所述金属膜层可以为镉Cr、钨W、钛Ti、铊Ta和钼Mo等金属膜层或上述金属中的至少两种构成的合金，可以是单层金属膜层也可以是多层金属膜层。
步骤二：栅极绝缘层的形成。
在步骤一的基板上通过化学气相沉积法（PECVD）连续沉积厚度为的绝缘层，该绝缘层为栅极绝缘层；该绝缘层可以氧化物、氮化物或者氧氮化合物，对应的反应气体可以为硅烷SiH4，氨气NH3，氮气N2的混合物，或者为二氯化硅SiH2Cl2，氨气NH3，和氮气N2的混合物。
步骤三：半导体层的形成。
在形成有栅极绝缘层的基板上，通过溅射方法连续沉积厚度为 金属氧化物膜层，通过一次曝光、显影、光刻、刻蚀工艺形成半导体层图形。
所述金属氧化物可以是铟镓锌氧化物IGZO、铪铟锌氧化物HIZO、铟锌氧化物IZO、非晶铟锌氧化物a-InZnO、非晶氧化锌掺杂氟氧化物ZnO:F、氧化铟掺杂锡氧化物In2O3:Sn、非晶氧化铟掺杂钼氧化物In2O3:Mo、铬锡氧化物Cd2SnO4、非晶氧化锌掺杂铝氧化物ZnO:Al、非晶氧化钛掺杂铌氧化物TiO2:Nb、铬锡氧化物Cd-Sn-O或其他金属氧化物。
步骤四：刻蚀阻挡层图形的形成。
在完成步骤三的基板上通过PECVD方法连续沉积厚度为的绝缘层，通过一次曝光、显影、光刻、刻蚀等工艺形成刻蚀阻挡层图形，刻蚀阻挡层包括与源极相连的源极接触孔和与漏极相连的漏极接触孔。绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2，与形成栅极绝缘层类似，为了提高氧化物TFT的性能，刻蚀阻挡层可设计为两层，第一层为SiNx，第二层为SiOx，SiOx层直接与金属氧化物接触。双层刻蚀阻挡层图形是由双层绝缘层通过一次曝光显影、光刻和刻蚀工艺形成。
步骤五：像素电极和源极隔离层、漏极隔离层的形成。
在完成步骤四的基板上通过溅射或热蒸发的方法沉积厚度约 的透明导电层，透明导电层可以是ITO或者IZO，或者其他的透明金属氧化物；通过一次曝光、显影、光刻和刻蚀工艺形成像素电极，和位于源极接触孔处覆盖整个接触孔的源极隔离层，以及位于漏极接触孔处覆盖整个接触孔的漏极隔离层。源极隔离层、漏极隔离层和像素电极相互绝缘。
步骤六：源极缓冲层、漏极缓冲层、源极、漏极的形成。
在完成步骤五的基板上通过溅射或热蒸发厚度约为的Cu合金，紧接着形成厚度约Cu金属层，Cu合金可以为CuMn合金、CuAl合金或者其他的Cu合金，Cu合金中其他原子的含量为0.1%-30%at。通过一次曝光、显影、光刻和刻蚀等工艺形成漏极、源极以及数据线；以及位于漏极下方的漏极缓冲层、位于源极下方的源极缓冲层，以及位于数据线下方的数据线缓冲层；因漏极与漏极缓冲层同一次构图工艺形成，图案相同且完全重叠；同理，源极与源极缓冲层同一次构图工艺形成，图案相同且完全重叠；数据线与数据线缓冲层同一次构图工艺形成，图案相同且完全重叠。其中，漏极和漏极缓冲层覆盖所述像素电极的部分区域，保证漏极与所述像素电极电性相连。
步骤七：保护层图形的形成。
在完成步骤六的基板上通过PECVD方法沉积厚度为的保护层，保护层可以选用氧化物、氮化物或者氧氮化合物，硅的氧化对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应反应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2；保护层可以使用Al2O3膜层，或者双层或多层的阻挡结构。
此外，在该过程中还可以通过曝光、显影、光刻、刻蚀等工艺形成栅极焊接区域GatePAD和源极、源漏极焊接区域SDPAD区域，该焊接区域便于后续电路板与栅极线和数据线相连。
具体地，保护层的形成过程为：通过在形成有源极、漏极，以及数据线图形的基板上涂覆一层厚度约为的有机树脂，有机树脂可以是苯并环丁烯（BCB），也可以是其他的有机感光材料，
涂覆一层厚度约为的有机树脂，通过一次曝光显影，以及光刻刻蚀工艺后，形成阵列基板上外围区域的GatePAD和SDPAD。
步骤八：公共电极图形的形成。
在完成步骤七的基板上通过溅射或热蒸发的方法沉积上厚度约为 的透明导电层膜层。
通过一次曝光、显影、以及光刻、刻蚀等工艺后形成公共电极。所述公共电极可以是ITO或者IZO，或者其他的透明金属氧化物。
形成顶栅型金属氧化物TFT的阵列基板工艺流程和上述步骤一至步骤八形成底栅型金属氧化物TFT的阵列基板工艺流程类似，这里不再赘述。
本发明实施例还提供一种显示装置，包括上述阵列基板，该显示装置可以为液晶面板、液晶显示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
该显示装置的一个示例为液晶显示装置，其中，阵列基板与对置基板彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中，该液晶显示器还包括为阵列基板提供背光的背光源。
该显示装置的另一个示例为有机电致发光（OLED）显示装置，其中，阵列基板的每个像素单元的薄膜晶体管连接有机电致发光装置的阳极或阴极，用于驱动有机发光材料发光以进行显示操作。
综上所述，本发明实施例提供了一种薄膜晶体管，为了提高源极、漏极与半导体层的附着力，在形成源极、漏极的同时形成位于源极、漏极下方的缓冲层，该缓冲层为铜合金层，铜合金缓冲层可以提高位于其上的源极、漏极层和位于其下方的半导体层的附着力。提高TFT的性能，提高图像的画质。此外，各缓冲层和半导体层之间还设置有隔离层，避免缓冲层中的金属夺取半导体层中的氧原子，进一步提高了TFT的性能。隔离层为金属氧化物膜层与半导体层的接触电阻较小，提高了TFT的性能。在形成隔离层的同时形成像素电极，相比较现有技术制作隔离层并没有增加工艺流程，像素电极与漏极通过缓冲层接触，而不是过孔接触，避免像素电极的断裂的情况方法，提高了显示装置的良品率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种薄膜晶体管，其特征在于，包括：
基板、形成在所述基板上的栅极、源极、漏极和半导体层；
位于所述栅极和半导体层之间或者位于所述栅极和源极、漏极之间的栅极绝缘层，和位于半导体层与源极、漏极之间具有源极接触孔和漏极接触孔的刻蚀阻挡层；以及
位于所述源极和半导体层之间的源极缓冲层，位于所述漏极和半导体层之间的漏极缓冲层；
位于所述源极缓冲层与所述半导体层之间可导电的源极隔离层，以及位于所述漏极缓冲层与所述半导体层之间可导电的漏极隔离层；
其中，所述源极和漏极为金属铜电极，所述源极缓冲层和漏极缓冲层为铜合金。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极隔离层和所述漏极隔离层同层设置；且所述源极隔离层完全覆盖所述源极接触孔；以及所述漏极隔离层完全覆盖所述漏极接触孔。
3.根据权利要求2所述的薄膜晶体管，其特征在于，还包括与所述源极隔离层和漏极隔离层同层设置的像素电极层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述源极隔离层、漏极隔离层和所述像素电极层为铟锡氧化物或铟锌氧化物导电膜层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极缓冲层和漏极缓冲层为铜铝合金、铜锰合金、铜铊合金、铜钛合金或铜铪合金。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层位于所述栅极绝缘层上；
所述刻蚀阻挡层位于所述半导体层上，该刻蚀阻挡层上设置有源极接触孔和漏极接触孔；
所述源极隔离层位于所述半导体层与所述源极缓冲层之间，所述漏极隔离层位于所述半导体层与所述漏极缓冲层之间，所述源极隔离层位于刻蚀阻挡层上的源极接触孔处，所述漏极隔离层位于刻蚀阻挡层上的漏极接触孔处，且所述源极隔离层与源极接触孔处的半导体层接触，所述漏极隔离层与漏极接触孔处的半导体层接触；
所述源极缓冲层位于所述源极隔离层上，所述漏极缓冲层位于所述漏极隔离层上；
所述源极位于所述源极缓冲层上，以及所述漏极位于所述漏极缓冲层上。
7.根据权利要求1所述的薄膜晶体管，其特征在于，
所述半导体层位于所述基板上；所述刻蚀阻挡层位于所述半导体层上，该刻蚀阻挡层上设置有源极接触孔和漏极接触孔；所述源极隔离层位于所述半导体层与所述源极缓冲层之间，所述漏极隔离层位于所述半导体层与所述漏极缓冲层之间，所述源极隔离层位于刻蚀阻挡层上的源极接触孔处，所述漏极隔离层位于刻蚀阻挡层上的漏极接触孔处，且所述源极隔离层与源极接触孔处的半导体层接触，以及所述漏极隔离层与漏极接触孔处的半导体层接触；所述源极缓冲层位于所述源极隔离层上，以及所述漏极缓冲层位于所述漏极隔离层上；所述源极位于所述源极缓冲层，以及所述漏极位于所述漏极缓冲层上；所述栅极绝缘层位于所述源极和漏极上；所述栅极位于所述栅极绝缘层上。
8.根据权利要求1所述的薄膜晶体管，其特征在于，还包括位于所述薄膜晶体管最外层的保护层，该保护层包括位于所述基板显示区域的保护层部分和位于基板外围区域的引线焊接区域的保护层部分。
9.一种阵列基板，其特征在于，包括上述权利要求1-8任一所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
11.一种薄膜晶体管的制作方法，其特征在于，包括以下步骤：
形成包括栅极、源极、漏极和半导体层的图形；形成包括源极隔离层和漏极隔离层的图形；形成包括栅极绝缘层、刻蚀阻挡层的图形，以及形成包括源极缓冲层和漏极缓冲层的图形；所述栅极绝缘层位于所述栅极和半导体层之间或者位于所述栅极和源极、漏极之间；所述刻蚀阻挡层位于所述半导体层与源极、漏极之间；所述源极缓冲层和漏极缓冲层位于所述源极、漏极和半导体层之间；其中，所述源极和漏极为金属铜电极，所述源极缓冲层和漏极缓冲层为铜合金。
12.根据权利要求11所述的方法，其特征在于，所述方法具体为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有半导体层的基板上形成包括刻蚀阻挡层的图形，该刻蚀阻挡层上具有源极接触孔和漏极接触孔；
采用构图工艺在形成有刻蚀阻挡层图形的基板上形成所述源极隔离层和漏极隔离层的图形；
采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和漏极缓冲层上的漏极图形。
13.根据权利要求11所述的方法，其特征在于，所述方法具体为：
采用构图工艺在基板上形成包括半导体的图形；
采用构图工艺在形成有所述半导体图形的基板上形成包括刻蚀阻挡层的图形，该刻蚀阻挡层上具有源极接触孔和漏极接触孔；
采用构图工艺在形成有所述刻蚀阻挡层图形的基板上形成位于所述源极接触孔处的源极隔离层和位于所述漏极接触孔处的漏极隔离层图形；
采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和漏极缓冲层上的漏极图形；
采用构图工艺在形成有所述源极和漏极图形的基板上形成栅极绝缘层；
采用构图工艺在形成有所述栅极绝缘层的基板上形成包括栅极的图形。
14.根据权利要求12或13所述的方法，其特征在于，在形成所述源极隔离层和漏极隔离层的同时还包括：形成像素电极的过程，形成所述像素电极、所述源极隔离层和漏极隔离层，具体为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形的基板上形成一层导电膜层；
采用构图工艺在所述导电膜层上形成位于所述源极接触孔处的源极隔离层图形、形成位于所述漏极接触孔处的漏极隔离层图形，以及形成像素电极的图形。
15.根据权利要求12或13所述的方法，其特征在于，所述采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极缓冲层和位于源极缓冲层上的源极图形，形成位于漏极隔离层上的漏极缓冲层和位于漏极缓冲层上的漏极图形，具体为：
采用镀膜工艺先后在形成有所述源极隔离层和漏极隔离层的基板上形成一层铜合金膜层和位于铜合金膜层上的铜膜层；
对所述形成有铜合金膜层和铜膜层的基板加热，铜合金膜层受热后分层形成两成膜层，分别为上层的铜金属层和下层的合金中的另一种金属的金属膜层；
对所述受热后的铜合金膜层和铜膜层进行构图工艺，形成源极缓冲层和漏极缓冲层，以及位于源极缓冲层上的源极，位于漏极缓冲层上的漏极。
16.根据权利要求15所述的方法，其特征在于，所述采用镀膜工艺在形成铜合金膜层，具体为：
采用镀膜工艺形成一层铜与合金中的另一种金属的原子百分比为0.1％～30％的铜合金膜层。
CN201310092496.5A 2013-03-21 2013-03-21 一种薄膜晶体管及其制作方法、阵列基板和显示装置 Active CN103219389B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201310092496.5A CN103219389B (zh) 2013-03-21 2013-03-21 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP2016503517A JP2016519847A (ja) 2013-03-21 2013-07-02 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
EP13844527.5A EP2988335B1 (en) 2013-03-21 2013-07-02 Method for manufacturing a thin film transistor
KR1020167020244A KR101814315B1 (ko) 2013-03-21 2013-07-02 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
US14/352,182 US9240485B2 (en) 2013-03-21 2013-07-02 Thin film transistor and method for manufacturing the same, array substrate and display device
PCT/CN2013/078701 WO2014146380A1 (zh) 2013-03-21 2013-07-02 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR1020147011048A KR20140124355A (ko) 2013-03-21 2013-07-02 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310092496.5A CN103219389B (zh) 2013-03-21 2013-03-21 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN103219389A CN103219389A (zh) 2013-07-24
CN103219389B true CN103219389B (zh) 2016-03-16

Family

ID=48817012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310092496.5A Active CN103219389B (zh) 2013-03-21 2013-03-21 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (6)

Country Link
US (1) US9240485B2 (zh)
EP (1) EP2988335B1 (zh)
JP (1) JP2016519847A (zh)
KR (2) KR101814315B1 (zh)
CN (1) CN103219389B (zh)
WO (1) WO2014146380A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015049818A1 (ja) * 2013-10-03 2015-04-09 パナソニック株式会社 薄膜トランジスタ基板の製造方法
CN103531594B (zh) * 2013-10-30 2016-08-24 京东方科技集团股份有限公司 一种阵列基板和显示器件
CN103715264A (zh) 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN103794651A (zh) 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
TWM489301U (en) * 2014-05-09 2014-11-01 Chunghwa Picture Tubes Ltd Thin film transistor and pixel structure
CN104157695B (zh) * 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6259120B2 (ja) 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
CN105845690A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN104716196B (zh) 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104716202A (zh) 2015-04-03 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
KR102567713B1 (ko) * 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN108288650B (zh) * 2017-01-10 2021-04-23 昆山国显光电有限公司 氧化物薄膜晶体管及其制造方法
CN208422916U (zh) * 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN110120394A (zh) * 2019-04-04 2019-08-13 深圳市华星光电技术有限公司 显示面板及其制作方法
CN110459475A (zh) * 2019-07-23 2019-11-15 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN110676267A (zh) * 2019-09-29 2020-01-10 南京中电熊猫液晶显示科技有限公司 一种显示面板及其制造方法
KR20230089590A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687837A (zh) * 2005-06-02 2005-10-26 友达光电股份有限公司 铜导线结构及其制造方法
CN101217151A (zh) * 2008-01-03 2008-07-09 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124025B2 (ja) * 1990-11-28 2001-01-15 セイコーエプソン株式会社 液晶表示装置
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100731739B1 (ko) * 2005-04-28 2007-06-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
TWI345836B (en) * 2007-06-12 2011-07-21 Au Optronics Corp Dielectric layer and thin film transistor,display planel,and electro-optical apparatus
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
CN101770124B (zh) 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010171063A (ja) 2009-01-20 2010-08-05 Kobe Steel Ltd 半導体配線の製造方法
CN101957529B (zh) * 2009-07-16 2013-02-13 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110084760A (ko) * 2010-01-18 2011-07-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102047354B1 (ko) 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012149294A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd スパッタリングターゲット、半導体装置および半導体装置の製造方法
TWI544525B (zh) * 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5685125B2 (ja) * 2011-03-31 2015-03-18 株式会社神戸製鋼所 配線構造、表示装置、および半導体装置
CN102651401B (zh) * 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
KR102036326B1 (ko) * 2012-11-21 2019-10-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687837A (zh) * 2005-06-02 2005-10-26 友达光电股份有限公司 铜导线结构及其制造方法
CN101217151A (zh) * 2008-01-03 2008-07-09 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备

Also Published As

Publication number Publication date
EP2988335A4 (en) 2016-11-23
US20150179809A1 (en) 2015-06-25
US9240485B2 (en) 2016-01-19
EP2988335A1 (en) 2016-02-24
EP2988335B1 (en) 2023-08-30
KR20160093083A (ko) 2016-08-05
KR101814315B1 (ko) 2018-01-02
KR20140124355A (ko) 2014-10-24
CN103219389A (zh) 2013-07-24
WO2014146380A1 (zh) 2014-09-25
JP2016519847A (ja) 2016-07-07

Similar Documents

Publication Publication Date Title
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102709239B (zh) 显示装置、阵列基板及其制造方法
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102938394B (zh) 显示装置、透反式薄膜晶体管阵列基板及其制作方法
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
TWI487120B (zh) 薄膜電晶體基板與其所組成之顯示裝置
EP2916360A1 (en) Thin film transistor and manufacturing method, array substrate, display device and barrier layer thereof
CN103765597A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103730474B (zh) 一种阵列基板及其制造方法、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN202855742U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN202905721U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN203721727U (zh) 一种阵列基板及显示装置
CN202888177U (zh) 一种阵列基板、显示装置
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant