WO2014146380A1 - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
WO2014146380A1
WO2014146380A1 PCT/CN2013/078701 CN2013078701W WO2014146380A1 WO 2014146380 A1 WO2014146380 A1 WO 2014146380A1 CN 2013078701 W CN2013078701 W CN 2013078701W WO 2014146380 A1 WO2014146380 A1 WO 2014146380A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
drain
source
substrate
buffer layer
Prior art date
Application number
PCT/CN2013/078701
Other languages
English (en)
French (fr)
Inventor
刘翔
王刚
薛建设
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/352,182 priority Critical patent/US9240485B2/en
Priority to KR1020167020244A priority patent/KR101814315B1/ko
Priority to KR1020147011048A priority patent/KR20140124355A/ko
Priority to JP2016503517A priority patent/JP2016519847A/ja
Priority to EP13844527.5A priority patent/EP2988335B1/en
Publication of WO2014146380A1 publication Critical patent/WO2014146380A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种薄膜晶体管及其制作方法、阵列基板和显示装置，所述薄膜晶体管包括：基板、形成在所述基板上的栅极、源极、漏极和半导体层；位于所述栅极与半导体层之间或者位于所述栅极与源极、漏极之间的栅极绝缘层，和位于半导体层与源极、漏极之间具有源极接触孔和漏极接触孔的刻蚀阻挡层；以及位于所述源极和半导体层之间的源极缓冲层，位于所述漏极和半导体层之间的漏极缓冲层，其中，所述源极和漏极为金属铜电极，所述缓冲层为铜合金层。通过形成源极缓冲层和漏极缓冲层，可以位于其上的源极、漏极层和位于其下方的半导体层的附着力，由此提高TFT的性能，提高图像的画质。

Description

一种薄膜晶体管及其制作方法、 阵列基板和显示装置 技术领域
本发明的实施例涉及显示技术领域， 尤其涉及一种薄膜晶体管及其制作 方法、 阵列基板和显示装置。 背景技术
在平板显示技术领域， 薄膜晶体管液晶显示器 （Thin Film Transistor Liquid Crystal Display, TFT-LCD )和有机电致发光显示器（Organic Light Emitting Display, OLED ) , 因其具有轻、 薄、 功耗低、 亮度高， 以及画质 高等优点， 在平板显示领域占据重要的地位。 尤其是大尺寸、 高分辨率以及 高画质的平板显示装置， 如液晶电视， 在当前的平板显示器市场已经占据了 主导地位。
目前， 图像信号的延迟成为制约大尺寸、 高分辨率及高画质平板显示装 置的关键因素之一。 降低源极、 漏极、 栅极线和数据线的电阻可以减小图像 信号的延迟， 提高画质。 目前， 降低栅极线和数据线的电阻的方法为： 采用 电阻率较低的金属 Cu制作源极、 漏极、 栅极线和数据线。 但是存在以下缺 点：
Cu金属的附着力比较差，使用 Cu的 TFT制程工艺中一般需要使用緩沖 层（Buffer layer )提升 Cu的附着力， 常见的緩沖层可以是钼 Mo、 钛 Ti、 Mo合金、 Ti合金等， 但是形成的 TFT因 Cu的附着力较差， TFT的性能较 差， 导致图像的画质较差。 发明内容
为实现上述目的， 本发明实施例提供一种薄膜晶体管， 包括：
基板、 形成在所述基板上的栅极、 源极、 漏极和半导体层； 位于所述栅 极与半导体层之间或者位于所述栅极与源极、 漏极之间的栅极绝缘层， 和位 于半导体层与源极、 漏极之间具有源极接触孔和漏极接触孔的刻蚀阻挡层； 以及位于所述源极和半导体层之间的源极緩沖层， 位于所述漏极和半导体层 之间的漏极緩沖层，
其中， 所述源极和漏极为金属铜电极， 所述源极緩沖层和漏极緩沖层为 铜合金层。
例如， 该薄膜晶体管还可以包括： 位于所述源极緩沖层与所述半导体层 之间可导电的源极隔离层， 以及位于所述漏极緩沖层与所述半导体层之间可 导电的漏极隔离层。
例如， 所述源极隔离层和所述漏极隔离层同层设置； 且所述源极隔离层 完全覆盖所述源极接触孔； 以及所述漏极隔离层完全覆盖所述漏极接触孔。
例如， 该薄膜晶体管还可以包括与所述源极隔离层和漏极隔离层同层设 置的像素电极层。
例如， 所述源极隔离层、 漏极隔离层和所述像素电极层为铟锡氧化物或 铟辞氧化物导电膜层。
例如， 所述源极緩沖层和漏极緩沖层为铜铝合金层、 铜锰合金层、 铜铊 合金层、 铜钛合金层或铜铪合金层。
例如， 所述栅极位于所述基板上； 所述栅极绝缘层位于所述栅极上； 所 述半导体层位于所述栅极绝缘层上； 所述刻蚀阻挡层位于所述半导体层上， 该刻蚀阻挡层中设置有源极接触孔和漏极接触孔；
所述源极隔离层和漏极隔离层位于所述刻蚀阻挡层上， 且所述源极隔离 层与源极接触孔处的半导体层接触， 所述漏极隔离层与漏极接触孔处的半导 体层接触； 所述源极緩沖层位于所述源极隔离层上， 所述漏极緩沖层位于所 述漏极隔离层上； 所述源极位于所述源极緩沖层上， 以及所述漏极位于所述 漏极緩沖层上。
例如， 所述半导体层位于所述基板上； 所述刻蚀阻挡层位于所述半导体 层上， 该刻蚀阻挡层中设置有源极接触孔和漏极接触孔； 所述源极隔离层和 漏极隔离层位于所述刻蚀阻挡层上， 且所述源极隔离层与源极接触孔处的半 导体层接触， 以及所述漏极隔离层与漏极接触孔处的半导体层接触； 所述源 极緩沖层位于所述源极隔离层上， 以及所述漏极緩沖层位于所述漏极隔离层 上； 所述源极位于所述源极緩沖层， 以及所述漏极位于所述漏极緩沖层上； 所述栅极绝缘层位于所述源极和漏极上； 所述栅极位于所述栅极绝缘层上。
例如， 该薄膜晶体管还可以包括位于所述薄膜晶体管最外层的保护层， 该保护层包括位于所述基板显示区域的保护层部分和位于基板外围区域的引 线焊接区域的保护层部分。
本发明实施例提供一种阵列基板,该阵列基板包括上述薄膜晶体管之一。 本发明实施例提供一种显示装置， 该显示装置包括上述阵列基板。
本发明实施例提供一种薄膜晶体管的制作方法， 该方法包括以下步骤： 形成包括栅极、 源极、 漏极和半导体层的图形； 形成包括栅极绝缘层、 刻蚀 阻挡层的图形； 以及形成包括源极緩沖层和漏极緩沖层的图形， 其中所述栅 极绝缘层位于所述栅极和半导体层之间或者位于所述栅极和源极、漏极之间， 所述刻蚀阻挡层位于所述半导体层与源极、 漏极之间， 所述源极緩沖层和漏 极緩沖层位于所述源极、 漏极与半导体层之间， 其中， 所述源极和漏极为金 属铜电极， 所述源极緩沖层和漏极緩沖层为铜合金层。
例如， 在形成所述源极緩沖层和漏极緩沖层之前还包括： 形成位于所述 半导体层和所述源极緩沖层之间的可导电的源极隔离层以及形成位于所述半 导体层和所述漏极緩沖层之间的可导电的漏极隔离层。
例如，所述方法可以包括： 采用构图工艺在基板上形成包括栅极的图形； 采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形； 采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层的图 形； 采用构图工艺在形成有半导体层的基板上形成包括刻蚀阻挡层的图形， 该刻蚀阻挡层上具有源极接触孔和漏极接触孔； 采用构图工艺在形成有刻蚀 阻挡层图形的基板上形成所述源极隔离层和漏极隔离层的图形； 采用构图工 艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层 上的源极緩沖层和源极緩沖层上的源极图形， 形成位于漏极隔离层上的漏极 緩沖层和漏极緩沖层上的漏极图形。
例如， 所述方法可以包括： 采用构图工艺在基板上形成包括半导体的图 形； 采用构图工艺在形成有所述半导体图形的基板上形成包括刻蚀阻挡层的 图形， 该刻蚀阻挡层中具有源极接触孔和漏极接触孔； 采用构图工艺在形成 有所述刻蚀阻挡层图形的基板上形成位于所述源极接触孔处的源极隔离层和 位于所述漏极接触孔处的漏极隔离层图形； 采用构图工艺在形成有所述源极 隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源极緩沖层和源 极緩沖层上的源极图形， 并形成位于漏极隔离层上的漏极緩沖层和漏极緩沖 层上的漏极图形； 采用构图工艺在形成有所述源极和漏极图形的基板上形成 栅极绝缘层； 采用构图工艺在形成有所述栅极绝缘层的基板上形成包括栅极 的图形。
例如， 在形成所述源极隔离层和漏极隔离层的同时还包括形成像素电极 的过程， 形成所述像素电极、 所述源极隔离层和漏极隔离层可以包括： 采用 莫工艺在形成有所述刻蚀阻挡层图形的基板上形成一层导电膜层； 采用构 图工艺在所述导电膜层上形成位于所述源极接触孔处的源极隔离层图形、 形 成位于所述漏极接触孔处的漏极隔离层图形、 以及形成像素电极的图形。
例如， 所述采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板 上形成位于所述源极隔离层上的源极緩沖层和位于源极緩沖层上的源极图 形、 形成位于漏极隔离层上的漏极緩沖层和位于漏极緩沖层上的漏极图形可 以包括： 采用 莫工艺先后在形成有所述源极隔离层和漏极隔离层的基板上 形成铜合金膜层和位于铜合金膜层上的铜膜层； 对所述形成有铜合金膜层和 铜膜层的基板加热， 铜合金膜层受热后分层形成两层膜层， 所述两层膜层包 括上层的铜金属层和下层的由铜合金中的另一种金属形成的金属膜层； 对所 述受热后的铜合金膜层和铜膜层进行构图工艺， 形成源极緩沖层和漏极緩沖 层、 以及位于源极緩沖层上的源极、 位于漏极緩沖层上的漏极。
例如， 所述采用镀膜工艺形成铜合金膜层可以包括： 采用！ ¾莫工艺形成 一层铜合金膜层， 在该铜合金膜层中包括铜与另一种金属并且所述另一种金 属在该铜合金中的摩尔原子百分比为 0.1%~30%。
附图说明
图 1为本发明实施例提供的底栅型 TFT结构示意图；
图 2为本发明实施例提供的受热之前的合金结构示意图；
图 3为图 2所示的结构受热之后的合金结构示意图；
图 4为图 1所示的 TFT具有隔离层的结构示意图；
图 5为图 4所示的 TFT具有像素电极的结构示意图；
图 6为图 5所示的 TFT具有保护层和公共电极的结构示意图;
图 7为本发明实施例提供的顶栅型 TFT结构示意图； 图 8为本发明实施例提供的阵列基板俯视示意图。 具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、 阵列基板和显示装 置， 用以提高 TFT的性能， 提高图像的画质。
本发明实施例提供的 TFT可以但不限于适用于平面电场核心技术下的 显示装置， 例如 ADS型显示装置。 ADS为平面电场核心技术-高级超维场转 换技术（AdvancedSuper Dimension Switch, ADS ) , 其通过同一平面内狭缝 电极（公共电极）边缘所产生的电场以及狭缝电极层与板状电极层（像素电 极） 间产生的电场形成多维电场， 使液晶盒内狭缝电极间、 电极正上方所有 取向的液晶分子都能够产生旋转， 从而提高液晶工作效率并增大透光效率。 高级超维场开关技术可以提高 TFT-LCD产品的画面品质， 具有高分辨率、 高透过率、低功耗、 宽视角、 高开口率、低色差、 无挤压水波纹（push Mura ) 等优点。针对不同应用， ADS技术的改进技术有高透过率 I-ADS技术、 高开 口率 H-ADS和高分辨率 S-ADS技术等。
本发明实施例提供的 TFT中， 在半导体层和源极、 漏极层之间设置有可 导电的緩沖层， 用于提高源极、 漏极层与半导体层之间的附着力， 从而提高 TFT的性能， 其中该緩沖层可以为铜合金。
本发明实施例提供的薄膜晶体管 TFT可以是底栅型或顶栅型结构，下面 以底栅型 TFT为例， 通过参考附图具体说明本发明实施例提供的 TFT、 阵列 基板和显示装置。
图 1为第一实施例提供的 TFT的截面示意图， 该 TFT包括： 基板 1; 位 于基板 1上的栅极 2;位于栅极 2上的栅极绝缘层 3;位于栅极绝缘层 3上的 半导体层 4;位于半导体层 4上的刻蚀阻挡层 5,刻蚀阻挡层 5具有源极接触 孔和漏极接触孔； 位于刻蚀阻挡层 5上覆盖源极接触孔和漏极接触孔且与源 极 7和漏极 8的图案相对应的源极緩沖层 61和漏极緩沖层 62; 位于源极緩 沖层 61上的源极 7和位于漏极緩沖层 62上的漏极 8;
其中， 源极緩沖层 61和漏极緩沖层 62由铜合金形成， 源极 7和漏极 8 由金属铜形成。
图 1所示的 TFT, 采用铜合金作为源极緩沖层和漏极緩沖层， 提高由铜 金属制成的源极、 漏极与半导体层之间的附着力， 提高 TFT的性能。
例如， 铜合金可以是但不限于铜锰 CuMn合金、 铜铝 CuAl合金、 铜铊
CuTa合金、 铜钛 CuTi合金或铜铪 CuHa合金等。
例如， 铜合金中其他原子在铜合金中的原子摩尔百分比为 0.1%~30%。 此时， 由铜 Cu金属制成的源极、 漏极与半导体层的附着力较强， TFT的性 能较佳。
例如， 本发明实施例提供的半导体层可以是金属氧化物， 例如， 可以是 铟镓辞氧化物（ Indium Gallium Zinc Oxide, IGZO )、铪铟辞氧化物（ Hafnium Indium Zinc Oxide, HIZO )、 铟辞氧 4匕物（ Indium Zinc Oxide, IZO )、 非晶 铟辞氧化物 a-InZnO、 非晶氧化辞掺杂氟氧化物 ZnO:F、 氧化铟掺杂锡氧化 物 In203:Sn、 非晶氧化铟掺杂钼氧化物 In203:Mo、 铬锡氧化物 Cd2Sn04、 非晶氧化辞掺杂铝氧化物 ΖηΟ:Α1、 非晶氧化钛掺杂铌氧化物 Ti02:Nb、 铬锡 氧化物 Cd-Sn-0或其他金属氧化物。
在加热的情况下， Cu合金中的其他原子如 Mn、 Al原子会从合金中析出， 形成附着力非常好的两层金属层， 即， 上层为 Cu金属层， 下层为 Mn或者 A1层等， Cu合金中的其他原子如 Mn、 Al层较薄且附着于 Cu金属层的下表 面。 如图 2为基板 1上受热之前的铜合金 33, 图 3为基板 1上受热之后的铜 合金， 包括铜金属层 331和另一种金属的金属层 332。
Mn或者 A1层与半导体层接触， 由于半导体层为金属氧化物半导体层， 铜合金中除铜之外的另一种金属很容易从半导体层中夺取氧原子（0 ) , 使 得金属氧化物半导体缺氧， 缺氧的半导体很可能导致 TFT的性能下降。
为了避免上述问题， 参见图 4, 本发明实施例提供的 TFT还包括： 位于源极緩沖层 61和半导体层 4之间的源极隔离层 91和位于漏极緩沖 层 62和半导体层 4之间的漏极隔离层 92;
源极隔离层 91位于刻蚀阻挡层 5上的源极接触孔处， 漏极隔离层 92位 于刻蚀阻挡层 5上的漏极接触孔处。
源极隔离层 91和漏极隔离层 92为金属氧化物导电膜层， 例如可以为透 明导电膜层诸如铟锡氧化物 ITO或铟辞氧化物 IZO等。 源极隔离层 91和漏 极隔离层 92可以阻止 Cu合金中含量较少的金属原子夺取金属氧化物半导体 层中的氧。 此外， 源极隔离层 91和漏极隔离层 92为金属氧化物导电膜层， 半导体 层也为金属氧化物导电膜层， 二者相接触时的接触电阻较小， 可以提高 TFT 开态电流， 提高 TFT的性能。
参见图 5, 本发明实施例提供的 TFT还包括， 与源极隔离层 91和漏极 隔离层 92同层设置的像素电极 10。 像素电极 10与漏极 8电性相连。
源极隔离层 91、漏极隔离层 92和像素电极 10为铟锡氧化物或铟辞氧化 物导电膜层等。 源极隔离层 91、 漏极隔离层 92与半导体层都是金属氧化物 层， 二者形成的界面相比较金属与金属氧化物半导体形成的界面质量更好， 可以进一步提升 TFT的性能。
此外， 源极和漏极位于像素电极的上方， 漏极与像素电极相连接， 即漏 极的一端覆盖像素电极的另一端， 相比较通过过孔与漏极相连的情况， 可以 从根本上避免像素电极断线问题， 有利于提升产品的良品率。
参见图 6, 本发明实施例提供的 TFT还包括： 位于源极 7和漏极 8上方 的保护层 11; 以及位于保护层 11上与像素电极 10所在区域对应的公共电极 12。
保护层 11 , 可以但不限于为氧化物、 氮化物或者氧氮化合物等。 氧化物 可以是硅的氧化物。 保护层 11也可以为氧化铝（ A1203 )层。 保护层 11还可 以为双层结构， 其中一层可以为氧化物、 氮化物或者氧氮化合物， 另一层为 A1203层。 双层结构的保护层对 TFT的保护作用更可靠， 既可以防止外界的 空气进入 TFT, 也可以防止外界异物的划伤。
保护层 11还可以是有机树脂层， 有机树脂可以是苯并环丁烯（BCB ) , 也可以是其他的有机感光材料。
需要说明的是， 在具体实施过程中，保护层 11覆盖整个基板，且基板的 外围区域设置有连接栅极的焊接区域（Gate PAD )图案和连接数据线的焊接 区域（SD PAD ) 图案， 因此， 保护层 11的图案要经过一次刻蚀工艺形成。
图 6所示的 TFT, 公共电极 12可以是狭缝状电极。
狭缝状的公共电极 12和板状的像素电极 10之间， 以及狭缝状的公共电 极 12自身会产生高级超维场。
上面介绍的 TFT为底栅型 TFT, 顶栅型 TFT和底栅型 TFT仅在结构上 有所差异， 下面筒单介绍顶栅型 TFT。 参见图 7为顶栅型 TFT, 包括： 基板 1; 位于基板 1上的半导体层 4; 位于半导体层 4上的刻蚀阻挡层 5, 刻蚀阻挡层 5中具有源极接触孔和漏极 接触孔； 位于刻蚀阻挡层 5上的源极隔离层 91和漏极隔离层 92; 位于源极 隔离层 91上的源极緩沖层 61和位于漏极隔离层 92上的漏极緩沖层 62; 位 于源极緩沖层 61上的源极 7和位于漏极緩沖层 62上的漏极 8;位于源极 7 和 漏极 8上的栅极绝缘层 3; 位于栅极绝缘层 3上的栅极 2; 以及位于栅极 1 上方的保护层 11。
该顶栅型 TFT结构还包括： 位于刻蚀阻挡层 5和漏极緩沖层 62之间的 像素电极 10; 以及位于保护层 11上与像素电极 10所在区域对应的公共电极 12。
图 7所示的顶栅型 TFT结构与底栅型 TFT仅是结构不同， 其他与底栅 型 TFT中的类似， 这里不再赘述。
需要说明的是， 无论是底栅型 TFT还是顶栅型 TFT, 半导体层均位于源 极和漏极的下方， 源极与半导体层之间从上到下还包括源极緩沖层和源极隔 离层； 漏极与半导体层之间从上到下还包括漏极緩沖层和漏极隔离层； 也就 是说， 漏极隔离层位于漏极緩沖层的下方。 上述底栅型 TFT中的源极緩沖层 和漏极緩沖层适用于顶栅型 TFT, 这里不再赘述。
本发明实施例还提供一种包括上述顶栅型 TFT或底栅型 TFT的阵列基 板。
参见图 8, 阵列基板包括： TFT 100和与 TFT 100中的栅极 2相连的栅 线 21和与源极 7相连的数据线 71 , 栅线 21和数据线 71交叉排列。
图 1、 图 4~图 7所示的 TFT为图 8所示的 TFT沿 A-B线的截面图。 本发明实施例提供的 TFT的制作方法可以包括以下步骤：
形成包括栅极、 源极、 漏极和半导体层的图形；
形成包括栅极绝缘层、 刻蚀阻挡层的图形， 以及形成包括源极緩沖层和 漏极緩沖层的图形；
所述栅极绝缘层位于所述栅极和半导体层之间或者位于所述栅极和源 极、 漏极之间； 所述刻蚀阻挡层位于所述半导体层与源极、 漏极之间；
所述源极緩沖层和漏极緩沖层位于源极、 漏极和半导体层之间； 其中， 所述源极和漏极由金属铜电极制成， 所述源极緩沖层和漏极緩沖 层由铜合金制成。
其中制作底栅型 TFT的阵列基板的方法可以包括以下步骤：
511、 采用构图工艺在基板上形成包括栅极的图形；
512、 采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘 层的图形；
S 13、 采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半 导体层的图形；
S14、 采用构图工艺在形成有半导体层的基板上形成包括刻蚀阻挡层的 图形， 该刻蚀阻挡层中形成有源极接触孔和漏极接触孔；
S15、 采用构图工艺在形成有刻蚀阻挡层图形的基板上形成所述源极隔 离层和漏极隔离层的图形；
S16、 采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形 成位于所述源极隔离层上的源极緩沖层和位于源极緩沖层上的源极图形， 形 成位于漏极隔离层上的漏极緩沖层和位于漏极緩沖层上的漏极图形。
此外， 制作顶栅型 TFT的阵列基板的方法可以包括以下步骤：
521、 采用构图工艺在基板上形成包括半导体的图形；
522、 采用构图工艺在形成有所述半导体图形的基板上形成包括刻蚀阻 挡层的图形， 该刻蚀阻挡层中形成有源极接触孔和漏极接触孔；
523、 采用构图工艺在形成有所述刻蚀阻挡层图形的基板上形成位于所 述源极接触孔处的源极隔离层和位于漏极接触孔处的漏极隔离层图形；
524、 采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形 成位于所述源极隔离层上的源极緩沖层和位于源极緩沖层上的源极图形， 形 成位于漏极隔离层上的漏极緩沖层和位于漏极緩沖层上的漏极图形；
525、 采用构图工艺在形成有所述源极和漏极图形的基板上形成栅极绝 缘层；
526、 采用构图工艺在形成有所述栅极绝缘层的基板上形成包括栅极的 图形。
例如， 在形成所述源极隔离层和漏极隔离层的同时还包括形成像素电极 的过程， 该工艺可以包括：
采用镀膜工艺在形成有所述刻蚀阻挡层图形的基板上形成一层导电膜 层；
采用构图工艺在所述导电膜层上形成位于所述源极接触孔处的源极隔离 层图形、 位于所述漏极接触孔处的漏极隔离层图形、 以及与所述源极隔离层 和漏极隔离层同层设置的像素电极。
例如， 所述采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板 上形成位于所述源极隔离层上的源极緩沖层和位于源极緩沖层上的源极图形 并形成位于漏极隔离层上的漏极緩沖层和位于漏极緩沖层上的漏极图形可以 包括：
采用镀膜工艺先后在形成有所述源极隔离层和漏极隔离层的基板上形成 一层铜合金膜层和位于铜合金膜层上的铜膜层；
对所述形成有铜合金膜层和铜膜层的基板加热， 铜合金膜层受热后分层 形成两层膜层， 分别为上层的铜金属层和下层的由铜合金中的另一种金属形 成的金属膜层；
对所述受热后的铜合金膜层和铜膜层进行构图工艺， 形成源极緩沖层和 漏极緩沖层， 以及位于源极緩沖层上的源极， 位于漏极緩沖层上的漏极。
例如， 所述采用镀膜工艺在形成铜合金膜层可以包括以下步骤： 采用镀膜工艺形成一层铜合金膜层， 其中合金中的另一种金属在该铜合 金中的原子摩尔百分比为 0.1%~30%。
下面以底栅型 TFT为例说明制作阵列基板的工艺流程。
本发明实施例提供的阵列基板制作方法包括以下步骤：
步骤一： 形成栅极和栅极线图形。
首先在透明玻璃基板或者石英基板 1上， 采用溅射或热蒸发的方法依次 沉积厚度约为 200θΑ ~ 500θΑ的金属膜层。 通过一次曝光显影、 光刻和刻蚀 工艺形成栅极和栅极线图形。 形成的栅极和栅极线的图形和位置与现有技术 相同， 这里不再赘述。 所述金属膜层可以为镉 Cr、 钨\¥、 钛 Ti、 铊 Ta和钼 Mo等金属膜层或上述金属中的至少两种构成的合金， 可以是单层金属膜层， 也可以是多层金属膜层。
步骤二： 形成栅极绝缘层。
在步骤一的基板上通过化学气相沉积法 （PECVD ) 连续沉积厚度为 200θΑ ~ 500θΑ的绝缘层， 该绝缘层为栅极绝缘层。 该绝缘层可以是氧化物、 氮化物或者氧氮化合物， 对应的反应气体可以为硅烷 Si 、 氨气 NH3、 氮气 N2的混合物， 或者为二氯化硅 SiH2Cl2、 氨气 NH3和氮气 N2的混合物。
步骤三： 形成半导体层。
在形成有栅极绝缘层的基板上， 通过溅射方法连续沉积厚度为 5θΑ ~ ΙΟΟθΑ的金属氧化物膜层， 通过一次曝光、 显影、 光刻、 刻蚀工艺形成半导 体层图形。
所述金属氧化物可以是铟镓辞氧化物 IGZO、铪铟辞氧化物 HIZO、铟辞 氧化物 IZO、 非晶铟辞氧化物 a-InZnO、 非晶氧化辞掺杂氟氧化物 ZnO:F、 氧化铟掺杂锡氧化物 In203:Sn、 非晶氧化铟掺杂钼氧化物 In203:Mo、 铬锡氧 化物 Cd2Sn04、 非晶氧化辞掺杂铝氧化物 ΖηΟ:Α1、 非晶氧化钛掺杂铌氧化物 Ti02:Nb、 铬锡氧化物 Cd-Sn-0或其他金属氧化物。
步骤四： 形成刻蚀阻挡层图形。
在完成步骤三的基板上通过 PECVD方法连续沉积厚度为 ΙΟΟθΑ ~ 3000
A的绝缘层， 通过一次曝光、 显影、 光刻、 刻蚀等工艺形成刻蚀阻挡层图形， 刻蚀阻挡层包括与源极相连的源极接触孔和与漏极相连的漏极接触孔。 绝缘 层可以选用氧化物、 氮化物或者氧氮化合物， 对应的反应气体可以为 SiH4、 NH3、 N2或 SiH2Cl2、 NH3、 N2, 与形成栅极绝缘层类似， 为了提高氧化物 TFT的性能， 刻蚀阻挡层可设计为两层， 第一层为 SiNx, 第二层为 SiOx, SiOx层直接与金属氧化物接触。双层刻蚀阻挡层图形是由双层绝缘层通过一 次曝光显影、 光刻和刻蚀工艺形成。
步骤五： 形成像素电极和源极隔离层、 漏极隔离层。
在完成步骤四的基板上通过溅射或热蒸发的方法沉积厚度约 ιοοΑ ~
2000 A的透明导电层， 透明导电层可以是 ITO或者 IZO, 或者其他的透明金 属氧化物； 通过一次曝光、 显影、 光刻和刻蚀工艺形成像素电极， 和位于源 极接触孔处覆盖整个接触孔的源极隔离层， 以及位于漏极接触孔处覆盖整个 接触孔的漏极隔离层。 源极隔离层、 漏极隔离层和像素电极相互绝缘。
步骤六： 形成源极緩沖层、 漏极緩沖层、 源极、 漏极。
在完成步骤五的基板上通过溅射或热蒸发厚度约为 40 A ~ 1000 A 的 Cu 合金， 紧接着形成厚度约 1500 A ~ 4000 A Cu金属层， Cu合金可以为 CuMn 合金、 CuAl合金或者其他的 Cu合金， Cu合金中其他原子在铜合金中的原 子摩尔百分比为 0.1%-30%at。 通过一次曝光、 显影、 光刻和刻蚀等工艺形成 漏极、 源极以及数据线； 以及位于漏极下方的漏极緩沖层、 位于源极下方的 源极緩沖层， 以及位于数据线下方的数据线緩沖层； 因漏极与漏极緩沖层由 同一次构图工艺形成， 所以图案相同且完全重叠； 同理， 源极与源极緩沖层 由同一次构图工艺形成， 图案相同且完全重叠； 数据线与数据线緩沖层由同 一次构图工艺形成， 图案相同且完全重叠。 其中， 漏极和漏极緩沖层覆盖所 述像素电极的部分区域， 保证漏极与所述像素电极电性相连。
步骤七： 形成保护层图形。
在完成步骤六的基板上通过 PECVD方法沉积厚度为 2000A ~ ΙΟΟΟθΑ的 保护层， 保护层可以选用氧化物、 氮化物或者氧氮化合物， 氧化物可以为硅 的氧化物， 其对应的反应气体可以为 SiH4, N20; 氮化物或者氧氮化合物对 应反应气体是 SiH4、 NH3、 N2或 SiH2Cl2、 NH3、 N2; 保护层可以使用 Al203 膜层， 或者双层或多层的阻挡结构。
此外， 在该过程中还可以通过曝光、 显影、 光刻、 刻蚀等工艺形成栅极 焊接区域 Gate PAD和源极、 源漏极焊接区域 SD PAD区域， 该焊接区域便 于后续电路板与栅极线和数据线相连。
例如， 保护层的形成过程为： 通过在形成有源极、 漏极， 以及数据线图 形的基板上涂覆一层厚度约为 4000 ~ 3000θΑ的有机树脂， 有机树脂可以是 苯并环丁烯（BCB ) , 也可以是其他的有机感光材料，
涂覆一层厚度约为 4000 ~ 3000θΑ的有机树脂， 通过一次曝光显影， 以 及光刻刻蚀工艺后， 形成阵列基板上外围区域的 Gate PAD和 SD PAD。
步骤八： 形成公共电极图形。
在完成步骤七的基板上通过溅射或热蒸发的方法沉积厚度约为 300A ~ 1500A的透明导电层膜层。
通过一次曝光、 显影、 以及光刻、 刻蚀等工艺后形成公共电极。 所述公 共电极可以是 ITO或者 IZO, 或者其他的透明金属氧化物。
形成顶栅型金属氧化物 TFT 的阵列基板工艺流程和上述步骤一至步骤 八形成底栅型金属氧化物 TFT的阵列基板工艺流程类似， 这里不再赘述。
本发明实施例还提供一种显示装置， 包括上述阵列基板， 该显示装置可 以为液晶面板、 液晶显示器、 液晶电视、 OLED面板、 OLED显示器、 OLED 电视或电子纸等显示装置。
该显示装置的一个示例为液晶显示装置， 其中， 阵列基板与对置基板彼 此对置以形成液晶盒， 在液晶盒中填充有液晶材料。 该对置基板例如为彩膜 基板。 阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转 的程度进行控制从而进行显示操作。 在一些示例中， 该液晶显示器还包括为 阵列基板提供背光的背光源。
该显示装置的另一个示例为有机电致发光（OLED )显示装置， 其中， 阵列基板的每个像素单元的薄膜晶体管连接有机电致发光装置的阳极或阴 极， 用于驱动有机发光材料发光以进行显示操作。
综上所述， 本发明实施例提供了一种薄膜晶体管， 为了提高源极、 漏极 与半导体层的附着力， 在形成源极、 漏极的同时形成位于源极、 漏极下方的 緩沖层， 该緩沖层为铜合金层， 铜合金緩沖层可以提高位于其上的源极、 漏 极层和位于其下方的半导体层的附着力， 由此提高 TFT的性能， 提高图像的 画质。 此外， 各緩沖层和半导体层之间还设置有隔离层， 避免緩沖层中的金 属夺取半导体层中的氧原子， 进一步提高了 TFT的性能。 隔离层为金属氧化 物膜层与半导体层的接触电阻较小， 提高了 TFT的性能。 在形成隔离层的同 时形成像素电极， 相比较现有技术制作隔离层并没有增加工艺流程， 像素电 极与漏极通过緩沖层接触， 而不是过孔接触， 避免像素电极的断裂的情况方 法， 提高了显示装置的良品率。
显然， 本领域的技术人员可以对本发明进行各种改动和变型而不脱离本 发明的精神和范围。 这样， 倘若本发明的这些修改和变型属于本发明权利要 求及其等同技术的范围之内， 则本发明也意图包含这些改动和变型在内。

Claims

权利要求书
1、 一种薄膜晶体管， 其中， 包括：
基板、 形成在所述基板上的栅极、 源极、 漏极和半导体层；
位于所述栅极与半导体层之间或者位于所述栅极与源极、 漏极之间的栅 极绝缘层， 和位于半导体层与源极、 漏极之间具有源极接触孔和漏极接触孔 的刻蚀阻挡层； 以及
位于所述源极和半导体层之间的源极緩沖层， 位于所述漏极和半导体层 之间的漏极緩沖层，
其中， 所述源极和漏极为金属铜电极， 所述源极緩沖层和漏极緩沖层为 铜合金层。
2、 根据权利要求 1所述的薄膜晶体管， 其中， 还包括： 位于所述源极緩 沖层与所述半导体层之间可导电的源极隔离层， 以及位于所述漏极緩沖层与 所述半导体层之间可导电的漏极隔离层。
3、根据权利要求 2所述的薄膜晶体管， 其中， 所述源极隔离层和所述漏 极隔离层同层设置； 且
所述源极隔离层完全覆盖所述源极接触孔； 以及
所述漏极隔离层完全覆盖所述漏极接触孔。
4、根据权利要求 3所述的薄膜晶体管， 其中，还包括与所述源极隔离层 和漏极隔离层同层设置的像素电极层。
5、 根据权利要求 4所述的薄膜晶体管， 其中， 所述源极隔离层、 漏极隔 离层和所述像素电极层为铟锡氧化物或铟辞氧化物导电膜层。
6、根据权利要求 1所述的薄膜晶体管， 其中， 所述源极緩沖层和漏极緩 沖层为铜铝合金层、 铜锰合金层、 铜铊合金层、 铜钛合金层或铜铪合金层。
7、 根据权利要求 2所述的薄膜晶体管， 其中，
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层位于所述栅极绝缘层上；
所述刻蚀阻挡层位于所述半导体层上， 该刻蚀阻挡层中设置有源极接触 孔和漏极接触孔；
所述源极隔离层和漏极隔离层位于所述刻蚀阻挡层上， 且所述源极隔离 层与源极接触孔处的半导体层接触， 所述漏极隔离层与漏极接触孔处的半导 体层接触；
所述源极緩沖层位于所述源极隔离层上， 所述漏极緩沖层位于所述漏极 隔离层上；
所述源极位于所述源极緩沖层上，以及所述漏极位于所述漏极緩沖层上。
8、 根据权利要求 2所述的薄膜晶体管， 其中，
所述半导体层位于所述基板上；
所述刻蚀阻挡层位于所述半导体层上， 该刻蚀阻挡层中设置有源极接触 孔和漏极接触孔；
所述源极隔离层和漏极隔离层位于所述刻蚀阻挡层上， 且所述源极隔离 层与源极接触孔处的半导体层接触， 以及所述漏极隔离层与漏极接触孔处的 半导体层接触；
所述源极緩沖层位于所述源极隔离层上， 以及所述漏极緩沖层位于所述 漏极隔离层上；
所述源极位于所述源极緩沖层， 以及所述漏极位于所述漏极緩沖层上； 所述栅极绝缘层位于所述源极和漏极上；
所述栅极位于所述栅极绝缘层上。
9、根据权利要求 1所述的薄膜晶体管， 其中，还包括位于所述薄膜晶体 管最外层的保护层， 该保护层包括位于所述基板显示区域的保护层部分和位 于基板外围区域的引线悍接区域的保护层部分。
10、 一种阵列基板， 其中， 包括上述权利要求 1-9任一所述的薄膜晶体 管。
11、 一种显示装置， 其中， 包括权利要求 10所述的阵列基板。
12、 一种薄膜晶体管的制作方法， 其中， 包括以下步骤：
形成包括栅极、 源极、 漏极和半导体层的图形；
形成包括栅极绝缘层、 刻蚀阻挡层的图形； 以及
形成包括源极緩沖层和漏极緩沖层的图形，
其中， 所述栅极绝缘层位于所述栅极和半导体层之间或者位于所述栅极 与源极、 漏极之间， 所述刻蚀阻挡层位于所述半导体层与源极、 漏极之间， 所述源极緩沖层和漏极緩沖层位于所述源极、 漏极与半导体层之间， 其中， 所述源极和漏极为金属铜电极， 所述源极緩沖层和漏极緩沖层为 铜合金层。
13、根据权利要求 12所述的方法， 其中， 在形成所述源极緩沖层和漏极 緩沖层之前还包括： 形成位于所述半导体层和所述源极緩沖层之间的可导电 的源极隔离层， 以及形成位于所述半导体层和所述漏极緩沖层之间的可导电 的漏极隔离层。
14、 根据权利要求 13所述的方法， 其中， 所述方法包括：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图 形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层 的图形；
采用构图工艺在形成有半导体层的基板上形成包括刻蚀阻挡层的图形， 该刻蚀阻挡层上具有源极接触孔和漏极接触孔；
采用构图工艺在形成有刻蚀阻挡层图形的基板上形成所述源极隔离层和 漏极隔离层的图形； 采用构图工艺在形成有所述源极隔离层和漏极隔离层的 基板上形成位于所述源极隔离层上的源极緩沖层和源极緩沖层上的源极图 形， 形成位于漏极隔离层上的漏极緩沖层和漏极緩沖层上的漏极图形。
15、 根据权利要求 13所述的方法， 其中， 所述方法包括：
采用构图工艺在基板上形成包括半导体的图形；
采用构图工艺在形成有所述半导体图形的基板上形成包括刻蚀阻挡层的 图形， 该刻蚀阻挡层中具有源极接触孔和漏极接触孔；
采用构图工艺在形成有所述刻蚀阻挡层图形的基板上形成位于所述源极 接触孔处的源极隔离层和位于所述漏极接触孔处的漏极隔离层图形；
采用构图工艺在形成有所述源极隔离层和漏极隔离层的基板上形成位于 所述源极隔离层上的源极緩沖层和源极緩沖层上的源极图形， 并形成位于漏 极隔离层上的漏极緩沖层和漏极緩沖层上的漏极图形；
采用构图工艺在形成有所述源极和漏极图形的基板上形成栅极绝缘层； 采用构图工艺在形成有所述栅极绝缘层的基板上形成包括栅极的图形。
16、 根据权利要求 14或 15所述的方法， 其中， 在形成所述源极隔离层 和漏极隔离层的同时还包括形成像素电极的过程， 形成所述像素电极、 所述 源极隔离层和漏极隔离层包括：
采用镀膜工艺在形成有所述刻蚀阻挡层图形的基板上形成一层导电膜 层；
采用构图工艺在所述导电膜层上形成位于所述源极接触孔处的源极隔离 层图形、 形成位于所述漏极接触孔处的漏极隔离层图形、 以及形成像素电极 的图形。
17、 根据权利要求 14或 15所述的方法， 其中， 所述采用构图工艺在形 成有所述源极隔离层和漏极隔离层的基板上形成位于所述源极隔离层上的源 极緩沖层和位于源极緩沖层上的源极图形、 形成位于漏极隔离层上的漏极緩 沖层和位于漏极緩沖层上的漏极图形包括：
采用镀膜工艺先后在形成有所述源极隔离层和漏极隔离层的基板上形成 铜合金膜层和位于铜合金膜层上的铜膜层；
对所述形成有铜合金膜层和铜膜层的基板加热， 铜合金膜层受热后分层 形成两层膜层， 所述两层膜层包括上层的铜金属层和下层的由铜合金中的另 一种金属形成的金属膜层；
对所述受热后的铜合金膜层和铜膜层进行构图工艺， 形成源极緩沖层和 漏极緩沖层、 位于源极緩沖层上的源极、 以及位于漏极緩沖层上的漏极。
18、根据权利要求 17所述的方法， 其中， 所述采用 莫工艺形成铜合金 膜层包括：
采用镀膜工艺形成一层铜合金膜层， 在该铜合金膜层中包括铜与另一种 金属并且所述另一种金属在该铜合金中的原子摩尔百分比为 0.1%~30%。
PCT/CN2013/078701 2013-03-21 2013-07-02 一种薄膜晶体管及其制作方法、阵列基板和显示装置 WO2014146380A1 (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US14/352,182 US9240485B2 (en) 2013-03-21 2013-07-02 Thin film transistor and method for manufacturing the same, array substrate and display device
KR1020167020244A KR101814315B1 (ko) 2013-03-21 2013-07-02 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
KR1020147011048A KR20140124355A (ko) 2013-03-21 2013-07-02 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
JP2016503517A JP2016519847A (ja) 2013-03-21 2013-07-02 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
EP13844527.5A EP2988335B1 (en) 2013-03-21 2013-07-02 Method for manufacturing a thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310092496.5A CN103219389B (zh) 2013-03-21 2013-03-21 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN201310092496.5 2013-03-21

Publications (1)

Publication Number Publication Date
WO2014146380A1 true WO2014146380A1 (zh) 2014-09-25

Family

ID=48817012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/078701 WO2014146380A1 (zh) 2013-03-21 2013-07-02 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (6)

Country Link
US (1) US9240485B2 (zh)
EP (1) EP2988335B1 (zh)
JP (1) JP2016519847A (zh)
KR (2) KR20140124355A (zh)
CN (1) CN103219389B (zh)
WO (1) WO2014146380A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337349B2 (en) * 2014-05-09 2016-05-10 Chunghwa Picture Tubes, Ltd. Thin film transistor with a ring-shaped hole of a stopper layer and pixel structure having the thin film transistor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627515B2 (en) * 2013-10-03 2017-04-18 Joled Inc. Method of manufacturing thin-film transistor substrate
CN103531594B (zh) * 2013-10-30 2016-08-24 京东方科技集团股份有限公司 一种阵列基板和显示器件
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN103681696A (zh) 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN103794651A (zh) * 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104157695B (zh) * 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107004719B (zh) 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
CN105845690A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104716202A (zh) 2015-04-03 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
KR102567713B1 (ko) * 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN108288650B (zh) * 2017-01-10 2021-04-23 昆山国显光电有限公司 氧化物薄膜晶体管及其制造方法
CN208422916U (zh) * 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN110120394A (zh) * 2019-04-04 2019-08-13 深圳市华星光电技术有限公司 显示面板及其制作方法
CN110459475A (zh) * 2019-07-23 2019-11-15 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN110676267A (zh) * 2019-09-29 2020-01-10 南京中电熊猫液晶显示科技有限公司 一种显示面板及其制造方法
KR20230089590A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020080293A1 (en) * 2000-12-26 2002-06-27 Chae Gee Sung In-plane switching mode liquid crystal display device and method for manufacturing the same
CN1687837A (zh) * 2005-06-02 2005-10-26 友达光电股份有限公司 铜导线结构及其制造方法
CN101217151A (zh) * 2008-01-03 2008-07-09 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
CN100472798C (zh) * 2005-04-28 2009-03-25 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124025B2 (ja) * 1990-11-28 2001-01-15 セイコーエプソン株式会社 液晶表示装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWI345836B (en) * 2007-06-12 2011-07-21 Au Optronics Corp Dielectric layer and thin film transistor,display planel,and electro-optical apparatus
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
CN101770124B (zh) 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010171063A (ja) 2009-01-20 2010-08-05 Kobe Steel Ltd 半導体配線の製造方法
CN101957529B (zh) * 2009-07-16 2013-02-13 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20110084760A (ko) * 2010-01-18 2011-07-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012149294A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd スパッタリングターゲット、半導体装置および半導体装置の製造方法
US9019440B2 (en) * 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5685125B2 (ja) * 2011-03-31 2015-03-18 株式会社神戸製鋼所 配線構造、表示装置、および半導体装置
CN102651401B (zh) * 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
KR102036326B1 (ko) * 2012-11-21 2019-10-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020080293A1 (en) * 2000-12-26 2002-06-27 Chae Gee Sung In-plane switching mode liquid crystal display device and method for manufacturing the same
CN100472798C (zh) * 2005-04-28 2009-03-25 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN1687837A (zh) * 2005-06-02 2005-10-26 友达光电股份有限公司 铜导线结构及其制造方法
CN101217151A (zh) * 2008-01-03 2008-07-09 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337349B2 (en) * 2014-05-09 2016-05-10 Chunghwa Picture Tubes, Ltd. Thin film transistor with a ring-shaped hole of a stopper layer and pixel structure having the thin film transistor

Also Published As

Publication number Publication date
US20150179809A1 (en) 2015-06-25
JP2016519847A (ja) 2016-07-07
CN103219389B (zh) 2016-03-16
US9240485B2 (en) 2016-01-19
EP2988335A4 (en) 2016-11-23
EP2988335B1 (en) 2023-08-30
KR20160093083A (ko) 2016-08-05
EP2988335A1 (en) 2016-02-24
CN103219389A (zh) 2013-07-24
KR101814315B1 (ko) 2018-01-02
KR20140124355A (ko) 2014-10-24

Similar Documents

Publication Publication Date Title
WO2014146380A1 (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
US8928828B2 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
US9553158B2 (en) Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer
US9331165B2 (en) Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
TW201405833A (zh) 顯示裝置及其製造方法
WO2015000247A1 (zh) 阵列基板、阵列基板的制备方法以及显示装置
KR20060097381A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2013097554A1 (zh) Tft阵列基板的制造方法
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
WO2014042058A1 (ja) 回路基板、その製造方法及び表示装置
WO2013151002A1 (ja) 半導体装置およびその製造方法
CN202905721U (zh) 一种薄膜晶体管、阵列基板和显示装置
KR101899930B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060029414A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016503517

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2013844527

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14352182

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20147011048

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13844527

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE