CN101217151A - 像素结构、显示面板、光电装置及其制造方法 - Google Patents

Abstract

本发明公开了一种像素结构，配置于一基板上，像素结构包括一薄膜晶体管、一下电容电极、一介电层、一上电容电极、一保护层以及一像素电极。具有一源/漏极的薄膜晶体管与下电容电极配置于基板上。介电层配置于下电容电极上。上电容电极包括半导体层、阻障层以及金属层。半导体层配置于下电容电极上方的介电层上。阻障层配置于半导体层上。金属层配置于阻障层上，且其材质包含铜、铜合金或上述的组合。保护层覆盖薄膜晶体管与上电容电极，保护层具有一暴露出源/漏极的第一开口。像素电极通过第一开口与薄膜晶体管电性连接。

Description

像素结构、显示面板、光电装置及其制造方法

技术领域

本发明涉及一种显示装置，且尤其涉及一种具有铜电极的液晶显示装置。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞跃性进步。就显示装置而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的平面显示装置已逐渐成为市场的主流。而在各种平面显示装置中，薄膜晶体管液晶显示装置(Thin Film Transistor Liquid CrystalDisplay，LCD)又为目前技术最为成熟的平面显示装置。特别是，在薄膜晶体管液晶显示器的大尺寸以及高分辨率的需求下，薄膜晶体管液晶显示器在制作时，高质量的电极导线技术是影响薄膜晶体管元件特性的关键。

在众多电极导线的材料中，铜具有低阻抗(Resistivity)、低热膨胀系数、高熔点(Melting Point)、高导热率以及高抗电致迁移能力等优点，而且铜导线可以改善薄膜晶体管元件的效能，相较于铝导线，铜导线可以提高约两倍的效能，利用铜作为导线的材料不但可以降低RC延迟，还可以降低导线之间的静电容量，因此铜成为近来用以作为电极以及导线的一种重要导电材料。

在现有技术的一种以铜作为导线材料的像素结构工艺中，由于铜在大气环境中无法形成自我保护氧化层，因此容易使得铜导线面临被氧化和腐蚀的问题。此外，以铜作为电极的薄膜晶体管常因铜的一些特性造成薄膜晶体管劣化。举例而言，铜电极与基板的附着力不佳、铜和硅在低温时就会反应生成硅化物以及铜于介电层中具有高扩散系数等，使得以铜作为电极或导线的像素结构面临实用化的挑战。

一般而言，当铜金属作为薄膜晶体管的源极以及漏极的材料使用时，为了避免铜金属与主动层、欧姆接触层以及介电层(即栅极绝缘层)直接接触，一种使用铜金属作为电极的现有技术的像素结构被提出。在此像素结构的薄膜晶体管中，通常在铜金属层与主动层之间及铜金属层与介电层之间配置一氧化铜层，用以作为阻挡铜金属扩散至主动层的阻障层，并且氧化铜层可以提升铜金属层与基板之间的附着力。必需说明的是，在此像素结构的储存电容的上电极也是使用铜金属，且在铜金属层与介电层之间配置一氧化铜层，用以作为阻挡铜金属扩散至主动层的阻障层，并且氧化铜层可以提升铜金属层与基板之间的附着力。

然而，在上述像素结构的后续工艺中，氧化铜层因与介电层直接接触，而使得接触介电层界面处的氧化铜及界面处附近的氧化铜容易受后续工艺中的反应气体影响而被还原，造成铜金属层剥落或产生气泡，如图1A与图1B所示，更甚者，于薄膜晶体管中，反应气体除了从接触介电层界面处的氧化铜及界面处附近的氧化铜容易受后续工艺中的反应气体影响而被还原外，更可能扩散至接触主动层及/或欧姆接触层界面处的氧化铜及界面处附近的氧化铜，而造成整片铜金属层剥落或产生气泡，其中后续工艺例如是使用化学气相沉积来形成氮化硅膜的保护层工艺，而上述工艺中所使用的气体具有反应气体(如：含硅源气体、含氮源气体)及运送气体，例如：含硅源气体包含甲硅烷(silane)、乙硅烷(disilane)、丙硅烷(trisilane)、四乙基硅烷(tetraethylorthosilane；TEOS)、丁硅烷(tetra-silane)、或其它气体、或上述的组合。含氮源气体包含：氮气、氨气、或其它气体、或上述的组合。运送气体包含氮气、氧气、氦气、氖气、氩气、氪气、氙气、氡气、或其它气体、或上述的气体。必需说明是，不同材质的保护层会有不同的反应气体及运送气体，都会造成上述的问题。图1A为上述像素结构的部分区域于光学显微镜下所观察到铜金属层产生气泡的现象，请参照图1A，以铜金属作为材料的铜电极12在后续工艺中产生气泡。图1B为上述像素结构的部分区域在电子显微镜下所观察到铜金属层剥落的现象，请参照图1B，铜电极22自底层21而剥落，使得位于铜电极22上的上层薄膜23随之剥落。请参照图1A，作为导线的铜电极12在后续工艺中，发生气泡B而剥落的现象。因此，应用于像素结构中的铜电极以及铜导线在工艺上面临一重大考验。

发明内容

本发明所要解决的技术问题在于提供一种像素结构，其具有附着力良好的含铜、铜合金或上述的组合的金属层。

本发明所要解决的另一技术问题在于提供一种像素结构的制作方法，其可避免含铜、铜合金或上述的组合的金属层剥落。

本发明所要解决的又一技术问题在于提供一种显示面板，其具有本发明所述的像素结构。

本发明所要解决的又一技术问题在于提供一种光电装置，其具有本发明所述的液晶显示装置。

本发明所要解决的又一技术问题在于提供一种显示面板的制作方法，其中的像素结构的制作方法可避免含铜、铜合金或上述的组合的金属层剥落。

本发明所要解决的又一技术问题在于提供一种光电装置的制作方法，其中的像素结构的制作方法可避免含铜、铜合金或上述的组合的金属层剥落。

为实现上述目的，本发明提供一种像素结构。此像素结构配置于一基板上，像素结构包括一薄膜晶体管、一下电容电极、一介电层、一上电容电极、一保护层以及一像素电极。薄膜晶体管具有一源/漏极，且薄膜晶体管与下电容电极配置于基板上。介电层配置于下电容电极上。上电容电极包括半导体层、阻障层以及金属层。半导体层配置于下电容电极上方的介电层上。阻障层配置于半导体层上。金属层配置于阻障层上，且其材质包含铜、铜合金或上述的组合。保护层覆盖薄膜晶体管与上电容电极，保护层具有一暴露出源/漏极的第一开口。像素电极通过第一开口与薄膜晶体管电性连接。

为实现上述目的，本发明另提出一种像素结构的制作方法，包括：提供一第一基板。形成一栅极以及一下电容电极于基板上。形成一介电层于基板上，以覆盖栅极以及下电容电极。形成一半导体层于介电层上。图案化半导体层，以于栅极上方的介电层上形成一通道层，且于下电容电极上方的介电层上形成一图案化半导体层。依序形成一阻障层以及一导电层于通道层、介电层以及图案化半导体层上，且导电层的材质包含铜及其合金。图案化阻障层以及导电层，以于栅极两侧的通道层上形成一源极与一漏极，且于图案化半导体层上形成一含铜迭层，栅极、通道层、源极以及漏极构成一薄膜晶体管，图案化半导体层与含铜迭层形成一上电容电极。形成一保护层于薄膜晶体管与上电容电极上，其中保护层具有一暴露出源/漏极的第一开口。形成一像素电极，像素电极通过第一开口与薄膜晶体管电性连接。

本发明另提出一种像素结构，配置于一基板上，像素结构包括一薄膜晶体管、一保护层以及一像素电极。薄膜晶体管具有一栅极、一介电层、一通道层及一源/漏极，并依序配置于基板上，以使得源/漏极位于部分半导体层上，其中源/漏极具有一阻障层以及一金属层，阻障层配置于部分半导体层上，金属层配置于阻障层上，且阻障层接触于半导体层以及金属层，其中阻障层的材质包含铜、铜合金或上述的组合。保护层覆盖薄膜晶体管与介电层上，且具有一暴露出漏极的第一开口。像素电极配置保护层上，且通过第一开口与薄膜晶体管电性连接。

本发明另提出一种像素结构的制作方法包括：提供一第一基板。依序配置一栅极、一介电层、一半导体层及一源/漏极，一于基板上以形成一薄膜晶体管，并使得源/漏极位于部分半导体层上，其中源/漏极具有一阻障层以及一金属层，阻障层配置于部分半导体层上，金属层配置于阻障层上，且阻障层接触于半导体层以及金属层，其中阻障层的材质包含铜、铜合金或上述的组合。覆盖一保护层于薄膜晶体管与介电层上，保护层具有一暴露出漏极的第一开口。配置一像素电极保护层上，且像素电极通过第一开口与薄膜晶体管电性连接。

而且，为实现上述目的，本发明另提出一种显示面板，其包含本发明实施例所述的像素结构。

而且，为实现上述目的，本发明另提出一种光电装置，其包含本发明实施例所述的像素结构。

而且，为实现上述目的，本发明另提出一种显示面板的制作方法，此制作方法包含本发明实施例所述的像素结构的制作方法。

而且，为实现上述目的，本发明另提出一种光电装置的制作方法，此制作方法包含本发明实施例所述的像素结构的制作方法。

本发明的效果：

1.本发明的半导体层可以作为含铜、铜合金或上述的组合的金属层以及阻障层的底部缓冲层，使其不受后续工艺影响而剥离或产生气泡，以保有元件(例如：储存电容或薄膜晶体管)的功效，并维持像素的正常操作。

2.像素结构的制作方法与现有工艺兼容，因此不需额外增加设备，即可使得含铜、铜合金或上述的组合的金属层作为像素结构中的电极或导线，进而增加像素结构中的薄膜晶体管元件的效能，或储存电容的效能。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A为现有技术的一种像素结构于光学显微镜下所观察到的部分区域图；

图1B为现有技术的一种像素结构于电子显微镜下所观察到的部分区域图；

图2A为本发明的一种像素结构示意图；

图2B为本发明的一种像素结构示意图；

图3为本发明的一种像素结构于光学显微镜下观察的部分区域图；

图4为本发明的另一种像素结构示意图；

图5A～图5G为本发明的一种像素结构的制作方法；

图6A为本发明的一种像素结构示意图；

图6B为本发明的一种像素结构示意图；

图6C为本发明的一种像素结构示意图；

图7为本发明的一种光电装置示意图。

其中，附图标记：

110：液晶显示面板                   21：底层

12、22：铜电极在后续工艺中产生气泡  23：上层薄膜

200、300、400、P：像素结构          210、410：基板

220、320、420：薄膜晶体管           220C、320C、420C：通道层

220D、420D：漏极                    220G、420G：栅极

220I：栅绝缘层                      220S、420S：源极

230、430：下电容电极                240、440：介电层

250、450：上电容电极                252、451：半导体层

254、454：阻障层                    256：金属层

260、460：保护层                    270、470：像素电极

310：蚀刻终止层                     451A：非晶硅层

451B：N型掺杂非晶硅层               452：图案化半导体层

452A：图案化非晶硅层                452B：图案化N型掺杂非晶硅层

456：导电层                    452：图案化半导体层

458：含铜迭层                  480：金属层

500：光电装置                  510：显示面板

520：电子元件                  C：储存电容

H1：第一开口                   H2：第二开口

具体实施方式

图2A为本发明的一种像素结构示意图。请参照图2A，像素结构200配置于一基板210上，像素结构200包括一薄膜晶体管220、一下电容电极230、一介电层240、一上电容电极250、一保护层260以及一像素电极270。薄膜晶体管220与下电容电极230配置于基板210上。保护层260覆盖薄膜晶体管220与上电容电极250，保护层260具有一暴露出源/漏极220D的至少一第一开口H1，像素电极270通过第一开口H1与薄膜晶体管220电性连接。另外，在本实施例中，较佳地，保护层260具有一暴露出上电容电极250的至少一第二开口H2，而像素电极270通过第二开口H2与上电容电极250电性连接，但不限于此，保护层260也可不具有第二开口H2，而不暴露出上电容电极250。

请参照图2A，介电层240配置于下电容电极230上，且在本实施例中，介电层240的材料与栅绝缘层220I的材料实质上相同，但不限于此，也可实质上不同。特别的是，上电容电极250包括半导体层252、阻障层254以及金属层256。半导体层252配置于下电容电极230上方的介电层240上，其中半导体层252可以是材质非晶硅、单晶硅、微晶硅、多晶硅、或上述晶格的N型掺杂硅化物、或上述晶格的P型掺杂硅化物、或上述晶格的硅化锗、或其它材质、或上述的组合，而半导体层252的结构可以是单层结构或者是多层结构，本发明并不以此为限。举例而言，半导体层252可以是由非晶硅及/或N型重掺杂非晶硅所组成的单层结构，也可以是由非晶硅以及N型重掺杂非晶硅所组成的双层结构，其上述的结构排列，可为水平排列及/或垂直排列，在本实施例中半导体层252是以N型重掺杂非晶硅(也称为欧姆接触层)所组成的单层结构为实施范例，且半导体层252的厚度，较佳地，实质上介于10纳米至300纳米之间为实施范例，但不以此为限。

请继续参照图2A，阻障层254配置于半导体层252上，且其材质包含氧化铜，其中氧化铜的组成例如含有钼、钕、锆、钛、镁、镍、铪、钨、钽、钒、锡、锰元素或上述的组合，而氧化铜中的氧浓度实质上介于3％至30％之间为实施范例，但不以此为限，阻障层的材质包含耐火金属(如：钛、钽、钨、铂、铝、钡、铌、钶、钼、镍、钴、铬等金属)、或其合金、或上述的组合。此外，在本实施例中，阻障层254的厚度，较佳地，介于3纳米至50纳米之间，但不限于此。金属层256可为单层或多层结构配置于阻障层254上，且其材质包含铜、铜合金或上述的组合，其中的上述的组合包含多层结构或单层结构(例如：铜合金混入铜中、铜混入铜合金中、或其它方式)。祥言之，金属层256的组成例如含有钼、钕、锆、钛、镁、镍、铪、钨、钽、钒、锡或锰等元素的铜合金。此外，本实施例中，上电容电极250的金属层256通过保护层260的第二开口H2与像素电极270电性连接为范例。换言之，在像素结构200中，上电容电极250与像素电极270实质上等电位，使得下电容电极230、介电层240以及上电容电极250形成储存电容C，用以维持像素结构200的数据电压。

值得一提的是，材质包含铜、铜合金或上述的组合的金属层256以及阻障层254通过半导体层252附着于介电层240上，而半导体层252有助于稳定含铜、铜合金或上述的组合的金属层256以及阻障层254的结构免于后续工艺的破坏。祥言之，保护层260的材质包含无机材质(如氮化硅、氮氧化硅、氧化硅、或其它材质、或上述的组合)、其它介电材质(如：氟硅玻璃(fluorinatedoxide，FSG)、benzocyclobutene(BCB)、polyarylene ether(PAE)、parylene、氟化聚合物(fluoro-polymer)、black diamond、hydrogen silsesquioxane(HSQ)、methylsilesquioxane(MSQ)、聚甲丙酰酸甲酯、氧化锌、氧化铪、或其它材质、或上述的组合)、或上述的组合，若保护层260的材质例如为氮化硅或氧化硅的无机材质为范例，而其形成的方法例如是以等离子化学气相沉积法全面性地沉积在基板210上，之后，再将保护层260图案化，以形成至少一第一开口H1与至少一第二开口H2。然而，实务上利用等离子化学气相沉积法沉积保护层260时，等离子中具有高反应性的自由基以及高还原性的反应气体(例如：硅烷、氨气)，容易对铜、铜合金或上述的组合的金属层256以及阻障层254造成破坏，产生气泡或剥落的现象。特别的是，本发明的半导体层252能够作为铜、铜合金或上述的组合的金属层256与阻障层254的底部缓冲层，有效阻挡等离子对铜、铜合金或上述的组合金属层256以及阻障层254的攻击。若保护层260的材质为其它介电材质，可视其后续是否有额外的保护层形成步骤或流程，而可选择性地使用非等离子化学气相沉积法(如：涂布或旋转涂布方式)、等离子化学气相沉积法或上述的组合。

再者，图2A所述的薄膜晶体管220，较佳地，以源极220S与漏极220D中的金属层256与阻障层254位于半导体层252的投影面积内，例如：远离栅极220G的源极220S与漏极220D中的金属层256与阻障层254的侧边与远离栅极220G的半导体层252的侧边切齐或远离栅极220G的源极220S与漏极220D中的金属层256与阻障层254的侧边位于远离栅极220G的半导体层252的侧边内，简言之，阻障层254的底面接触半导体层252的上表面为实施范例，但不限于此，源极220S与漏极220D中的金属层256与阻障层254的一部份位于半导体层252之内，而源极220S与漏极220D中的金属层256与阻障层254的另一部份位于介电层240之上，如图2B所示，图2B为上述的一种实施例，阻障层254的底部同时接触半导体层252的上表面及其至少一侧边与介电层240的上表面且源极220S与漏极220D中的金属层256覆盖阻障层254的上表面及其至少一侧边，或是源极220S与漏极220D中的金属层256与阻障层254覆盖半导体层252的上表面及其至少一侧边。必需说明的是，于图2B中此时位于介电层240之上的部份阻障层254仍被金属层256所包覆，而使得阻障层254不会被后续工艺中的反应气体影响且也不被还原。然而，此时金属层256的上表面所自然生成的物质可能会被后续工艺中的反应气体影响且被还原或反应，但仍不影响金属层256的结构。

图3为本发明的一种像素结构于光学显微镜下观察的部分区域图。请参照图3，含铜、铜合金或上述的组合的金属层256在经过后续工艺之后，并未如现有技术中产生气泡或剥落的现象，相较于现有技术的铜电极12(绘示于图1A)与铜电极22(绘示于图1B)，本发明的半导体层252能有效阻挡后续工艺对铜、铜合金或上述的组合的金属层256与阻障层254的破坏，进而增加像素结构200的良率以及增进像素结构200的效能。

此外，请参照图2A，薄膜晶体管220包括栅极220G、栅绝缘层220I、通道层220C、源极220S以及漏极220D，值得注意的是，在本实施例中，源极220S与漏极220D的材料与上电容电极250的材料实质上相同。换言之，本实施例的源极220S与漏极220D的材料是以半导体层252、含氧化铜的阻障层254以及含铜、铜合金或上述的组合的金属层256为例，其中半导体层252的材质以N型重掺杂非晶硅所组成的单层结构为实施范例，而氧化铜以及铜合金的组成如上述，不再赘述。当然，在其它的实施例中，薄膜晶体管220的源极220S与漏极220D也可以是由其它导电材料(例如：铝、钼、钛、钕、金、铜、铬、银、钽、锡、铁、或上述的合金、或其它材料、或上述的组合)形成单层结构或多层结构，因此本发明并不限定薄膜晶体管220的结构。此外，通道层220C的材质可以是非晶硅、单晶硅、微晶硅、多晶硅、或上述晶格的N型轻掺杂硅化物、或上述晶格的P型轻掺杂硅化物、或上述晶格的硅化锗、或其它材质、或上述的组合，信道层220C的材质属于一种半导体材料，并且由图2A与图2C可知，通道层220C与半导体层252可以一同视为半导体迭层的多层结构，本发明并不以此为限。在本实施例中通道层220C是以非晶硅所组成的单层结构为实施范例。再者，半导体层252及通道层220C的设置方式，除了本实施例的垂直排列的半导体迭层结构为范例外，尚可运用于单层结构且水平排列或上述的组合。简言之，一层膜层同时具有重掺杂半导体材料、轻掺杂半导体材料及/或非掺杂半导体材料。此外，图4为本发明的另一种像素结构300。请参照图4，像素结构300的薄膜晶体管320还包括一蚀刻终止层310，配置于信道层320C上方，其中蚀刻终止层310可为单层结构或多层结构，且其材质例如是氮化硅，但不限于此，也可使用其它材质，而其它构件与像素结构200相似，不再赘述。

再者，图4所述的薄膜晶体管320，较佳地，以源极220S与漏极220D中的金属层256与阻障层254位于半导体层252的投影面积内，例如：远离栅极220G的源极220S与漏极220D中的金属层256与阻障层254的侧边与远离栅极220G的半导体层252的侧边切齐或远离栅极220G的源极220S与漏极220D中的金属层256与阻障层254的侧边位于远离栅极220G的半导体层252的侧边内，简言之，即阻障层254的底面接触半导体层252的上表面为实施范例，但不限于此，源极220S与漏极220D中的金属层256与阻障层254的一部份位于半导体层252之内，而源极220S与漏极220D中的金属层256与阻障层254的另一部份位于介电层240之上，也即阻障层254的底部同时接触半导体层252的上表面及其至少一侧边与介电层240的上表面且源极220S与漏极220D中的金属层256覆盖阻障层254的上表面及其至少一侧边，或是源极220S与漏极220D中的金属层256与阻障层254覆盖半导体层252的上表面及其侧边。

图5A～图5F为本发明的一种像素结构的制作方法。请先参照图5A，提供一基板410，基板410的材质例如为透明材质(如：玻璃、石英、或其它材质)、不透明材质(如：硅片、陶瓷、或其它材质)、可挠性材质(如：薄化玻璃、塑料、橡胶、聚烯类、聚酮类、聚烷类、聚醇类、聚酯类、聚脂类、聚苯类、聚环氧烷类、聚环烷、聚炔类、聚酰类、聚亚酰类、聚醚类、聚醛类、聚酚类、或其它聚合物类别、或上述的衍生物、或上述的组合)、或上述的组合。接着，形成一栅极420G以及一下电容电极430于基板410上，而形成栅极420G以及下电容电极430的方法例如先形成一导电层于基板410上，之后，再图案化以形成栅极420G以及下电容电极430，其中导电层可为单层结构或多层结构，且其例如是通过溅镀、蒸镀或是其它薄膜沉积技术所形成，但不限于此，也可图案化及膜层沉积同时形成，如：网版印刷、涂布、能量源处理等。

之后，请参照图5B，形成一介电层440于基板410上，以覆盖栅极420G以及下电容电极430，其中介电层440例如是通过化学气相沉积法(chemicalvapor deposition，CVD)或其它合适的薄膜沉积技术所形成，但不限于此，也可图案化及膜层沉积同时形成，如：网版印刷、涂布、能量源处理等，而介电层440可为单层结构或多层结构，且其材质包含无机材质(如：氮化硅、氮氧化硅、氧化硅、或其它材质、或上述的组合)、其它介电材质(如：氟硅玻璃(fluorinated oxide，FSG)、benzocyclobutene(BCB)、polyarylene ether(PAE)、parylene、氟化聚合物(fluoro-polymer)、black diamond、hydrogensilsesquioxane(HSQ)、methylsilesquioxane(MSQ)、聚甲丙酰酸甲酯、氧化锌、氧化铪、或其它材质、或上述的组合)、或上述的组合，本发明以氧化硅、氮化硅或氮氧化硅等介电材料为实施范例。接着，请继续参照图5B，形成一半导体层451于介电层440上，其中半导体层451例如是非晶硅及/或N型掺杂非晶硅所组成的单层结构或多层结构，其上述的结构排列，可为水平排列及/或垂直排列。在本实施例中，半导体层451是以非晶硅层451A以及N型掺杂非晶硅层451B所组成的双层结构为实施范围，但不以此为限。

之后，请参照图5C，图案化半导体层451，以于栅极420G上方的介电层440上形成一通道层420C及欧姆接触层452C，这里要说明的是，在本实施例中，通道层420C与欧姆接触层452C属于掺杂浓度不同的半导体层451。祥言之，通道层420C例如是利用半导体层451经过一低浓度掺杂工艺后，再图案化低浓度掺杂半导体层所形成的，或是不经过掺杂工艺，直接图案化非掺杂半导体层所形成，而欧姆接触层452C例如是利用半导体层451经过一高浓度掺杂工艺后，再图案化高浓度掺杂半导体层所形成的，其中通道层420C与欧姆接触层452C的图案化工艺例如是同时进行，但不限于此，也可不同时进行。此外，请继续参照图5C，于下电容电极430上方的介电层440上形成一图案化半导体层452，这里的图案化半导体层452是由图案化非晶硅层452A以及图案化N型掺杂非晶硅层452B所组成，且图案化例如是通过微影蚀刻工艺来进行，但不限于此，也可图案化及膜层沉积同时形成，如：网版印刷、涂布、能量源处理等。

接着，请参照图5D，依序形成一阻障层454以及一导电层456于通道层420C、介电层440以及图案化半导体层452上，且阻障层454可为单层结构或多层结构，且其材质包含氧化铜为范例，但不限于此，而导电层456可为单层结构或多层结构，且其材质包含铜或其合金，其中氧化铜的组成例如含有钼、钕、锆、钛、镁、镍、铪、钨、钽、钒、锡、锰元素或上述的组合，而氧化铜中的氧浓度例如是实质上介于3％至30％之间，但不限于此。导电层456的组成例如含有钼、钕、锆、钛、镁、镍、铪、钨、钽、钒、锡或锰等元素的铜合金。此外，阻障层454以及导电层456例如是通过化学气相沉积法、溅镀(sputtering)、蒸镀(evaporation)或是其它薄膜沉积技术所形成，但不限于此，也可图案化及膜层沉积同时形成，如：网版印刷、涂布、能量源处理等。

之后，请参照图5E，图案化阻障层454以及导电层456，以于栅极420G两侧的通道层420C上形成一源极420S与一漏极420D，且于图案化半导体层452上形成一含铜迭层458，这里要说明的是，源极420S与漏极420D例如分别是由欧姆接触层452C、图案化阻障层454以及导电层456所组成。栅极420G、通道层420C、源极420S以及漏极420D构成一薄膜晶体管420，图案化半导体层452与含铜迭层458形成一上电容电极450。因此上电容电极450、介电层440以及下电容电极430形成一储存电容C，用以维持像素结构400(绘示于图5G)的数据电压。此外，图5E所述的薄膜晶体管420，较佳地，以源极420S与漏极420D中的金属层456与阻障层454位于半导体层452的投影面积内，例如：远离栅极420G的源极420S与漏极420D中的金属层456与阻障层454的侧边与远离栅极420G的半导体层452的侧边切齐或远离栅极420G的源极420S与漏极420D中的金属层456与阻障层454的侧边位于远离栅极420G的半导体层452的侧边内，简言之，阻障层454的底面接触半导体层452的上表面为实施范例，但不限于此，源极420S与漏极420D中的金属层456与阻障层454的一部份位于半导体层452之内，而源极420S与漏极420D中的金属层456与阻障层454的另一部份位于介电层440之上，也即阻障层的底部同时接触半导体层452的上表面及其至少一侧边与介电层440的上表面且源极420S与漏极420D中的金属层456覆盖阻障层454的上表面及其至少一侧边，或是源极420S与漏极420D中的金属层456与阻障层454覆盖半导体层452的上表面及其至少一侧边。

接着，请参照图5F，形成一保护层460于薄膜晶体管420与上电容电极450上，其中保护层460具有一暴露出漏极420D的至少一第一开口H1，在本实施例中，保护层460还包括一暴露出上电容电极450的至少一第二开口H2，但不限于此，也可不包括此第二开口H2，其中保护层460可为单层结构或多层结构，且其材质包含无机材质(如氮化硅、氮氧化硅、氧化硅、或其它材质、或上述的组合)、其它介电材质(如：氟硅玻璃(fluorinated oxide，FSG)、benzocyclobutene(BCB)、polyarylene ether(PAE)、parylene、氟化聚合物(fluoro-polymer)、black diamond、hydrogen silsesquioxane(HSQ)、methylsilesquioxane(MSQ)、聚甲丙酰酸甲酯、氧化锌、氧化铪、或其它材质、或上述的组合)、或上述的组合，若保护层460的材质例如为氮化硅或氧化硅的无机材质为范例，而其形成的方法例如是以等离子化学气相沉积法全面性地沉积在基板410上，之后，再将保护层460图案化，以形成至少一第一开口H1与至少一第二开口H2或仅有至少一第一开口H1。特别的是，图案化半导体层452可以作为含铜迭层458的底部缓冲层，有效阻挡后续工艺(例如：等离子化学气相沉积)中的等离子对含铜迭层458的攻击，使含铜迭层458免于形成气泡而自介电层440上剥落。

之后，请参照图5G，形成一像素电极470，形成像素电极470的方法例如是通过溅镀形成于保护层460上，并进行一图案化工艺以形成像素电极470，但不限于此，也可图案化及膜层沉积同时形成，如：网版印刷、涂布、能量源处理等。像素电极470可为单层结构或多层结构，且其材质包含透明材质(如：铟锡氧化物、铟锌氧化物、铟锡锌氧化物铝锡氧化物、铝锌氧化物、镉锡氧化物、镉锌氧化物、氧化铪、或其它材质、或上述的组合)、非透明材质(如：金、银、铜、铁、锡、铅、铝、钼、钛、钽、钨、铬、镉、钕、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的组合)、或上述的组合。本实施例是以透明材质的铟锡氧化物及/或铟锌氧化物为实施范例，但不限于此。像素电极470通过至少一第一开口H1与薄膜晶体管420电性连接。若保护层460，还具有至少一第二开口H2，则像素电极470更通过第二开口H2与上电容电极450电性连接。值得说明的是，在其它实施例中，像素结构400的制作方法还包括于形成阻障层454之前，形成一蚀刻终止层于通道层上(未绘示)，且其可为单层结构或多层结构。

再者，必需说明的是在其它实施例中，源极220S与漏极220D的材料与上电容电极250的材料可以实质上不相同。例如，较佳地，若采用本发明的图2A所述的薄膜晶体管结构为范例，且像素结构中的储存电容C为一般模式。然而本发明并不用以限定储存电容C的结构，也即，储存电容C也可以不存在半导体层252、阻障层254及金属层256其中至少一者，举例而言，不存在半导体层252、阻障层254及金属层256其中至少一者的储存电容C的架构尚可如图6A、图6B以及图6C所示。于图6A中，储存电容C1的下电容电极230的组成与栅极220G相同，并以像素电极270作为储存电容C1的上电容电极250，且在下电容电极230与像素电极270之间夹有介电层230以及保护层260，构成储存电容C1。当然，在下电容电极230与像素电极270之间也可选择介电层230与保护层260的其中至少一者，本发明并不以此为限。此外，本实施例的薄膜晶体管结构也可采用本发明的的图2B所述的薄膜晶体管结构。

请继续参照图6B，储存电容C2的下电容电极230的组成与栅极220G相同，而储存电容C2的上电容电极250中的组成不存在半导体层252、阻障层254及金属层256其中至少一者，图6B中的上电容电极250的组成是以阻障层254及金属层256的迭层为例，此外在下电容电极230与像素电极270之间配置介电层230，构成储存电容C2。为了防止现有技术的问题，较佳地，本实施例的介电层230为富硅介电层，如：富硅氧化物、富硅氮化物、富硅氮氧化物、或其它材料、或上述的组合。此外，在本实施例中，保护层460还包括一暴露出上电容电极450的至少一第二开口H2，但不限于此，也可不包括此第二开口H2。

请继续参照图6C绘示为另一种储存电容的变形例。请参照图6C，储存电容C3的下电容电极230的例如是为除铜以外的单层或多层结构的金属层480所构成，并以像素电极270作为储存电容C3的上电容电极250，且在下电容电极230与像素电极270之间配置保护层260，构成储存电容C3。较佳地，储存电容C3的下电容电极230是接触基板210且其材质为除铜以外的单层或多层金属所构成，但不限于此。再者，图6A～6B的储存电容的下电极及/或下电极的材质也可与薄膜晶体管中的源极/漏极完全不同，即薄膜晶体管中的源极/漏极具有含铜、铜合金的金属层及阻障层，而储存电容的上电极及/或下电极的材质可不含上述的铜迭层。简言之，薄膜晶体管中的源极/漏极与储存电容的上电极/或下电极可不同时形成或同时形成。此外，上述的实施例的储存电容C的类型，可为电容在共享在线(Cs on common line)、电容在栅极在线(Cson gate line)、或上述的组合。换句话说，储存电容C的下电极可为共享线、栅极的一部份、栅极线的一部份、与源极/漏极同时形成的电极、或上述的组合。上述的储存电容C的结构也可为金属-介电层-像素电极(metal-insulator-ITO，MII)、金属-介电层-金层(metal-insulator-metal，MIM)、或上述的组合。另，上述实施例都以一薄膜晶体管及一储存电容为范例，但不限于此，也可薄膜晶体管及储存电容其中至少一者为多个为实施例。

必需说明的是上述实施例，除了使用到的金属层及阻障层可以一次形成或多次形成之外，图案化半导体、图案化金属层及阻障层也可一次形成或多次形成或其它制造过程。

图7为本发明的一种光电装置示意图。请参照图7，包含上述实施例所述的像素结构P的显示面板510可以跟电子元件520电性连接而组合成一光电装置500。这里要说明的是，电子元件520包括如：控制元件、操作元件、处理元件、输入元件、存储元件、驱动元件、发光元件、保护元件、感测元件、侦测元件、或其它功能元件、或前述的组合。而光电装置500的类型包括可携式产品(如手机、摄影机、照相机、笔记型计算机、游戏机、手表、音乐播放器、电子信件收发器、地图导航器、数字相片、或类似的产品)、影音产品(如影音放映器或类似的产品)、屏幕、电视、户外/户内广告牌、投影机内的面板等。

此外，显示面板510的成品至少包含一具有上述实施例所述的像素结构P的像素阵列基板、另一基板相对于上述实施例的像素阵列基板，且其具有一透明电极、及一设置于像素阵列基板与另一基板之间的显示介质。当显示介质为液晶材料时，显示面板称为液晶显示面板(如：穿透型显示面板、半穿透型显示面板、反射型显示面板、彩色滤光片于主动层上(color filter on array)的显示面板、主动层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(VA)显示面板、水平切换型(IPS)显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型(TN)显示面板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、边缘电场切换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴对称排列微胞型(ASM)显示面板、光学补偿弯曲排列型(OCB)显示面板、超级水平切换型(S-IPS)显示面板、先进超级水平切换型(AS-IPS)显示面板、极端边缘电场切换型(UFFS)显示面板、高分子稳定配向型显示面板、双视角型(dual-view)显示面板、三视角型(triple-view)显示面板、三维显示面板(three-dimensional)或其它型面板、或上述的组合)，也称为非自发光显示面板。若显示介质为电激发光材料，则称为电激发光显示面板(如：磷光电激发光显示面板、荧光电激发光显示面板、或上述的组合)，也称为自发光显示面板，且其电激发光材料可为有机材料、有机材料、无机材料、或上述的组合，再者，上述材料的分子大小包含小分子、高分子、或上述的组合。若，显示介质同时包含液晶材料及电激发光材料，则此显示面板称之为混合式(hybrid)显示面板或半自发光显示面板。

再者，本发明另提出一种显示面板的制作方法，此制作方法包含如图5A～图5G的制作流程，以形成像素阵列基板，之后，将像素阵列基板与另一具有透明电极的基板组立，并将一显示介质设置于上述二基板中，以形成显示面板510。此外，本发明另提出一种光电装置的制作方法，制作方法包含如图5A～图5G的制作流程而形成显示面板。之后，再将一电子元件520与显示面板510作电性连接(未绘示)，以形成如图7所示的光电装置500。

综上所述，本发明所提出的像素结构与其制作方法至少具有下列优点：

1.本发明的半导体层可以作为含铜、铜合金或上述的组合的金属层以及阻障层的底部缓冲层，使其不受后续工艺影响而剥离或产生气泡，以保有元件(例如：储存电容或薄膜晶体管)的功效，并维持像素的正常操作。

2.像素结构的制作方法与现有工艺兼容，因此不需额外增加设备，即可使得含铜、铜合金或上述的组合的金属层作为像素结构中的电极或导线，进而增加像素结构中的薄膜晶体管元件的效能，或储存电容的效能。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1.一种像素结构，配置于一基板上，其特征在于，该像素结构包括：

一薄膜晶体管，具有一源/漏极，并配置于该基板上；

一下电容电极，配置于该基板上；

一介电层，配置于该下电容电极上；

一上电容电极，包括；

一半导体层，配置于该下电容电极上方的该介电层上；

一阻障层，配置于该半导体层上；

一金属层，配置于该阻障层上，且其材质包含铜、铜合金或上述的组合；

一保护层，覆盖该薄膜晶体管与该上电容电极，该保护层具有一暴露出该漏极的第一开口；以及

一像素电极，该像素电极通过该第一开口与该薄膜晶体管电性连接。

2.根据权利要求1所述的像素结构，其特征在于，该薄膜晶体管包括一栅极、一栅绝缘层、一通道层、一源极以及该漏极，该源极与该漏极的材料与该上电容电极的材料相同。

3.根据权利要求2所述的像素结构，其特征在于，该薄膜晶体管还包括一蚀刻终止层，配置于该信道层上方。

4.根据权利要求1所述的像素结构，其特征在于，该保护层还具有一暴露出该上电容电极的第二开口，该像素电极通过该第二开口与该上电容电极电性连接。

5.根据权利要求1所述的像素结构，其特征在于，该阻障层的材质包含氧化铜，该氧化铜的组成包括含有钼、钕、锆、钛、镁、镍、铪、钨、钽、钒、锡、锰元素或上述的组合。

6.根据权利要求1所述的像素结构，其特征在于，该阻障层的材质包含氧化铜，该氧化铜中的氧浓度约介于3％至30％之间。

7.根据权利要求1所述的像素结构，其特征在于，该金属层的组成包括含有钼、钕、锆、钛、镁、镍、铪、钨、钽、钒、锡或锰等元素的铜合金。

8.一种像素结构的制作方法，其特征在于，包括：

提供一基板；

形成一栅极以及一下电容电极于该基板上；

形成一介电层于该基板上，以覆盖该栅极以及该下电容电极；

形成一半导体层于该介电层上；

图案化该半导体层，以于该栅极上方的介电层上形成一通道层，且于该下电容电极上方的介电层上形成一图案化半导体层；

依序形成一阻障层以及一导电层于该通道层、该介电层以及该图案化半导体层上，且该导电层的材质包含铜及其合金；

图案化该阻障层以及该导电层，以于该栅极两侧的该通道层上形成一源极与一漏极，且于该图案化半导体层上形成一含铜迭层，该栅极、该通道层、该源极以及该漏极构成一薄膜晶体管，该图案化半导体层与该含铜迭层形成一上电容电极；

形成一保护层于该薄膜晶体管与该上电容电极上，该保护层具有一暴露出该漏极的第一开口；以及

形成一像素电极，该像素电极通过该第一开口与该薄膜晶体管电性连接。

9.根据权利要求8所述的像素结构的制作方法，其特征在于，该保护层还包括一暴露出该上电容电极的第二开口，该像素电极通过该第二开口与该上电容电极电性连接。

10.根据权利要求8所述的像素结构的制作方法，其特征在于，还包括于形成该阻障层之前，形成一蚀刻终止层于该通道层上。

11.一种像素结构，配置于一基板上，其特征在于，该像素结构包括：

一薄膜晶体管，具有一栅极、一介电层、一半导体层及一源/漏极，并依序配置于该基板上，以使得该源/漏极位于部分该半导体层上，该源/漏极具有一阻障层以及一金属层，该阻障层配置于部分该半导体层上，该金属层配置于该阻障层上，且该阻障层接触于该半导体层以及该金属层，该阻障层的材质包含铜、铜合金或上述的组合；

一保护层，覆盖该薄膜晶体管与该介电层上，该保护层具有一暴露出该漏极的第一开口；以及

一像素电极，配置该保护层上，且该像素电极通过该第一开口与该薄膜晶体管电性连接。

12.根据权利要求11所述的像素结构，其特征在于，该阻障层的材质包含氧化铜，该氧化铜的组成包括含有钼、钕、锆、钛、镁、镍、铪、钨、钽、钒、锡、锰元素或上述的组合。

13.根据权利要求11所述的像素结构，其特征在于，该阻障层的材质包含氧化铜，该氧化铜中的氧浓度约介于3％至30％之间。

14.根据权利要求11所述的像素结构，其特征在于，该薄膜晶体管还包括一蚀刻终止层，配置于该信道层上方。

15.一种像素结构的制造方法，其特征在于，该方法包含：

提供一基板；

依序配置一栅极、一介电层、一通道层及一源/漏极，一于该基板上以形成一薄膜晶体管，并使得该源/漏极位于部分该半导体层上，该源/漏极具有一阻障层以及一金属层，该阻障层配置于部分该半导体层上，该金属层配置于该阻障层上，且该阻障层接触于该半导体层以及该金属层，该阻障层的材质包含铜、铜合金或上述的组合；

覆盖一保护层，于该薄膜晶体管与该介电层上，该保护层具有一暴露出该漏极的第一开口；以及

配置一像素电极，于该保护层上，且该像素电极通过该第一开口与该薄膜晶体管电性连接。

16.根据权利要求15所述的像素结构的制作方法，其特征在于，还包括于形成该阻障层之前，形成一蚀刻终止层于该半导体层上。

17.一种显示面板，包含权利要求1或11所述的像素结构。

18.一种光电装置，包含权利要求17所述的显示面板。

19.一种显示面板的制造方法，包含权利要求8或第15所述的像素结构的制造方法。

20.一种光电装置的制造方法，包含权利要求19所述的像素结构的制造方法。

Images