CN112490282A - 薄膜晶体管及其制备方法 - Google Patents

薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN112490282A
CN112490282A CN202011404577.0A CN202011404577A CN112490282A CN 112490282 A CN112490282 A CN 112490282A CN 202011404577 A CN202011404577 A CN 202011404577A CN 112490282 A CN112490282 A CN 112490282A
Authority
CN
China
Prior art keywords
layer
electrode
thin film
film transistor
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011404577.0A
Other languages
English (en)
Other versions
CN112490282B (zh
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202011404577.0A priority Critical patent/CN112490282B/zh
Priority to US17/261,015 priority patent/US20220406940A1/en
Priority to PCT/CN2020/141117 priority patent/WO2022116336A1/zh
Publication of CN112490282A publication Critical patent/CN112490282A/zh
Application granted granted Critical
Publication of CN112490282B publication Critical patent/CN112490282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

本申请提供一种薄膜晶体管及其制备方法，所述薄膜晶体管包括至少一复合电极，所述复合电极包括阻障层和电极层，其中：所述阻障层相对所述电极层具有突出部，所述突出部在所述复合电极上的正投影突出于所述电极层在所述复合电极上正投影；并且，所述突出部的长度的范围为0.3um‑0.5um；所述薄膜晶体管层和所述制备方法通过形成具有突出部的阻障层，能防止阻障层/Cu结构存在undercut，还可以改善漏光，提高产品对比度。

Description

薄膜晶体管及其制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法。
背景技术
随着显示技术的发展，人们对LCD显示器的画质要求越来越高，因此亟需提高LCD显示器的对比度。
然而，在LCD显示器中，当背光入射的偏振光的偏振方向不平行或不垂直金属边缘时，偏振光的电场会激发出金属边缘表面的电子，进而改变偏振光的偏振方向，最终导致部分偏振光由上偏光片中射出，造成漏光现象，从而导致暗态漏光，产品对比度降低。
此外，在现有TFT面板中，铜(Cu)制程成为主流。由于Cu附着力差，一般搭载阻障(barrier)层金属沉积。而常见的阻障层材料很难形成突出部(tail)，且阻障层/铜结构会存在undercut(底切结构)。
因此，亟需提供一种薄膜晶体管及其制备方法，以解决上述技术问题。
发明内容
为了解决上述技术问题，本申请所述薄膜晶体管及其制备方法，通过采用特定材料制备的阻障层和电极层的复合电极，能防止阻障层/电极层结构存在undercut，还能使阻障层获得长度较长的突出部，可以改善漏光，提高产品对比度。
为了实现上述目的，本申请所述薄膜晶体管及其制备方法采取了以下技术方案。
本申请提供一种薄膜晶体管，薄膜晶体管包括至少一所述复合电极，所述复合电极包括阻障层和电极层，其中：所述阻障层相对所述电极层具有突出部，所述突出部在所述电极层上的正投影突出于所述电极层，所述突出部的长度范围为0.3um-0.5um。
进一步，所述阻障层的材料包括至少一种金属和至少一种金属氧化物，其中所述金属氧化物的质量含量为1％-10％。
进一步，所述金属为Mo、Ti、或Nb中的至少一种。
进一步，所述金属氧化物为TiO2、TaO2、WO2或Nb2O5中的至少一种。
进一步，所述电极层的材料为铜。
进一步，所述薄膜晶体管包括栅极、源极和漏极；所述复合电极包括所述栅极、所述源极和所述漏极中的至少一种。
本申请还提供一种薄膜晶体管的制备方法，在一衬底上制备复合电极的步骤，其中所述复合电极包括阻障层和电极层，所述阻障层相对所述电极层具有突出部，所述突出部在所述电极层上的正投影突出于所述电极层，所述突出部的长度范围为0.3um-0.5um。
进一步，以以下方法制备所述复合电极：在所述衬底上制备靶材层的步骤；在所述靶材层上制备导电层的步骤；以及，对所述靶材层和所述导电层进行图案化处理以分别获得所述阻障层和所述电极的步骤。
进一步，采用过氧化氢体系的铜酸刻蚀液对所述复合层进行蚀刻处理，形成所述复合电极。
进一步，所述靶材层的材料包括金属和金属氧化物，其中所述金属氧化物的质量含量的范围为1％-10％。
进一步，所述金属为Mo、Ti或Nb中的至少一种。
进一步，所述金属氧化物为TiO2、TaO2、WO2或Nb2O5中的至少一种。
在一优选实施例中，至少一电极的制备方法包括：在一衬底上制备靶材层的步骤，其中所述靶材层的材料包括金属和金属氧化物，其中所述金属氧化物的质量含量的范围为1％-10％，并且所述金属为Mo、Ti或Nb中的至少一种，所述金属氧化物为TiO2、TaO2、WO2或Nb2O5中的至少一种；在所述靶材层上制备导电层的步骤，其中导电层材料为铜；以及，对所述靶材层和所述导电层进行图案化处理以分别获得所述阻障层和所述电极的步骤。
本申请所述薄膜晶体管及其制备方法具有以下有益效果：
本申请所述薄膜晶体管及其制备方法，通过选用特定材料制备的阻障层，能使所述阻障层具有较长的突出部，克服了现有阻障层中很难形成突出部的问题，能改善漏光，提高产品对比度；此外，本申请所述薄膜晶体管及其制备方法还能克服现有阻障层/电极层结构中存在undercut的问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请所述薄膜晶体管的结构示意图；
图2A-图2C为本申请所述薄膜晶体管的栅极的制备工艺流程图，其中所述栅极为具有栅极图案的复合电极。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为本申请所述薄膜晶体管的结构示意图。如图1所示，本申请提供一种薄膜晶体管(Thin Film Transistor,TFT)100，所述薄膜晶体管100包括至少一复合电极，所述复合电极包括电极层22和阻障层21，其中所述阻障层21相对所述电极层22具有突出部211，所述突出部211在所述复合电极上的正投影突出于所述电极层20在所述复合电极上的正投影。所述突出部211的长度的范围为0.3um-0.5um。
至此，本申请所述薄膜晶体管100通过形成具有阻障层21的复合电极，能解决电极层22的附着力差的问题。同时，通过形成长度较长的所述突出部211，使突出部211遮挡所述电极层21的边缘，以解决由于所述电极层21改变背光中偏振光的偏振方向导致的漏光现象，防止产品对比度降低。
更进一步地，所述阻障层21的材料包括至少一种金属和至少一种金属氧化物，其中所述金属氧化物的质量含量的范围为1％-10％。
需要指出的是，所述阻障层21具有导电性。所述领域的技术人员可以理解，所述阻障层21采用金属氧化物和金属任意一种或多种材料形成，该些类型的材料具有导电性能，不影响电极层22的正常工作，另外该些类型的材料接触附着力较好，能够增加电极层22与薄膜晶体管100的其他膜层之间的附着力。
具体地，所述金属可以为Mo(molybdenum，钼)、Ti(Titanium，钛)或Nb(niobium，铌)中的至少一种。所述金属氧化物可以为TiO2(Titanium Dioxide，二氧化钛)、TaO2(tantalum dioxide，二氧化钽)、WO2(Tungsten oxide，二氧化钨)或Nb2O5(Niobium oxide，五氧化二铌)中的至少一种。
在具体实施时，所述金属，可以为但不限于，Mo、MoTi或MoNb。例如，在本实施例中，所述阻障层21的材料选用MoTi-TiO2靶材。由于MoTi-TiO2的蚀刻率较低，可以得到更长的突出部(tail)211，有利于减少LCD产品暗态漏光，从而提高LCD产品的对比度。可见，通过调整阻障层21的材料，提高阻障层/电极层的蚀刻率比，在防止产生底切结构的同时能更容易地形成具有较长长度的突出部211。
具体地，所述突出部211由所述阻障层22的全部或部分厚度区域形成。
同时，需要指出的是，本申请并未限定所述突出部211的具体形状或结构，只要使得所述突出部211在所述复合电极上的正投影突出于与电极层22在所述复合电极上的正投影即可。例如，所述突出部211可以由阻障层21整个厚度区域沿与复合电极相交的倾斜方向延伸构成，所述突出部211的侧边呈折线状。
在其它实施例中，所述突出部211由所述阻障层22的全部厚度区域沿与复合电极相交的倾斜方向延伸构成。
具体地，所述突出部211由所述阻障层22的全部或部分厚度区域形成。
例如，在本实施例中，所述突出部211侧边具有弯折结构。在其它实施例中，所述突出部211由所述阻障层22的全部厚度区域沿与复合电极相交的倾斜方向延伸构成。
需要指出的是，本申请公开实施例不局限于此，例如阻障层21也可以沿与附着层10相交的倾斜方向延伸以具有突出部211，只要使得突出部211在所述复合电极上的正投影突出于与电极层22在所述复合电极上的正投影即可。
具体地，所述电极层22的材料为铜。在蚀刻过程中，所述阻障层21中的金属氧化物材料稳定性比铜的稳定性强，使阻障层21的蚀刻率比电极层22的蚀刻率低。
例如，由于MoTi-TiO2的蚀刻率比铜低较低，可以得到更长的突出部(tail)211，有利于减少LCD产品暗态漏光，从而提高LCD产品的对比度。
需要指出的是，本申请并未限定所述电极层22的具体材料或结构。在具体实施时，所述电极层22可以为单层结构，还可以为多层层叠结构。例如，在本实施例中，所述电极层22为单层结构。
具体地，所述薄膜晶体管100包括衬底110、栅极120、栅极绝缘层130、有源层140、源极150和漏极160。所述复合电极包括栅极120、源极150和漏极160中的至少一种。
例如，如图1所示，在本实施例中，所述复合电极包括栅极120、源极150和漏极160。也就是说，所述复合电极包括具有栅极图案的复合电极20a、具有源极图案的复合电极20b和具有漏极图案的复合电极20c。以下将结合图1详细阐述本申请所述薄膜晶体管100的具体结构。
其中，所述衬底基板110采用具有透光和柔性性能的聚合物类材料。例如，所述衬底基板110可以包括聚酰亚胺、聚硅氧烷、环氧类树脂、丙烯酸类树脂、聚酯和/或类似材料。在一个实施例中，所述衬底基板110可以包括聚酰亚胺。
如图1所示，所述栅极120设置于所述衬底110上。所述栅极120为具有栅极图案的复合电极20a。也就是说，所述栅极120包括依次层叠于所述衬底110上的阻障层21和电极层22。
如图1所示，所述栅极绝缘层130设置于所述栅极120上并覆盖所述栅极120的阻障层21、所述栅极120的电极层22和所述衬底110。
在具体实施时，所述栅极绝缘层130可以包括氧化硅、氮化硅、氮氧化硅和/或类似材料。这些材料可以单独使用或以其组合使用。
如图1所示，所述有源层140设置于所述栅极绝缘层130上。所述有源层140包括沟道区和位于所述沟道区外围的源区和漏区。其中，沟道区可以用作电荷可以经其移动或传输的沟道，源区和漏区分别用于源极150和漏极160电性连接或接触。
在具体实施时，所述有源层可140可以包括诸如多晶硅的硅化合物。在一些实施例中，包括p型或n型杂质的源区和漏区可以形成在所述有源层140的两端。在一些实施例中，所述有源层140还可以包括氧化物半导体，诸如氧化铟镓锌(IGZO)、氧化锌锡(ZTO)、氧化铟锡锌(ITZO)和/或类似材料。
如图1所示，所述源极150和所述漏极160设置于所述有源层140上。所述源极150为具有源极图案的复合电极20b，所述漏极160为具有漏极图案的复合电极20c。也就是说，所述源极150和所述漏极160分别包括阻障层21和电极层22。具体地，所述源极150的阻障层21和电极层22依次层叠于所述有源层140的源区。所述漏极160的阻障层21和电极层22依次层叠于所述有源层140的漏区。
如图1所示，所述薄膜晶体管100还包括一平坦化层170，所述平坦化层170设置于所述源极150和所述漏极160上，并覆盖所述有源层140、所述源极150的阻障层21和电极层22、所述漏极160的阻障层21和电极层22以及所述栅极绝缘层130。
在所述平坦化层170的与所述漏极160相对应的区域设置有第一过孔171。所述第一过孔171暴露出所述漏极160的电极层22，以用于所述漏极160与后续的像素电极层180的电性连接或接触。
在具体实施时，所述平坦化层170可以由聚合物材料或无机材料来形成。
如图1所示，所述薄膜晶体管100还包括像素电极180，所述像素电极180设置于所述平坦化层170上，并通过所述第一过孔电171性连接于所述漏极160。
在具体实施时，所述像素电极180的材料为金属、合金或金属氮化物。例如，像素电极180可包括诸如铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)的金属、其合金和/或其氮化物。这些可以单独使用或以其组合使用。所述像素电极180包括具有不同的物理和/或化学性质的至少两个金属层。
需要指出的是，本申请并未限定所述薄膜晶体管100的类型或结构，图1所示的底栅结构薄膜晶体管仅仅为本发明所述薄膜晶体管的示例性结构图，在具体实施时，所述薄膜晶体管100还可以采用其它结构或类型的薄膜晶体管。例如，所述薄膜晶体管100还可以为顶栅型IGZO(Indium Gallium Zinc 0xide，铟镓锌氧化物)TFT、顶栅型IGZTO(IndiumGallium Zinc Ti Oxide，铟镓锌钛氧化物)TFT、或者BCE(Back Channel Etched，背沟道刻蚀型)型IGZO TFT。
此外，本申请也并未对所述薄膜晶体管100中多个复合电极的阻障层21和电极层22之间的关系进行限定。也就是说，在具体实施时，同一薄膜晶体管100内不同复合电极的阻障层21的材料和电极层22的材料能分别单独设置，也可以针对多个复合电极共同的设置。例如，在同一薄膜晶体管中，栅极120、源极150和漏极160的阻障层21能分别采用不同的材料。
本申请提供一种薄膜晶体管的制备方法，所述制备方法包括以下步骤：在一衬底上制备复合电极的步骤，其中所述复合电极包括阻障层和电极层，所述阻障层相对所述电极层具有突出部，所述突出部在所述电极层上的正投影突出于所述电极层，所述突出部的长度范围为0.3um-0.5um。
本申请所述薄膜晶体管的制备方法能获得具有较长突出部211的阻障层21，能改善漏光，提高产品对比度；此外，本申请所述制备方法还能克服现有阻障层/电极层结构中存在undercut的问题。
其中，所述复合电极的制备方法包括以下步骤：
在一衬底上制备靶材层的步骤，其中所述靶材层的材料包括至少一种金属和至少一种金属氧化物，其中所述金属氧化物的质量含量的范围为1％-10％，并且所述金属为Mo、Ti或Nb中的至少一种，所述金属氧化物为TiO2、TaO2、WO2或Nb2O5中的至少一种；
在所述靶材层上制备导电层的步骤，其中导电层的材料为铜；以及，对所述靶材层和所述导电层进行图案化处理以分别获得所述阻障层和所述电极的步骤。
本申请所述薄膜晶体管的制备方法通过采用特定材料制备阻障层21能使所述阻障层21具有较长的突出部211，克服了现有阻障层/电极层结构中很难形成突出部211的问题，能改善漏光，提高产品对比度；此外，还能克服现有复合电极中存在undercut的问题。
具体地，所述薄膜晶体管的制备方法包括以下步骤：
在一衬底上制备栅极的步骤；
在所述栅极上制备栅极绝缘层的步骤；
在所述栅极绝缘层上制备有源层的步骤；以及，
在所述有源层上制备源极和漏极的步骤。
在一优选实施例中，所述薄膜晶体管100中的栅极120、源极150和漏极160分别独立地为本申请所述复合电极，则所述栅极120为具有栅极图案的复合电极20a，所述源极150具有源极图案的复合电极20b，所述漏极160具有漏极图案的复合电极20c。此时，所述栅极120、源极150和漏极160能分别通过制备所述复合电极的步骤获得。
图2A-图2C为本申请所述薄膜晶体管的栅极的制备工艺流程图，其中所述栅极为具有栅极图案的a。在以下将结合图2A-图2C，详细阐述所述复合电极和本实施例中所述薄膜晶体管的制备方法和工艺。
如图2A-图2C所示，所述栅极的制备方法包括以下步骤：
S1、在衬底上制备靶材层的步骤；
S2、在所述靶材层上制备导电层的步骤；以及，
S3、对所述靶材层和所述导电层进行图案化处理以分别获得所述阻障层和所述电极的步骤。
在所述步骤S1中，如图2A所示，在所述衬底110上制备一层用于制备阻障层21的靶材层210。其中，所述靶材层210的材料包括至少一种金属和至少一种金属氧化物，并且所述金属氧化物的质量分数为1％-10％。
具体地，所述金属为Mo、Ti或Nb中的至少一种。所述金属氧化物为TiO2、TaO2、WO2或Nb2O5中的至少一种。
例如，在本实施例中，用于制备所述靶材层210为MoTi-TiO2靶材。在具体实施时，可以以下方法获得所述MoTi-TiO2靶材：将Mo金属粉末、Ti金属粉末以及TiO2粉末按照一定比例进行混合；接着经靶材烧结和绑定(bonding)等工序制备成MoTi-TiO2靶材。
此处，需要指出的是，本申请实施例对Mo和Ti的比例不做限定。在具体实施时，能依据对阻障层21的需求进行调整。其中，靶材烧结和绑定(bonding)等工序均能通过常规的工艺实现，此处再赘述。
在具体实施时，采用溅射的方式形成所述靶材层210。
在所述步骤S2中，如图2B所示，在所述靶材层210上制备一层用于制备所述电极层22的导电层220，能获得靶材层/导电层的复合膜层200。
具体地，所述导电层220的材料可以为铜。在本实施例中，经所述步骤S2后，能获得(MoTi-TiO2)/Cu的复合膜层200。
在所述步骤S3中，如图2C所示，对步骤S2获得所述复合膜层200进行蚀刻处理，以获得具有栅极图案的复合电极20a，即获得栅极120。具体地，在上述复合膜层200中，所述靶材层210形成所述阻障层21，所述导电层220形成所述电极层22。
如图2C所示，在具体实施时，先经黄光制程在所述导电层220上制备具有栅极图案的光阻层230；然后利用过氧化氢体系的铜酸刻蚀液对所述复合膜层200进行蚀刻处理。
在上述蚀刻过程中，由于靶材层210中的金属氧化物材料稳定性比较强，在铜酸环境中靶材层210的蚀刻率比导电层220的蚀刻率低。因此，在对所述靶材层/导电层的复合膜层200进行蚀刻的过程中，可以得到更长的tail。
例如，在本实施例中，由于MoTi-TiO2的蚀刻率比铜低，经MoTi-TiO2层蚀刻得到的阻障层21具有长度较长的突出部(tail)211，有利于减少LCD产品暗态漏光，从而提高LCD产品的对比度。
其中，所述具有源极图案的复合电极20b和所述具有漏极图案的复合电极20c均能通过上述制备所述具有栅极图案的复合电极20a的方法实现，此处不再赘述。
本申请所述薄膜晶体管的制备方法通过采用特定材料的靶材层210以及特定材料的导电层220，能使所述阻障层21获得有较长的突出部211，能改善漏光，提高产品对比度；此外，所述特定材料的靶材层210还能克服现有阻障层/电极层结构中存在undercut的问题。
以上对本申请实施例所提供的一种薄膜晶体管及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括至少一复合电极，所述复合电极包括阻障层和电极层，其中：
所述阻障层相对所述电极层具有突出部，所述突出部在所述电极层上的正投影突出于所述电极层，所述突出部的长度范围为0.3um-0.5um。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述阻障层的材料包括至少一种金属和至少一种金属氧化物，其中所述金属氧化物的质量含量为1％-10％。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述金属为Mo、Ti、或Nb中的至少一种。
4.如权利要求2所述的薄膜晶体管，其特征在于，所述金属氧化物为TiO2、TaO2、WO2或Nb2O5中的至少一种。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述电极层的材料为铜。
6.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管具有栅极、源极和漏极；
所述复合电极包括所述栅极、所述源极和所述漏极中的至少一种。
7.一种薄膜晶体管的制备方法，其特征在于，所述制备方法包括：
在一衬底上制备复合电极的步骤，其中所述复合电极包括阻障层和电极层，所述阻障层相对所述电极层具有突出部，所述突出部在所述电极层上的正投影突出于所述电极层，所述突出部的长度的范围为0.3um-0.5um。
8.如权利要求7所述的薄膜晶体管的制备方法，其特征在于，以以下方法制备所述复合电极：
在所述衬底上制备靶材层的步骤；
在所述靶材层上制备导电层的步骤；以及，
对所述靶材层和所述导电层进行图案化处理以分别获得所述阻障层和所述电极层的步骤。
9.如权利要求8所述的薄膜晶体管的制备方法，其特征在于，在对所述靶材层和所述导电层进行图案化处理的步骤中，采用过氧化氢体系的铜酸刻蚀液对所述靶材层和所述导电层进行蚀刻处理。
10.如权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述靶材层的材料包括至少一种金属和至少一种金属氧化物，其中所述金属氧化物的质量含量的范围为1％-10％。
CN202011404577.0A 2020-12-03 2020-12-03 薄膜晶体管及其制备方法 Active CN112490282B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011404577.0A CN112490282B (zh) 2020-12-03 2020-12-03 薄膜晶体管及其制备方法
US17/261,015 US20220406940A1 (en) 2020-12-03 2020-12-29 Thin film transistor and manufacturing method thereof
PCT/CN2020/141117 WO2022116336A1 (zh) 2020-12-03 2020-12-29 薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011404577.0A CN112490282B (zh) 2020-12-03 2020-12-03 薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN112490282A true CN112490282A (zh) 2021-03-12
CN112490282B CN112490282B (zh) 2022-07-12

Family

ID=74939299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011404577.0A Active CN112490282B (zh) 2020-12-03 2020-12-03 薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (1) US20220406940A1 (zh)
CN (1) CN112490282B (zh)
WO (1) WO2022116336A1 (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959513A (zh) * 2005-11-04 2007-05-09 京东方科技集团股份有限公司 一种底部栅极薄膜晶体管阵列结构及其制造方法
CN101217151A (zh) * 2008-01-03 2008-07-09 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
JP2009163247A (ja) * 2008-12-07 2009-07-23 Sakae Tanaka 高性能表示装置とその製造方法
US20140167040A1 (en) * 2012-04-02 2014-06-19 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
CN104157696A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
US20150069382A1 (en) * 2013-09-10 2015-03-12 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN106328714A (zh) * 2016-08-12 2017-01-11 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
CN108198825A (zh) * 2018-01-22 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108682693A (zh) * 2018-05-28 2018-10-19 深圳市华星光电半导体显示技术有限公司 薄膜晶体管
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
US20190172954A1 (en) * 2017-10-09 2019-06-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Top-gate self-aligned metal oxide semiconductor tft and method of making the same
CN110416274A (zh) * 2019-08-02 2019-11-05 京东方科技集团股份有限公司 一种基板及其制备方法和oled显示面板
CN111063741A (zh) * 2019-12-31 2020-04-24 Tcl华星光电技术有限公司 薄膜晶体管及其制作方法、显示面板
US20200303428A1 (en) * 2018-03-29 2020-09-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
KR101434452B1 (ko) * 2012-07-18 2014-08-26 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
CN104681630B (zh) * 2015-03-24 2018-04-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
KR102494732B1 (ko) * 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI585954B (zh) * 2016-03-02 2017-06-01 群創光電股份有限公司 電晶體陣列基板及應用之顯示面板
CN105702744B (zh) * 2016-04-05 2020-07-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
CN106601596A (zh) * 2016-12-30 2017-04-26 惠科股份有限公司 一种导线制程阵列蚀刻方法
CN110867458B (zh) * 2019-11-25 2022-05-17 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959513A (zh) * 2005-11-04 2007-05-09 京东方科技集团股份有限公司 一种底部栅极薄膜晶体管阵列结构及其制造方法
CN101217151A (zh) * 2008-01-03 2008-07-09 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
JP2009163247A (ja) * 2008-12-07 2009-07-23 Sakae Tanaka 高性能表示装置とその製造方法
US20140167040A1 (en) * 2012-04-02 2014-06-19 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US20150069382A1 (en) * 2013-09-10 2015-03-12 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN104157696A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN106328714A (zh) * 2016-08-12 2017-01-11 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
US20190172954A1 (en) * 2017-10-09 2019-06-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Top-gate self-aligned metal oxide semiconductor tft and method of making the same
CN108198825A (zh) * 2018-01-22 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US20200303428A1 (en) * 2018-03-29 2020-09-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate
CN108682693A (zh) * 2018-05-28 2018-10-19 深圳市华星光电半导体显示技术有限公司 薄膜晶体管
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN110416274A (zh) * 2019-08-02 2019-11-05 京东方科技集团股份有限公司 一种基板及其制备方法和oled显示面板
CN111063741A (zh) * 2019-12-31 2020-04-24 Tcl华星光电技术有限公司 薄膜晶体管及其制作方法、显示面板

Also Published As

Publication number Publication date
CN112490282B (zh) 2022-07-12
US20220406940A1 (en) 2022-12-22
WO2022116336A1 (zh) 2022-06-09

Similar Documents

Publication Publication Date Title
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
US20090278126A1 (en) Metal line substrate, thin film transistor substrate and method of forming the same
US9799678B2 (en) Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same
CN111668242A (zh) Oled显示面板及其制备方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2006133769A (ja) 薄膜トランジスタ表示板及びその製造方法
TW200419238A (en) Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
JP2001223365A (ja) 薄膜トランジスタ及びその製造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN111446295A (zh) 薄膜晶体管、阵列基板及显示面板
US20040263746A1 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
CN107564922B (zh) 阵列基板及其制造方法、显示装置
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
TWI479574B (zh) Ｔｆｔ陣列基板及其製造方法
CN112909200B (zh) 显示面板及显示面板的制备方法
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
JPH0766417A (ja) 半導体装置およびその製造方法および加工方法
CN113687548A (zh) 阵列基板及其制作方法、以及显示面板
CN112490282B (zh) 薄膜晶体管及其制备方法
CN108807518B (zh) 电极结构及其制备方法、阵列基板
KR101717648B1 (ko) 표시장치 및 그 제조방법
KR20020052562A (ko) 횡전계방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant