CN109659325A - 顶栅型薄膜晶体管基板及其制作方法 - Google Patents

顶栅型薄膜晶体管基板及其制作方法 Download PDF

Info

Publication number
CN109659325A
CN109659325A CN201811565777.7A CN201811565777A CN109659325A CN 109659325 A CN109659325 A CN 109659325A CN 201811565777 A CN201811565777 A CN 201811565777A CN 109659325 A CN109659325 A CN 109659325A
Authority
CN
China
Prior art keywords
layer
metal oxide
thin film
film transistor
type thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811565777.7A
Other languages
English (en)
Other versions
CN109659325B (zh
Inventor
章仟益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201811565777.7A priority Critical patent/CN109659325B/zh
Publication of CN109659325A publication Critical patent/CN109659325A/zh
Application granted granted Critical
Publication of CN109659325B publication Critical patent/CN109659325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

一种顶栅型薄膜晶体管基板，包含基板、遮光层、设于所述遮光层上的金属氧化物层、缓冲层、设于所述缓冲层上的半导体膜层及设于所述缓冲层上的介电层。介电层通过图案化设有连通于半导体膜层的二过孔。接触孔设于金属氧化物层上，并穿透介电层及缓冲层。接触孔的底部接近金属氧化物层处，经由导体化工艺而形成一金属接触块。源极及漏极分别设于二过孔，其中源极延伸至接触孔中并和金属接触块连接。

Description

顶栅型薄膜晶体管基板及其制作方法
【技术领域】
本发明涉及显示技术领域，特别是涉及一种顶栅型薄膜晶体管基板及其制作方法。
【背景技术】
薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是目前LCD装置和AM0LED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。
传统底栅(Bottom Gate)结构的薄膜晶体管，由于栅极与源漏电极之间重叠面积较大，产生了较大的寄生电容，会导致信号的延迟，且制作出来的薄膜晶体管尺寸较大，因而限制了其应用。而顶栅(Top gate)型薄膜晶体管，由于源漏电极与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，能够降低信号传输过程中的延迟，同时采用自对准的制备方法，有利于制备短沟道器件，提高器件特性，顶栅型薄膜晶体管结构就成为目前主要的发展方向。目前顶栅型薄膜晶体管基板的结构设计中，遮光层一般为金属材料所制，其通过接触孔与金属电极接触进行信号传递。然而，在缓冲层使用干刻开孔时，因过刻导致下层遮光层部分区域被刻蚀，甚至刻穿，一方面除了影响遮光效果，另一方面更会影响金属线接触。
【发明内容】
本发明的目的在于提供一种顶栅型薄膜晶体管基板及其制作方法，用以防止开孔作业刻蚀到下方的遮光层，避免影响遮光效果及金属线接触。
为实现上述目的，本发明提供一种顶栅型薄膜晶体管基板，包括基板；遮光层，设于所述基板上；金属氧化物层，设于所述遮光层上；缓冲层，设于所述金属氧化物层上，并覆盖所述金属氧化物层及所述遮光层；半导体膜层，设于所述缓冲层上，且所述半导体膜层上依序设有栅极绝缘层及栅极；介电层，设于所述缓冲层上，并覆盖所述半导体膜层、栅极绝缘层及栅极，其中所述介电层通过图案化设有连通于所述半导体膜层的二过孔；接触孔，设于所述金属氧化物层上，并穿透所述介电层及所述缓冲层，其中所述接触孔的底部接近所述金属氧化物层处，经由导体化工艺而形成一金属接触块；及源极及漏极，分别设于所述二过孔，其中所述源极延伸至所述接触孔中并和所述金属接触块及所述金属氧化物层接触。
根据本发明的一优选实施例，所述金属氧化物层由氧化銦鎵鋅所制，且所述金属氧化物层沿所述遮光层设置。
根据本发明的另一优选实施例，所述半导体膜层由氧化銦鎵鋅所制。
根据本发明的另一优选实施例，所述介电层上设有钝化层，其覆盖所述介电层、源极及漏极，并于所述漏极上设有另一过孔，用以连接一像素电极层。
本发明另外提供一种制作顶栅型薄膜晶体管基板的方法，包含：在基板上沉积遮光层及形成于所述遮光层上的金属氧化物层，并经由光刻工艺图案化所述遮光层及所述金属氧化物层；在所述基板上沉积缓冲层，其覆盖所述遮光层及所述金属氧化物层；在所述缓冲层上沉积半导体膜层，并于所述半导体膜层上依序形成栅极绝缘层及栅极；沉积介电层，所述介电层覆盖所述半导体膜层、所述栅极绝缘层及所述栅极，且所述介电层通过光刻工艺而形成有连通于所述半导体膜层的二过孔；在所述介电层上涂布光刻胶，并经由光刻工艺刻蚀所述介电层及所述缓冲层而形成接触孔；通过导体化工艺在所述接触孔的底部，对应接近所述金属氧化物层处形成一金属接触块，之后剥离所述光刻胶；在所述二过孔分别形成源极及漏极，且所述源极延伸至所述接触孔中并和所述金属接触块接触；及在所述介电层上沉积钝化层，其覆盖所述介电层、所述源极及所述漏极，并于所述漏极上设有另一过孔。
根据本发明的一优选实施例，所述金属氧化物层及所述半导体膜层由氧化銦鎵鋅所制。
根据本发明的另一优选实施例，所述接触孔是先通过增强电容耦合等离子体工艺干刻对所述介电层进行开孔，之后再对所述缓冲层刻蚀开孔。
根据本发明的另一优选实施例，所述增强电容耦合等离子体工艺，采用三氟化氮和氧气以一预定刻蚀气体比例对所述介电层干刻开孔，而对所述缓冲层采用三氟化氮和氧气，以不同于所述预定刻蚀气体比例的刻蚀气体比例干刻开孔。
根据本发明的另一优选实施例，所述金属氧化物层是经由草酸刻蚀形成图案化，而所述遮光层是经由电感耦合等离体子体干刻刻蚀形成图案化。
根据本发明的另一优选实施例，所述导体化通过增强电容耦合等离子体工艺，并采用稀有气体氩进行。
本發明利用设置在所述遮光层上的金属氧化物层及接触孔，在所述遮光层与所述缓冲层的接触孔区域导体化所述金属氧化物层而形成金属接触块，用以防止所述缓冲层开孔时对所述遮光层过度刻蚀，且导体化的金属接触块便于和所述遮光层和所述源漏金属电极的接触。此外，导体化的金属氧化物膜层与金属线接触不影响电阻等电学特性，同时可加大金属线的粘附能力，提高接触孔侧面接触能力。本发明的顶栅型薄膜晶体管基板有效解决传统遮光层部分区域被刻蚀，甚至刻穿，而影响遮光效果，且会影响金属线接触的问题。
【附图说明】
图1为根据本发明的一较佳实施例的顶栅型薄膜晶体管基板的部分剖面示意图；
图2为图1的顶栅型薄膜晶体管基板进一步的部分剖面示意图。
图3为图2的顶栅型薄膜晶体管基板进一步的部分剖面示意图。
图4为图3的顶栅型薄膜晶体管基板进一步的部分剖面示意图。
图5为根据本发明的一较佳实施例的顶栅型薄膜晶体管基板的剖面示意图。
图6为本发明制作顶栅型薄膜晶体管基板的方法流程图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
本发明为一种顶栅型薄膜晶体管基板，其可用于液晶显示器或有机发光晶体管显示器。图1至图5分别为根据本发明的一较佳实施例的顶栅型薄膜晶体管基板的部分结构的剖面示意图，亦可作为制作流程的说明。
图6为本发明制作顶栅型薄膜晶体管基板的方法流程图。请参阅图6配合图1至图5观之。本发明制作顶栅型薄膜晶体管基板的方法包括图6所示的步骤。
步骤S10：在基板11上以物理气象沉积(PVD)分别依序沉积遮光层12及形成于所述遮光层12上的金属氧化物层13，并经由光刻工艺图案化所述遮光层12及所述金属氧化物层13(如图1所示)。于此较佳实施例中，所述遮光层1的材料为钼(Mo)，并具有1500埃的厚度。所述金属氧化物层13由氧化銦鎵鋅(indium gallium zinc oxide，IGZO)所制，且具有1000埃的厚度，并沿所述遮光层1设置，进一步达到保护所述遮光层1的目的。
步骤S20：在所述基板11上沉积缓冲层14，其覆盖所述遮光层12及所述金属氧化物层13(如图2所示)。具体而言，在所述遮光层12和所述金属氧化物层13沉积后通过光刻工艺形成图案，再通过草酸刻蚀所述金属氧化物层13，及干刻刻蚀所述遮光层12，其中干刻使用电感耦合等离体子体刻蚀，刻蚀气体采用三氟化氮(NF3)和氧气(O2)；然后再通过化学气相沉积(CVD)沉积所述缓冲层14，其为二氧化硅(SiO)膜层。
步骤S30：在所述缓冲层14上沉积半导体膜层21，并于所述半导体膜层21上依序形成栅极绝缘层22及栅极23(如图3所示)。所述半导体膜层21由氧化銦鎵鋅所制。
步骤S40：沉积介电层3(inter layer dielectric,ILD)，所述介电层3覆盖所述半导体膜层21、栅极绝缘层22及栅极23，且所述介电层3通过光刻工艺而形成有连通于所述半导体膜层的二过孔30(如图3所示)。
步骤S50：在所述介电层3上涂布光刻胶4，并经由光刻工艺刻蚀所述介电层3及所述缓冲层14而形成接触孔31(如图4所示)。具体而言，所述接触孔31是先通过增强电容耦合等离子体工艺干所述介电层3干刻开孔，之后再对所述缓冲层14刻蚀开孔。于此较佳实施例中，所述增强电容耦合等离子体工艺采用三氟化氮和氧气以一预定刻蚀气体比例，对所述介电层3干刻开孔，。对所述缓冲层14刻蚀的开孔，同样采用三氟化氮和氧气，但以不同于所述预定刻蚀气体比例的刻蚀气体比例进行。
步骤S60：通过导体化工艺对所述接触孔31的底部，对应接近所述金属氧化物层13处导体化，用以形成一金属接触块131(如图4所示)，之后剥离所述光刻胶4，其中所述金属接触块131的设置是便于后续源极和漏极金属电极的接触。具体而言，所述导体化通过增强电容耦合等离子体工艺，并采用氩(Ar)或氦(He)的稀有气体进行，导体化时间为30-90秒，其中导体化后所形成的氧化銦鎵鋅金属接触块131，完全覆盖所述缓冲层14在所述遮光层12上的接触孔31的范围。
步骤S70：在所述二过孔分别形成源极24及漏极25，且所述源极24延伸至所述接触孔31并和所述金属接触块131接触(如图5所示)。具体而言，所述源极24及漏极25金属电极采用铜(Cu)或钼(Mo)结构。
步骤S80：在所述介电层31上沉积钝化层5(如图5所示)，其覆盖所述介电层3、所述源极24及所述漏极25，并于所述漏极25上设有另一过孔50，所述过孔50用于连接上方的像素电极层6。经由前述方法完成制作本发明的顶栅型薄膜晶体管基板。
续请参阅图5，依据本发明制作顶栅型薄膜晶体管基板的方法所制作的顶栅型薄膜晶体管基板1，包括基板11；遮光层12，设于所述基板11上；金属氧化物层13，设于所述遮光层12上；缓冲层14，设于所述金属氧化物层13上，并覆盖所述金属氧化物层13及所述遮光层12；半导体膜层21，设于所述缓冲层14上，且所述半导体膜层21上依序设有栅极绝缘层22及栅极23；介电层3，设于所述缓冲层14上，并覆盖所述半导体膜层21、栅极绝缘层22及栅极23。所述介电层3通过图案化设有连通于所述半导体膜层21的二过孔30。接触孔31设于所述金属氧化物层13上，并穿透所述介电层3及所述缓冲层14，其中所述接触孔31的底部接近所述金属氧化物层13处，经由导体化工艺而形成一金属接触块131。源极24及漏极25分别设于所述二过孔30，其中所述源极24延伸至所述接触孔31，并接触所述金属接触块131及所述金属氧化物层13。
本发明顶栅型薄膜晶体管基板1的其他细部结构特征，已详述于先前段落，于此不在复述。
本發明利用设置在所述遮光层12上的金属氧化物层13及接触孔31，在所述遮光层12与所述缓冲层14的接触孔区域导体化所述金属氧化物层13而形成金属接触块131，用以防止所述缓冲层14开孔时对所述遮光层12过度刻蚀，且导体化的金属接触块131便于和所述遮光层12和所述源漏金属电极的接触。此外，导体化的金属氧化物膜层与金属线接触不影响电阻等电学特性，同时可加大金属线(尤其是铜)的粘附能力，提高接触孔侧面接触能力。本发明的顶栅型薄膜晶体管基板有效解决传统遮光层部分区域被刻蚀，甚至刻穿，而影响遮光效果，且会影响金属线接触的问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种顶栅型薄膜晶体管基板，其特征在于，包含：
基板；
遮光层，设于所述基板上；
金属氧化物层，设于所述遮光层上；
缓冲层，设于所述金属氧化物层上，并覆盖所述金属氧化物层及所述遮光层；
半导体膜层，设于所述缓冲层上，且所述半导体膜层上依序设有栅极绝缘层及栅极；
介电层，设于所述缓冲层上，并覆盖所述半导体膜层、栅极绝缘层及栅极，其中所述介电层通过图案化设有连通于所述半导体膜层的二过孔；
接触孔，设于所述金属氧化物层上，并穿透所述介电层及所述缓冲层，其中所述接触孔的底部接近所述金属氧化物层处，经由导体化工艺而形成一金属接触块金属接触块；及
源极及漏极，分别设于所述二过孔，其中所述源极延伸至所述接触孔中并和接触所述金属接触块及所述金属氧化物层。
2.如权利要求1的顶栅型薄膜晶体管基板，其特征在于，所述金属氧化物层由氧化銦鎵鋅所制，且所述金属氧化物层沿所述遮光层设置。
3.如权利要求1的顶栅型薄膜晶体管基板，其特征在于，所述半导体膜层由氧化銦鎵鋅所制。
4.如权利要求1的顶栅型薄膜晶体管基板，其特征在于，所述介电层上设有钝化层，其覆盖所述介电层、源极及漏极，并于所述漏极上设有另一过孔，用以连接一像素电极层。
5.一种制作顶栅型薄膜晶体管基板的方法，其特征在于，包括：
在基板上沉积遮光层及形成于所述遮光层上的金属氧化物层，并经由光刻工艺图案化所述遮光层及所述金属氧化物层；
在所述基板上沉积缓冲层，其覆盖所述遮光层及所述金属氧化物层；
在所述缓冲层上沉积半导体膜层，并于所述半导体膜层上依序形成栅极绝缘层及栅极；
沉积介电层，所述介电层覆盖所述半导体膜层、所述栅极绝缘层及所述栅极，且所述介电层通过光刻工艺而形成有连通于所述半导体膜层的二过孔；
在所述介电层上涂布光刻胶，并经由光刻工艺刻蚀所述介电层及所述缓冲层而形成接触孔；
通过导体化工艺在所述接触孔的底部，对应接近所述金属氧化物层处形成一金属接触块，之后剥离所述光刻胶；
在所述二过孔分别形成源极及漏极，且所述源极延伸至所述接触孔中并和所述金属接触块接触；及
在所述介电层上沉积钝化层，其覆盖所述介电层、所述源极及所述漏极，并于所述漏极上设有另一过孔，用以连接一像素电极层。
6.如权利要求5制作顶栅型薄膜晶体管基板的方法，其特征在于，所述金属氧化物层及所述半导体膜层由氧化銦鎵鋅所制。
7.如权利要求5制作顶栅型薄膜晶体管基板的方法，其特征在于，所述接触孔是先通过增强电容耦合等离子体工艺干刻对所述介电层进行开孔，之后再对所述缓冲层刻蚀开孔。
8.如权利要求7制作顶栅型薄膜晶体管基板的方法，其特征在于，所述增强电容耦合等离子体工艺，采用三氟化氮和氧气以一预定刻蚀气体比例对所述介电层干刻开孔，而对所述缓冲层采用三氟化氮和氧气，以不同于所述预定刻蚀气体比例的刻蚀气体比例干刻开孔。
9.如权利要求5制作顶栅型薄膜晶体管基板的方法，其特征在于，所述金属氧化物层是经由草酸刻蚀形成图案化，而所述遮光层是经由电感耦合等离体子体干刻刻蚀形成图案化。
10.如权利要求5制作顶栅型薄膜晶体管基板的方法，其特征在于，所述导体化通过增强电容耦合等离子体工艺，并采用稀有气体氩进行。
CN201811565777.7A 2018-12-20 2018-12-20 顶栅型薄膜晶体管基板及其制作方法 Active CN109659325B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811565777.7A CN109659325B (zh) 2018-12-20 2018-12-20 顶栅型薄膜晶体管基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811565777.7A CN109659325B (zh) 2018-12-20 2018-12-20 顶栅型薄膜晶体管基板及其制作方法

Publications (2)

Publication Number Publication Date
CN109659325A true CN109659325A (zh) 2019-04-19
CN109659325B CN109659325B (zh) 2021-03-23

Family

ID=66115274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811565777.7A Active CN109659325B (zh) 2018-12-20 2018-12-20 顶栅型薄膜晶体管基板及其制作方法

Country Status (1)

Country Link
CN (1) CN109659325B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490282A (zh) * 2020-12-03 2021-03-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065780A1 (en) * 2007-09-10 2009-03-12 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN101582424A (zh) * 2009-06-11 2009-11-18 深圳莱宝高科技股份有限公司 一种顶栅结构薄膜晶体管及其制造方法
US20130037870A1 (en) * 2010-04-27 2013-02-14 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
CN106356306A (zh) * 2016-11-14 2017-01-25 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065780A1 (en) * 2007-09-10 2009-03-12 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN101582424A (zh) * 2009-06-11 2009-11-18 深圳莱宝高科技股份有限公司 一种顶栅结构薄膜晶体管及其制造方法
US20130037870A1 (en) * 2010-04-27 2013-02-14 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
CN106356306A (zh) * 2016-11-14 2017-01-25 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490282A (zh) * 2020-12-03 2021-03-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
CN109659325B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US20200243566A1 (en) Array substrate and manufacturing method thereof, display panel and display device
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
CN208507683U (zh) 静电保护电路、阵列基板及显示装置
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
US20190088784A1 (en) Thin film transistor, method for manufacturing the same, base substrate and display device
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN107195583B (zh) 一种oled显示面板及其制备方法
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN106935549B (zh) 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板
CN108538725B (zh) 薄膜晶体管及其制造方法
CN102903674A (zh) 显示面板及其制作方法
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
JP2009147039A (ja) 薄膜トランジスタパネルおよびその製造方法
WO2021012435A1 (zh) 薄膜晶体管基板及其制作方法
CN108447916A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109979882A (zh) 一种内嵌式触控面板阵列基板及其制造方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN109659325A (zh) 顶栅型薄膜晶体管基板及其制作方法
CN107833893A (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant