CN108447916A - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents
薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN108447916A CN108447916A CN201810213446.0A CN201810213446A CN108447916A CN 108447916 A CN108447916 A CN 108447916A CN 201810213446 A CN201810213446 A CN 201810213446A CN 108447916 A CN108447916 A CN 108447916A
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- tft
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 196
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 230000007704 transition Effects 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 26
- 239000007769 metal material Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置，属于显示技术领域。该薄膜晶体管包括：衬底；有源层，设置在所述衬底上；栅极绝缘层，设置在所述有源层上；栅极层，设置在所述栅极绝缘层上；层间绝缘层，设置在所述衬底、所述有源层以及所述栅极层上；源漏金属层，设置在所述层间绝缘层上；第一过渡层，设置于所述有源层与所述源漏金属层之间；第二过渡层，设置于所述栅极层的侧面。本公开的技术方案能够减小寄生电阻，减小信号延迟。
Description
技术领域
本公开涉及显示技术领域，具体而言，涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
与传统的硅基薄膜晶体管(Si-TFTs)相比，以IGZO TFT(Thin Film Transistor，薄膜晶体管)为代表的金属氧化物薄膜晶体管以其迁移率高、均匀性好、制备工艺简单等优点而得到快速发展。
在较高分辨率的OLED(Organic Light-Emitting Diode，有机发光二极管)显示的技术方案中，一般采用顶栅自对准结构的薄膜晶体管。然而，这种技术方案中的TFT，由于有源层与源漏电极之间的接触电阻较大，需要进行有源层导体化的工艺过程，使制备这种TFT的工艺变得复杂。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
根据本公开实施例的第一方面，提供了一种薄膜晶体管，包括：衬底；有源层，设置在所述衬底上；栅极绝缘层，设置在所述有源层上；栅极层，设置在所述栅极绝缘层上；层间绝缘层，设置在所述衬底、所述有源层以及所述栅极层上；源漏金属层，设置在所述层间绝缘层上；第一过渡层，设置于所述有源层与所述源漏金属层之间；以及第二过渡层，设置于所述栅极层的侧面。
在本公开的一些实施例中，基于前述方案，所述源漏金属层包括源极和漏极，所述第一过渡层包括第一部分和第二部分，所述第一部分设于所述有源层与所述源极之间，所述第二部分设于所述有源层与所述漏极之间。
在本公开的一些实施例中，基于前述方案，所述第一过渡层和/或所述第二过渡层采用金属材料或透明导电氧化物材料。
在本公开的一些实施例中，基于前述方案，所述第一过渡层和/或所述第二过渡层采用金属材料与透明导电氧化物材料形成的堆栈结构。
在本公开的一些实施例中，基于前述方案，所述栅极层在所述衬底上的投影大于所述栅极绝缘层在所述衬底上的投影。
根据本公开实施例的第二方面，提供了一种薄膜晶体管的制备方法，包括：在衬底上形成依次层叠的有源层、栅极绝缘层、栅极层；在所述有源层上形成第一过渡层，同时在所述栅极层的侧面形成第二过渡层；在所述栅极层、所述第一过渡层以及所述有源层上形成层间绝缘层；以及在所述层间绝缘层上形成源漏金属层。
在本公开的一些实施例中，基于前述方案，在所述有源层上形成第一过渡层，包括：在对所述栅极绝缘层湿刻之后在所述有源层上形成所述第一过渡层。
在本公开的一些实施例中，基于前述方案，所述制备方法还包括：通过半色调掩膜板对所述栅极层、所述栅极绝缘层以及所述有源层进行构图。
根据本公开实施例的第三方面，提供了一种阵列基板，包括多个上述第一方面所述的薄膜晶体管。
根据本公开实施例的第四方面，提供了一种显示装置，包括根据上述第三方面所述的阵列基板。
在本公开的一些实施例所提供的技术方案中，一方面，通过在有源层与源漏金属层之间形成金属或透明导电氧化物材料的第一过渡层，可以减小寄生电阻，减小信号延迟，还能够有效降低源漏接触电阻，提高开态电流；另一方面，由于栅极层侧面形成的第二过渡层可以有效避免栅极金属的侧面在后续高温工艺中的氧化现象，进而降低金属跨线处由于金属氧化造成短路的几率，提高背板良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出了一种技术方案中的顶栅自对准结构TFT的结构示意图；
图2示意性示出了根据本公开的一些实施例的TFT的结构示意图；
图3示意性示出了根据本公开的另一些实施例的薄膜晶体管的结构示意图；
图4示意性示出了根据本公开的一些实施例的薄膜晶体管的制造方法的流程图；
图5示意性示出了根据本公开的一些实施例的沉积各层之后的薄膜晶体管的结构图；
图6示意性示出了根据本公开的一些实施例的形成有源岛之后的薄膜晶体管的结构图；
图7示意性示出了根据本公开的一些实施例的形成顶栅自对准结构之后的薄膜晶体管的结构图；
图8示意性示出了根据本公开的一些实施例的形成过渡层之后的薄膜晶体管的结构图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免使本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
图1示意性示出了一种技术方案中的顶栅自对准结构TFT的结构示意图。参照图1所示，该顶栅自对准结构的薄膜晶体管可以包括：依次层叠设置的衬底110、遮光层120、缓冲层130、有源层140、栅极绝缘层150、栅极层160、层间绝缘层170、源漏金属层180。在图1的技术方案中，有源层140与源漏金属层180之间的电阻包括有源层LDD(Lightly DopedDrain，轻掺杂漏区)区域的电阻RLDD和源漏金属层180与有源层140之间的接触电阻RC两部分。参照下式(1)所示：
RP＝2RC+2RLDD (1)
其中，RP为源漏金属层180与有源层沟道区之间总的寄生电阻，Rc为源漏金属层180与有源层140之间的接触电阻，RLDD为有源层LDD区域的电阻。
由于图1中的技术方案中，由于源漏金属层180与沟道区之间总的寄生电阻Rp的值较大。为了降低有源层与源漏金属层之间的接触电阻，需要通过Ar、He气等气体等离子体处理有源层与源漏电极接触的区域，但存在工艺复杂、器件迁移率低、稳定性的问题。
基于上述内容，在本公开的示例实施例中，提供了一种薄膜晶体管管。图2中和图3示意性示出了根据本公开的一些实施例的薄膜晶体管的结构示意图。
参照图2和图3所示，该薄膜晶体管可以包括：衬底210；有源层240，设置在衬底210上；栅极绝缘层250，设置在有源层240上；栅极层260，设置在栅极绝缘层250上；层间绝缘层270，设置在衬底210、有源层240以及栅极层260上；源漏金属层280，设置在层间绝缘层270上；第一过渡层290，设置在有源层240与源漏金属层280之间；第二过渡层390，该第二过渡层390覆在栅极层260的侧面。
如图2所示，本公开的示例实施例中提供的薄膜晶体管由于将第一过渡层设置在有源层之上，可以有效避免有源层在LDD区域的电阻RLDD，因此源漏金属层与有源层沟道区之间总的寄生电阻RP’仅为源漏金属层与有源层之间的接触电阻RC，即参照下式所示：
RP’＝2RC (2)
基于上述，根据图2的示例实施例中的薄膜晶体管，一方面，通过在有源层与源漏金属层之间形成金属或透明导电氧化物材料的第一过渡层，可以减小源漏金属层与有源层沟道区之间总的寄生电阻，从而可以减小信号延迟，提高器件的性能能，还能够有效降低源漏接触电阻，提高开态电流；另一方面，由于栅极层侧面形成的第二过渡层可以有效避免栅极金属的侧面在后续高温工艺中的氧化现象，进而降低金属跨线处由于金属氧化造成短路的几率，提高背板良率。
在图2中，源漏金属层270包括源极和漏极，第一过渡层290包括第一部分和第二部分，第一部分设于有源层240与源极之间，第二部分设于有源层240与漏极之间。
该薄膜晶体管的栅极层的材料可以选择Cu金属，与阵列基板中常用的Al金属相比，Cu金属因其良好的导电性，可以有效减少大尺寸OLED面板的IR压降问题，因此在阵列基板制程中栅极普遍采用Cu工艺制程。但是，Cu金属在后续化学气相沉积工艺和高温工艺中易发生氧化，造成源漏金属走线和栅极走线的跨线区域容易发生断线，使得背板良率降低。
因此，为了避免Cu金属两侧在后续高温工艺中发生的氧化，参照图3所示，该薄膜晶体管还可以包括第二过渡层390，该第二过渡层390覆在栅极层260的侧面。
需要说明的是，第一过渡层290和/或第二过渡层390可以采用金属材料或透明导电氧化物材料，也可以采用金属材料与透明导电氧化物材料形成的堆栈结构，这同样在本公开的保护范围内。
进一步地，在本公开的示例实施例中，栅极层260在所述衬底210上的投影大于所述栅极绝缘层250在所述衬底210上的投影。
此外，在本公开的一些实施例中，还提供了一种薄膜晶体管的制造方法。参照图4所示，该薄膜晶体管的制造方法可以包括以下步骤：
步骤S410，在衬底上形成依次层叠的有源层、栅极绝缘层、栅极层；
步骤S420，在所述有源层上形成第一过渡层；
步骤S430，在所述栅极层、所述第一过渡层以及所述有源层上形成层间绝缘层；以及
步骤S440，在所述层间绝缘层上形成源漏金属层。
根据图4所示的薄膜晶体管管的制造方法，一方面，通过在有源层与源漏金属层之间形成金属或氧化物导电材料的第一过渡层，可以减小寄生电阻，还能够有效降低源漏接触电阻，提高开态电流；另一方面，由于栅极层侧面形成的第二过渡层可以有效避免栅极金属的侧面在后续高温工艺中的氧化现象，进而降低金属跨线处由于金属氧化造成短路的几率，提高背板良率。
下面，对图4中所示的薄膜晶体管的制造方法进行详细的说明。
在步骤S410中，在衬底上形成依次层叠的有源层、栅极绝缘层、栅极层。
在图4的示例实施例中，还可以在衬底上形成遮光层520，如图5所示。具体而言，在采用标准方法对衬底510进行清洗后，沉积金属材料，之后涂覆光刻胶，在衬底510上光刻出遮光层520的图形。金属材料可为Mo、Al、Ti、Au、Cu、Hf、Ta等常用金属，也可为AlNd、MoNb等合金。参照图5所示，可以在衬底510上依次沉积缓冲层530、有源层540、栅极绝缘层550、栅极层560，之后在栅极层560上涂覆光刻胶570。通过对不同区域的光刻胶570采用不同的曝光量进行曝光显影，使得光刻胶形成图5所示的结构。缓冲层530的厚度可以为1500埃，有源层540的厚度可以为400埃，栅极绝缘层550的厚度可以为1500埃，栅极层的厚度可以为5000埃。
进一步地，栅极层560、栅极绝缘层550以及有源层540可以通过半色调掩膜板实现图形化。通过使用同一块掩膜板实现栅极层560、栅极绝缘层550以及有源层540的图形化，简化了TFT的工艺过程，节省了生产成本；并且由于有源层540和栅极绝缘层550连续沉积，能够有效减少沟道层与栅极绝缘层之间的界面态，有助于改善TFT的特性。
具体而言，可以先湿刻栅极层560，干刻栅极绝缘层550，湿刻有源层540形成有源岛，如图6所示；然后灰化处理光刻胶570，形成栅极图形，然后湿刻栅极层560和栅极绝缘层550，形成顶栅自对准结构，如图7所示。通过一次工艺形成栅电极和栅极绝缘层制备的顶栅自对准结构的TFT，有利于减小源漏金属层与有源层沟道区之间的寄生效应或寄生电阻，减少信号延迟，提高了TFT器件的性能，从而将该TFT应用在高分辨率的OLED显示中。
其中，缓冲层530和栅极绝缘层550的材料可为氧化硅、氮化硅、氮氧化硅等绝缘材料，有源层540的材料可以为金属氧化物材料，如IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)材料；栅极层560的材料可以为Cu工艺制程制备的材料，如MoNd/Cu/MoNd。
在步骤S420中，在所述有源层上形成第一过渡层。
参照图8所示，可以利用栅极绝缘层550湿刻时存在的横向钻蚀效果沉积过渡层870。在该步骤中沉积过渡层的方式可以采用溅射或蒸镀等常用沉积方式即可，此处不再赘述。之后，可以剥离光刻胶570，使过渡层870形成在栅极两侧的正下方，即源漏区域。利用在湿刻栅极绝缘层时存在的横向钻蚀效果沉积金属或氧化物导电材料的过渡层，避免了有源层导体化的工艺过程，有效地减少了源漏接触电阻，提高了开态电流。
与阵列基板中常用的Al金属相比，栅极层所采用的Cu金属也因其良好的导电性，可以有效减少大尺寸OLED面板的IR压降问题，因此在阵列基板制程中普遍采用Cu工艺制程。但是，Cu金属在后续化学气相沉积工艺和高温工艺中易发生氧化，造成源漏金属走线和栅极走线的跨线区域容易发生断线，使得背板良率降低。
因此，在图4的示例实施例中，还可以使过渡层870的材料覆在栅极560的两侧即侧面。由于过渡层的材料覆盖在栅极Cu金属的侧面，能够有效避免Cu金属两侧在后续高温工艺中发生的氧化，降低了金属跨线处由于Cu氧化造成短路的几率，从而能够提高背板良率。
需要说明的是，过渡层870的材料可为Mo、Al、Ti、Au、Cu、Hf、Ta等常用金属材料，或ITO、AZO、AZTO等TCO(Transparent Conductive oxides，透明导电氧化物)材料，也可以是金属材料和TCO材料形成的堆栈结构，该堆栈结构可以是TCO材料、金属材料以及TCO材料构成的三层堆栈结构如ITO/Ag/ITO，还可以是TCO材料、金属材料以及TCO材料构成的四层堆栈结构，本公开对此不进行特殊限定。
在步骤S430中，在所述栅极层、所述第一过渡层以及所述有源层上形成层间绝缘层。
此外，在图4的示例实施例中，可以在栅极层560、第一过渡层870以及有源层540上形成层间绝缘层270，参见图3所示。
在步骤S440中，在所述层间绝缘层上形成源漏金属层。
参照图3所示，在层间绝缘层270上形成源漏金属层280。具体而言，可以对层间绝缘层270进行光刻构图形成层间绝缘层270上的过孔，在所述过孔上沉积源漏金属层并对源漏金属层进行图形化处理，使得源漏金属层通过层间绝缘层270上的过孔与过渡层电性连接。
进一步地，由于TFT的整个工艺过程在低温环境下进行，因此可以应用在柔性显示的工艺中。而且，制备本公开的示例实施例中的TFT所需的设备简单，制备工艺的成本较低，可控性强。
此外，在本公开的一些实施例中，还提供了一种阵列基板，该阵列基板包括多个上述薄膜晶体管。
进一步地，在本公开的一些实施例中，还提供了一种显示装置，包括根据上述示例实施例中所述的阵列基板。由于本示例实施方式中的显示装置采用了上述阵列基板，因此至少具有与阵列基板相应的全部优点。在一些示例实施例中，所述显示装置可以为：OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相机等任何具有显示功能的产品或部件，本公开对此不进行特殊限定。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
衬底；
有源层，设置在所述衬底上；
栅极绝缘层，设置在所述有源层上；
栅极层，设置在所述栅极绝缘层上；
层间绝缘层，设置在所述衬底、所述有源层以及所述栅极层上；
源漏金属层，设置在所述层间绝缘层上；
第一过渡层，设置于所述有源层与所述源漏金属层之间；以及
第二过渡层，设置于所述栅极层的侧面。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源漏金属层包括源极和漏极，所述第一过渡层包括第一部分和第二部分，所述第一部分设于所述有源层与所述源极之间，所述第二部分设于所述有源层与所述漏极之间。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一过渡层和/或所述第二过渡层采用金属材料或透明导电氧化物材料。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一过渡层和/或所述第二过渡层采用金属材料与透明导电氧化物材料形成的堆栈结构。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极层在所述衬底上的投影大于所述栅极绝缘层在所述衬底上的投影。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底上形成依次层叠的有源层、栅极绝缘层、栅极层；
在所述有源层上形成第一过渡层，同时在所述栅极层的侧面形成第二过渡层；
在所述栅极层、所述第一过渡层以及所述有源层上形成层间绝缘层；以及
在所述层间绝缘层上形成源漏金属层。
7.根据权利要求6所述的制备方法，其特征在于，在所述有源层上形成第一过渡层，包括：
在对所述栅极绝缘层湿刻之后在所述有源层上形成所述第一过渡层。
8.根据权利要求6所述的制备方法，其特征在于，所述制备方法还包括：
通过半色调掩膜板对所述栅极层、所述栅极绝缘层以及所述有源层进行构图。
9.一种阵列基板，其特征在于，包括多个根据权利要求1至5中任一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括根据权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810213446.0A CN108447916B (zh) | 2018-03-15 | 2018-03-15 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810213446.0A CN108447916B (zh) | 2018-03-15 | 2018-03-15 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108447916A true CN108447916A (zh) | 2018-08-24 |
| CN108447916B CN108447916B (zh) | 2022-04-15 |
Family
ID=63195351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810213446.0A Active CN108447916B (zh) | 2018-03-15 | 2018-03-15 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108447916B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808826A (zh) * | 2017-10-26 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种底发射顶栅自对准薄膜晶体管的制备方法 |
| CN109817578A (zh) * | 2019-02-27 | 2019-05-28 | 深圳市华星光电半导体显示技术有限公司 | 有机发光二极管背板的制作方法 |
| WO2021026990A1 (zh) * | 2019-08-12 | 2021-02-18 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199113A (zh) * | 2013-03-20 | 2013-07-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| JP2016058450A (ja) * | 2014-09-05 | 2016-04-21 | 住友電気工業株式会社 | 半導体装置 |
| CN107170807A (zh) * | 2017-05-11 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
-
2018
- 2018-03-15 CN CN201810213446.0A patent/CN108447916B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199113A (zh) * | 2013-03-20 | 2013-07-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| JP2016058450A (ja) * | 2014-09-05 | 2016-04-21 | 住友電気工業株式会社 | 半導体装置 |
| CN107170807A (zh) * | 2017-05-11 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808826A (zh) * | 2017-10-26 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种底发射顶栅自对准薄膜晶体管的制备方法 |
| CN109817578A (zh) * | 2019-02-27 | 2019-05-28 | 深圳市华星光电半导体显示技术有限公司 | 有机发光二极管背板的制作方法 |
| WO2021026990A1 (zh) * | 2019-08-12 | 2021-02-18 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108447916B (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI385760B (zh) | 製造陣列基板的方法 | |
| CN107068725B (zh) | 有源矩阵有机发光二极管背板及其制造方法 | |
| CN104752420B (zh) | 显示设备的抗静电装置及其制造方法 | |
| WO2018149171A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2013013599A1 (zh) | 阵列基板及其制作方法、液晶面板、显示装置 | |
| CN104282769A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| WO2021036840A1 (zh) | 显示基板及其制造方法、显示装置 | |
| US8481362B2 (en) | Thin film transistor and method for preparing the same | |
| US10615284B2 (en) | Thin film transistor and method for fabricating the same, display substrate, display apparatus | |
| WO2020238384A1 (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
| TWI427784B (zh) | 畫素結構的製造方法及有機發光元件的製造方法 | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| JP2013225645A (ja) | アレイ基板及びその製造方法 | |
| WO2017008345A1 (zh) | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 | |
| US20160343739A1 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display device | |
| CN108878449A (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
| CN108447916A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN110620120B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| WO2015100897A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN102903674B (zh) | 显示面板及其制作方法 | |
| WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |