CN107170807A - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN107170807A
CN107170807A CN201710330312.2A CN201710330312A CN107170807A CN 107170807 A CN107170807 A CN 107170807A CN 201710330312 A CN201710330312 A CN 201710330312A CN 107170807 A CN107170807 A CN 107170807A
Authority
CN
China
Prior art keywords
layer
source electrode
conductive
drain electrode
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710330312.2A
Other languages
English (en)
Other versions
CN107170807B (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710330312.2A priority Critical patent/CN107170807B/zh
Publication of CN107170807A publication Critical patent/CN107170807A/zh
Priority to PCT/CN2018/082848 priority patent/WO2018205794A1/zh
Application granted granted Critical
Publication of CN107170807B publication Critical patent/CN107170807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，涉及显示技术领域，可以降低源极和漏极与沟道区之间的寄生电阻。所述薄膜晶体管，包括设置在衬底上的有源层，所述有源层包括源极区、漏极区和沟道区；还包括设置在所述有源层上表面且分别与所述源极区、漏极区和沟道区对应第一源极、第一漏极、和栅绝缘层；所述栅绝缘层在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合；所述第一源极和所述第一漏极到所述栅绝缘层的距离不大于1μm。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
近年来，随着各种显示技术，如LCD(Liquid Crystal Display，液晶显示器)显示、OLED(Organic Light-Emitting Diode，有机发光二极管)显示、柔性显示等的不断发展，采用大尺寸、高分辨率显示面板的产品层出不穷。
共平面顶栅自对准型薄膜晶体管的有源层分为与栅极对应的高电阻区以及与源极和漏极对应的低电阻区，因栅极和有源层中低电阻区没有交叠，使栅极与有源层之间具有较小的寄生电容，可减小有源层的电阻，从而可减小信号延迟，提高显示效果，而被广泛的应用于高分辨率、大尺寸的显示面板中。
现有技术中，制备薄膜晶体管时，一般先形成高电阻的有源层，之后对有源层中与源极和漏极接触的区域进行导体化。通常本领域技术人员通过Ar(氩)、He(氦)等气体对有源层上与源极和漏极接触的区域进行等离子体处理，来实现有源层导体化的工艺，这样不但成本高，而且导体化的效果也不理想。如图1所示，在形成源极和漏极之后，有源层与源极和漏极之间的接触电阻RC，以及有源层低电流漏端区(LDD区)的电阻RLDD都比较大，即源极和漏极与沟道区之间存在较大的寄生电阻RP，其中，RP＝2RC+2RLDD。
发明内容
本发明的实施例提供一种薄膜晶体管及制备方法、阵列基板、显示装置，可以降低源极和漏极与沟道区之间的寄生电阻。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜晶体管，包括设置在衬底上的有源层，所述有源层包括源极区、漏极区和沟道区；还包括设置在所述有源层上表面且分别与所述源极区、漏极区和沟道区对应第一源极、第一漏极、和栅绝缘层；所述栅绝缘层在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合；所述第一源极和所述第一漏极到所述栅绝缘层的距离不大于1μm。
可选的，所述第一源极和所述第一漏极分别与所述栅绝缘层接触。
可选的，所述第一源极和所述第一漏极到所述栅绝缘层的距离等于所述第一源极的厚度。
优选的，所述薄膜晶体管还包括设置在所述栅绝缘层上表面的栅极、以及覆盖所述栅极上表面的导电保护层。
优选的，所述导电保护层覆盖所述栅极的外表面。
优选的，所述第一源极、所述第一漏极、以及所述导电保护层的材料相同。
可选的，所述第一源极、所述第一漏极、以及所述导电保护层的材料均为透明导电材料。
可选的，所述第一源极、所述第一漏极、以及所述导电保护层的材料均为金属，厚度均为20-100nm。
优选的，所述第一源极、所述第一漏极、以及所述导电保护层的材料均为金属时，所述第一源极和所述第一漏极与所述导电保护层之间分别设置有绝缘部，所述第一源极、所述第一漏极、所述导电保护层、以及所述绝缘部同层设置；其中，所述绝缘部的材料由所述金属的氧化物构成。
基于上述，优选的，所述薄膜晶体管还包括设置在所述第一源极和所述第一漏极上方的钝化层、以及第二源极和第二漏极，所述钝化层包括第一过孔和第二过孔，所述第二源极通过所述第一过孔与所述第一源极接触，所述第二漏极通过所述第二过孔与所述第一漏极接触。
第二方面，提供一种薄膜晶体管的制备方法，包括：在衬底上形成有源层，所述有源层包括源极区、漏极区和沟道区；在形成有所述有源层的衬底上形成栅绝缘层，所述栅绝缘层在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合；在形成有所述有源层的衬底上形成第一源极和第一漏极，所述第一源极和所述第一漏极分别与所述源极区和所述漏极区对应，所述第一源极和所述第一漏极到所述栅绝缘层的距离小于1μm。
优选的，所述方法还包括：在形成有所述有源层的衬底上形成栅绝缘层的同时，通过同一次构图工艺形成与所述栅绝缘层图案相同的栅极；在形成有所述有源层的衬底上形成第一源极和第一漏极的同时，通过同一次构图工艺形成位于所述栅极上表面的导电保护层。
优选的，形成所述第一源极、所述第一漏极、所述导电保护层的步骤包括：在形成有所述栅极的衬底上形成导电薄膜，并形成覆盖所述导电薄膜的光刻胶；对所述光刻胶进行处理，形成露出位于所述栅绝缘层侧面的导电薄膜的光刻胶层；对所述导电薄膜进行处理，以使位于所述栅绝缘层侧面的所述导电薄膜绝缘；采用剥离工艺去除所述光刻胶层。
优选的，形成所述光刻胶层的步骤包括：利用掩模板对光刻胶进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；光刻胶完全保留部分至少与待形成第一源极、待形成第一漏极、以及待形成导电保护层上表面对应；对光刻胶完全保留部分进行后烘，使光刻胶完全保留部分软化后流动，形成露出位于所述栅绝缘层侧面的导电薄膜的光刻胶层。
优选的，所述导电薄膜为透明导电薄膜；所述对所述导电薄膜进行处理，以使位于所述栅绝缘层侧面的所述导电薄膜绝缘，具体包括：对所述透明导电薄膜进行刻蚀，以去除位于所述栅绝缘层侧面的所述透明导电薄膜。
优选的，所述导电薄膜为金属导电薄膜，所述金属导电薄膜的厚度为20-100nm；所述对所述导电薄膜进行处理，以使位于所述栅绝缘层侧面的所述导电薄膜绝缘，具体包括：对所述金属导电薄膜进行氧化处理，以使位于所述栅绝缘层侧面的所述金属导电薄膜被氧化为金属绝缘薄膜。
基于上述，优选的，所述方法还包括：在形成有所述第一源极和所述第一漏极的衬底上形成包括第一过孔和第二过孔的钝化层；在形成有所述钝化层的衬底上形成第二源极和第二漏极，所述第二源极通过所述第一过孔与所述第一源极接触，所述第二漏极通过所述第二过孔与所述第一漏极接触。
第三方面，提供一种阵列基板，包括第一方面所述的薄膜晶体管。
优选的，所述阵列基板还包括与栅极同层设置的栅线、以及覆盖所述栅线上表面的导电层；第一源极、第一漏极、导电保护层、以及所述导电层的材料相同且同层设置。
第四方面，提供一种显示装置，包括第三方面所述的阵列基板。
本发明实施例提供一种薄膜晶体管及制备方法、阵列基板、显示装置，通过在有源层的上表面直接设置第一源极和第一漏极，栅绝缘层在衬底上的正投影与沟道区在衬底上的正投影重合，并使第一源极和第一漏极到栅绝缘层的距离不大于1μm，相对现有技术可减小有源层LDD区的范围，这样一来，无需对有源层的源极区和漏极区进行导体化处理，也能保证薄膜晶体管的性能。
此外，通过减小LDD区的范围，可减小LDD区的电阻RLDD，进而达到减小第一源极和第一漏极与沟道区之间的寄生电阻RP的效果，其中，RP＝2RC+2RLDD。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图一；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图二；
图4为本发明实施例提供的一种薄膜晶体管的结构示意图三；
图5为本发明实施例提供的一种薄膜晶体管的结构示意图四；
图6为本发明实施例提供的一种薄膜晶体管的结构示意图五；
图7为本发明实施例提供的一种薄膜晶体管的结构示意图六；
图8为本发明实施例提供的一种薄膜晶体管的结构示意图七；
图9为本发明实施例提供的一种薄膜晶体管的结构示意图八；
图10为本发明实施例提供的一种薄膜晶体管的结构示意图九；
图11为本发明实施例提供的一种薄膜晶体管的制备方法的流程图一；
图12(a)-图14(d)为本发明实施例提供的一种制备薄膜晶体管的过程示意图一；
图15为本发明实施例提供的一种薄膜晶体管的制备方法的流程图二；
图16为本发明实施例提供的一种制备薄膜晶体管的过程示意图二；
图17为本发明实施例提供的一种薄膜晶体管的制备方法的流程图三。
附图标记
10-衬底；20-有源层；21-源极区；22-漏极区；23-有源区；30-导电薄膜；31-第一源极；32-第一漏极；40-栅绝缘层；50-栅极；60-导电保护层；70-绝缘部；80-钝化层；91-第二源极；92-第二漏极；100-光刻胶层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提到“上方”是以形成薄膜晶体管过程中的先后顺序而言的，对于任意两层，后形成的一层，则位于在先形成的一层的上方。
本发明实施例提供一种薄膜晶体管，如图2所示，包括在衬底10上的有源层20，有源层20包括源极区21、漏极区22和沟道区23；还包括设置在有源层20上表面且分别与源极区21、漏极区22和沟道区23对应第一源极31、第一漏极32、和栅绝缘层40；栅绝缘层40在衬底10上的正投影与沟道区23在衬底10上的正投影重合；第一源极31和第一漏极32到栅绝缘层40的距离不大于1μm。
需要说明的是，第一，对于有源层20的材料，可根据薄膜晶体管的类型，进行合理选择。其中，薄膜晶体管例如可以为非晶硅薄膜晶体管、多晶硅薄膜晶体管、金属氧化物薄膜晶体管、有机薄膜晶体管等。对于有源层20的源极区21和漏极区22可以进行导体化处理，也可以不进行导体化处理。
其中，不对有源层20的厚度进行限定。
第二，对于衬底10的材料，可以是柔性衬底、玻璃衬底、或者其他衬底。当为柔性衬底时，该柔性衬底需设置在承载基板上。
第三，不对第一源极31和第一漏极32的材料进行限定，现有的具有高载流子浓度的导电材料均可。
第四，第一源极31、第一漏极32、和栅绝缘层40设置在有源层20的上表面，即如图2所示，直接设置在有源层20的上方，且与有源层20的表面接触。
其中，如图2所示，栅绝缘层40的图案与沟道区33的图案相同。
第五，第一源极31和第一漏极32到栅绝缘层40的距离不大于1μm，即如图1所示，以第一绝缘层31为例，是指第一源极31靠近栅绝缘层40的边缘与栅绝缘层40靠近第一源极31的边缘之间的距离不大于1μm。
当然，本发明实施例优选的第一绝缘层31越靠近栅绝缘层40边缘越好。
本发明实施例提供的薄膜晶体管，通过在有源层20的上表面直接设置第一源极31和第一漏极32，栅绝缘层40在衬底10上的正投影与沟道区23在衬底10上的正投影重合，并使第一源极31和第一漏极32到栅绝缘层40的距离不大于1μm，相对现有技术可减小有源层20LDD区的范围，这样一来，无需对有源层20的源极区21和漏极区22进行导体化处理，也能保证薄膜晶体管的性能。
此外，通过减小LDD区的范围，可减小LDD区的电阻RLDD，进而达到减小第一源极31和第一漏极32与沟道区23之间的寄生电阻RP的效果，其中，RP＝2RC+2RLDD。
可选的，如图3所示，第一源极31和第一漏极32分别与栅绝缘层40接触。
此处，第一源极31和第一漏极32离沟道区23越近，LDD区的范围越小，LDD区的电阻RLDD越小，本发明通过使第一源极31和第一漏极32分别与栅绝缘层40接触，使得LDD区的范围为零，即RLDD为零，进一步减小第一源极31和第一漏极32与沟道区23之间的寄生电阻RP。
为了降低制备过程中工艺的难度，本发明实施例可选的，如图4所示，第一源极31和第一漏极32到栅绝缘层40的距离等于第一源极31的厚度。
优选的，如图5所示，所述薄膜晶体管还包括设置在栅绝缘层40上表面的栅极50、以及覆盖栅极50上表面的导电保护层60。
其中，栅绝缘层40的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料。栅极50的材料可以为钼(Mo)、铝(Al)、Ti、金(Au)、Cu、铪(Hf)、钽(Ta)等常用金属。
优选的，如图6所示，栅极50由三层金属构成，上层和下层为MoNb(钼钕合金)，中间层为Cu，即栅极50的结构为MoNb/Cu/MoNb。
可选的，栅极50的结构还可以为Cu+Mo/MoNb/Al/AlNb/MoTi/其他常用金属。
本发明实施例通过在栅极50上表面设置导电保护层60，使得覆盖在栅极50上表面的膜层厚度增加(MoNb+导电保护层薄膜/其他金属，或者只增加一层导电保护层薄膜)，在刻蚀过孔时可以防止过刻(Over-Etch)造成的Cu金属裸露，导致栅极50表面被刻蚀进而被氧化，导致被氧化的区域接触不良，有利于提高BP(Back Panel，显示屏)良率。
进一步优选的，如图7所示，导电保护层60覆盖栅极50的外表面。
即，栅极50的上表面和侧面均覆盖有导电保护层60。
本发明实施例通过在栅极50的上表面和侧面均覆盖有导电保护层60，可以避免在制备其他膜层的过程中，栅极50的侧面被氧化，导致被氧化的区域接触不良。
优选的，第一源极31、第一漏极32、以及导电保护层60的材料相同。
进一步优选的，第一源极31、第一漏极32、以及导电保护层60的厚度也相同。
即，第一源极31、第一漏极32、以及导电保护层60是对同一膜层经一次构图工艺制备形成。
本发明实施例通过将第一源极31、第一漏极32、以及导电保护层60的材料和厚度设置为相同，只需对某一膜层进行一次构图工艺，即可制备得到第一源极31、第一漏极32、以及导电保护层60，可以简化制备工艺。
可选的，第一源极31、第一漏极32、以及导电保护层60的材料均为透明导电材料。
其中，透明导电材料例如可以为IZO(Indium Zinc Oxide，铟锌氧化物)、ITO(Indium Tin Oxide，铟锡氧化物)、AZO(Al Zinc Oxide，铝锌氧化物)、IFO(Indium FOxide，铟氟氧化物)等。
可选的，第一源极31、第一漏极32、以及导电保护层60的材料均为金属，厚度均为20-100nm。
其中，导电保护层60的材料例如可以为Mo、Al、Ti、Ta、Hf、Zr(锆)等常用金属。
进一步优选的，如图8所示，第一源极31、第一漏极32、以及导电保护层60的材料均为金属时，第一源极31和第一漏极32与导电保护层60之间分别设置有绝缘部70，第一源极31、第一漏极32、导电保护层60、以及绝缘部70同层设置；其中，绝缘部70的材料由所述金属的氧化物构成。
即，导电保护层60的材料可以是Al、Ti、Ta、Hf、Zr等金属。绝缘部70的材料可以为氧化铝、氧化钛、氧化氮、氧化铪、氧化锆等高电阻的金属氧化物。
基于上述，优选的，如图9和图10所述，所述薄膜晶体管还包括设置在第一源极31和第一漏极32上方的钝化层80、以及第二源极91和第二漏极92，钝化层包80括第一过孔和第二过孔(图中未示出)，第二源极91通过第一过孔与第一源极31接触，第二漏极92通过第二过孔与第一漏极32接触。
其中，钝化层80的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料。
本发明实施例通过增加第二源极91和第二漏极92，可以进一步提高薄膜晶体管的导电性能，从而保障薄膜晶体管的性能。
本发明实施例还提供一种薄膜晶体管的制备方法，如图11所示，所述方法包括：
S10、如图12(a)所示，在衬底10上形成有源层20，有源层20包括源极区21、漏极区22和沟道区23。
其中，形成有源层20的薄膜的材料为半导体材料，形成有源层20后，可以对源极区21、漏极区22进行导体化处理，也可以不导体化。例如，有源层20的材料可以包含a-IGZO，ZnON，IZTO，a-Si，p-Si等各种常用材料。
S20、如图12(b)所示，在形成有源层20的衬底10上形成栅绝缘层40，栅绝缘层40在衬底10上的正投影与沟道区23在衬底10上的正投影重合。
具体的，可通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)、CVD(Chemical Vapor Deposition，化学气相沉积法)等来形成绝缘薄膜，再对绝缘薄膜进行图案化处理形成栅绝缘层40，其材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料中至少一种。
S30、如图2所示，在形成有源层20的衬底10上形成第一源极31和第一漏极32，第一源极31和第一漏极32分别与源极区21和漏极区22对应，第一源极31和第一漏极32到栅绝缘层40的距离小于1μm。
具体的，在形成第一源极31和第一漏极32时，可以通过磁控溅射、蒸镀等方法来形成金属薄膜，其材料可以为Mo、Al、Ti、Au(金)、Cu、Hf、Ta等易被氧化的金属。
也可以通过磁控溅射等方法来形成透明导电薄膜，其材料可以为IZO、ITO、AZO、IFO等。
本发明实施例提供的薄膜晶体管的制备方法，通过在有源层20的上表面直接形成第一源极31和第一漏极32，栅绝缘层40在衬底10上的正投影与沟道区23在衬底10上的正投影重合，并使第一源极31和第一漏极32到栅绝缘层40的距离不大于1μm，相对现有技术可减小有源层20LDD区的范围，这样一来，无需对有源层20的源极区21和漏极区22进行导体化处理，就能保证薄膜晶体管的开关性能。沉积在源极区21和漏极区22的高载流子浓度的第一源极31和第一漏极32，能与源极区21和漏极区22形成良好的欧姆接触，减小了第一源极31和第一漏极32与有源层20直接接触而产生的较大的接触电阻，且接触电阻不会因为后续工艺而变大，有利于提高薄膜晶体管的开态电流(Ion)和可靠性。
此外，通过减小LDD区的范围，可减小LDD区的电阻RLDD，进而达到减小第一源极31和第一漏极32与沟道区23之间的寄生电阻RP的效果，其中，RP＝2RC+2RLDD。并且寄生电阻RP不会随着后续增加的PECVD或高温工艺而增大。
优选的，所述方法还包括：
S21、如图13所示，在形成有源层20的衬底10上形成栅绝缘层40的同时，通过同一次构图工艺形成与栅绝缘层40图案相同的栅极50。
例如，可以在有源层20上形成露出沟道区23的光刻胶层，在光刻胶层上依次形成绝缘薄膜和金属薄膜，将光刻胶层剥离，形成图案相同的栅绝缘层40和栅极50。
也可以在有源层20上依次形成绝缘薄膜、金属薄膜、覆盖金属薄膜的光刻胶层，通过构图工艺对绝缘薄膜和金属薄膜进行处理，，形成图案相同的栅绝缘层40和栅极50，图案化的过程中对金属薄膜采用湿法刻蚀，对绝缘薄膜采用干法刻蚀，刻蚀完成后，利用刻蚀绝缘薄膜时的干刻环境中的等离子体(plasma)对有源层20的源极区21和漏极区22进行导体化处理，再去除剩余的光刻胶。
当然，为了简化工艺难度，避免对源极区21和漏极区22进行导体化的过程中在其他区域产生界面陷阱缺陷，可以省去导体化的过程，此时，干刻工艺仅专注于对绝缘薄膜图案化(profile)，改善后续刻蚀工艺膜层的爬坡状况。
S31、如图5-7所示，在形成有源层20的衬底10上形成第一源极31和第一漏极32的同时，通过同一次构图工艺形成位于栅极50上表面的导电保护层60。
即，第一源极31、第一漏极32、以及导电保护层60通过同一次构图工艺形成。
其中，导电保护层60的图案可以如图5和图6所示，也可以如图7所示。
此外，导电保护层60与第一源极31和第一漏极32通过同一次构图工艺形成，且导电保护层60位于栅极50上表面。也就是说第一源极31、第一漏极32、以及导电保护层60是在形成有栅极50的衬底10上形成。
此处，覆盖在栅极50图形上的导电保护层60，在后续形成层间绝缘层(ILD)和氧气高温退火工艺中可以有效防止栅极50的Cu金属发生氧化，解决了Cu氧化导致断线或短路(short)的风险。
优选的，形成第一源极31、第一漏极32、导电保护层60的步骤包括：
S311、如图14(a)所示，在形成有栅极50的衬底10上形成导电薄膜30，并形成覆盖导电薄膜30的光刻胶。
S312、如图14(b)所示，对光刻胶进行处理，形成露出位于栅绝缘层40侧面的导电薄膜的光刻胶层100。
S313、如图14(c)和图14(d)所示，对导电薄膜30进行处理，以使位于栅绝缘层40侧面的导电薄膜绝缘。
即，对未被光刻胶层100覆盖的导电薄膜进行处理。
例如，可以将位于栅绝缘层40侧面的导电薄膜刻蚀掉；或者，将位于栅绝缘层40侧面的导电薄膜进行氧化处理，氧化为绝缘材料；当然还可以是其他处理方式。
S314、如图7和图8所示，采用剥离工艺去除光刻胶层400。
此处，利用光刻胶作为掩膜，对位于栅绝缘层40侧面的导电薄膜进行处理，使第一源极31和第一漏极32与导电保护层60之间绝缘，避免对薄膜晶体管的特性造成影响。
基于上述，如图11所示，所述方法还包括：
S40、如图9所示，在形成有第一源极31和第一漏极32的衬底10上形成包括第一过孔和第二过孔的钝化层80。
S50、如图9所示，在形成有钝化层80的衬底10上形成第二源极91和第二漏极92，第二源极91通过第一过孔与第一源极31接触，第二漏极92通过第二过孔与第一漏极32接触。
此处，通过增加第二源极91和第二漏极92，可以进一步提高薄膜晶体管的导电性能，从而保障薄膜晶体管的性能。
以下，通过具体的实施例对本发明提供的薄膜晶体管的制备方法进行说明，以下实施例只是一种具体的实施例，实施例中各步骤之间的组合也属于本发明保护的范围：
实施例一
一种薄膜晶体管的制备方法，如图15所示，所述方法包括：
S100、如图12(a)所示，在衬底10上形成有源层20，有源层20包括源极区21、漏极区22和沟道区23。
S110、如图13所示，在形成有源层20的衬底10上通过一次构图工艺形成图案相同的栅绝缘层40和栅极50。
其中，栅极50的结构可以由MoNb/Cu/MoNb三层组成。
S120、如图14(a)所示，在形成有栅极50的衬底10上形成透明导电薄膜，并形成覆盖所述透明导电薄膜的光刻胶。
其中，可以通过磁控溅射、沉积等方法来形成透明导电薄膜，其材料可以为IZO、ITO、AZO、IFO等。
S130、如图16所示，利用掩模板对光刻胶进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；光刻胶完全保留部分至少与待形成第一源极31、待形成第一漏极32、以及待形成导电保护层60上表面对应。
其中，可以通过曝光、显影步骤形成光刻胶完全保留部分。
S140、如图14(b)所示，对光刻胶完全保留部分进行后烘，使光刻胶完全保留部分软化后流动，形成露出位于栅绝缘层40侧面的透明导电薄膜的光刻胶层100。
其中，为了使光刻胶流动，可以通过适当提高S130步骤中的后烘温度，来完成S140步骤中的后烘。
例如，现有技术中对光刻胶进行曝光、显影时，后烘温度基本在100-150℃，本发明在S140步骤中对光刻胶完全保留部分进行后烘时，后烘温度例如可以控制在150-200℃。后烘时间可以与现有技术中对光刻胶进行曝光、显影时的后烘时间相同，例如可以是1-2min。
S150、如图14(d)所示，对透明导电薄膜进行刻蚀，以去除位于栅绝缘层40侧面的透明导电薄膜。
例如，可以采用湿法刻蚀对位于栅绝缘层40侧面的透明导电薄膜进行刻蚀，以去除位于栅绝缘层40侧面的透明导电薄膜，形成第一源极31、第一漏极32、以及导电保护层60，并使第一源极31和第一漏极32分别与导电保护层60断开。
S160、如图7所示，采用剥离工艺去除光刻胶层400。
实施例二
一种薄膜晶体管的制备方法，如图17所示，所述方法包括：
S200、如图12(a)所示，在衬底10上形成有源层20，有源层20包括源极区21、漏极区22和沟道区23。
S210、如图13所示，在形成有源层20的衬底10上通过一次构图工艺形成图案相同的栅绝缘层40和栅极50。
其中，栅极50的结构可以由MoNb/Cu/MoNb三层组成。
S220、如图14(a)所示，在形成有栅极50的衬底10上形成金属导电薄膜，并形成覆盖所述金属导电薄膜的光刻胶。
其中，可以通过磁控溅射、蒸镀等方法来形成金属导电薄膜，其材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等易被氧化的金属。金属导电薄膜的厚度为20-100nm。
S230、如图16所示，利用掩模板对光刻胶进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；光刻胶完全保留部分至少与待形成第一源极31、待形成第一漏极32、以及待形成导电保护层60上表面对应。
S240、如图14(b)所示，对光刻胶完全保留部分进行后烘，使光刻胶完全保留部分软化后流动，形成露出位于栅绝缘层40侧面的金属导电薄膜的光刻胶层100。
S250、如图14(c)所示，对金属导电薄膜进行氧化处理，以使位于栅绝缘层40侧面的金属导电薄膜被氧化为金属绝缘薄膜。
例如，通过高温氧气退火，阳极氧化或O2或N2O等离子体处理等方式对未被光刻胶覆盖的金属导电薄膜进行处理，使其变成绝缘体。形成第一源极31、第一漏极32、以及导电保护层60，并使第一源极31和第一漏极32分别与导电保护层60断开。
S260、如图8所示，采用剥离工艺去除光刻胶层400。
本发明实施例还提供一种阵列基板，包括上述薄膜晶体管。
本发明实施例提供的阵列基板的有益效果与上述薄膜晶体管的有益效果相同，此处不再赘述。
优选的，所述阵列基板还包括与栅极50同层设置的栅线、以及覆盖栅线上表面的导电层；第一源极31、第一漏极32、导电保护层60、以及导电层的材料相同且同层设置。
即，覆盖栅线上表面的导电层与第一源极31、第一漏极32、导电保护层60通过同一次构图工艺制备得到。
此处，通过在栅线上表面设置导电层，可以避免栅线被氧化，从而避免因栅线被氧化导致断线的情况，提高阵列基板的良率。
本发明实施例还提供一种显示装置，包括上述阵列基板。
该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
本发明实施例提供的显示装置的有益效果与上述阵列基板的有益效果相同，此处不再赘述。
当显示装置为液晶显示器(Liquid Crystal Display，LCD)时，其包括阵列基板、对盒基板以及设置在二者之间的液晶层。其中，阵列基板包括上述薄膜晶体管，与薄膜晶体管的第一漏电极32电连接的像素电极；进一步的还可以包括公共电极。对盒基板可以包括黑矩阵和彩膜。此处，彩膜可以设置在对盒基板上，也可设置在阵列基板上；公共电极可以设置在阵列基板上，也可设置在对盒基板上。
当显示装置为有机电致发光二极管(Organic Light Emitting Diode，简称OLED)显示器时，其包括阵列基板和封装基板。其中，阵列基板包括上述薄膜晶体管，与薄膜晶体管的第一漏电极32电连接的阳极、阴极、以及位于阳极和阴极之间的有机材料功能层。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种薄膜晶体管，包括设置在衬底上的有源层，所述有源层包括源极区、漏极区和沟道区；其特征在于，还包括设置在所述有源层上表面且分别与所述源极区、所述漏极区和所述沟道区对应的第一源极、第一漏极、和栅绝缘层；
所述栅绝缘层在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合；所述第一源极和所述第一漏极到所述栅绝缘层的距离均不大于1μm。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一源极和所述第一漏极分别与所述栅绝缘层接触；或者，
所述第一源极和所述第一漏极到所述栅绝缘层的距离等于所述第一源极的厚度。
3.根据权利要求1所述的薄膜晶体管，其特征在于，还包括设置在所述栅绝缘层上表面的栅极、以及覆盖所述栅极外表面的导电保护层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述导电保护层覆盖所述栅极的上表面。
5.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一源极、所述第一漏极、以及所述导电保护层的材料相同。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述第一源极、所述第一漏极、以及所述导电保护层的材料均为透明导电材料；或者，
所述第一源极、所述第一漏极、以及所述导电保护层的材料均为金属、厚度均为20-100nm。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一源极、所述第一漏极、以及所述导电保护层的材料均为金属时，所述第一源极和所述第一漏极与所述导电保护层之间分别设置有绝缘部，所述第一源极、所述第一漏极、所述导电保护层、以及所述绝缘部同层设置；
其中，所述绝缘部的材料由所述金属的氧化物构成。
8.根据权利要求1-7任一项所述的薄膜晶体管，其特征在于，还包括设置在所述第一源极和所述第一漏极上方的钝化层、以及第二源极和第二漏极，所述钝化层包括第一过孔和第二过孔，所述第二源极通过所述第一过孔与所述第一源极接触，所述第二漏极通过所述第二过孔与所述第一漏极接触。
9.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底上形成有源层，所述有源层包括源极区、漏极区和沟道区；
在形成有所述有源层的衬底上形成栅绝缘层，所述栅绝缘层在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合；
在形成有所述有源层的衬底上形成第一源极和第一漏极，所述第一源极和所述第一漏极分别与所述源极区和所述漏极区对应，所述第一源极和所述第一漏极到所述栅绝缘层的距离均小于1μm。
10.根据权利要求9所述的制备方法，其特征在于，还包括：
在形成有所述有源层的衬底上形成栅绝缘层的同时，通过同一次构图工艺形成与所述栅绝缘层图案相同的栅极；
在形成有所述有源层的衬底上形成第一源极和第一漏极的同时，通过同一次构图工艺形成位于所述栅极上表面的导电保护层。
11.根据权利要求10所述的制备方法，其特征在于，形成所述第一源极、所述第一漏极、以及所述导电保护层的步骤包括：
在形成有所述栅极的衬底上形成导电薄膜，并形成覆盖所述导电薄膜的光刻胶；
对所述光刻胶进行处理，形成露出位于所述栅绝缘层侧面的导电薄膜的光刻胶层；
对所述导电薄膜进行处理，以使位于所述栅绝缘层侧面的所述导电薄膜绝缘；
采用剥离工艺去除所述光刻胶层。
12.根据权利要求11所述的制备方法，其特征在于，形成所述光刻胶层的步骤包括：
利用掩模板对光刻胶进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；光刻胶完全保留部分至少与待形成第一源极、待形成第一漏极、以及待形成导电保护层上表面对应；
对光刻胶完全保留部分进行后烘，使光刻胶完全保留部分软化后流动，形成露出位于所述栅绝缘层侧面的导电薄膜的光刻胶层。
13.根据权利要求11所述的制备方法，其特征在于，所述导电薄膜为透明导电薄膜；
所述对所述导电薄膜进行处理，以使位于所述栅绝缘层侧面的所述导电薄膜绝缘，具体包括：
对所述透明导电薄膜进行刻蚀，以去除位于所述栅绝缘层侧面的透明导电薄膜。
14.根据权利要求11所述的制备方法，其特征在于，所述导电薄膜为金属导电薄膜，所述金属导电薄膜的厚度为20-100nm；
所述对所述导电薄膜进行处理，以使位于所述栅绝缘层侧面的所述导电薄膜绝缘，具体包括：
对所述金属导电薄膜进行氧化处理，以使位于所述栅绝缘层侧面的金属导电薄膜被氧化为金属绝缘薄膜。
15.根据权利要求9-14任一项所述的制备方法，其特征在于，所述方法还包括：
在形成有所述第一源极和所述第一漏极的衬底上形成包括第一过孔和第二过孔的钝化层；
在形成有所述钝化层的衬底上形成第二源极和第二漏极，所述第二源极通过所述第一过孔与所述第一源极接触，所述第二漏极通过所述第二过孔与所述第一漏极接触。
16.一种阵列基板，其特征在于，包括权利要求1-8任一项所述的薄膜晶体管。
17.根据权利要求16所述的阵列基板，其特征在于，还包括与栅极同层设置的栅线、以及覆盖所述栅线上表面的导电层；
第一源极、第一漏极、导电保护层、以及所述导电层的材料相同且同层设置。
18.一种显示装置，其特征在于，包括权利要求16或17所述的阵列基板。
CN201710330312.2A 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法、阵列基板、显示装置 Active CN107170807B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710330312.2A CN107170807B (zh) 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法、阵列基板、显示装置
PCT/CN2018/082848 WO2018205794A1 (zh) 2017-05-11 2018-04-12 薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710330312.2A CN107170807B (zh) 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN107170807A true CN107170807A (zh) 2017-09-15
CN107170807B CN107170807B (zh) 2020-07-31

Family

ID=59814897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710330312.2A Active CN107170807B (zh) 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (2)

Country Link
CN (1) CN107170807B (zh)
WO (1) WO2018205794A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447916A (zh) * 2018-03-15 2018-08-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN108538725A (zh) * 2018-03-30 2018-09-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109148539A (zh) * 2018-08-29 2019-01-04 深圳市华星光电技术有限公司 一种tft阵列基板及制备方法、显示装置
CN110867411A (zh) * 2019-11-28 2020-03-06 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN113823696A (zh) * 2020-06-18 2021-12-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017687A1 (en) * 1991-03-06 2002-02-14 Shunpei Yamazaki Semiconductor device and method for forming the same
US20050009249A1 (en) * 2003-06-27 2005-01-13 Oh Jae-Young Method for fabricating polycrystalline silicon liquid crystal display device
CN103199113A (zh) * 2013-03-20 2013-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN106935658A (zh) * 2017-05-05 2017-07-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN106409842A (zh) * 2016-11-08 2017-02-15 深圳市华星光电技术有限公司 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管
CN107170807B (zh) * 2017-05-11 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017687A1 (en) * 1991-03-06 2002-02-14 Shunpei Yamazaki Semiconductor device and method for forming the same
US20050009249A1 (en) * 2003-06-27 2005-01-13 Oh Jae-Young Method for fabricating polycrystalline silicon liquid crystal display device
CN103199113A (zh) * 2013-03-20 2013-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN106935658A (zh) * 2017-05-05 2017-07-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN108447916A (zh) * 2018-03-15 2018-08-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN108447916B (zh) * 2018-03-15 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN108538725A (zh) * 2018-03-30 2018-09-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN108538725B (zh) * 2018-03-30 2021-03-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN109148539A (zh) * 2018-08-29 2019-01-04 深圳市华星光电技术有限公司 一种tft阵列基板及制备方法、显示装置
CN110867411A (zh) * 2019-11-28 2020-03-06 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN110867411B (zh) * 2019-11-28 2022-07-19 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN113823696A (zh) * 2020-06-18 2021-12-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置

Also Published As

Publication number Publication date
CN107170807B (zh) 2020-07-31
WO2018205794A1 (zh) 2018-11-15

Similar Documents

Publication Publication Date Title
CN107170807A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
CN108470717B (zh) 阵列基板及其制备方法、显示面板及显示装置
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
CN104218041A (zh) 阵列基板及制备方法和显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN206834178U (zh) 一种阵列基板、显示面板以及显示装置
CN110491886A (zh) 显示基板及其制造方法、显示装置
WO2022267554A1 (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN107799466A (zh) Tft基板及其制作方法
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN108538725B (zh) 薄膜晶体管及其制造方法
US20170148821A1 (en) Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant