CN102903674A - 显示面板及其制作方法 - Google Patents
显示面板及其制作方法 Download PDFInfo
- Publication number
- CN102903674A CN102903674A CN2011102200812A CN201110220081A CN102903674A CN 102903674 A CN102903674 A CN 102903674A CN 2011102200812 A CN2011102200812 A CN 2011102200812A CN 201110220081 A CN201110220081 A CN 201110220081A CN 102903674 A CN102903674 A CN 102903674A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide semiconductor
- pixel region
- semiconductor layer
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 123
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 242
- 238000000034 method Methods 0.000 claims description 75
- 238000005530 etching Methods 0.000 claims description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims description 47
- 239000011241 protective layer Substances 0.000 claims description 36
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical group [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 29
- 238000009832 plasma treatment Methods 0.000 claims description 23
- 239000011787 zinc oxide Substances 0.000 claims description 14
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 3
- 208000034699 Vitreous floaters Diseases 0.000 claims 15
- 239000000463 material Substances 0.000 description 40
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 33
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 230000004888 barrier function Effects 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 22
- 238000003486 chemical etching Methods 0.000 description 22
- 230000008021 deposition Effects 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 15
- 229910017083 AlN Inorganic materials 0.000 description 11
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000004381 surface treatment Methods 0.000 description 10
- 239000000956 alloy Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000007769 metal material Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 150000002739 metals Chemical class 0.000 description 7
- 239000010409 thin film Substances 0.000 description 5
- 239000004568 cement Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种显示面板的制作方法，包括：提供一基板，包括一有源区和一像素区；形成一第一金属层，于基板上；形成一栅极介电层于第一金属层上；形成一氧化物半导体层于有源区和像素区上方的栅极介电层上；对像素区上方氧化物半导体层进行一处理步骤，使其具备导电性，其中有源区上的半导体层用作一有源层，像素区上方的处理过的氧化物半导体层用作一像素电极；及形成一第二金属层，连接有源层和像素电极。
Description
技术领域
本发明是有关于一种显示装置，特别是有关于一种显示装置的显示面板。
背景技术
氧化物半导体近年已被广泛研究，且已有应用于显示器相关产品。目前最常被提出的氧化物半导体材料以铟镓锌氧化物(IGZ0)为主流，文献亦有其他基于离子键结的氧化物半导体发表，以有别于利用共价键结的硅基半导体。由于此种材料来源为稀有金属，仅用于有源层的成本极高，需要新颖的制程方法和结构，增加氧化物半导体的应用面，以降低成本。
发明内容
本发明提供一种显示面板的制作方法，包括：提供一基板，包括一有源区和一像素区；形成一第一金属层于基板上；形成一栅极介电层于第一金属层上；形成一氧化物半导体层于有源区和像素区上方的栅极介电层上；对像素区上方氧化物半导体层进行一处理步骤，使其具备导电性，其中有源区上的半导体层用作一有源层，像素区上方的处理过的氧化物半导体层用作一像素电极；及形成一第二金属层，连接有源层和像素电极；沉积一保护层，暴露基板的像素区上方的氧化物半导体层；及对像素区上方氧化物半导体层进行一处理步骤，使其具备导电性，其中有源区上的半导体层用作一有源层，像素区上方的处理过的氧化物半导体层用作一像素电极。
在本发明一实施例中，基板更包括一周边区，且第二金属层在周边区，经由一第一开口连接第一金属层。
在本发明一实施例中，对像素区上方氧化物半导体层进行一处理步骤为一等离子处理步骤。
在本发明一实施例中，在形成第二金属层之前，尚包括形成一蚀刻停止层于有源区上方的氧化物半导体层上，其中蚀刻停止层包括开口。
在本发明一实施例中，对像素区上方氧化物半导体层进行一处理步骤包括：沉积一保护层于基板的有源区上方的第二金属层、蚀刻停止层和栅极介电层上，暴露基板的像素区上方的氧化物半导体层；及进行一等离子处理步骤。
在本发明一实施例中，在形成第二金属层之前，尚包括形成一蚀刻停止层于有源区、像素区和周边区上方的基板上方，其中蚀刻停止层于有源区包括第一开口，于像素区包括第二开口，于周边区包括第三开口。
在本发明一实施例中，对像素区上方氧化物半导体层进行一处理步骤包括：形成一保护层于有源区和周边区的第二金属层上，暴露出像素区的氧化物半导体层；及进行一等离子处理步骤。
在本发明一实施例中，对像素区上方氧化物半导体层进行一处理步骤包括：形成一光阻层，于氧化物半导体层和栅极介电层上；使用一半透过型光罩(half-tone mask)，进行一曝光和显影制程，使得光阻层在有源区的厚度最厚，像素区上方的光阻层厚度次的，欲移除氧化物半导体层的区域则无光阻层；以图案化的光阻层作为掩模，进行一蚀刻制程，图案化氧化物半导体层；进行一光阻灰化制程，使得像素区上方的光阻层被移除，而有源区上方的光阻层仍保留部分厚度；及进行一等离子处理步骤。
在本发明一实施例中，还包括形成一蚀刻停止层于有源区、像素区和周边区的基板上方；形成一光阻层于蚀刻停止层上；进行一光刻步骤，图案化光阻层，使光阻层于有源区上包括第一开口，于像素区上包括第二开口，于周边区上包括第三开口；以光阻层为掩模，对蚀刻停止层进行第一蚀刻步骤，将光阻层的第一开口、第二开口、第三开口的图案下转移；及进行一第二蚀刻步骤，以蚀刻停止层为掩模向下蚀刻，蚀刻步骤对氧化物半导体层的蚀刻速率较低，但对栅极介电层的蚀刻速率较高，使此步骤进一步蚀刻周边区的栅极介电层，形成一第三开口，暴露第一金属层。
在本发明一实施例中，等离子处理步骤为氢等离子处理、还原性气氛处理或直接等离子轰击，氧化物半导体层为具离子键结的氧化物半导体，如铟镓锌氧化物(InGaZnOx)。
本发明提供一种显示面板，包括：一基板，包括一有源区和一像素区；一第一金属层，位于基板上；一栅极介电层，位于第一金属层上；一氧化物半导体层，位于有源区和像素区上方的栅极介电层上，其中像素区的氧化物半导体层具备导电性，有源区上的半导体层用作一有源层，像素区上方的氧化物半导体层用作一像素电极；及一第二金属层，连接有源层和像素电极。
在本发明一实施例中，还包括一保护层，位于该第二金属层上，该氧化物半导体层为具离子键结的氧化物半导体，如铟镓锌氧化物(InGaZnOx)。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A～1D显示本发明一实施例显示面板显示面板的制造方法中间步骤的剖面图。
图1E显示本发明一实施例显示面板制造方法的最终步骤的平面图。
图2A～2G显示本发明一实施例显示面板显示面板的制造方法中间步骤的剖面图。
图2H显示本发明一实施例显示面板制造方法的最终步骤的平面图。
图3A～3E显示本发明一实施例显示面板显示面板制造方法的中间步骤的剖面图。
图3F显示本发明一实施例显示面板制造方法的最终步骤的平面图。
图3G～3I显示本发明一实施例显示面板显示面板制造方法的中间步骤的剖面图。
图3J显示本发明一实施例显示面板制造方法的最终步骤的平面图。
图4A～4F显示本发明一实施例显示面板显示面板制造方法的中间步骤的剖面图。
图4G显示本发明一实施例显示面板制造方法的最终步骤的平面图。
主要元件符号说明：
102～基板； 104～栅极电极；
106～绝缘层； 112～有源区；
114～像素区； 116～氧化物半导体层；
118～源极电极和漏极漏极电极；120～保护层；
202～基板； 204～栅极电极；
206～绝缘层； 208～有源区；
210～像素区； 212～光阻层；
214～氧化物半导体； 216～第二金属；
218～保护层； 222～透明导电层；
302～基板； 304～栅极电极；
306～绝缘层； 310～氧化物半导体层；
312～有源区； 314～像素区；
316～蚀刻停止层； 318～第二开口；
320～源极电极和漏极漏极电极；322～保护层；
324～蚀刻停止层； 326～第二开口；
328～第三开口； 332～源极电极和漏极漏极电极；
334～保护层； 402～基板；
404～闸电极； 406～绝缘层；
408～氧化物半导体层； 410～有源区；
412～像素区； 416～蚀刻停止层；
418～光阻层； 420～第一开口；
422～第二开口； 426～源极电极和漏极漏极电极；
428～保护层。
具体实施方式
以下详细讨论揭示实施例的实施。然而，可以理解的是，实施例提供许多可应用的发明概念，其可以较广的变化实施。所讨论的特定实施例仅用来揭示使用实施例的特定方法，而不用来限定揭示的范畴。
本发明提供一种包括氧化物半导体材料的显示面板和其制造方法，本发明利用氧化物半导体材料的导电特性可随制程条件变更的特征，使其薄膜特性包括半导体或导体的特性，将此氧化物半导体材料同时用于显示面板的像素电极与有源层中，以省略后续镀制与定义透明导电膜的步骤。
图1A～图1E显示本发明一实施例显示面板的制造方法，图1A～图1D显示本发明一实施例显示面板中间步骤的剖面图，图1E显示本发明一实施例显示面板制造方法最终步骤的平面图，首先，请参照图1A，提供一基板102，在本发明一实施例中，基板102可以为玻璃、塑胶或硅晶片。形成一栅极电极层104于基板102上，栅极电极104的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构。在本发明一实施例中，栅极电极104的形成方法可包括沉积一第一金属材料、进行第一道光刻和蚀刻步骤，于有源区上形成栅极电极104。后续，形成一绝缘层106于栅极电极104和基板102上。在本发明一实施例中，绝缘层106可包括氧化物，如氧化硅、氧化铝或氮化物，如氮化硅，氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料。绝缘层106较佳为氧化硅组成。接着，进行一第二道光刻和蚀刻步骤，于显示面板的周边区(亦可称为走线区或转层区)的绝缘层106中形成一第一开口(未绘示)，暴露栅极电极104。后续，请参照图1B，形成一氧化物半导体层116于显示面板的有源区112和像素区114上。氧化物半导体层116的形成方法可包括沉积一氧化物半导体材料、进行第三道光刻和蚀刻步骤。在本发明一实施例中，氧化物半导体材料可为铟镓锌氧化物(InGaZnOx，简称IGZO)、氧化锌(ZnO)、铟锌氧化物(InZnOx)、镓锌氧化物(GaZnOx)、铟锡锌氧化物(InSnZnOx)、铟铪锌氧化物(HfInZnOx)或其它适合的氧化物半导体材料。请参照图1C，形成一源极电极及一漏极电极118于氧化物半导体层116和栅极介电层106上，连接有源区112和像素区114的氧化物半导体层116。该源极电极及该漏极电极118的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构。在本发明一实施例中，该源极电极及该漏极电极118的形成方法可包括沉积一第二金属材料、进行第四道光刻和蚀刻步骤。此外，第二金属层在周边区(未绘示)经由第一开口(未绘示)连接第一金属层。请参照图1D和图1E，图1D为图1EAA’的剖面(图1E显示本发明一实施例显示面板制造方法最终步骤的平面图)，形成一保护层120于显示面板有源区112的该源极电极及该漏极电极118和氧化物半导体层116上，特别是，保护层120暴露像素区114的氧化物半导体层116。保护层120可以为氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料。保护层120的形成方法可包括沉积一绝缘材料、进行第五道光刻和蚀刻步骤。后续，对像素区114暴露的氧化物半导体层116进行一表面处理步骤，改变其导电特性，使其具备导电性质，以用作一像素电极，而有源区112未暴露的氧化层作为薄膜晶体管的通道(channel)层。在本实施例中，上述表面处理步骤可以为等离子处理步骤，特别以氢等离子处理步骤为佳。
图2A～第2H图显示本发明一实施例显示面板的制造方法，且此方法特别使用边界电场切换广视角(Fringe Field Switching，FFS)的结构。请参照图2A，提供一基板202，在本发明一实施例中，基板202可以为玻璃、塑胶或硅晶片。形成一栅极电极204于基板202上，栅极电极204的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构。在本发明一实施例中，栅极电极204的形成方法可包括沉积一第一金属材料、进行第一道光刻和蚀刻步骤。后续，形成一绝缘层206于栅极电极204和基板202上。在本发明一实施例中，绝缘层206可包括氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料。绝缘层206较佳为氧化硅组成。请参照图2B，形成一氧化物半导体层214于显示面板的有源区208和像素区210上。氧化物半导体214的形成方法可包括沉积一氧化物半导体材料、进行第二道光刻和蚀刻步骤。在本发明一实施例中，氧化物半导体材料为铟镓锌氧化物或其它适合的氧化物半导体材料。值得注意的是，本实施例在进行第二道光刻步骤时，是使用半透过型光罩(half-tone mask)进行曝光和显影制程，使得用来定义氧化物半导体层214的光阻层212在有源区208的厚度最厚，像素区210的光阻层212厚度次的，欲移除氧化物半导体层的区域则无光阻层212。之后，以图案化的光阻层212作为掩模，进行蚀刻制程，图案化氧化物半导体层214。后续，请参照图2C，进行一光阻灰化制程，使得像素区210上的光阻层212被移除，而有源区208上的光阻层212仅是变薄，但仍保留部分厚度的光阻层212。后续，对像素区210暴露的氧化物半导体层214进行一表面处理步骤，改变其导电特性，使其具备导电性质，以用作一像素电极，而有源区208上被光阻层212覆盖的氧化层作为薄膜晶体管的通道(channel)层。在本实施例中，上述表面处理步骤可以为等离子处理步骤，特别以氢等离子处理步骤为佳。接着，请参照图2D，移除有源区208上方剩余的光阻层212。请参照图2E，形成一源极电极和漏极电极216于氧化物半导体层214和绝缘层206上，连接有源区208和像素区210的氧化物半导体层214。源极电极和漏极电极216的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构。在本发明一实施例中，源极电极和漏极电极216的形成方法可包括沉积一第二金属材料、进行第三道光刻和蚀刻步骤。请参照第2F图，形成一保护层218于显示面板有源区208和像素区210的第二金属层和氧化物半导体层214上。保护层218可以为氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料。保护层218的形成方法可包括沉积一绝缘材料。另外，进行一第四道光刻和蚀刻步骤，于周边区(未绘示)的外围走线需相连处形成开口(未绘示)。请参照第2G图和第2H图，第2G图为第2H图AA’的剖面(本发明一实施例显示面板制造方法最终步骤的平面图)，形成一透明导电层222于显示面板有源区208和像素区210的保护层218上，且填入周边区(未绘示)的上述开口中，连接外围走线。透明导电层222的形成方法包括进行第五道光刻制程和蚀刻步骤。
图3A～图3F显示本发明一实施例显示面板的制造方法，且此方法特别使用蚀刻停止层(etching stop layer，ESL)的技术。首先请参照图3A，提供一基板302，在本发明一实施例中，基板302可以为玻璃、塑胶或硅晶片。形成一栅极电极304于基板302上，栅极电极304的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构。在本发明一实施例中，栅极电极304的形成方法可包括沉积一金属材料、进行第一道光刻和蚀刻步骤。后续，形成一绝缘层306于栅极电极304和基板302上。在本发明一实施例中，绝缘层306可包括氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料。绝缘层306较佳为氧化硅组成。后续，进行一第二道光刻和蚀刻步骤，于显示面板的周边区(未绘示)在绝缘层306中形成一第一开口(未绘示)，暴露第一金属层。后续，请参照图3B，形成一氧化物半导体层310于显示面板的有源区312和像素区314上。氧化物半导体层310的形成方法可包括沉积一氧化物半导体材料、进行第三道光刻和蚀刻步骤。在本发明一实施例中，氧化物半导体材料为铟镓锌氧化物或其它适合的氧化物半导体材料。请参照图3C，形成一蚀刻停止层316于有源区312的氧化物半导体层310和绝缘层306上，其中蚀刻停止层316包括第二开口318，该蚀刻停止层316可以保护有源区上的氧化物半导体层被化学品或等离子气氛的损坏，因此元件特性较佳。在本发明一实施例中，蚀刻停止层材料可以为氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料。蚀刻停止层316的形成方法可包括沉积一蚀刻停止层材料、进行第四道光刻和蚀刻步骤，移除有源区312以外的蚀刻停止层316，并于蚀刻停止层316中形成第二开口318。后续，请参照图3D，形成一源极电极和漏极电极320于蚀刻停止层316、栅极介电层306和氧化物半导体层310上，连接有源区312和像素区314的氧化物半导体层310。源极电极和漏极电极320的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构，源极电极和漏极电极320的形成方法可包括沉积一金属材料、进行第五道光刻和蚀刻步骤。值得注意的是，在周边区(未绘示)，第二金属层经由上述步骤形成的第一开口(未绘示)连接第一金属层。请参照图3E和图3F，图3E为图3FAA’的剖面(本发明一实施例显示面板制造方法最终步骤的平面图)，形成一保护层322于有源区312和周边区(未绘示)的第二金属层上，暴露出像素区314氧化物半导体层310，保护层322可以为氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料，保护层322的形成方法可包括沉积一保护层材料、进行第六道光刻和蚀刻步骤，移除像素区314上方的保护层322。后续，对像素区314暴露的氧化物半导体层310进行一表面处理步骤，改变其导电特性，使其具备导电性质，以用作一像素电极，而有源区312未暴露的氧化层作为薄膜晶体管的通道(channel)层。在本实施例中，上述表面处理步骤可以为等离子处理步骤，特别以氢等离子处理步骤为佳。
本发明另一实施例进行不同的流程形成显示面板(使用蚀刻停止层的技术)，以下接续图3B后续的流程描述，请参照图3G，形成一蚀刻停止层324于显示面板全部的区域上，其中蚀刻于有源区312包括第二开口326，于像素区314包括第三开口328，以连接像素电极，且于周边区(未绘示)包括第四开口(未绘示)，以提供转层。蚀刻停止层324可以为氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料组成，蚀刻停止层324的形成方法可包括沉积一蚀刻停止层材料、进行第四道光刻和蚀刻步骤。该蚀刻停止层324可以保护有源区上的氧化物半导体层被化学品或等离子气氛的损坏，因此元件特性较佳。请参照图3H，形成一源极电极和漏极电极332于蚀刻停止层324、绝缘层306和氧化物半导体层310上，连接有源区312和像素区314的氧化物半导体层310。源极电极和漏极电极332的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构，源极电极和漏极电极332的形成方法可包括沉积一金属材料、进行第五道光刻和蚀刻步骤。值得注意的是，在周边区(未绘示)，第二金属层经由上述步骤形成的第四开口(未绘示)连接第一金属层。请参照图3I和图3J，图3I为图3J的AA’剖面(本发明一实施例显示面板制造方法最终步骤的平面图)，形成一保护层334于有源区312和周边区(未绘示)的第二金属层上，暴露出像素区314氧化物半导体层310，保护层334可以为氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料，保护层334的形成方法可包括沉积一保护层材料、进行第六道光刻和蚀刻步骤，移除像素区314上方的保护层334。后续，对像素区314暴露的氧化物半导体层310进行一表面处理步骤，改变其导电特性，使其具备导电性质，以用作一像素电极，而有源区312未暴露的氧化层作为薄膜晶体管的通道(channel)层。在本实施例中，上述表面处理步骤可以为等离子处理步骤，特别以氢等离子处理步骤为佳。
图4A～图4G显示本发明一实施例显示面板的制造方法，此方法使用蚀刻停止层(etching stop layer，ESL)的技术，而和前两个实施例的差别为，此实施例周边区的第三开口与蚀刻停止层的图案化于同一道光刻蚀刻步骤里完成，故仅需使用五道光罩。首先请参照图4A，提供一基板402，在本发明一实施例中，基板402可以为玻璃、塑胶或硅晶片。形成一栅极电极404于基板402上，栅极电极404的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构。在本发明一实施例中，栅极电极404的形成方法可包括沉积一金属材料、进行第一道光刻和蚀刻步骤。后续，形成一绝缘层406于栅极电极404和基板402上。在本发明一实施例中，绝缘层406可包括氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料。绝缘层406较佳为氧化硅组成。请参照图4B，形成一氧化物半导体层408于显示面板的有源区410和像素区412上。氧化物半导体层408的形成方法可包括沉积一氧化物半导体材料、进行第二道光刻和蚀刻步骤。在本发明一实施例中，氧化物半导体材料为铟镓锌氧化物，或其它适合的氧化物半导体材料。请参照图4C，形成一蚀刻停止层416于有源区410的氧化物半导体层408和绝缘层406上，后续，形成一光阻层418，进行第三道光刻步骤，图案化光阻层418，使光阻层418于有源区410上包括第一开口420，于像素区412上包括第二开口422，于周边区上包括第三开口(未绘示)。以光阻层418为掩模，对蚀刻停止层416进行蚀刻步骤，将光阻层418的第一开口420、第二开口422、第三开口的图案下转移。接下来，请参照图4D，进行另一次蚀刻步骤，以蚀刻停止层416为掩模向下蚀刻，在此可进行选择性蚀刻，使此蚀刻步骤对氧化物半导体层408的蚀刻速率较低，但对绝缘层406的蚀刻速率较高，因此，此步骤可针对周边区(未绘示)的第三开口(未绘示)向下蚀刻，使第三开口(未绘示)暴露绝缘层404，该蚀刻停止层416可以保护有源区上的氧化物半导体层被化学品或等离子气氛的损坏，因此元件特性较佳。请参照图4E，形成一源极电极和漏极电极426于蚀刻停止层416、栅极介电层406和氧化物半导体层408上，连接有源区410和像素区412的氧化物半导体层408。源极电极和漏极电极426的材料可以为Mo、Ti、Al、Cu、Ag、Au、ITO等金属或其合金的单层或多层结构，源极电极和漏极电极426的形成方法可包括沉积一金属材料、进行第四道光刻和蚀刻步骤。值得注意的是，在周边区(未绘示)，第二金属层经由上述步骤形成的第三开口(未绘示)连接第一金属层。请参照图4F和图4G，图4F为图4G的AA’剖面(本发明一实施例显示面板制造方法最终步骤的平面图)，形成一保护层428于有源区410和周边区(未绘示)的第二金属层上，暴露出像素区412氧化物半导体层408，保护层428可以为氧化物，如氧化硅、氧化铝或氮化物，如氮化硅或氮氧化物，如氮氧化硅或涂布型有机或无机绝缘层材料，保护层428的形成方法可包括沉积一保护层材料、进行第五道光刻和蚀刻步骤，移除像素区412上方的保护层428。后续，对像素区412暴露的氧化物半导体层408进行一表面处理步骤，改变其导电特性，使其具备导电性质，以用作一像素电极，而有源区410未暴露的氧化层作为薄膜晶体管的通道(channel)层。在本实施例中，上述表面处理步骤可以为等离子处理步骤，特别以氢等离子处理步骤为佳。
根据上述，本发明提供的显示面板和其制造方法具有以下优点：本发明是将氧化物半导体层材料同时用于显示面板的像素区与有源区中，其中像素区的氧化物半导体层经处理后具备导电特性，可用作像素电极，省略后续镀制与定义透明导电膜的步骤。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (15)
1.一种显示面板的制作方法，包括：
提供一基板，包括一有源区和一像素区；
形成一第一金属层于该基板上；
形成一栅极介电层于该第一金属层上；
形成一氧化物半导体层于该有源区和像素区上方的栅极介电层上；
形成一第二金属层，连接该有源层和该像素电极；
沉积一保护层，暴露该基板的像素区上方的氧化物半导体层；及
对该像素区上方氧化物半导体层进行一处理步骤，使其具备导电性，其中该有源区上的半导体层是用作一有源层，该像素区上方的处理过的氧化物半导体层是用作一像素电极。
2.如权利要求1所述的显示面板的制作方法，其特征在于，该基板还包括一周边区，且该第二金属层在该周边区，经由一第一开口连接该第一金属层。
3.如权利要求1所述的显示面板的制作方法，其特征在于，该对该像素区上方氧化物半导体层进行一处理步骤为一等离子处理步骤。
4.如权利要求1所述的显示面板的制作方法，其特征在于，在形成该第二金属层之前，还包括形成一蚀刻停止层于该有源区上方的氧化物半导体层上，其中该蚀刻停止层包括开口。
5.如权利要求4所述的显示面板的制作方法，其特征在于，该对该像素区上方氧化物半导体层进行一处理步骤包括：
沉积一保护层于该基板的有源区上方的第二金属层、蚀刻停止层和栅极介电层上，暴露该该基板的像素区上方的氧化物半导体层；及
进行一等离子处理步骤。
6.如权利要求1所述的显示面板的制作方法，其特征在于，在形成该第二金属层之前，还包括形成一蚀刻停止层于该有源区、该像素区和该周边区上方的基板上方，其中该蚀刻停止层于该有源区包括第一开口，于该像素区包括第二开口，于该周边区包括第三开口。
7.如权利要求6所述的显示面板的制作方法，其特征在于，该对该像素区上方氧化物半导体层进行一处理步骤包括：
形成一保护层于该有源区和该周边区的第二金属层上，暴露出该像素区的氧化物半导体层；及
进行一等离子处理步骤。
8.如权利要求4所述的显示面板的制作方法，其特征在于，该对该像素区上方氧化物半导体层进行一处理步骤包括：
形成一光阻层，于该氧化物半导体层和栅极介电层上；
使用一半透过型光罩，进行一曝光和显影制程，使得该光阻层在有源区的厚度最厚，该像素区上方的光阻层厚度次之，欲移除氧化物半导体层的区域则无光阻层；
以该图案化的光阻层作为掩模，进行一蚀刻制程，图案化该氧化物半导体层；
进行一光阻灰化制程，使得该像素区上方的光阻层被移除，而该有源区上方的光阻层仍保留部分厚度；及
进行一等离子处理步骤。
9.如权利要求6所述的显示面板的制作方法，其特征在于，该对该像素区上方氧化物半导体层进行一处理步骤包括：
形成一光阻层，于该氧化物半导体层和栅极介电层上；
使用一半透过型光罩，进行一曝光和显影制程，使得该光阻层在有源区的厚度最厚，该像素区上方的光阻层厚度次之，欲移除氧化物半导体层的区域则无光阻层；
以该图案化的光阻层作为掩模，进行一蚀刻制程，图案化该氧化物半导体层；
进行一光阻灰化制程，使得该像素区上方的光阻层被移除，而该有源区上方的光阻层仍保留部分厚度；及
进行一等离子处理步骤。
10.如权利要求1所述的显示面板的制作方法，还包括；
形成一蚀刻停止层于该有源区、该像素区和该周边区的基板上方；
形成一光阻层于该蚀刻停止层上；
进行一光刻步骤，图案化该光阻层，使该光阻层于该有源区上包括第一开口，于该像素区上包括第二开口，于该周边区上包括第三开口；
以该光阻层为掩模，对该蚀刻停止层进行第一蚀刻步骤，将该光阻层的第一开口、第二开口、第三开口的图案下转移；及
进行一第二蚀刻步骤，以该蚀刻停止层为掩模向下蚀刻，该蚀刻步骤对该氧化物半导体层的蚀刻速率较低，但对该栅极介电层的蚀刻速率较高，使此步骤进一步蚀刻该周边区的栅极介电层，形成一第三开口，暴露该第一金属层。
11.如权利要求3、5、7、8或9所述的显示面板的制作方法，其特征在于，该等离子处理步骤为氢等离子处理。
12.如权利要求1所述的显示面板的制作方法，其特征在于，该氧化物半导体层为氧化锌、铟锌氧化物、镓锌氧化物、铟锡锌氧化物、铟铪锌氧化物或铟镓锌氧化物。
13.一种显示面板，包括：
一基板，包括一有源区和一像素区；
一第一金属层，位于该基板上；
一栅极介电层，位于该第一金属层上；
一氧化物半导体层，位于该有源区和像素区上方的栅极介电层上，其中该像素区的氧化物半导体层具备导电性，该有源区上的半导体层是用作一有源层，该像素区上方的氧化物半导体层是用作一像素电极；及
一第二金属层，连接该有源层和该像素电极。
14.如权利要求13所述所述的显示面板，还包括一保护层，位于该有源层和该第二金属之间。
15.如权利要求13所述所述的显示面板，其特征在于，该氧化物半导体层为氧化锌、铟锌氧化物、镓锌氧化物、铟锡锌氧化物、铟铪锌氧化物或铟镓锌氧化物。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610182726.0A CN105590897A (zh) | 2011-07-26 | 2011-07-26 | 显示面板及其制作方法 |
| CN201110220081.2A CN102903674B (zh) | 2011-07-26 | 2011-07-26 | 显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110220081.2A CN102903674B (zh) | 2011-07-26 | 2011-07-26 | 显示面板及其制作方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610182726.0A Division CN105590897A (zh) | 2011-07-26 | 2011-07-26 | 显示面板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102903674A true CN102903674A (zh) | 2013-01-30 |
| CN102903674B CN102903674B (zh) | 2016-04-27 |
Family
ID=47575852
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110220081.2A Active CN102903674B (zh) | 2011-07-26 | 2011-07-26 | 显示面板及其制作方法 |
| CN201610182726.0A Pending CN105590897A (zh) | 2011-07-26 | 2011-07-26 | 显示面板及其制作方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610182726.0A Pending CN105590897A (zh) | 2011-07-26 | 2011-07-26 | 显示面板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN102903674B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928530A (zh) * | 2013-05-09 | 2014-07-16 | 上海天马微电子有限公司 | 氧化物薄膜晶体管阵列基板及其制造方法 |
| CN104091809A (zh) * | 2014-06-26 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法、液晶显示屏及显示装置 |
| WO2014190712A1 (zh) * | 2013-05-29 | 2014-12-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| CN104425266A (zh) * | 2013-08-23 | 2015-03-18 | 业鑫科技顾问股份有限公司 | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板的制造方法 |
| CN104979380A (zh) * | 2015-05-26 | 2015-10-14 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN105655291A (zh) * | 2016-01-07 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示面板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA3010852C (en) | 2016-01-07 | 2023-09-19 | The Research Foundation For The State University Of New York | Multi-well selenium device and method for fabrication thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1862838A (zh) * | 2005-05-11 | 2006-11-15 | Nec液晶技术株式会社 | 垂直二极管、矩阵位置敏感装置及其制造方法 |
| US20100096654A1 (en) * | 2008-10-16 | 2010-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device |
| CN101714547A (zh) * | 2008-10-03 | 2010-05-26 | 株式会社半导体能源研究所 | 显示装置 |
| US20100210056A1 (en) * | 2009-02-19 | 2010-08-19 | Hyun-Sik Seo | Method of fabricating array substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1826606B1 (en) * | 2006-02-24 | 2012-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8174021B2 (en) * | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| CN101615613B (zh) * | 2009-08-12 | 2010-10-06 | 友达光电股份有限公司 | 像素结构、有机电激发光显示单元及其制造方法 |
-
2011
- 2011-07-26 CN CN201110220081.2A patent/CN102903674B/zh active Active
- 2011-07-26 CN CN201610182726.0A patent/CN105590897A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1862838A (zh) * | 2005-05-11 | 2006-11-15 | Nec液晶技术株式会社 | 垂直二极管、矩阵位置敏感装置及其制造方法 |
| CN101714547A (zh) * | 2008-10-03 | 2010-05-26 | 株式会社半导体能源研究所 | 显示装置 |
| US20100096654A1 (en) * | 2008-10-16 | 2010-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device |
| US20100210056A1 (en) * | 2009-02-19 | 2010-08-19 | Hyun-Sik Seo | Method of fabricating array substrate |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928530A (zh) * | 2013-05-09 | 2014-07-16 | 上海天马微电子有限公司 | 氧化物薄膜晶体管阵列基板及其制造方法 |
| CN103928530B (zh) * | 2013-05-09 | 2018-09-21 | 上海天马微电子有限公司 | 氧化物薄膜晶体管阵列基板及其制造方法 |
| WO2014190712A1 (zh) * | 2013-05-29 | 2014-12-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| US9515100B2 (en) | 2013-05-29 | 2016-12-06 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN104425266A (zh) * | 2013-08-23 | 2015-03-18 | 业鑫科技顾问股份有限公司 | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板的制造方法 |
| CN104091809A (zh) * | 2014-06-26 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法、液晶显示屏及显示装置 |
| US9543325B2 (en) | 2014-06-26 | 2017-01-10 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, liquid crystal display panel and display device |
| CN104091809B (zh) * | 2014-06-26 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法、液晶显示屏及显示装置 |
| CN104979380A (zh) * | 2015-05-26 | 2015-10-14 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN105655291A (zh) * | 2016-01-07 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示面板 |
| CN105655291B (zh) * | 2016-01-07 | 2019-03-22 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示面板 |
| US10461178B2 (en) | 2016-01-07 | 2019-10-29 | Boe Technology Group Co., Ltd. | Method for manufacturing array substrate, array substrate and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102903674B (zh) | 2016-04-27 |
| CN105590897A (zh) | 2016-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903674B (zh) | 显示面板及其制作方法 | |
| CN102646632B (zh) | 阵列基板及其制作方法和显示装置 | |
| US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
| KR101530459B1 (ko) | 어레이 기판의 제조방법, 어레이 기판 및 디스플레이 | |
| US8445301B2 (en) | Thin-film transistor substrate, method of manufacturing the same, and display device including the same | |
| CN111129104B (zh) | 一种显示面板及显示面板制程方法 | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| CN106935659B (zh) | 薄膜晶体管及其制造方法、阵列基板以及显示装置 | |
| CN102263111A (zh) | 阵列基板及制造该阵列基板的方法 | |
| CN103794510A (zh) | 背沟道蚀刻氧化物薄膜晶体管工艺架构 | |
| CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20150311345A1 (en) | Thin film transistor and method of fabricating the same, display substrate and display device | |
| CN104793416A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN108807556A (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
| KR20160087024A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
| CN111293153A (zh) | 一种显示面板及显示面板制程方法 | |
| CN104299942A (zh) | 过孔制作方法、阵列基板制作方法及阵列基板、显示装置 | |
| US9741893B2 (en) | Amorphous silicon photoelectric device and fabricating method thereof | |
| CN104362180A (zh) | 一种薄膜晶体管及其制作方法、显示基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Taiwan, China 350 Hsinchu science and Technology Industrial Park, Miaoli County, Southern Town, science Road, No. 160 Applicant after: Innolux Display Group Applicant after: Qunkang Technology (Shenzhen) Co., Ltd. Address before: Taiwan, China 350 Hsinchu science and Technology Industrial Park, Miaoli County, Southern Town, science Road, No. 160 Applicant before: Chimei Optoelectronics Co., Ltd. Applicant before: Qunkang Technology (Shenzhen) Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |