CN101582424A - 一种顶栅结构薄膜晶体管及其制造方法 - Google Patents

Abstract

一种顶栅结构薄膜晶体管及其制造方法，包括作为遮光层和栅极布线的底部金属层、第一绝缘层、像素电极、源电极和漏电极ITO层、非晶硅层、第二绝缘层、栅极布线顶部金属层和数据布线顶部金属层，第一绝缘层覆盖底部金属层，ITO层覆盖第一绝缘层，非晶硅层覆盖漏电极与源电极，第二绝缘层覆盖非晶硅层及非晶硅层未覆盖的漏电极与源电极，布置ITO层的区域去除第二绝缘层，栅极布线顶部金属层和数据布线顶部金属覆盖第二绝缘层并间隔设置，数据布线顶部金属经过孔一与源电极电连接；栅极布线顶部金属层经过孔二与底部金属层电连接，该方法实现其制造。本发明提高了像素开口率和可靠性、降低了布线电阻、工艺较简单、漏电流较小。

Description

一种顶栅结构薄膜晶体管及其制造方法

技术领域

本发明涉及一种薄膜晶体管，还涉及该薄膜晶体管的制造方法，具体涉及一种顶栅结构薄膜晶体管及其制造方法。

背景技术

TFT(薄膜晶体管)是有源驱动LCD(液晶显示器)的重要部件，其性能决定了TFT-LCD(薄膜晶体管液晶显示器)的性能如开口率、对比度及响应速度等主要特性。

现有的顶栅结构TFT像素如图1、图2所示，其中，玻璃基板8上的底部金属层为遮光层9，防止来自背光源的光对非晶硅5产生的光漏电流，其上有一层绝缘层7，中部金属层为数据布线1，它与像素电极2及漏电极处于同一层中，非晶硅层5沉积在像素电极2之上，然后再沉积第二层绝缘层6，顶层金属层为栅极布线3，在中部金属层与顶层金属层之间有过孔(图中未示出)连接。

现有的顶栅结构TFT存在如下缺点：

1、由于像素电极2与数据线1在同一层，为避免短路，在像素电极2与数据线1之间需要保证5μm以上的间隙，这对于子像素为50μm左右的TFT-LCD的开口率有较大影响。

2、顶层金属层(栅极布线3)上没有保护层，不能作为到IC的引线，其引线只能采用数据线金属，使得引线电阻较高。

现有的底栅结构TFT像素如图3、图4所示，其中底部金属层为栅极布线3并起到遮光层作用，其上沉积绝缘层7及非晶硅层5，在其上再沉积中部金属层形成数据布线1并形成漏电极，在沉积第二层绝缘层6后进行过孔10的图形形成，最后形成像素电极2的图形。

现有的底栅结构TFT将像素电极置于顶层，较好地觖决了开口率问题，但存在以下问题：

1、采用了背沟道蚀刻工艺，工艺难度较大，非晶硅比较厚，晶体管的关态漏电流会较大；晶体管特性均匀性不如顶栅结构。

2.顶层为像素电极ITO，作为跳孔联接电阻较大，对跳孔要求比较高。

发明内容

本发明要解决的技术问题之一在于，提供一种顶栅结构薄膜晶体管，克服现有顶栅结构TFT和现有底栅结构TFT存在的上述缺陷。

本发明要解决的技术问题之二在于，提供一种顶栅结构薄膜晶体管制造方法，克服现有顶栅结构TFT和现有底栅结构TFT存在的上述缺陷。

本发明解决其技术问题之一所采用的技术方案是：构造一种顶栅结构薄膜晶体管，包括作为遮光层的底部金属层、第一绝缘层、形成像素电极、漏电极和源电极的氧化铟锡导电膜层、非晶硅层、第二绝缘层和作为栅极布线的顶部金属层，所述第一绝缘层覆盖在所述底部金属层之上，所述氧化铟锡导电膜层覆盖在所述第一绝缘层之上，该漏电极与该源电极相邻间隔布置，所述非晶硅层覆盖在所述漏电极与所述源电极之上，所述第二绝缘层覆盖在所述非晶硅层、及所述非晶硅层未覆盖的所述漏电极与所述源电极之上，布置所述氧化铟锡导电膜层的区域包括去除所述第二绝缘层的开口，所述作为栅极布线的顶部金属层覆盖在所述第二绝缘层上；

其特征在于，还包括覆盖在所述第二绝缘层上、与所述作为栅极布线的顶部金属层间隔设置、作为数据布线的顶部金属层，该作为数据布线的顶部金属层通过设置在所述第二绝缘层上的第一过孔与所述源电极电连接；

所述作为遮光层的底部金属层同时作为栅极布线；

所述作为栅极布线的顶部金属层通过穿过所述第一绝缘层和所述第二绝缘层的第二过孔与所述作为栅极布线的底部金属层电连接。

本发明解决其技术问题之二所采用的技术方案是：提供一种顶栅结构薄膜晶体管制造方法，其特征在于，包括如下步骤：

S1、在基板上沉积底部金属层，经曝光、蚀刻、去胶，形成被分别用做存储电容，遮光层，栅极布线和外围布线的金属线条；

S2、沉积第一绝缘层；

S3、在第一绝缘层上沉积氧化铟锡导电膜层，经曝光、蚀刻、去胶，形成源电极、漏电极及像素电极；

S4、在源电极、漏电极上沉积非晶硅层，经曝光、干刻、去胶，形成导电沟道；

S5、沉积第二绝缘层，经曝光、干刻、去胶，形成第一过孔和第二过孔；

S6、在第二绝缘层上沉积顶部金属层，经曝光、蚀刻、去胶，形成栅极及数据布线；栅极经第二过孔与底部栅极布线导通，数据布线经第一过孔与源电极导通。

实施本发明的顶栅结构薄膜晶体管及其制造方法，与现有技术比较，其有益效果是：

1.由于数据线布线与像素电极不在同一层，之间有绝缘层，数据布线和像素电极之间的间距不必象目前顶栅结构那样要求5μm以上，这样像素电极可以做大，从而提高了像素的开口率；

2.底部金属上方有绝缘层保护，底部金属在作为栅极布线的同时也用作屏与驱动集成电路，采用柔线线路板的连线，与目前顶栅结构相比降低了布线电阻；

3.由于不同导电层的连接采用了顶部金属层和过孔来实现，与目前的底栅结构相比，大大降低了过孔连结电阻，对过孔要求较低，提高了可靠性；

4.由于晶体管位置仍采用顶栅结构型，与底栅结构相比，工艺制作较简单，漏电流较小。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是现有的薄膜晶体管顶栅结构的平面图。

图2是图1中A-A剖面放大图。

图3是现有的薄膜晶体管底栅结构的平面图。

图4是图3中B-B剖面放大图。

图5是本发明顶栅结构薄膜晶体管的平面图。

图6是图5中C-C剖面放大图。

图7是图5中D-D剖面放大图。

图8是本发明顶栅结构薄膜晶体管制造方法的流程图。

具体实施方式

如图5、图6、图7所示，本发明的顶栅结构薄膜晶体管包括：

底部金属层，作为遮光层和栅极布线3，覆盖在基板8上；

第一绝缘层7，覆盖在底部金属层和基板8之上；

氧化铟锡导电膜层，形成像素电极2的图形和与像素电极2电连接的漏电极22和源电极12，源电极12与漏电极22相邻间隔布置；氧化铟锡导电膜层覆盖在第一绝缘层7之上；

非晶硅层5，覆盖在漏电极22与源电极12之上；

第二绝缘层6，覆盖在非晶硅层5及非晶硅层5未覆盖的漏电极22与源电极12之上；

作为栅极布线3的顶部金属层，覆盖在第二绝缘层6上；

作为数据布线1的顶部金属层，覆盖在第二绝缘层6上并与作为栅极布线3的顶部金属层间隔设置。

在布置氧化铟锡导电膜层的区域，设置去除第二绝缘层6的开口，以保证像素电极能够直接与液晶接触，防止显示时出现图像残影。

作为数据布线1的顶部金属层通过设置在第二绝缘层6上的第一过孔11与源电极12电连接。

作为栅极布线3的顶部金属层通过穿过第一绝缘层7和第二绝缘层6的第二过孔31与作为栅极布线3的底部金属层电连接。

本发明的顶栅结构薄膜晶体管可以在玻璃基板上实施，也可以在其他玻璃基板的替代物上实施。

如图8所示，本发明的顶栅结构薄膜晶体管包括如下步骤：

第一步，在基板上沉积底部金属层，经曝光、蚀刻、去胶，形成被分别用做存储电容，遮光层，栅极布线和外围布线的金属线条；

第二步，然后沉积第一绝缘层；

第三步，在第一绝缘层上沉积氧化铟锡导电膜(ITO)层，经曝光、蚀刻、去胶，形成源电极、漏电极及像素电极；

第四步，在源电极、漏电极上沉积非晶硅层，经曝光、干刻、去胶，形成导电沟道；

第五步，沉积第二绝缘层，经曝光、干刻、去胶，形成第一过孔和第二过孔，第一过孔穿过第二绝缘层，第二过孔穿过第一、第二绝缘层；

第六步，在第二绝缘层上沉积顶部金属层，经曝光、蚀刻、去胶，形成栅极及数据布线；栅极经第二过孔与底部栅极布线导通，数据布线经第一过孔与源电极导通。

Claims (2)

1、一种顶栅结构薄膜晶体管，包括作为遮光层的底部金属层、第一绝缘层、形成像素电极、漏电极和源电极的氧化铟锡导电膜层、非晶硅层、第二绝缘层和作为栅极布线的顶部金属层，所述第一绝缘层覆盖在所述底部金属层之上，所述氧化铟锡导电膜层覆盖在所述第一绝缘层之上，该漏电极与该源电极相邻间隔布置，所述非晶硅层覆盖在所述漏电极与所述源电极之上，所述第二绝缘层覆盖在所述非晶硅层、及所述非晶硅层未覆盖的所述漏电极与所述源电极之上，布置所述氧化铟锡导电膜层的区域包括去除所述第二绝缘层的开口，所述作为栅极布线的顶部金属层覆盖在所述第二绝缘层上；

其特征在于，还包括覆盖在所述第二绝缘层上、与所述作为栅极布线的顶部金属层间隔设置、作为数据布线的顶部金属层，该作为数据布线的顶部金属层通过设置在所述第二绝缘层上的第一过孔与所述源电极电连接；

所述作为遮光层的底部金属层同时作为栅极布线；

所述作为栅极布线的顶部金属层通过穿过所述第一绝缘层和所述第二绝缘层的第二过孔与所述作为栅极布线的底部金属层电连接。

2、一种顶栅结构薄膜晶体管制造方法，其特征在于，包括如下步骤：

S1、在基板上沉积底部金属层，经曝光、蚀刻、去胶，形成被分别用做存储电容，遮光层，栅极布线和外围布线的金属线条；

S2、沉积第一绝缘层；

S3、在第一绝缘层上沉积氧化铟锡导电膜层，经曝光、蚀刻、去胶，形成源电极、漏电极及像素电极；

S4、在源电极、漏电极上沉积非晶硅层，经曝光、干刻、去胶，形成导电沟道；

S5、沉积第二绝缘层，经曝光、干刻、去胶，形成第一过孔和第二过孔；

S6、在第二绝缘层上沉积顶部金属层，经曝光、蚀刻、去胶，形成栅极及数据布线；栅极经第二过孔与底部栅极布线导通，数据布线经第一过孔与源电极导通。

Images