CN101339923A - 形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板 - Google Patents
形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板 Download PDFInfo
- Publication number
- CN101339923A CN101339923A CNA2008102101228A CN200810210122A CN101339923A CN 101339923 A CN101339923 A CN 101339923A CN A2008102101228 A CNA2008102101228 A CN A2008102101228A CN 200810210122 A CN200810210122 A CN 200810210122A CN 101339923 A CN101339923 A CN 101339923A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- patterning
- film transistor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 265
- 239000004065 semiconductor Substances 0.000 claims abstract description 119
- 238000000059 patterning Methods 0.000 claims abstract description 86
- 239000011241 protective layer Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 235000008429 bread Nutrition 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种形成薄膜晶体管(TFT)阵列面板的方法及薄膜晶体管(TFT)阵列面板，该方法包括：(i)形成一图案化第一导电层于一基板上，其中该图案化第一导电层包括一栅极线和一遮蔽图案，(ii)形成一栅极绝缘层于该图案化第一导电层和该基板上，(iii)形成一图案化半导体层于该栅极绝缘层上，(iv)形成一图案化第二导电层于该图案化半导体层上，其中于该图案化第二导电层上包括一源极和一漏极，以及一数据线电性连接至该源极，(v)形成一图案化保护层于该图案化第二导电层上及该基板之上，(vi)形成一图案化透明导电层于该图案化保护层上。
Description
技术领域
本发明是有关于一种降低液晶显示器中薄膜晶体管的光漏电流的装置及其方法。
背景技术
电子矩阵阵列通常是使用在例如液晶显示器(LCD)的装置。此种装置是以行列地址线(address lines)的方式排列。这些线沿水平和垂直方向隔开、以一角度互相横跨而形成多个交叉点。每一个交叉点对应于一个可被寻址的显示单元。此显示单元可为画面阵列的像素或液晶显示器的像素。一开关或绝缘组件例如薄膜晶体管(TFT)连接至每一个显示单元以允许液晶显示器中个别的像素被选择地址。
在结构上，这些薄膜晶体管通常包括一源极、一漏极和一栅极，具有半导体材料的薄膜(例如非晶硅a-Si)沉积于源极和漏极之间。栅极是相邻于半导体但以栅极绝缘层作电性绝缘。通过薄膜晶体管的源极和漏极之间的电流是藉由施加至栅极的电压来控制。施加正电压(例如+10伏特)至薄膜晶体管的栅极形成一导电通道(channel)且允许电流在薄膜晶体管的源极和漏极之间流通。
薄膜晶体管的漏极通常与像素电极作电性连接。因此，薄膜晶体管的源极通常与画面信号输入(image signal input)作电性连接。例如在液晶显示器应用中，当提供栅极电压(如+10伏特)，同时透过画面信号输入提供薄膜晶体管的源极视讯电压(如+5伏特)时，一导电通道形成在半导体层中，且电流自漏极通过至源极。电流充电相应的液晶显示器像素电极使像素处于”开启状态”(on-state)。在液晶显示器应用中，漏极所达到的电压，通常接近在开启状态透过画面信号输入提供至源极的电压。透过画面信号输入提供至源极的电压大小，将决定一特定像素中有多少电压提供至液晶材料，且故可控制显示器的灰阶数。当不再提供电压至栅极时，像素停止充电但在下一画面(frame)依然保持在开启状态。
传统薄膜晶体管为岛状突出(island out)结构200如图5A、5B和5C图所示。这样的结构会直接受背光源影响，导致薄膜晶体管产生光漏电流而降低薄膜晶体管液晶显示器(TFT LCD)的性能。图5A显示薄膜晶体管的岛状突出结构200的上视图而图5B显示其剖面图。图5B显示栅极金属部分210形成于基板205上。栅极绝缘层212形成在栅极金属部分210上。而且，本质半导体层214和掺杂半导体层216形成在栅极绝缘层212上。并且，作为源极202和漏极204的导电层218覆盖本质半导体层214和掺杂半导体层216。图5C位沿着图5A的B-B’平面以详细显示薄膜晶体管的岛状突出结构200的剖面图。保护层220和透明导电层222(如indium tin oxide，ITO)形成在如图5B薄膜晶体管结构的顶部。
如本领域技术人员所熟知，使用岛状突出的薄膜晶体管结构的半导体非晶硅特性的一是在正常光线或强光下非晶硅产生光电流(亦即当像素处于开启状态，一漏电流自源极穿过半导体层到漏极)。因此，薄膜晶体管的漏电流是决定液晶显示器的整体质量的关键要素。薄膜晶体管的高漏电流会降低液晶显示器显示器的性能。不利的影响包括不一致/不均匀(inconsistent/non-uniform)的灰阶、串音(crosstalk)、遮光(shading)、闪烁(flicker)及/或画面停滞(image sticking)。漏电流是传统薄膜晶体管所产生的缺点，其中传统薄膜晶体管以例如非晶硅(a-Si)半导体材料制作且使用岛状突出的薄膜晶体管结构。
目前已有多种方式试图降低薄膜晶体管的漏电流。例如，在结晶硅(crystalline-silicon)和多晶硅(polycrystalline silicon)的薄膜晶体管中，形成淡掺杂漏极或漏极补偿结构。然而，此方式需要额外的制作步骤(亦即，黄光、离子植入)。另一方式使用薄膜晶体管的岛状内缩(island in)结构300如图6A、6B所示。图6A显示薄膜晶体管的岛状内缩结构300的上视图而第6B图显示其剖面图。栅极金属部分310形成于基板305上。栅极绝缘层312形成在栅极金属部分310上。本质半导体层314和掺杂半导体层316形成在栅极绝缘层312上。相对于图5B岛状突出的薄膜晶体管结构，图6B的本质半导体层314和掺杂半导体层316相对较窄。作为源极302和漏极304的导电层318覆盖本质半导体层314和掺杂半导体层316。因为本质半导体层(非晶硅)的尺寸减少，曝露在光线下的非晶硅明显地减少，光漏电流因此而减少。
虽然岛状内缩的薄膜晶体管结构可减少光漏电流，但需要额外的光罩、黄光和蚀刻工艺，因此不利于量产。为了统一量产中的制造步骤，本质非晶硅、源极和漏极金属一般同时沉积在栅极绝缘层上。这个工艺使得薄膜晶体管必须使用岛状突出结构。
由此可知，业界亟需一种新式薄膜晶体管结构和制造方法以降低薄膜晶体管的漏电流而无须额外的工艺步骤。
发明内容
为达成上述目的，本发明有关于一种形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板。一实施例的制造方法，包括下列步骤：(i)形成一图案化第一导电层于一基板上，其中该图案化第一导电层包括一栅极线和一遮蔽图案，(ii)形成一栅极绝缘层于该图案化第一导电层和该基板上，(iii)形成一图案化半导体层于该栅极绝缘层上，(iv)形成一图案化第二导电层，该图案化第二导电层包括一源极和一漏极于该图案化半导体层上，以及一数据线电性连接至该源极，(v)形成一图案化保护层于该图案化第二导电层上及该基板之上，(vi)形成一图案化透明导电层于该图案化保护层上。在一实施例中，形成该图案化第一导电层的步骤更包括在该栅极线和该遮蔽图案之间形成一间隙，其中该间隙的宽度小于6μm。另一实施例中，形成该图案化第一导电层的步骤更包括形成一遮蔽线于该数据线下方。
在一实施例中，形成该图案化第一导电层的步骤，包括：(i)形成一第一导电层于该基板上；(ii)形成一第一光阻图案于该第一导电层上；(iii)以第一光阻图案为一屏蔽蚀刻该第一导电层以在该基板上形成该栅极线及相邻该栅极线的该遮蔽图案；以及(iv)移除该第一光阻图案。
在一实施例中，形成该图案化半导体层的步骤，包括：(i)形成一本质半导体层于该栅极绝缘层上；(ii)形成一掺杂半导体层于该本质半导体层上；(iii)形成一第二光阻图案于该掺杂半导体层上；(iv)以该第二光阻图案为一屏蔽蚀刻该本质半导体层和该掺杂半导体层以形成该图案化半导体层；以及(v)移除该第二光阻图案。
在一实施例中，形成该图案化第二导电层的步骤，包括下列步骤：(i)形成一第二导电层于该掺杂半导体层上；(ii)形成一第三光阻图案于该第二导电层上；(iii)以该第三光阻图案为一屏蔽蚀刻该第二导电层以在该掺杂半导体层上形成该源极和该漏极以及在该栅极绝缘层上形成该数据线；以及(iv)移除该第三光阻图案。
在一实施例中，形成该图案化保护层的步骤，包括下列步骤：(i)形成一保护层于该图案化第二导电层上和该基板之上；(ii)形成一第四光阻图案于该保护层上；(iii)以该第四光阻图案为一屏蔽蚀刻该保护层以形成一接触孔，暴露至少一部分的该漏极；以及(iv)移除该第四光阻图案。
在一实施例中，形成该图案化透明导电层的步骤，包括下列步骤：(i)形成一透明导电层于该图案化保护层上；(ii)形成一第五光阻图案于该透明导电层上；(iii)以该第五光阻图案为一屏蔽蚀刻该透明导电层以形成该图案化透明导电层，其中该图案化透明导电层透过该接触孔电性连接至该漏极；以及(iv)移除该第五光阻图案。
在一实施例中，形成该图案化半导体层和形成该图案化第二导电层的步骤是藉由半调式屏蔽(half-tone mask)或灰调式屏蔽(gray-tone mask)完成。
在一实施例中，形成该图案化半导体层和形成该图案化第二导电层的步骤，包括下列步骤：(i)形成一本质半导体层于该栅极绝缘层上；(ii)形成一掺杂半导体层于该本质半导体层上；(iii)形成一第二导电层于该掺杂半导体层上；(iv)以该半调式屏蔽或该灰调式屏蔽形成一第六光阻图案于该第二导电层上；(v)以该第六光阻图案为一屏蔽蚀刻该第二导电层、该掺杂半导体层和该本质半导体层，以形成该图案化半导体层以及于该图案化半导体层上的该图案化第二导电层；以及(vi)移除该第六光阻图案。
在一实施例中，本发明的制造方法更包括于该栅极线和该图案化透明导电层之间形成一储存电容的步骤。在另一实施例中，该遮蔽图案的宽度至少等于该源极的宽度。
在另一方面，本发明提出一种液晶显示装置的薄膜晶体管(TFT)阵列面板。在一实施例中，一种薄膜晶体管(TFT)阵列面板，包括：(i)一基板；(ii)一图案化第一导电层，具有一栅极线、一栅极和相邻该栅极线的一遮蔽图案，皆形成于该基板上；(iii)一栅极绝缘层，形成于该图案化第一导电层上；(iv)一图案化半导体层，形成于该栅极以及该遮蔽图案上方的该栅极绝缘层上；(v)一第二导电层，其具有一源极和一漏极设置于该图案化半导体层上，以及(vi)一数据线电性连接于该源极；(vii)一图案化保护层，形成于该源极、该漏极和该数据在线，并暴露出该漏极的至少一部分；以及(viii)一透明导电层，其具有一像素电极形成于该图案化保护层上，并透过一接触孔电性连接至该漏极。
在一实施例中，该遮蔽图案为一矩形。在另一实施例中，该薄膜晶体管(TFT)阵列面板更包括一遮蔽线，设置于该基板上且位于该数据线下方。该栅极线、该遮蔽图案和该遮蔽线形成在相同层。该数据线设置于该图案化半导体层上。
在一实施例中，该图案化半导体层、该源极、该漏极和该数据线藉由一半调式屏蔽(half-tone mask)或一灰调式屏蔽(gray-tone mask)形成。在另一实施例中，该像素电极至少重叠该栅极线的一部份，藉以形成一储存电容。该栅极和该遮蔽图案以一间隙分隔，其中该间隙的宽度少于6μm。该遮蔽图案的宽度至少等于该源极的宽度。
在一实施例中，该图案化半导体层具有一本质半导体层，之后再于其上形成一掺杂半导体层。该漏极为一具有第一端和对向第二端的延长的导电棒，以及该源极为一U形的导电层形成于该图案化半导体层上，其中该源极实质上围绕在该漏极的第一端以形成一U形通道区。
本发明将配合较佳实施例和图式于下作详细叙述，然其并非用以限定本发明，任何熟悉此项技术的人，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定的范围为准。
附图说明
图1绘示本发明一实施例降低光漏电流的薄膜晶体管的上视图；
图2沿着图1的A-A’剖面所得的降低光漏电流的液晶显示器像素结构的剖面图；
图3A至3E绘示本发明降低光漏电流的薄膜晶体管的一实施例的制造步骤；
图4A至4D绘示本发明的降低光漏电流的薄膜晶体管的另一实施例的制造步骤；
图5A至5C分别绘示传统岛状突出结构的薄膜晶体管的上视图、剖面图以及更详细剖面图；
图6A至6B分别绘示传统岛状内缩结构的薄膜晶体管的上视图及剖面图；以及
图7绘示本发明一实施例制造的薄膜晶体管、传统岛状突出结构的薄膜晶体管和传统岛状内缩结构的薄膜晶体管的电压-光电流关系曲线、电压-暗电流关系曲线，其中薄膜晶体管栅极和源极施加相似的电压以显示本发明实施例的薄膜晶体管可降低光漏电流。
【主要组件符号说明】
5、205、305～基板； 10～图案化第一导电层；
11～栅极线； 12～栅极绝缘层；
13～数据线； 14～图案化半导体层；
15～本质半导体层； 16～掺杂半导体层；
18～图案化第二导电层； 20～图案化保护层；
22～图案化透明导电层； 30～遮蔽图案；
32～像素电极； 35～遮蔽线；
100～薄膜晶体管； 102、202、302～源极；
104、204、304～漏极； 106～栅极；
110～接触孔； 112～U形通道区；
140～间隙；
200～传统薄膜晶体管的岛状突出(island out)结构；
210、310～栅极金属部分；212、312～栅极绝缘层；
214、314～本质半导体层；216、316～掺杂半导体层；
218、318～导电层； 220～保护层；
222～透明导电层；
300～传统薄膜晶体管的岛状内缩(island in)结构。
具体实施方式
以下将详述本发明各实施例。图式中类似的组件编号表示类似的组件。本发明中的”之中”包括”之中”及”之上”，除非本文章中明确指出他意思。
本发明各实施例将配合图1至7的图式加以说明。本发明的目的是有关于一种降低液晶显示器中薄膜晶体管的光漏电流的方法。
图1绘示本发明的降低光漏电流的薄膜晶体管的一实施例的上视图。图2绘示沿着图1薄膜晶体管100的A-A’剖面所得的剖面图。
液晶显示器装置可利用多个薄膜晶体管100以形成薄膜晶体管阵列面板。液晶显示器装置的薄膜晶体管阵列面板具有以矩阵方式排列的多个薄膜晶体管像素结构，以对应形成液晶显示器的多个像素显示区，并构成一更大的显示区。
薄膜晶体管阵列面板的每一个薄膜晶体管，包括一基板5和一图案化第一导电层10，图案化第一导电层10具有一栅极线11、一栅极106、和一相邻于栅极线11的一遮蔽图案30，皆形成在基板5上。每一个薄膜晶体管更包含一栅极绝缘层12形成在图案化第一导电层10上，一图案化半导体层14形成在栅极106和遮蔽图案30上方的栅极绝缘层12上，具有一源极102和一漏极104的一图案化第二导电层18位于图案化半导体层14上，以及一数据线13(如图4B所示)电性连接至源极102。一图案化保护层20形成在源极102、漏极104和数据线13上以暴露出漏极104的至少一部份。具有像素电极32的一图案化透明导电层22形成在图案化保护层20上，且透过图案化保护层20定义的一接触孔110与漏极104电性连接。
如图1的上视图所示，形成在薄膜晶体管基板上的遮蔽图案30实质上为一矩形。栅极线11和遮蔽图案30为图案化第一导电层10的一部份。
在一实施例中，包含栅极线11、栅极106和遮蔽图案30的图案化第一导电层10形成在基板5上。包含本质半导体层15和掺杂半导体层16的图案化半导体层14形成在栅极106和遮蔽图案30上方的栅极绝缘层12上。数据线13是设置于栅极绝缘层12上，如图3C所示。
另一实施例中，具有栅极线11、栅极106、遮蔽图案30和遮蔽线35的图案化第一导电层10形成在基板5上，如图2与图4A所示。如图4B所示，图案化半导体层14包括本质半导体层15和掺杂半导体层16。掺杂半导体层16可经由本质半导体层15进行离子布植的后形成。数据线13是设置于图案化半导体层14上。遮蔽线35是位于数据线13下。图案化半导体层14和数据线13以半调式屏蔽(half-tone mask)或灰调式屏蔽(gray-tone mask)形成。
请参照图3E，像素电极32为图案化透明导电层22的一部份，且至少重叠栅极线11的一部份，在像素电极32和栅极线11重叠的部份具有一栅极绝缘层12介于二者之间，藉以形成一储存电容。栅极106和遮蔽图案30以宽度小于6μm之间隙(gap)140分开。遮蔽图案30的宽度至少等于图1的源极102的宽度W。
请参照图1，漏极104为一延长的导电棒(bar)，其具有第一端104a和对向的第二端104b，且源极102为一U形的导电层形成在图案化半导体层14上。源极102围绕在漏极104的第一端104a以形成一U形通道区112。
请参照图2，漏极104的至少一部份与图案化透明导电层22的至少一部份重叠。在重叠区中，形成有接触孔110，使得图案化第二导电层18电性连接至图案化透明导电层22，其中漏极104是图案化第二导电层18的一部份。图案化透明导电层22形成一像素显示区。像素显示区与图案化第一导电层10的至少一部份重叠。透明导电层22可为氧化铟锡层(indium tin oxide，ITO)、氧化铟锌层(indium zinc oxide，IZO)或上述材料的组合。
本发明另一实施例是有关于一种制造降低光漏电流的薄膜晶体管阵列面板的方法。在一实施例中，该方法的步骤，包括：
(i)形成图案化第一导电层10于基板5上，其中图案化第一导电层10包括栅极线11、栅极106、和遮蔽图案30；
(ii)形成栅极绝缘层12于图案化第一导电层10和基板5上；
(iii)形成图案化半导体层14于栅极绝缘层12上；
(iv)形成包括源极102和漏极104的图案化第二导电层18于图案化半导体层14上，且形成数据线13电性连接至源极102；
(v)形成图案化保护层20于图案化第二导电层18上和基板5之上；以及
(vi)形成图案化透明导电层22于图案化保护层20上。
这些步骤可按照本发明实施例的上述步骤依序执行，亦可按照此技艺人士所熟悉的其它顺序。
图3A至3E图绘示本发明一实施例的降低光漏电流的薄膜晶体管的制造步骤。虽然在此仅描述一个薄膜晶体管的制造流程，一个或更多个薄膜晶体管可由相似的流程制造。
请参照图3A，以第一光阻图案形成图案化第一导电层10，其中图案化第一导电层10包括栅极线11、栅极106和遮蔽图案30。以第一光阻图案形成栅极线11、栅极106和遮蔽图案30的步骤，包括：
(i)使用物理气相沉积法(physical vapor deposition，PVD)沉积第一导电层于基板5上；
(ii)沉积第一光阻图案于第一导电层上；
(iii)以第一光阻图案为一屏蔽蚀刻第一导电层，在基板5上各别形成栅极线11、栅极106及遮蔽图案30；以及
(iv)移除栅极线11、栅极106和遮蔽图案30上的第一光阻图案。
同样地，这些步骤可按照上述步骤依序执行，或以其它一个或更多个替代的步骤执行。
蚀刻工艺可为干蚀刻工艺或湿蚀刻工艺或二者的组合。第一导电层的材质可为金属、金属氧化物或二者的组合。在栅极106和遮蔽图案30之间具有一间隙140。在一实施例中，遮蔽图案30的宽度至少等于U形源极102(如图1所示)的宽度。
请参照图3B，以第二光阻图案形成图案化第一半导体层14的步骤包括：
(i)以第一电浆辅助化学气相沉积法(first plasma enhanced CVD，PECVD)形成栅极绝缘层12于栅极线11、栅极106和遮蔽图案30上；
(ii)以第二电浆辅助化学气相沉积法工艺沉积本质半导体层15于栅极绝缘层12上；
(iii)以第三电浆辅助化学气相沉积法工艺沉积掺杂半导体层16于本质半导体层15上；
(iv)沉积第二光阻图案于掺杂半导体层16上；
(v)以第二光阻图案为一屏蔽干蚀刻掺杂半导体层16和本质半导体层15，以形成图案化半导体层14；以及
(vi)移除掺杂半导体层16上的第二光阻图案。
同样地，这些步骤可按照上述步骤依序执行，或以其它一个或更多个替代的步骤执行。
请参照图3C，以第三光阻图案形成图案化第二导电层18，其中图案化第二导电层18包括数据线13、源极102和漏极104。以第三光阻图案形成数据线13、源极102和漏极104的步骤包括：
(i)以物理气相沉积法工艺沉积第二导电层于掺杂半导体层16和栅极绝缘层12上；
(ii)沉积第三光阻图案于第二导电层上；
(iii)以第三光阻图案为一屏蔽蚀刻第二导电层以形成数据线13、源极102和漏极104；以及
(iv)移除数据线13、源极102和漏极104上的第三光阻图案。
同样地，这些步骤可按照上述步骤依序执行，或以其它一个或更多个替代的步骤执行。
蚀刻工艺可为干蚀刻工艺或湿蚀刻工艺或二者的组合。第二导电层的材质可为金属、金属氧化物或二者的组合。
请参照图3D，以第四光阻图案形成图案化保护层20的步骤包括：
(i)使用电浆辅助化学气相沉积法工艺沉积保护层于数据线13、源极102和漏极104上；
(ii)沉积第四光阻图案于保护层上；
(iii)以第四光阻图案为一屏蔽蚀刻保护层以形成接触孔110，此接触孔110作为透明导电层22和漏极104之间的接点(contact)；以及
(iv)移除第四光阻图案。
同样地，这些步骤可按照上述步骤依序执行，或以其它一个或更多个替代的步骤执行。
蚀刻工艺可为干蚀刻工艺或湿蚀刻工艺或二者的组合。
请参照图3E，以第五光阻图案形成具有像素电极32的图案化透明导电层22，第五光阻图案设置于至少与栅极线11的一部份重叠，以第五光阻图案形成具有像素电极32的图案化透明导电层22的步骤包括：
(i)以物理气相沉积法工艺沉积透明导电层于保护层20上；
(ii)沉积第五光阻图案于透明导电层上；
(iii)以第五光阻图案为一屏蔽蚀刻透明导电层以形成像素电极32；以及
(iv)移除像素电极32上的第五光阻图案。
蚀刻工艺可为干蚀刻工艺或湿蚀刻工艺或二者的组合。在一实施例中，透明导电层为一氧化铟锡层。另一实施例中，透明导电层为一氧化铟锌层。又一实施例中，透明导电层为氧化铟锡层和氧化铟锌层的组合。
图4A至4D绘示本发明另一实施例的降低光漏电流的薄膜晶体管的制造步骤。虽然在此仅描述一个薄膜晶体管的制造流程，一个或更多个薄膜晶体管可由相似的流程制造。
请参照图4A，以第一遮蔽图案形成图案化第一导电层10，其中包括栅极线11、栅极106、遮蔽图案30和遮蔽线35。制造步骤如前文所述。
请参照图4B，栅极绝缘层12形成于图案化第一导电层10上。图案化半导体层14和图案化第二导电层18经由一半调式(half-tone)屏蔽工艺或一灰调式(gray-tone)屏蔽工艺完成。
形成图案化半导体层14和图案化第二导电层18的步骤包括：
(i)沉积本质半导体层15于栅极绝缘层12上；
(ii)沉积掺杂半导体层16于本质半导体层15上；
(iii)沉积第二导电层于掺杂半导体层16上；
(iv)以半调式屏蔽或灰调式屏蔽形成第六光阻图案于第二导电层上；
(v)以第六光阻图案为一屏蔽，对第二导电层、掺杂半导体层16与本质半导体层15进行蚀刻，随后将部份的第六光阻图案灰化后，对暴露出的第二导电层与掺杂半导体层16进行蚀刻，以形成图案化半导体层14，以及位于图案化半导体层14上的数据线13、源极102和漏极104；以及
(vi)移除第六光阻图。
遮蔽线35设置于数据线13下方。
如图4C和4D所示，的后，形成图案化保护层20和具有像素电极32的图案化透明导电层22，形成步骤如前文所述。
本发明实施例所提出的薄膜晶体管结构对于传统薄膜晶体管结构提供一新颖且重大的进展。图7绘示本发明一实施例制造的薄膜晶体管、传统岛状突出结构的薄膜晶体管和传统岛状内缩结构的薄膜晶体管的电压-光电流关系曲线、电压-暗电流关系曲线，其中薄膜晶体管栅极和源极施加相似的电压以显示本发明实施例的薄膜晶体管可降低光漏电流。
暗电流为环境光线不足时通过漏极和源极的电流。光电流为环境光线正常或更亮时通过漏极和源极的电流。在本例中，漏极和源极之间的电压设为VDS＝10V(伏特)。
曲线602显示传统岛状内缩结构的薄膜晶体管的暗电流。曲线612显示传统岛状突出结构的薄膜晶体管的暗电流。曲线622显示按照本发明一实施例的薄膜晶体管的暗电流。曲线604显示传统岛状内缩结构的薄膜晶体管的光电流。曲线614显示传统岛状突出结构的薄膜晶体管的光电流。曲线624显示按照本发明一实施例的薄膜晶体管的光电流。由图7可知，本发明一实施例的薄膜晶体管的暗电流(曲线622)稍微大于另外二种薄膜晶体管结构，明显小于任一光电流曲线604、614和624。然而，本发明一实施例的薄膜晶体管的光电流624明显小于传统岛状突出结构的薄膜晶体管的光电流614，且几乎等于传统岛状内缩结构的薄膜晶体管的光电流604。比较这三种形式的薄膜晶体管的光电流可知，本发明可提供一种以简化工艺即达到减少光漏电流的方法。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (25)
1.一种形成薄膜晶体管(TFT)阵列面板的方法，其特征在于，包括：
(i)形成一图案化第一导电层于一基板上，其中该图案化第一导电层包括一栅极线和一遮蔽图案；
(ii)形成一栅极绝缘层于该图案化第一导电层和该基板上；
(iii)形成一图案化半导体层于该栅极绝缘层上；
(iv)形成一图案化第二导电层，该图案化第二导电层包括一源极和一漏极于该图案化半导体层上，以及一数据线电性连接至该源极；
(v)形成一图案化保护层于该图案化第二导电层上和该基板之上；以及
(vi)形成一图案化透明导电层于该图案化保护层上。
2.如权利要求1所述的方法，其特征在于，形成该图案化第一导电层的步骤更包括在该栅极线和该遮蔽图案之间形成一间隙。
3.如权利要求2所述的方法，其特征在于，该间隙的宽度小于6μm。
4.如权利要求1所述的方法，其特征在于，形成该第一导电层的步骤包括：
(i)形成一第一导电层于该基板上；
(ii)形成一第一光阻图案于该第一导电层上；
(iii)以第一光阻图案为一屏蔽蚀刻该第一导电层，以在该基板上形成该栅极线以及相邻该栅极线的该遮蔽图案；以及
(iv)移除该第一光阻图案。
5.如权利要求1所述的方法，其特征在于，形成该图案化半导体层的步骤包括：
(i)形成一本质半导体层于该栅极绝缘层上；
(ii)形成一掺杂半导体层于该本质半导体层上；
(iii)形成一第二光阻图案于该掺杂半导体层上；
(iv)以该第二光阻图案为一屏蔽蚀刻该本质半导体层和该掺杂半导体层，以形成该图案化半导体层；以及
(v)移除该第二光阻图案。
6.如权利要求1所述的方法，其特征在于，形成该图案化第二导电层的步骤包括：
(i)形成一第二导电层于该掺杂半导体层和该栅极绝缘层上；
(ii)形成一第三光阻图案于该第二导电层上；
(iii)以该第三光阻图案为一屏蔽蚀刻该第二导电层，以在该掺杂半导体层上形成该源极和该漏极以及在该栅极绝缘层上形成该数据线；以及
(iv)移除该第三光阻图案。
7.如权利要求1所述的方法，其特征在于，形成该图案化保护层的步骤包括：
(i)形成一保护层于该图案化第二导电层上和该基板之上；
(ii)形成一第四光阻图案于该保护层上；
(iii)以该第四光阻图案为一屏蔽蚀刻该保护层，以形成一接触孔，暴露该漏极的至少一部分；以及
(iv)移除该第四光阻图案。
8.如权利要求7所述的方法，其特征在于，形成该图案化透明导电层的步骤包括：
(i)形成一透明导电层于该图案化保护层上；
(ii)形成一第五光阻图案于该透明导电层上；
(iii)以该第五光阻图案为一屏蔽蚀刻该透明导电层，以形成该图案化透明导电层，其中该图案化透明导电层透过该接触孔电性连接至该漏极；以及
(iv)移除该第五光阻图案。
9.如权利要求1所述的方法，其特征在于，形成该图案化第一导电层的步骤包括形成一遮蔽线，设置于该数据线下方。
10.如权利要求9所述的方法，其特征在于，形成该图案化半导体层和形成该图案化第二导电层的步骤是经由一半调式屏蔽工艺或一灰调式屏蔽工艺完成。
11.如权利要求9所述的方法，其特征在于，形成该图案化半导体层和形成该图案化第二导电层的步骤包括：
(i)形成一本质半导体层于该栅极绝缘层上；
(ii)形成一掺杂半导体层于该本质半导体层上；
(iii)形成一第二导电层于该掺杂半导体层上；
(iv)以一半调式屏蔽或一灰调式屏蔽形成一第六光阻图案于该第二导电层上；
(v)以该第六光阻图案为一屏蔽蚀刻该第二导电层、该掺杂半导体层和该本质半导体层，以形成该图案化半导体层以及在该图案化半导体层上的该图案化第二导电层；以及
(vi)移除该第六光阻图案。
12.如权利要求1所述的方法，其特征在于，更包括于该栅极线和该图案化透明导电层之间形成一储存电容。
13.如权利要求1所述的方法，其特征在于，该遮蔽图案的宽度至少等于该源极的宽度。
14.一种根据权利要求1所述的方法制作的薄膜晶体管阵列面板。
15.一种薄膜晶体管阵列面板，其特征在于，包括：
(i)一基板；
(ii)一图案化第一导电层形成于该基板上，具有一栅极线、一栅极和相邻该栅极线的一遮蔽图案；
(iii)一栅极绝缘层，形成于该图案化第一导电层上；
(iv)一图案化半导体层，形成于该栅极绝缘层上且至少部分设置于该栅极和该遮蔽图案上；
(v)一第二导电层，包含一源极和一漏极设置于该图案化半导体层上，以及一数据线电性连接于该源极；
(vi)一图案化保护层，形成于该源极、该漏极和该数据在线，并暴露该漏极的至少一部分；以及
(vii)一透明导电层形成于该图案化保护层上，具有一像素电极且电性连接至该漏极。
16.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该遮蔽图案为一矩形。
17.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该栅极线、该遮蔽图案形成在相同层。
18.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该数据线是设置于该图案化半导体层上。
19.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该像素电极重叠于该栅极线的至少一部份，藉以形成一储存电容。
20.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该栅极和该遮蔽图案以一间隙分隔。
21.如权利要求20所述的薄膜晶体管阵列面板，其特征在于，该间隙的宽度少于6μm。
22.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，更包括一遮蔽线设置于该基板上且位于该数据线下方。
23.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该遮蔽图案的宽度至少等于该源极的宽度。
24.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该图案化半导体层包括一本质半导体层和一掺杂半导体层。
25.如权利要求15所述的薄膜晶体管阵列面板，其特征在于，该漏极为具有第一端和对向第二端的延长的导电棒，以及该源极为一U形的导电层形成于该图案化半导体层上，该源极实质上围绕在该漏极的第一端以形成一U形通道区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/873,674 US8133773B2 (en) | 2007-10-17 | 2007-10-17 | Apparatus and method for reducing photo leakage current for TFT LCD |
| US11/873,674 | 2007-10-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101339923A true CN101339923A (zh) | 2009-01-07 |
| CN101339923B CN101339923B (zh) | 2012-06-27 |
Family
ID=40213948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102101228A Active CN101339923B (zh) | 2007-10-17 | 2008-08-21 | 形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8133773B2 (zh) |
| JP (1) | JP2009099977A (zh) |
| CN (1) | CN101339923B (zh) |
| TW (1) | TWI383504B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102495504A (zh) * | 2011-12-19 | 2012-06-13 | 深圳市华星光电技术有限公司 | 平面显示面板及其形成方法 |
| CN102654705A (zh) * | 2011-03-23 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种电泳显示器组件及其制造方法 |
| CN103035653A (zh) * | 2012-10-10 | 2013-04-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管像素结构及其制作方法 |
| CN105895706A (zh) * | 2016-07-01 | 2016-08-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管及显示装置 |
| CN106782270A (zh) * | 2017-01-09 | 2017-05-31 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN107369718A (zh) * | 2017-08-07 | 2017-11-21 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法、液晶显示面板 |
| CN111628004A (zh) * | 2020-05-18 | 2020-09-04 | 深圳市华星光电半导体显示技术有限公司 | 低延时薄膜晶体管、阵列基板及显示面板 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8242503B2 (en) * | 2010-05-21 | 2012-08-14 | Chimei Innolux Corporation | Multi-gate thin film transistor device |
| JP5626726B2 (ja) * | 2010-09-30 | 2014-11-19 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ、表示装置、及び液晶表示装置 |
| KR101731047B1 (ko) | 2010-12-01 | 2017-05-12 | 삼성디스플레이 주식회사 | 적외선 감지 트랜지스터, 이를 포함하는 표시 장치의 제조 방법 |
| WO2013094184A1 (ja) * | 2011-12-22 | 2013-06-27 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| CN102662547A (zh) * | 2012-04-09 | 2012-09-12 | 天津美泰真空技术有限公司 | 可视区无金属线的电容式触摸屏玻璃盖板的制作方法 |
| US8785225B2 (en) * | 2012-10-10 | 2014-07-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin-film transistor pixel structure having shielding layer and manufacturing method thereof |
| US9716134B2 (en) | 2014-01-21 | 2017-07-25 | Apple Inc. | Organic light-emitting diode display with bottom shields |
| US9337247B2 (en) | 2014-01-21 | 2016-05-10 | Apple Inc. | Organic light-emitting diode display with bottom shields |
| US10510899B2 (en) | 2017-08-07 | 2019-12-17 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel |
| CN110620154A (zh) * | 2019-08-22 | 2019-12-27 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09218426A (ja) * | 1996-02-13 | 1997-08-19 | Hitachi Ltd | 液晶表示基板とその製造方法 |
| TW449929B (en) | 2000-08-02 | 2001-08-11 | Ind Tech Res Inst | Structure and manufacturing method of amorphous-silicon thin film transistor array |
| TW508830B (en) | 2001-08-28 | 2002-11-01 | Hannstar Display Corp | Thin film transistor structure having four procedures of mask processing and the manufacturing method |
| KR100391157B1 (ko) | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| JP4551049B2 (ja) * | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
| KR20040031370A (ko) * | 2002-10-05 | 2004-04-13 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
| TWI224868B (en) | 2003-10-07 | 2004-12-01 | Ind Tech Res Inst | Method of forming poly-silicon thin film transistor |
| TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| TW200602774A (en) | 2004-07-06 | 2006-01-16 | Chunghwa Picture Tubes Ltd | Thin-film transistor manufacture method |
| JP4895102B2 (ja) * | 2005-06-09 | 2012-03-14 | 三星電子株式会社 | 薄膜トランジスタ表示板 |
-
2007
- 2007-10-17 US US11/873,674 patent/US8133773B2/en active Active
-
2008
- 2008-08-06 TW TW097129807A patent/TWI383504B/zh active
- 2008-08-21 CN CN2008102101228A patent/CN101339923B/zh active Active
- 2008-09-29 JP JP2008251059A patent/JP2009099977A/ja active Pending
-
2012
- 2012-02-03 US US13/365,395 patent/US20120126235A1/en not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102654705A (zh) * | 2011-03-23 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种电泳显示器组件及其制造方法 |
| CN102495504A (zh) * | 2011-12-19 | 2012-06-13 | 深圳市华星光电技术有限公司 | 平面显示面板及其形成方法 |
| WO2013091169A1 (zh) * | 2011-12-19 | 2013-06-27 | 深圳市华星光电技术有限公司 | 平面显示面板及其形成方法 |
| CN103035653A (zh) * | 2012-10-10 | 2013-04-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管像素结构及其制作方法 |
| CN105895706A (zh) * | 2016-07-01 | 2016-08-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管及显示装置 |
| WO2018000810A1 (zh) * | 2016-07-01 | 2018-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管及显示装置 |
| US10777646B2 (en) | 2016-07-01 | 2020-09-15 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor and display device |
| CN106782270A (zh) * | 2017-01-09 | 2017-05-31 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN107369718A (zh) * | 2017-08-07 | 2017-11-21 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法、液晶显示面板 |
| WO2019029009A1 (zh) * | 2017-08-07 | 2019-02-14 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 |
| CN111628004A (zh) * | 2020-05-18 | 2020-09-04 | 深圳市华星光电半导体显示技术有限公司 | 低延时薄膜晶体管、阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200919735A (en) | 2009-05-01 |
| US20090101913A1 (en) | 2009-04-23 |
| US20120126235A1 (en) | 2012-05-24 |
| TWI383504B (zh) | 2013-01-21 |
| CN101339923B (zh) | 2012-06-27 |
| JP2009099977A (ja) | 2009-05-07 |
| US8133773B2 (en) | 2012-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101339923B (zh) | 形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板 | |
| CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| CN101726947B (zh) | 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件 | |
| CN100587574C (zh) | 静电放电保护元件、具有该静电放电保护元件的液晶显示装置及其制造方法 | |
| CN100544005C (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
| CN105094486B (zh) | 内嵌式自电容触控显示面板及其制作方法 | |
| CN105405851A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101644866B (zh) | 薄膜晶体管阵列基板 | |
| CN101599497B (zh) | 薄膜晶体管阵列基板及其形成方法 | |
| JP2005077822A (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| CN105097947A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN103149760A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN106802519A (zh) | 液晶显示装置及其制造方法 | |
| CN109742113A (zh) | 一种阵列基板、其制备方法及相关装置 | |
| CN102566172A (zh) | 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 | |
| CN108107637A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
| CN105652541A (zh) | 阵列基板的制作方法及液晶显示面板 | |
| US20210365143A1 (en) | Touch display panel and display device | |
| US20100315569A1 (en) | Pixel designs of improving the aperture ratio in an lcd | |
| CN103094069B (zh) | 像素结构 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN101615594A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN105137645A (zh) | 一种彩膜阵列基板及其制造方法、显示装置 | |
| CN103137555A (zh) | 薄膜晶体管液晶显示器件及其制造方法 | |
| CN103163704B (zh) | 像素结构、阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240111 Address after: 825 Waterscreek Avenue, Unit 250, Allen, Texas 75013, USA Patentee after: Optoelectronic Science Co.,Ltd. Address before: China Taiwan Patentee before: AU OPTRONICS Corp. |