WO2013094184A1 - アクティブマトリクス基板及びその製造方法 - Google Patents

アクティブマトリクス基板及びその製造方法 Download PDF

Info

Publication number
WO2013094184A1
WO2013094184A1 PCT/JP2012/008085 JP2012008085W WO2013094184A1 WO 2013094184 A1 WO2013094184 A1 WO 2013094184A1 JP 2012008085 W JP2012008085 W JP 2012008085W WO 2013094184 A1 WO2013094184 A1 WO 2013094184A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
overlapping
electrode
light shielding
overlapping portion
Prior art date
Application number
PCT/JP2012/008085
Other languages
English (en)
French (fr)
Inventor
希望 渡辺
山本　晃
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2013094184A1 publication Critical patent/WO2013094184A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Definitions

  • the present invention relates to an active matrix substrate and a manufacturing method thereof.
  • a flat panel display usually has an active matrix substrate from the viewpoint of improving display quality.
  • the active matrix substrate has, for example, a plurality of TFTs (thin film transistors) arranged in a matrix on a glass substrate as an insulating substrate (see, for example, Patent Document 1).
  • the TFT is usually formed by a photolithography method.
  • Patent Document 1 discloses that an active matrix substrate constituting a so-called lateral electric field type liquid crystal display device blocks light from a light source that is incident on a semiconductor layer that is provided so as to overlap a data wiring. It is disclosed that light shielding patterns are arranged in an overlapping manner. As a result, an increase in electrical conductivity in the semiconductor layer is avoided to prevent display unevenness.
  • the semiconductor layer is patterned into an original shape.
  • the remaining film portion of the semiconductor layer may be formed integrally with the semiconductor layer.
  • FIG. 8 is a plan view showing the TFT 100 in which the remaining film of the semiconductor layer is formed.
  • the TFT 100 has a source electrode 124 formed in a bifurcated shape, a strip-shaped drain electrode 125 disposed in a bifurcated portion of the source electrode 124, and an island shape overlapping the source electrode 124 and the drain electrode 125.
  • the semiconductor layer 123 thus formed and the gate electrode 126 overlapping with the semiconductor layer 123 are provided.
  • the semiconductor layer 123 is made of amorphous silicon.
  • the semiconductor layer 123 of the TFT 100 has a remaining film portion 123c. Since the film remaining portion 123 c has a portion that does not overlap with the gate electrode 126, light from a light source or the like enters the film remaining portion 123 c without being blocked by the gate electrode 126. Then, the electrons of the semiconductor in the film remaining portion 123c are excited from the valence band to the conduction band, and the electrical conductivity of the semiconductor is increased, so that the source electrode 124 and the drain are shown in FIG. There is a possibility that the electrode 125 may conduct and short-circuit.
  • the present invention has been made in view of such a point, and an object thereof is to suppress occurrence of a short circuit between a source electrode and a drain electrode in an active matrix substrate having a plurality of TFTs.
  • the first invention is directed to an active matrix substrate.
  • the active matrix substrate includes a semiconductor layer formed on an insulating substrate, a source electrode provided on one surface side of the semiconductor layer and having a first overlapping portion overlapping the semiconductor layer, and the semiconductor layer A drain electrode having a second overlapping portion that overlaps with the semiconductor layer, a gate electrode that is provided on the other surface side of the semiconductor layer and made of a light-shielding material, and the insulating substrate And a light shielding part having a light shielding property, which is formed so as to surround the first overlapping part or the second overlapping part as viewed from the normal direction of the surface.
  • the film remains.
  • the path from the first overlapping part to the second overlapping part can be shielded by the light shielding part. Therefore, even if light is incident on the remaining portion of the film and photoexcitation occurs, no leakage current occurs between the first overlapping portion and the second overlapping portion, so that the occurrence of a short circuit between the source electrode and the drain electrode is suppressed.
  • the light shielding portion is constituted by a part of the gate electrode.
  • the second invention it is possible to easily form the light shielding portion only by changing the shape of the gate electrode.
  • the first overlapping portion is formed in a bifurcated shape having a pair of electrode limbs, and the second overlapping portion is interposed between the pair of electrode limbs. It has a tip portion that is arranged and extends linearly.
  • the drain electrode and the source electrode are short-circuited by the remaining film of the semiconductor layer on both the left and right sides of the second overlapping portion.
  • the third invention even in such an electrode configuration, the path from the electrode limb of the first overlapping portion to the second overlapping portion in the remaining portion of the semiconductor layer is shielded by the light shielding portion, and the source electrode and It becomes possible to suppress the occurrence of a short circuit with the drain electrode.
  • the light shielding portion collectively surrounds the plurality of first overlapping portions.
  • the fourth aspect of the present invention it is possible to reduce the area of the light shielding part as compared with the case where the plurality of first overlapping parts are individually surrounded by the light shielding part.
  • the fifth invention is directed to a method for manufacturing an active matrix substrate.
  • the insulating substrate includes: The light shielding portion is formed so as to surround the first overlapping portion or the second overlapping portion formed in the third step when viewed from the normal direction of the surface.
  • the light shielding portion is formed by a part of the gate electrode.
  • the bifurcated first overlapping portion having a pair of electrode limbs is formed and disposed between the pair of electrode limbs.
  • the second overlapping portion having a tip portion that extends in a straight line is formed.
  • the light shielding portion is formed so as to collectively surround the plurality of first overlapping portions.
  • the path from the first overlapping portion to the second overlapping portion in the remaining film portion of the semiconductor layer can be shielded by the light shielding portion. Therefore, even if light is incident on the remaining portion of the film and photoexcitation occurs, no leakage current is generated between the first overlapping portion and the second overlapping portion, thereby suppressing the occurrence of a short circuit between the source electrode and the drain electrode. be able to.
  • FIG. 1 is an enlarged plan view showing TFTs on the active matrix substrate of Embodiment 1.
  • FIG. 2 is a plan view showing a gate electrode and a semiconductor layer of the TFT according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a part of the active matrix substrate in the first embodiment.
  • FIG. 4 is a plan view showing the TFT in which the remaining portion of the semiconductor layer is formed.
  • FIG. 5 is a cross-sectional view showing a TFT in which the remaining portion of the semiconductor layer is formed.
  • FIG. 6 is a cross-sectional view showing a TFT in which the remaining portion of the semiconductor layer in the related technology of the present invention is formed.
  • FIG. 1 is an enlarged plan view showing TFTs on the active matrix substrate of Embodiment 1.
  • FIG. 2 is a plan view showing a gate electrode and a semiconductor layer of the TFT according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a part of the active matrix substrate in the first embodiment.
  • FIG. 7 is a plan view showing a gate electrode and a semiconductor layer of a TFT according to the related art of the present invention.
  • FIG. 8 is a plan view showing a TFT in which the remaining portion of the semiconductor layer in the related art of the present invention is formed.
  • FIG. 9 is an enlarged plan view showing the TFT in which the remaining portion of the semiconductor layer in Embodiment 2 is formed.
  • FIG. 10 is a plan view showing the gate electrode and the semiconductor layer of the TFT according to the second embodiment.
  • FIG. 11 is an enlarged plan view showing the TFT in which the remaining portion of the semiconductor layer in Embodiment 2 is formed.
  • FIG. 12 is an enlarged plan view showing TFTs on the active matrix substrate of the third embodiment.
  • FIG. 13 is a plan view showing a gate electrode and a semiconductor layer of the TFT according to the third embodiment.
  • FIG. 14 is a plan view showing a TFT in which the remaining portion of the semiconductor layer is formed.
  • FIG. 15 is a plan view showing a TFT in which the remaining portion of the semiconductor layer in the related art of the present invention is formed.
  • Embodiment 1 of the Invention 1 to 5 show Embodiment 1 of the present invention.
  • FIG. 1 is an enlarged plan view showing the TFT 10 in the active matrix substrate 1 of the first embodiment.
  • FIG. 2 is a plan view showing the gate electrode 26 and the semiconductor layer 23 of the TFT 10 according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a part of the active matrix substrate 1 in the first embodiment.
  • FIG. 4 is a plan view showing the TFT 10 in which the remaining film portion 23c of the semiconductor layer 23 is formed.
  • FIG. 5 is a cross-sectional view showing the TFT 10 in which the remaining film portion 23 c of the semiconductor layer 23 is formed.
  • the active matrix substrate 1 in the present embodiment constitutes a liquid crystal display device (not shown), for example.
  • the liquid crystal display device includes a liquid crystal display panel (not shown) and a backlight unit (not shown) that is a light source disposed on the back side of the liquid crystal display panel, and selectively transmits light from the backlight unit. It is configured to perform display.
  • the liquid crystal display panel includes an active matrix substrate 1, a counter substrate (not shown) opposed to the active matrix substrate 1, and a liquid crystal layer sealed by a seal member (not shown) between the active matrix substrate 1 and the counter substrate. (Not shown).
  • the active matrix substrate 1 includes a glass substrate (reference numeral 11 in FIG. 5) which is an insulating substrate, and has a plurality of pixels 16 arranged in a matrix as shown in FIG. On the glass substrate 11, a TFT (Thin-Film Transistor) 10 as a switching element is formed for each pixel 16. In addition, a plurality of gate wirings 17 and a plurality of source wirings 18 connected to the TFT 10 are formed on the glass substrate 11.
  • a glass substrate reference numeral 11 in FIG. 5
  • TFT Thin-Film Transistor
  • the plurality of gate wirings 17 extend in parallel to each other.
  • a capacitor wiring 20 is formed between the gate wirings 17 and extending in parallel with the gate wirings 17 when viewed from the normal direction of the substrate surface.
  • the gate wiring 17 and the capacitor wiring 20 are covered with a gate insulating film.
  • the plurality of source lines 18 are formed on the gate insulating film, extend in parallel with each other, and intersect the gate lines 17. That is, the wiring group including the gate wiring 17 and the source wiring 18 is formed in a lattice shape as a whole. The pixel 16 is formed in the lattice area. The TFT 10 is connected to the gate wiring 17 and the source wiring 18.
  • an interlayer insulating film (reference numeral 13 in FIG. 5) and a protective film (reference numeral 14 in FIG. 5) are formed to cover the gate wiring 17, the source wiring 18, the capacitor wiring 20, and the TFT 10. Yes.
  • a plurality of pixel electrodes (not shown) for applying a voltage to the liquid crystal layer and driving it are formed on the protective film 14.
  • the pixel electrode is provided for each pixel 16 and is connected to the TFT 10 through a contact hole (not shown) formed in the protective film 14 or the like.
  • a liquid crystal capacitor 15 is constituted by the pixel electrode and a common electrode (not shown) formed on the counter substrate.
  • a capacitor element 21 also called an auxiliary capacitor is formed.
  • the capacitive element 21 is provided in each pixel 16, and the display voltage in each pixel 16 is maintained substantially constant.
  • the active matrix substrate 1 has a display area 51 in which a plurality of pixels 16 are formed and a non-display area 52 provided around the display area 51.
  • a non-display area 52 As shown in FIG. 3, a plurality of gate terminals 17a drawn from the gate wiring 17 and arranged at a predetermined interval and a plurality of gate terminals 17a drawn from the source wiring 18 and arranged at a predetermined interval are arranged.
  • Source terminal 18a is arranged.
  • the TFT 10 includes a semiconductor layer 23 formed in an island shape on the glass substrate 11, a source electrode 24 and a drain electrode 25, and a gate electrode 26 as shown in FIGS. 1 and 2.
  • the source electrode 24 and the drain electrode 25 are provided on the side opposite to the glass substrate 11, which is one surface side of the semiconductor layer 23 (front side in FIG. 1).
  • the gate electrode 26 is provided on the glass substrate 11 side which is the other surface side of the semiconductor layer 23 (the back side in FIG. 1).
  • the source electrode 24 is constituted by a part of the source wiring 18, and the gate electrode 26 is constituted by a part of the gate wiring 17.
  • the semiconductor layer 23 includes, for example, a rectangular base portion 23a and a protruding portion 23b integrally formed with the base portion 23a.
  • the semiconductor layer 23 is made of amorphous silicon, for example.
  • the gate electrode 26 is made of a light shielding material such as a metal material.
  • the gate electrode 26 includes a laminated body in which a Ti layer and a Cu layer are laminated in this order, a laminated body in which a Ti layer, a Cu layer, and a Ti layer are laminated in this order, or a Ti layer, an Al layer, and a Ti layer in this order. It is comprised by the laminated body laminated
  • the gate electrode 26 has a substantially rectangular frame-like frame-shaped portion 26a and a protruding portion 26b that is integrally formed on two opposite sides of the frame-shaped portion 26a and protrudes to the inside of the frame. is doing.
  • a portion of the frame-shaped portion 26 a and the protruding portion 26 b of the gate electrode 26 that overlaps the semiconductor layer 23 constitutes a third overlapping portion 36.
  • the third overlapping portion 36 includes the entire protruding portion 26b in the gate electrode 26 and a proximal end side portion 36a that is a proximal end portion of the protruding portion 26b in the frame-shaped portion 26a.
  • the source electrode 24 has a first overlapping portion 34 that overlaps the semiconductor layer 23.
  • the first overlapping portion 34 is formed in a bifurcated shape having a pair of electrode limbs 34a.
  • the distal end side of the electrode limb 34a extends from the inner side of the frame-like portion 26a of the gate electrode 26 toward the outer side of the frame.
  • the drain electrode 25 has a second overlapping portion 35 that overlaps the semiconductor layer 23.
  • the second overlapping portion 35 has a distal end portion 35a that is disposed between the pair of electrode limbs 34a and extends linearly.
  • the tip 35a extends in parallel with each electrode limb 34a.
  • the protruding portion 23b of the semiconductor layer 23 extends out of the frame portion 26a along the drain electrode 25 from a position overlapping the frame portion 26a of the gate electrode 26 in the base portion 23a.
  • a drain region is formed in a region overlapping with the second overlapping portion 35, and a source region is formed in a region overlapping with the first overlapping portion 34.
  • the TFT 10 includes a light shielding portion 40 having a light shielding property formed so as to surround the first overlapping portion 34 when viewed from the normal direction of the surface of the glass substrate 11.
  • the light shielding portion 40 is configured by a frame-shaped portion 26 a that is a part of the gate electrode 26.
  • the light shielding portion 40 is not limited to the gate electrode 26 and may be composed of another light shielding material.
  • a part of the first superimposing part 34 may be superposed on the light shielding part 40, but the first superimposing part 34 is not arranged outside the frame of the light shielding part 40 formed in a frame shape. That is, the first superimposing portion 34 is arranged so as not to protrude outside the frame of the light shielding portion 40.
  • the light shielding unit 40 collectively surrounds the plurality of first overlapping units 34.
  • the two first superimposing portions 34 in FIG. 1 are respectively arranged in two adjacent pixels.
  • the light shielding portion 40 is formed on the glass substrate 11. At this time, the light shielding portion 40 is formed so as to surround the first overlapping portion 34 formed in the subsequent third step when viewed from the normal direction of the surface of the glass substrate 11. At this time, the light shielding portion 40 is formed so as to surround the plurality of first overlapping portions 34 at once. That is, the gate electrode 26 having the frame-like portion 26a and the protruding portion 26b is formed on the glass substrate 11 by photolithography or the like. Next, the gate insulating film 12 covering the gate electrode 26 is formed.
  • an island-like semiconductor layer 23 having a base portion 23a and a protruding portion 23b is formed on the glass substrate 11 on which the light shielding portion 40 is formed by photolithography or the like.
  • the semiconductor layer 23 is formed so that the base portion 23a of the semiconductor layer 23 covers the protruding portion 26b of the gate electrode 26 and the proximal end side portion 36a of the protruding portion 26b.
  • the third step is performed.
  • the source electrode 24 having the first overlapping portion 34 overlapping the semiconductor layer 23 and the drain electrode 25 having the second overlapping portion 35 overlapping the semiconductor layer 23 are formed.
  • a bifurcated first overlapping portion 34 having a pair of electrode limbs 34a is formed, and a second overlapping portion 35 having a tip portion 35a that is disposed between the pair of electrode limbs 34a and extends linearly is photo-photographed. It is formed by lithography or the like. Thereafter, the protective film 14 covering the source electrode 24 and the drain electrode 25 is formed. Thus, the active matrix substrate 1 is manufactured.
  • FIG. 6 is a cross-sectional view showing the TFT 100 in which the remaining film portion 123c of the semiconductor layer 123 in the related technology of the present invention is formed.
  • FIG. 7 is a plan view showing the gate electrode 126 and the semiconductor layer 123 of the TFT 100 according to the related art of the present invention.
  • FIG. 8 is a plan view showing the TFT 100 in which the remaining film portion 123c of the semiconductor layer 123 in the related technology of the present invention is formed.
  • the TFT 100 includes a semiconductor layer 123 formed in an island shape, a source electrode 124 and a drain electrode 125 provided on one surface side of the semiconductor layer 123, and the other of the semiconductor layers 123. And a gate electrode 126 provided on the surface side.
  • the semiconductor layer 23 has, for example, a rectangular base portion 123a and a protruding portion 123b integrally formed with the base portion 123a.
  • the semiconductor layer 123 is made of amorphous silicon, for example, and is covered with an interlayer insulating film 113 and a protective film 114 as shown in FIG.
  • the gate electrode 126 is made of a light shielding material such as a metal material, and is formed on the glass substrate 111 as shown in FIG.
  • the gate electrode 126 is covered with a gate insulating film 112.
  • the gate electrode 126 has an extending portion 126a extending from the base end side of the gate electrode 126 to the left side in the drawing, and a width direction intersecting the extending direction of the extending portion 126a (FIG. 7). And a wide portion 126b formed so as to spread on both sides in the vertical direction). A portion of the extended portion 126 a and the wide portion 126 b of the gate electrode 126 that overlaps with the semiconductor layer 123 constitutes a third overlapping portion 136.
  • the source electrode 124 has a first overlapping portion 134 that overlaps the semiconductor layer 123.
  • the first overlapping portion 134 is formed in a bifurcated shape having a pair of electrode limbs 134a. Further, the electrode limb 134 a is formed so as to intersect the extended portion 126 a in the gate electrode 126.
  • the drain electrode 125 has a second overlapping portion 135 that overlaps the semiconductor layer 123.
  • the second overlapping portion 135 has a distal end portion 135a that is disposed between the pair of electrode limbs 134a and extends linearly.
  • the semiconductor layer 123 of the TFT 100 has a remaining film portion 123c.
  • the remaining film portion 123 c is a portion that should be removed in the process of forming the semiconductor layer 123. As shown in FIG. 8, the film remaining portion 123c has a portion that does not overlap the gate electrode 126 that is a light shielding film.
  • the film superimposing part 34c is changed from the first superimposing part 34 to the second superimposing part 35 in the film remaining part 23c as shown by the broken line arrow B in FIGS.
  • the route to reach can be shielded by the shading unit 40.
  • the light shielding part 40 is constituted by the gate electrode 26, the light shielding part 40 can be easily formed only by changing the shape of the gate electrode 26.
  • the second overlapping portion 35 is disposed between the pair of electrode limbs 34a and has a tip portion 35a extending linearly.
  • the path from the electrode limb 34a of the first superimposing unit 34 to the second superimposing unit 35 in the film remaining portion 23c of the semiconductor layer 23 is defined as a light shielding unit. Since light can be shielded by 40, occurrence of a short circuit between the source electrode 24 and the drain electrode 25 can be significantly suppressed.
  • the two first overlapping portions 34 are collectively surrounded by the light shielding portion 40, compared to the case where the two first overlapping portions 34 are individually surrounded by the light shielding portion 40, respectively.
  • the area of the light shielding unit 40 can be reduced. Therefore, the aperture ratio of the pixel in the liquid crystal display device including the active matrix substrate 1 can be increased.
  • Embodiment 2 of the Invention >> 9 to 11 show Embodiment 2 of the present invention.
  • FIGS. 9 and 11 are enlarged plan views showing the TFT 10 in which the film remaining portion 23c of the semiconductor layer 23 in the second embodiment is formed.
  • FIG. 10 is a plan view showing the gate electrode 26 and the semiconductor layer 23 of the TFT 10 according to the second embodiment.
  • the same parts as those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • Embodiment 2 is configured such that the light shielding portion 40 surrounds the second overlapping portion 35. That is, the active matrix substrate 1 according to the present invention only needs to have the light shielding portion 40 so as to surround the first overlapping portion 34 or the second overlapping portion 35.
  • the gate electrode 26 in the present embodiment includes a substantially rectangular frame-shaped portion 26 a formed so as to surround the protruding portion 23 b of the semiconductor layer 23, and one side of the frame-shaped portion 26 a.
  • the frame-like portion 26a has a protruding portion 26b extending outside the frame.
  • the third overlapping portion 36 includes the entire protruding portion 26b in the gate electrode 26 and a proximal end side portion 36a that is a proximal end portion of the protruding portion 26b in the frame-shaped portion 26a.
  • the source electrode 24 and the drain electrode 25 have the same configuration as that of the first embodiment. That is, the first overlapping portion 34 is formed in a bifurcated shape having a pair of electrode limbs 34 a and has a first overlapping portion 34 that overlaps the semiconductor layer 23.
  • the drain electrode 25 has a second overlapping portion 35 that is disposed between the pair of electrode limbs 34 a and has a tip portion 35 a that extends linearly and overlaps the semiconductor layer 23.
  • the TFT 10 is disposed in the vicinity of the source wiring 18.
  • the source wiring 18 extends in parallel with the drain electrode 25 and is connected to the source electrode 24.
  • the TFT 10 includes a light shielding part 40 having a light shielding property formed so as to surround the second overlapping part 35.
  • the light shielding portion 40 in the present embodiment is configured by a frame-like portion 26 a in the gate electrode 26 and a protruding portion 26 b in the gate electrode 26. A part of the second superimposing unit 35 overlaps the light shielding unit 40.
  • the light shielding portion 40 is not limited to the gate electrode 26 and may be composed of another light shielding material.
  • the light shielding portion 40 is formed on the glass substrate 11 in the first step. At this time, as viewed from the normal direction of the surface of the glass substrate 11, the light shielding portion 40 is formed so as to surround the second overlapping portion 35 formed in the subsequent third step. That is, the gate electrode 26 having the frame-like portion 26a and the protruding portion 26b is formed on the glass substrate 11 by photolithography or the like. Next, the gate insulating film 12 covering the gate electrode 26 is formed.
  • the island-shaped semiconductor layer 23 having the base portion 23a and the protruding portion 23b is formed on the glass substrate 11 on which the light shielding portion 40 is formed by photolithography or the like.
  • the third step is performed.
  • the source electrode 24 having the first overlapping portion 34 overlapping the semiconductor layer 23 and the drain electrode 25 having the second overlapping portion 35 overlapping the semiconductor layer 23 are formed.
  • a bifurcated first overlapping portion 34 having a pair of electrode limbs 34a is formed, and a second overlapping portion 35 having a tip portion 35a that is disposed between the pair of electrode limbs 34a and extends linearly is photo-photographed. It is formed by lithography or the like. Thereafter, the protective film 14 covering the source electrode 24 and the drain electrode 25 is formed. Thus, the active matrix substrate 1 is manufactured.
  • the active matrix substrate 1 in the present embodiment even if the remaining film portion 23c of the semiconductor layer 23 is formed adjacent to both the first overlapping portion 34 and the second overlapping portion 35. Since the light shielding portion 40 (the outer edge portion which is a part of the frame-like portion 26a and a part of the protruding portion 26b) is formed surrounding the second overlapping portion 35, as shown by a broken arrow B in FIG. A path from the first superimposing unit 34 to the second superimposing unit 35 in the remaining film portion 23 c can be shielded by the light shielding unit 40.
  • the light shielding part 40 is constituted by the gate electrode 26, the light shielding part 40 can be easily formed only by changing the shape of the gate electrode 26.
  • the first overlapping portion 34 is formed in a bifurcated shape having a pair of electrode limbs 34a, and the second overlapping portion 35 is disposed between the pair of electrode limbs 34a and has a tip portion 35a extending linearly. Even in this case, since the path from the electrode limb 34a of the first overlapping portion 34 to the second overlapping portion 35 in the remaining film portion 23c of the semiconductor layer 23 can be shielded by the light shielding portion 40, the source electrode 24 and the drain electrode 25 The occurrence of a short circuit can be greatly suppressed.
  • Embodiment 3 of the Invention >> 12 to 14 show Embodiment 3 of the present invention.
  • FIG. 12 is an enlarged plan view showing the TFT 10 in the active matrix substrate 1 of the third embodiment.
  • FIG. 13 is a plan view showing the gate electrode 26 and the semiconductor layer 23 of the TFT 10 according to the third embodiment.
  • FIG. 14 is a plan view showing the TFT 10 in which the remaining film portion 23c of the semiconductor layer 23 is formed.
  • the first overlapping portion 34 of the source electrode 24 is formed in a bifurcated shape, whereas in the present embodiment, the first overlapping portion 34 of the source electrode 24 has a protruding portion 34b. It is.
  • the TFT 10 in this embodiment includes, for example, a semiconductor layer 23 formed in a rectangular island shape, and a source electrode 24 and a drain electrode 25 provided on one surface side of the semiconductor layer 23. And the gate electrode 26 provided on the other surface side of the semiconductor layer 23.
  • the source electrode 24 is constituted by a part of the source wiring 18, and the gate electrode 26 is constituted by a part of the gate wiring 17.
  • the semiconductor layer 23 is made of amorphous silicon, for example.
  • the gate electrode 26 is made of a light shielding material such as a metal material.
  • the gate electrode 26 includes a laminated body in which a Ti layer and a Cu layer are laminated in this order, a laminated body in which a Ti layer, a Cu layer, and a Ti layer are laminated in this order, or a Ti layer, an Al layer, and a Ti layer in this order. It is comprised by the laminated body laminated
  • the gate electrode 26 includes a substantially rectangular frame-like frame-shaped portion 26c and a U-shaped bent portion that is integrally formed on two opposite sides of the frame-shaped portion 26c and protrudes to the outside of the frame. 26d.
  • a portion of the frame-like portion 26 c and the bent portion 26 d of the gate electrode 26 that overlaps the semiconductor layer 23 constitutes a third overlapping portion 36.
  • the source electrode 24 is formed so as to extend vertically in the figure.
  • the source electrode 24 has a first overlapping portion 34 that overlaps the semiconductor layer 23.
  • the first overlapping portion 34 has a protruding portion 34b that protrudes in a direction intersecting with the direction in which the source electrode 24 extends (right direction in FIG. 12).
  • the bent portion 26d of the gate electrode 26 is formed so as to straddle the source electrode 24 including a part of the first overlapping portion 34.
  • the drain electrode 25 has a second overlapping portion 35 that overlaps the semiconductor layer 23.
  • a part of the second overlapping portion 35 extends in parallel with the protruding portion 34 b of the first overlapping portion 34.
  • a part of the drain electrode 25 extends in parallel to a part of the source electrode 24. Further, a part of the second overlapping part 35 extends in parallel to a part of the first overlapping part 34.
  • a drain region is formed in a region overlapping with the second overlapping portion 35, and a source region is formed in a region overlapping with the first overlapping portion 34.
  • the TFT 10 in the present embodiment includes a light shielding portion 40 surrounding a part of the source electrode 24 extending in parallel to the drain electrode 25 and the first overlapping portion 34.
  • the light shielding portion 40 in the present embodiment is configured by a bent portion 26 d of the gate electrode 26 and a part of the frame-like portion 26 c of the gate electrode 26.
  • the light shielding portion 40 is not limited to a part of the gate electrode 26 and may be composed of another light shielding material.
  • a part of the first superimposing part 34 may be superposed on the light shielding part 40, but the first superimposing part 34 is arranged so as not to protrude outside the frame of the light shielding part 40.
  • FIG. 15 is a plan view showing the TFT 100 in which the remaining film portion 123c of the semiconductor layer 123 in the related technology of the present invention is formed.
  • the TFT 100 includes a semiconductor layer 123 formed in an island shape, a source electrode 124 and a drain electrode 125 provided on one surface side of the semiconductor layer 123, and the other surface side of the semiconductor layer 123. And a gate electrode 126 provided on the substrate.
  • the gate electrode 126 is made of a light shielding material such as a metal material. As shown in FIG. 15, the gate electrode 26 has an extending portion 126 a that extends from the base end side of the gate electrode 126 to the left side in the drawing. In addition, a portion of the gate electrode 126 that overlaps with the semiconductor layer 123 forms a third overlapping portion 136.
  • the source electrode 124 has a first overlapping portion 134 that overlaps the semiconductor layer 123.
  • the first overlapping portion 134 has a protruding portion 134b that protrudes in a direction intersecting with the direction in which the source electrode 124 extends (right direction in FIG. 15).
  • the drain electrode 125 has a second overlapping portion 135 that overlaps the semiconductor layer 123. A part of the second overlapping portion 135 extends in parallel to the protruding portion 134b of the first overlapping portion 134.
  • a drain region is formed in a region overlapping with the second overlapping portion 135, and a source region is formed in a region overlapping with the first overlapping portion 134.
  • the semiconductor layer 123 of the TFT 100 has a remaining film portion 123c.
  • the remaining film portion 123 c is a portion that should be removed in the process of forming the semiconductor layer 123.
  • the film remaining portion 123c has a portion that does not overlap the gate electrode 126 that is a light shielding film. Further, a part of the drain electrode 125 covered with the film remaining portion 123c extends in parallel with a part of the source electrode 124 covered with the film remaining portion 123c.
  • the active matrix substrate 1 in the present embodiment even if the film remaining portion 23 c of the semiconductor layer 23 is formed in the vicinity of the first overlapping portion 34 and the second overlapping portion 35, the first Since the light-shielding portion 40 surrounding the overlapping portion 34 is formed, the source electrode 24 (first overlapping portion 34) to the drain electrode 25 (second overlapping portion) in the remaining film portion 23c, as indicated by the broken arrow B in FIG. The path to the unit 35) can be shielded by the light shielding unit 40.
  • the light shielding portion 40 is constituted by the gate electrode 26, the light shielding portion 40 can be easily formed only by changing the shape of the gate electrode 26.
  • Embodiment 4 of the Invention >> In the first to third embodiments, the example in which the semiconductor layer 23 is made of amorphous silicon has been described. However, the present invention is not limited to this, and the semiconductor layer is made of an oxide semiconductor such as IGZO (In—Ga—Zn—O). 23 can be configured.
  • IGZO In—Ga—Zn—O
  • the first overlapping portion 34 or the second overlapping portion 35 that overlaps the semiconductor layer 23 made of IGZO may be surrounded by the light shielding portion 40.
  • the path from the first overlapping portion 34 to the second overlapping portion 35 in the film remaining portion 23c can be shielded by the light shielding portion 40 in the same manner as in the first to third embodiments. Even if light excitation occurs and light excitation occurs, a leak current does not occur between the first overlapping portion 34 and the second overlapping portion 35, and the occurrence of a short circuit between the source electrode 24 and the drain electrode 25 can be suppressed.
  • the TFT 10 is configured to include the light shielding portion 40 surrounding the first overlapping portion 34.
  • the present invention is not limited thereto, and the light shielding portion 40 surrounding the second overlapping portion 35 is formed in the third embodiment. You may make it do.
  • the bent portion 26 d of the gate electrode 26 can be formed so as to straddle the drain electrode 25.
  • the light shielding part 40 is formed so as to surround the first superimposing part 34 or the second superimposing part 35, but the light shielding part 40 may surround both the first superimposing part 34 and the second superimposing part 35. Good.
  • the active matrix substrate used in the liquid crystal display device has been described.
  • the present invention is not limited to this, and the active matrix substrate used in other flat panel displays such as an organic EL display device, for example. The same applies to.
  • the present invention is not limited to the above-described first to fourth embodiments, and the present invention includes a configuration in which these first to fourth embodiments are appropriately combined.
  • the present invention is useful for an active matrix substrate and a manufacturing method thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

アクティブマトリクス基板は、絶縁性基板上に形成された半導体層２３と、半導体層２３の一方の表面側に設けられ、半導体層２３に重畳する第１重畳部３４を有するソース電極２４と、半導体層２３の一方の表面側に設けられ、半導体層２３に重畳する第２重畳部３５を有するドレイン電極２５と、絶縁性基板の表面の法線方向から見て第１重畳部３４又は第２重畳部３５を取り囲むように形成された遮光部とを備える。

Description

アクティブマトリクス基板及びその製造方法
　本発明は、アクティブマトリクス基板及びその製造方法に関するものである。
　近年、例えば液晶表示装置等のフラットパネルディスプレイ（ＦＰＤ）の需要が高まっている。フラットパネルディスプレイは、通常、表示品位向上等の観点からアクティブマトリクス基板を有している。アクティブマトリクス基板は、例えば絶縁性基板としてのガラス基板にマトリクス状に配置された複数のＴＦＴ（薄膜トランジスタ）を有している（例えば特許文献１等参照）。ＴＦＴは、通常、フォトリソグラフィ法によって形成される。
　また、特許文献１には、所謂横電界方式の液晶表示装置を構成するアクティブマトリクス基板について、データ配線に重なって設けられた半導体層に対し、当該半導体層に入射しようとする光源の光を遮る遮光パターンを重ねて配置することが開示されている。そのことにより、半導体層における電気伝導度の上昇を回避して、表示ムラの発生を防止しようとしている。
特開２０１１－１６４６５８号公報
　ところで、フォトリソグラフィ法によって基板上にＴＦＴを形成する場合、例えばフォトレジストの形状不良が生じていたり、ドライエッチング工程後のダスト等が基板上に残っていたりすると、半導体層を本来の形状にパターニングできず、半導体層の膜残り部分が当該半導体層と一体に形成されてしまうことがある。
　図８は、半導体層の膜残りが形成されたＴＦＴ１００を示す平面図である。図８に示すように、ＴＦＴ１００は、二股状に形成されたソース電極１２４と、ソース電極１２４の二股部分に配置された帯状のドレイン電極１２５と、ソース電極１２４及びドレイン電極１２５に重なる島状に形成された半導体層１２３と、半導体層１２３に重なるゲート電極１２６とを有している。半導体層１２３は、アモルファスシリコンによって構成されている。
　そして、このＴＦＴ１００の半導体層１２３は、膜残り部１２３ｃを有している。膜残り部１２３ｃは、ゲート電極１２６に重ならない部分を有するので、光源等の光がゲート電極１２６に遮られずに膜残り部１２３ｃに入射することになる。そうすると、膜残り部１２３ｃにおける半導体の電子が価電子帯から伝導帯に励起されて、その半導体の電気伝導度が上昇するため、図８に破線の矢印Ａで示すように、ソース電極１２４とドレイン電極１２５とが導通して短絡する虞がある。
　本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、複数のＴＦＴを有するアクティブマトリクス基板について、ソース電極とドレイン電極との短絡発生を抑制することにある。
　上記の目的を達成するために、第１の発明は、アクティブマトリクス基板を対象としている。そして、アクティブマトリクス基板は、絶縁性基板上に形成された半導体層と、上記半導体層の一方の表面側に設けられ、該半導体層に重畳する第１重畳部を有するソース電極と、上記半導体層の一方の表面側に設けられ、該半導体層に重畳する第２重畳部を有するドレイン電極と、上記半導体層の他方の表面側に設けられ、遮光性材料からなるゲート電極と、上記絶縁性基板の表面の法線方向から見て上記第１重畳部又は上記第２重畳部を取り囲むように形成され、遮光性を有する遮光部とを備えている。
　第１の発明によると、アクティブマトリクス基板の製造工程において半導体層に膜残りが生じて当該膜残り部分が第１重畳部及び第２重畳部の双方に隣接して形成されたとしても、その膜残り部分において第１重畳部から第２重畳部に至る経路を、遮光部によって遮光することが可能になる。したがって、膜残り部分に光が入射して光励起が生じたとしても、第１重畳部と第２重畳部との間にリーク電流が生じないため、ソース電極とドレイン電極との短絡発生が抑制される。
　第２の発明は、上記第１の発明において、上記遮光部は、上記ゲート電極の一部によって構成されている。
　第２の発明によると、ゲート電極の形状を変更するだけで、遮光部を容易に形成することが可能になる。
　第３の発明は、上記第１又は第２の発明において、上記第１重畳部は、一対の電極肢を有する二股状に形成され、上記第２重畳部は、上記一対の電極肢の間に配置されると共に直線状に延びる先端部を有している。
　第２重畳部の先端部が第１重畳部の一対の電極肢の間に配置される構成では、上記第２重畳部の左右両側で半導体層の膜残りによりドレイン電極とソース電極とが短絡する虞がある。第３の発明によると、このような電極構成であっても、半導体層の膜残り部分において第１重畳部の電極肢から第２重畳部に至る経路を、遮光部によって遮光し、ソース電極とドレイン電極との短絡発生を抑制することが可能になる。
　第４の発明は、上記第１乃至第３の発明の何れか１つにおいて、上記遮光部は、複数の上記第１重畳部を一括して取り囲んでいる。
　第４の発明によると、複数の第１重畳部を遮光部によってそれぞれ個別に取り囲む場合に比べて、遮光部の面積を小さくすることが可能になる。
　第５の発明は、アクティブマトリクス基板の製造方法を対象としている。そして、絶縁性基板上に遮光性を有する遮光部を形成する第１工程と、上記遮光部が形成された上記絶縁性基板に島状の半導体層を形成する第２工程と、上記半導体層に重畳する第１重畳部を有するソース電極、及び、上記半導体層に重畳する第２重畳部を有するドレイン電極をそれぞれ形成する第３工程とを有し、上記第１工程では、上記絶縁性基板の表面の法線方向から見て、上記第３工程で形成される第１重畳部又は第２重畳部を取り囲むように上記遮光部を形成する。
　第６の発明は、上記第５の発明において、上記第１工程では、上記遮光部をゲート電極の一部によって形成する。
　第７の発明は、上記第５又は第６の発明において、上記第３工程では、一対の電極肢を有する二股状の上記第１重畳部を形成すると共に、上記一対の電極肢の間に配置されると共に直線状に延びる先端部を有する上記第２重畳部を形成する。
　第８の発明は、上記第５乃至第７の発明の何れか１つにおいて、上記第１工程では、複数の上記第１重畳部を一括して取り囲むように、上記遮光部を形成する。
　本発明によれば、半導体層の膜残り部分において第１重畳部から第２重畳部に至る経路を、遮光部によって遮光することができる。したがって、膜残り部分に光が入射して光励起が生じたとしても、第１重畳部と第２重畳部との間にリーク電流が生じないため、ソース電極とドレイン電極との短絡発生を抑制することができる。
図１は、本実施形態１のアクティブマトリクス基板におけるＴＦＴを拡大して示す平面図である。 図２は、本実施形態１におけるＴＦＴのゲート電極及び半導体層を示す平面図である。 図３は、本実施形態１におけるアクティブマトリクス基板の一部を示す回路図である。 図４は、半導体層の膜残り部が形成されたＴＦＴを示す平面図である。 図５は、半導体層の膜残り部が形成されたＴＦＴを示す断面図である。 図６は、本発明の関連技術における半導体層の膜残り部が形成されたＴＦＴを示す断面図である。 図７は、本発明の関連技術におけるＴＦＴのゲート電極及び半導体層を示す平面図である。 図８は、本発明の関連技術における半導体層の膜残り部が形成されたＴＦＴを示す平面図である。 図９は、本実施形態２における半導体層の膜残り部が形成されたＴＦＴを拡大して示す平面図である。 図１０は、本実施形態２におけるＴＦＴのゲート電極及び半導体層を示す平面図である。 図１１は、本実施形態２における半導体層の膜残り部が形成されたＴＦＴを拡大して示す平面図である。 図１２は、本実施形態３のアクティブマトリクス基板におけるＴＦＴを拡大して示す平面図である。 図１３は、本実施形態３におけるＴＦＴのゲート電極及び半導体層を示す平面図である。 図１４は、半導体層の膜残り部が形成されたＴＦＴを示す平面図である。 図１５は、本発明の関連技術における半導体層の膜残り部が形成されたＴＦＴを示す平面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図５は、本発明の実施形態１を示している。
　図１は、本実施形態１のアクティブマトリクス基板１におけるＴＦＴ１０を拡大して示す平面図である。図２は、本実施形態１におけるＴＦＴ１０のゲート電極２６及び半導体層２３を示す平面図である。図３は、本実施形態１におけるアクティブマトリクス基板１の一部を示す回路図である。図４は、半導体層２３の膜残り部２３ｃが形成されたＴＦＴ１０を示す平面図である。図５は、半導体層２３の膜残り部２３ｃが形成されたＴＦＴ１０を示す断面図である。
　本実施形態におけるアクティブマトリクス基板１は、例えば液晶表示装置（図示省略）を構成している。上記液晶表示装置は、液晶表示パネル（図示省略）と、この液晶表示パネルの背面側に配置された光源であるバックライトユニット（図示省略）とを備え、バックライトユニットの光を選択的に透過させて表示を行うように構成されている。
　上記液晶表示パネルは、アクティブマトリクス基板１と、このアクティブマトリクス基板１に対向する対向基板（図示省略）と、アクティブマトリクス基板１及び対向基板の間にシール部材（図示省略）によって封入された液晶層（図示省略）とを有している。
　アクティブマトリクス基板１は、絶縁性基板であるガラス基板（図５における符号１１）を備え、図３に示すように、マトリクス状に配置された複数の画素１６を有している。このガラス基板１１上には、各画素１６毎に、スイッチング素子であるＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）１０が形成されている。また、ガラス基板１１上には、ＴＦＴ１０に接続された複数のゲート配線１７及び複数のソース配線１８が形成されている。
　複数のゲート配線１７は、互いに平行に延びている。また、ガラス基板１１上には、基板表面の法線方向から見て、各ゲート配線１７の間に配置され、そのゲート配線１７と平行に延びる容量配線２０が形成されている。これらゲート配線１７及び容量配線２０は、ゲート絶縁膜によって覆われている。
　複数のソース配線１８は、ゲート絶縁膜上に形成され、互いに平行に延びると共に上記ゲート配線１７に交差している。すなわち、ゲート配線１７及びソース配線１８からなる配線群は、全体として格子状に形成されている。その格子状の領域に、上記画素１６が形成されている。また、ＴＦＴ１０は、これらのゲート配線１７及びソース配線１８に接続されている。
　また、ガラス基板１１上には、上記ゲート配線１７、ソース配線１８、容量配線２０、及びＴＦＴ１０を覆う層間絶縁膜（図５における符号１３）及び保護膜（図５における符号１４）が形成されている。保護膜１４上には、液晶層に電圧を印加して駆動するための複数の画素電極（図示省略）が形成されている。画素電極は、各画素１６毎に設けられ、保護膜１４等に形成されたコンタクトホール（不図示）を介してＴＦＴ１０に接続されている。そうして、画素電極と、対向基板に形成されている共通電極（図示省略）とによって液晶容量１５が構成されている。
　また、上記画素電極と容量配線２０とが重なる領域には、補助容量とも称される容量素子２１が形成されている。容量素子２１は、各画素１６にそれぞれ設けられており、各画素１６における表示電圧を略一定に維持するようになっている。
　ここで、アクティブマトリクス基板１は、複数の画素１６が形成された表示領域５１と、その周囲に設けられた非表示領域５２とを有している。非表示領域５２には、図３に示すように、ゲート配線１７から引き出されて所定の間隔で配置された複数のゲート端子１７ａと、ソース配線１８から引き出されて所定の間隔で配置された複数のソース端子１８ａとが形成されている。
　次に、ＴＦＴ１０の構成について詳述する。
　ＴＦＴ１０は、図１及び図２に示すように、ガラス基板１１上に島状に形成された半導体層２３と、ソース電極２４及びドレイン電極２５と、ゲート電極２６とを有している。ソース電極２４及びドレイン電極２５は、半導体層２３の一方の表面側（図１で紙面手前側）であるガラス基板１１と反対側に設けられている。
　ゲート電極２６は、半導体層２３の他方の表面側（図１で紙面奥側）であるガラス基板１１側に設けられている。ソース電極２４はソース配線１８の一部によって構成され、ゲート電極２６はゲート配線１７の一部によって構成されている。
　半導体層２３は、図１及び図２に示すように、例えば矩形状の基体部２３ａと、基体部２３ａに一体形成された突出部２３ｂとを有している。半導体層２３は、例えばアモルファスシリコンによって形成されている。
　ゲート電極２６は、金属材料等の遮光性材料によって構成されている。例えば、ゲート電極２６は、Ｔｉ層及びＣｕ層がこの順に積層された積層体、Ｔｉ層、Ｃｕ層及びＴｉ層がこの順に積層された積層体、又はＴｉ層、Ａｌ層及びＴｉ層がこの順に積層された積層体によって構成されている。
　上記ゲート電極２６は、図２に示すように、略矩形枠状の枠状部２６ａと、枠状部２６ａの対向する二辺にそれぞれ一体形成されて枠内側へ突出した突出部２６ｂとを有している。ここで、上記ゲート電極２６の枠状部２６ａ及び突出部２６ｂのうち半導体層２３に重畳する部分が、第３重畳部３６を構成している。第３重畳部３６は、ゲート電極２６における突出部２６ｂの全体と、枠状部２６ａにおける突出部２６ｂの基端側部分である基端側部３６ａとを有している。
　図１に示すように、ソース電極２４は、半導体層２３に重畳する第１重畳部３４を有している。第１重畳部３４は、一対の電極肢３４ａを有する二股状に形成されている。また、電極肢３４ａの先端側は、ゲート電極２６における枠状部２６ａの枠内側から枠外側へ向かって延びている。
　また、ドレイン電極２５は、半導体層２３に重畳する第２重畳部３５を有している。第２重畳部３５は、一対の電極肢３４ａの間に配置されると共に直線状に延びる先端部３５ａを有している。先端部３５ａは、各電極肢３４ａと平行に延びている。
　そして、上記半導体層２３の突出部２３ｂは、基体部２３ａにおけるゲート電極２６の枠状部２６ａに重なる位置からドレイン電極２５に沿って枠状部２６ａの枠外へ延びている。また、半導体層２３は、第２重畳部３５に重畳する領域にドレイン領域が形成され、第１重畳部３４に重畳する領域にソース領域が形成されている。
　そして、ＴＦＴ１０は、図１に示すように、ガラス基板１１の表面の法線方向から見て第１重畳部３４を取り囲むように形成された遮光性を有する遮光部４０を備えている。遮光部４０は、ゲート電極２６の一部である枠状部２６ａによって構成されている。尚、遮光部４０は、ゲート電極２６に限らず、他の遮光性材料によって構成してもよい。
　第１重畳部３４の一部は遮光部４０に重畳していてもよいが、第１重畳部３４は枠状に形成された遮光部４０の枠外に配置されていない。つまり、第１重畳部３４は遮光部４０の枠外にはみ出さないように配置されている。
　また、遮光部４０は、図１に示すように、複数の第１重畳部３４を一括して取り囲んでいる。図１における２つの第１重畳部３４は、互いに隣り合う２つの画素にそれぞれ配置されている。
　次に、上記アクティブマトリクス基板１を製造する方法について説明する。
　まず、第１工程において、ガラス基板１１上に遮光部４０を形成する。このとき、ガラス基板１１の表面の法線方向から見て、後の第３工程で形成される第１重畳部３４を取り囲むように遮光部４０を形成する。またこのとき、複数の第１重畳部３４を一括して取り囲むように遮光部４０を形成する。すなわち、ガラス基板１１上に枠状部２６ａ及び突出部２６ｂを有するゲート電極２６をフォトリソグラフィ等により形成する。次に、ゲート電極２６を覆うゲート絶縁膜１２を形成する。
　その後、第２工程において、上記遮光部４０が形成されたガラス基板１１に、図２に示すように、基体部２３ａ及び突出部２３ｂを有する島状の半導体層２３をフォトリソグラフィ等により形成する。このとき、半導体層２３の基体部２３ａが、ゲート電極２６の突出部２６ｂと当該突出部２６ｂの基端側部３６ａとを覆うように、半導体層２３を形成する。
　次に、半導体層２３を覆う層間絶縁膜１３を形成した後に、第３工程を行う。第３工程では、半導体層２３に重畳する第１重畳部３４を有するソース電極２４、及び、半導体層２３に重畳する第２重畳部３５を有するドレイン電極２５をそれぞれ形成する。
　すなわち、一対の電極肢３４ａを有する二股状の第１重畳部３４を形成すると共に、一対の電極肢３４ａの間に配置されると共に直線状に延びる先端部３５ａを有する第２重畳部３５をフォトリソグラフィ等により形成する。その後、ソース電極２４及びドレイン電極２５を覆う保護膜１４を形成する。そうして、アクティブマトリクス基板１を製造する。
　次に、図６～図８を参照して、本発明の関連技術であるＴＦＴ１００について説明する。図６は、本発明の関連技術における半導体層１２３の膜残り部１２３ｃが形成されたＴＦＴ１００を示す断面図である。図７は、本発明の関連技術におけるＴＦＴ１００のゲート電極１２６及び半導体層１２３を示す平面図である。図８は、本発明の関連技術における半導体層１２３の膜残り部１２３ｃが形成されたＴＦＴ１００を示す平面図である。
　ＴＦＴ１００は、図７及び図８に示すように、島状に形成された半導体層１２３と、半導体層１２３の一方の表面側に設けられたソース電極１２４及びドレイン電極１２５と、半導体層１２３の他方の表面側に設けられたゲート電極１２６とを有している。
　半導体層２３は、図７及び図８に示すように、例えば矩形状の基体部１２３ａと、基体部１２３ａに一体形成された突出部１２３ｂとを有している。半導体層１２３は、例えばアモルファスシリコンによって構成され、図６に示すように、層間絶縁膜１１３及び保護膜１１４によって覆われている。
　ゲート電極１２６は、金属材料等の遮光性材料によって構成され、図６に示すように、ガラス基板１１１上に形成されている。また、ゲート電極１２６は、ゲート絶縁膜１１２により覆われている。
　ゲート電極１２６は、図７に示すように、当該ゲート電極１２６の基端側から同図で左側へ延出した延出部１２６ａと、延出部１２６ａが延びる方向と交差する幅方向（図７で上下方向）の両側にそれぞれ広がるように形成された幅広部１２６ｂとを有している。また、ゲート電極１２６の延出部１２６ａ及び幅広部１２６ｂのうち半導体層１２３に重畳する部分が、第３重畳部１３６を構成している。
　図８に示すように、ソース電極１２４は、半導体層１２３に重畳する第１重畳部１３４を有している。第１重畳部１３４は、一対の電極肢１３４ａを有する二股状に形成されている。また、電極肢１３４ａは、ゲート電極１２６における延出部１２６ａと交差するように形成されている。
　また、ドレイン電極１２５は、半導体層１２３に重畳する第２重畳部１３５を有している。第２重畳部１３５は、一対の電極肢１３４ａの間に配置されると共に直線状に延びる先端部１３５ａを有している。
　そして、このＴＦＴ１００の半導体層１２３は、膜残り部１２３ｃを有している。膜残り部１２３ｃは、半導体層１２３の形成工程で本来除去されるべき部分が残ってしまったものである。膜残り部１２３ｃは、図８に示すように、遮光膜であるゲート電極１２６に重ならない部分を有している。
　そのため、膜残り部１２３ｃにバックライト等の光源の光が入射すると、膜残り部１２３ｃにおける半導体の電子が価電子帯から伝導帯に励起されて、その半導体の電気伝導度が上昇する。そのことにより、図６及び図８に破線の矢印Ａで示すように、ソース電極１２４とドレイン電極１２５とが導通して短絡する経路Ａが形成されてしまう。
　一方、図４に示すように、本実施形態におけるアクティブマトリクス基板１では、半導体層２３の膜残り部２３ｃが第１重畳部３４及び第２重畳部３５の双方に隣接して形成されたとしても、第１重畳部３４を取り囲む遮光部４０が形成されているので、図４及び図５に破線の矢印Ｂで示すように、膜残り部２３ｃにおいて第１重畳部３４から第２重畳部３５に至る経路を、遮光部４０によって遮光することができる。
　したがって、膜残り部２３ｃに光が入射して光励起が生じたとしても、第１重畳部３４と第２重畳部３５との間にリーク電流が生じないため、ソース電極２４とドレイン電極２５との短絡発生を抑制することができる。その結果、上記アクティブマトリクス基板１を備えた液晶表示装置の表示不良を大幅に抑制することができる。
　さらに、遮光部４０をゲート電極２６によって構成したので、そのゲート電極２６の形状を変更するだけで、遮光部４０を容易に形成することができる。
　また、第１重畳部３４が一対の電極肢３４ａを有する二股状に形成され、第２重畳部３５が一対の電極肢３４ａの間に配置されると共に直線状に延びる先端部３５ａを有する構成では、第２重畳部３５の左右両側に半導体層２３の膜残り部２３ｃが形成されると、ドレイン電極２５とソース電極２４とが短絡し易い問題がある。
　これに対し、本実施形態では、このような電極構成であっても、半導体層２３の膜残り部２３ｃにおいて第１重畳部３４の電極肢３４ａから第２重畳部３５に至る経路を、遮光部４０によって遮光できるため、ソース電極２４とドレイン電極２５との短絡発生を大幅に抑制することができる。
　さらに、本実施形態では、２つの第１重畳部３４を遮光部４０により一括して取り囲むようにしたので、２つの第１重畳部３４をそれぞれ個別に上記遮光部４０により取り囲む場合に比べて、遮光部４０の面積を小さくすることができる。よって、上記アクティブマトリクス基板１を備えた液晶表示装置における画素の開口率を高めることができる。
　《発明の実施形態２》
　図９～図１１は、本発明の実施形態２を示している。
　図９及び図１１は、本実施形態２における半導体層２３の膜残り部２３ｃが形成されたＴＦＴ１０を拡大して示す平面図である。図１０は、本実施形態２におけるＴＦＴ１０のゲート電極２６及び半導体層２３を示す平面図である。尚、以降の各実施形態では、図１～図５と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　本実施形態２は、遮光部４０が第２重畳部３５を取り囲むように構成したものである。すなわち、本発明に係るアクティブマトリクス基板１は、第１重畳部３４又は第２重畳部３５を取り囲むように遮光部４０が形成されていればよい。
　図９及び図１０に示すように、本実施形態におけるゲート電極２６は、半導体層２３の突出部２３ｂを取り囲むように形成された略矩形状の枠状部２６ａと、枠状部２６ａの一辺から当該枠状部２６ａの枠外へ延びる突出部２６ｂとを有している。
　ここで、上記ゲート電極２６の枠状部２６ａ及び突出部２６ｂのうち半導体層２３に重畳する部分が、第３重畳部３６を構成している。第３重畳部３６は、ゲート電極２６における突出部２６ｂの全体と、枠状部２６ａにおける突出部２６ｂの基端側部分である基端側部３６ａとを有している。
　ソース電極２４及びドレイン電極２５は、上記実施形態１と同様の構成を有している。すなわち、第１重畳部３４は、一対の電極肢３４ａを有する二股状に形成され、半導体層２３に重畳する第１重畳部３４を有している。ドレイン電極２５は、一対の電極肢３４ａの間に配置されると共に直線状に延びる先端部３５ａを有し、半導体層２３に重畳する第２重畳部３５を有している。
　本実施形態では、図９に示すように、ＴＦＴ１０がソース配線１８の近傍に配置されている。ソース配線１８は、ドレン電極２５と平行に延びると共に、ソース電極２４が接続されている。
　そして、ＴＦＴ１０は、図９に示すように、第２重畳部３５を取り囲むように形成された遮光性を有する遮光部４０を備えている。本実施形態における遮光部４０は、ゲート電極２６における枠状部２６ａと、ゲート電極２６における突出部２６ｂとによって構成されている。また、第２重畳部３５の一部は遮光部４０に重なっている。尚、遮光部４０は、ゲート電極２６に限らず、他の遮光性材料によって構成してもよい。
　上記アクティブマトリクス基板１を製造する場合には、まず、第１工程において、ガラス基板１１上に遮光部４０を形成する。このとき、ガラス基板１１の表面の法線方向から見て、後の第３工程で形成される第２重畳部３５を取り囲むように遮光部４０を形成する。すなわち、ガラス基板１１上に枠状部２６ａ及び突出部２６ｂを有するゲート電極２６をフォトリソグラフィ等により形成する。次に、ゲート電極２６を覆うゲート絶縁膜１２を形成する。
　その後、第２工程において、上記遮光部４０が形成されたガラス基板１１に、基体部２３ａ及び突出部２３ｂを有する島状の半導体層２３をフォトリソグラフィ等により形成する。
　次に、半導体層２３を覆う層間絶縁膜１３を形成した後に、第３工程を行う。第３工程では、半導体層２３に重畳する第１重畳部３４を有するソース電極２４、及び、半導体層２３に重畳する第２重畳部３５を有するドレイン電極２５をそれぞれ形成する。
　すなわち、一対の電極肢３４ａを有する二股状の第１重畳部３４を形成すると共に、一対の電極肢３４ａの間に配置されると共に直線状に延びる先端部３５ａを有する第２重畳部３５をフォトリソグラフィ等により形成する。その後、ソース電極２４及びドレイン電極２５を覆う保護膜１４を形成する。そうして、アクティブマトリクス基板１を製造する。
　よって、図９に示すように、本実施形態におけるアクティブマトリクス基板１では、半導体層２３の膜残り部２３ｃが第１重畳部３４及び第２重畳部３５の双方に隣接して形成されたとしても、第２重畳部３５を取り囲む遮光部４０（枠状部２６ａの一部及び突出部２６ｂの一部である外縁部）が形成されているので、図９に破線の矢印Ｂで示すように、膜残り部２３ｃにおいて第１重畳部３４から第２重畳部３５に至る経路を、遮光部４０によって遮光することができる。
　したがって、膜残り部２３ｃに光が入射して光励起が生じたとしても、第１重畳部３４と第２重畳部３５との間にリーク電流が生じないため、ソース電極２４とドレイン電極２５との短絡発生を抑制することができる。
　さらに、図１１に示すように、第２重畳部３５がソース配線１８の近傍に配置されていたとしても、図１１に破線の矢印Ｂ’で示すように、膜残り部２３ｃにおいてソース配線１８から第２重畳部３５に至る経路を、遮光部４０によって遮光することができる。
　よって、膜残り部２３ｃに光励起が生じたとしても、ソース配線１８と第２重畳部３５との間におけるリーク電流の発生を防止して、ソース配線１８とドレイン電極２５との短絡発生を抑制することができる。その結果、上記アクティブマトリクス基板１を備えた液晶表示装置の表示不良を大幅に抑制することができる。
　さらに、遮光部４０をゲート電極２６によって構成したので、そのゲート電極２６の形状を変更するだけで、遮光部４０を容易に形成することができる。
　また、第１重畳部３４が一対の電極肢３４ａを有する二股状に形成され、第２重畳部３５が一対の電極肢３４ａの間に配置されると共に直線状に延びる先端部３５ａを有する構成であっても、半導体層２３の膜残り部２３ｃにおいて第１重畳部３４の電極肢３４ａから第２重畳部３５に至る経路を、遮光部４０によって遮光できるため、ソース電極２４とドレイン電極２５との短絡発生を大幅に抑制することができる。
　《発明の実施形態３》
　図１２～図１４は、本発明の実施形態３を示している。
　図１２は、本実施形態３のアクティブマトリクス基板１におけるＴＦＴ１０を拡大して示す平面図である。図１３は、本実施形態３におけるＴＦＴ１０のゲート電極２６及び半導体層２３を示す平面図である。図１４は、半導体層２３の膜残り部２３ｃが形成されたＴＦＴ１０を示す平面図である。
　上記実施形態１では、ソース電極２４の第１重畳部３４が二股状に形成されていたのに対し、本実施形態はソース電極２４の第１重畳部３４が突出部３４ｂを有するようにしたものである。
　本実施形態におけるＴＦＴ１０は、図１２及び図１３に示すように、例えば矩形島状に形成された半導体層２３と、半導体層２３の一方の表面側に設けられたソース電極２４及びドレイン電極２５と、半導体層２３の他方の表面側に設けられたゲート電極２６とを有している。ソース電極２４はソース配線１８の一部によって構成され、ゲート電極２６はゲート配線１７の一部によって構成されている。半導体層２３は、例えばアモルファスシリコンによって形成されている。
　ゲート電極２６は、金属材料等の遮光性材料によって構成されている。例えば、ゲート電極２６は、Ｔｉ層及びＣｕ層がこの順に積層された積層体、Ｔｉ層、Ｃｕ層及びＴｉ層がこの順に積層された積層体、又はＴｉ層、Ａｌ層及びＴｉ層がこの順に積層された積層体によって構成されている。
　上記ゲート電極２６は、図１３に示すように、略矩形枠状の枠状部２６ｃと、枠状部２６ｃの対向する二辺にそれぞれ一体形成されて枠外側へ突出したコ字状の屈曲部２６ｄとを有している。ここで、上記ゲート電極２６の枠状部２６ｃ及び屈曲部２６ｄのうち半導体層２３に重畳する部分が、第３重畳部３６を構成している。
　図１２に示すように、ソース電極２４は、同図で上下に延びるように形成されている。また、ソース電極２４は、半導体層２３に重畳する第１重畳部３４を有している。第１重畳部３４は、ソース電極２４が延びる方向と交差する方向（図１２で右方向）に突出した突出部３４ｂを有している。また、上記ゲート電極２６の屈曲部２６ｄは、第１重畳部３４の一部含むソース電極２４を跨ぐように形成されている。
　ドレイン電極２５は、半導体層２３に重畳する第２重畳部３５を有している。第２重畳部３５の一部は、第１重畳部３４の突出部３４ｂに対して平行に延びている。また、ドレイン電極２５の一部は、ソース電極２４の一部に対して平行に延びている。さらに、第２重畳部３５の一部は、第１重畳部３４の一部に対して平行に延びている。そして、半導体層２３は、第２重畳部３５に重畳する領域にドレイン領域が形成され、第１重畳部３４に重畳する領域にソース領域が形成されている。
　本実施形態におけるＴＦＴ１０は、図１２に示すように、ドレイン電極２５に対して平行に延びているソース電極２４の一部と第１重畳部３４とを取り囲む遮光部４０を備えている。本実施形態における遮光部４０は、ゲート電極２６の屈曲部２６ｄと、ゲート電極２６の枠状部２６ｃの一部とによって構成されている。尚、遮光部４０は、ゲート電極２６の一部に限らず、他の遮光性材料によって構成してもよい。
　第１重畳部３４の一部は遮光部４０に重畳していてもよいが、第１重畳部３４は遮光部４０の枠外にはみ出さないように配置されている。
　次に、図１５を参照して、本発明の関連技術であるＴＦＴ１００について説明する。図１５は、本発明の関連技術における半導体層１２３の膜残り部１２３ｃが形成されたＴＦＴ１００を示す平面図である。
　ＴＦＴ１００は、図１５に示すように、島状に形成された半導体層１２３と、半導体層１２３の一方の表面側に設けられたソース電極１２４及びドレイン電極１２５と、半導体層１２３の他方の表面側に設けられたゲート電極１２６とを有している。
　ゲート電極１２６は、金属材料等の遮光性材料によって構成されている。ゲート電極２６は、図１５に示すように、当該ゲート電極１２６の基端側から同図で左側へ延出した延出部１２６ａを有している。また、ゲート電極１２６のうち半導体層１２３に重畳する部分が、第３重畳部１３６を構成している。
　図１５に示すように、ソース電極１２４は、半導体層１２３に重畳する第１重畳部１３４を有している。第１重畳部１３４は、ソース電極１２４が延びる方向と交差する方向（図１５で右方向）に突出した突出部１３４ｂを有している。
　ドレイン電極１２５は、半導体層１２３に重畳する第２重畳部１３５を有している。第２重畳部１３５の一部は、第１重畳部１３４の突出部１３４ｂに対して平行に延びている。半導体層１２３は、第２重畳部１３５に重畳する領域にドレイン領域が形成され、第１重畳部１３４に重畳する領域にソース領域が形成されている。
　そして、このＴＦＴ１００の半導体層１２３は、膜残り部１２３ｃを有している。膜残り部１２３ｃは、半導体層１２３の形成工程で本来除去されるべき部分が残ってしまったものである。
　膜残り部１２３ｃは、図１５に示すように、遮光膜であるゲート電極１２６に重ならない部分を有している。また、膜残り部１２３ｃに覆われているドレイン電極１２５の一部は、膜残り部１２３ｃに覆われているソース電極１２４の一部に対して平行に延びている。
　そのため、膜残り部１２３ｃにバックライト等の光源の光が入射すると、膜残り部１２３ｃにおける半導体の電子が価電子帯から伝導帯に励起されて、その半導体の電気伝導度が上昇する。そのことにより、図１５に破線の矢印Ａで示すように、ソース電極１２４とドレイン電極１２５とが導通して短絡する経路Ａが形成されてしまう。
　一方、図１４に示すように、本実施形態におけるアクティブマトリクス基板１では、半導体層２３の膜残り部２３ｃが第１重畳部３４及び第２重畳部３５の近傍に形成されたとしても、第１重畳部３４を取り囲む遮光部４０が形成されているので、図１４に破線の矢印Ｂで示すように、膜残り部２３ｃにおいてソース電極２４（第１重畳部３４）からドレイン電極２５（第２重畳部３５）に至る経路を、遮光部４０によって遮光することができる。
　したがって、膜残り部２３ｃに光が入射して光励起が生じたとしても、ソース電極２４とドレイン電極２５との短絡発生を抑制することができる。その結果、上記アクティブマトリクス基板１を備えた液晶表示装置の表示不良を大幅に抑制することができる。
　さらに、遮光部４０をゲート電極２６によって構成したので、そのゲート電極２６の形状を変更するだけで、遮光部４０を容易に形成することができる。
　《発明の実施形態４》
　上記実施形態１～３では、半導体層２３をアモルファスシリコンによって構成した例について説明したが、本発明はこれに限らず、例えばＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）等の酸化物半導体によって半導体層２３を構成することができる。
　すなわち、図１，図９及び図１２に示されるＴＦＴ１０において、ＩＧＺＯからなる半導体層２３と重畳する第１重畳部３４又は第２重畳部３５を、遮光部４０によって取り囲むようにしてもよい。
　そのことによっても、上記実施形態１～３と同様に、膜残り部２３ｃにおいて第１重畳部３４から第２重畳部３５に至る経路を、遮光部４０によって遮光できるため、膜残り部２３ｃに光が入射して光励起が生じたとしても、第１重畳部３４と第２重畳部３５との間にリーク電流が生じず、ソース電極２４とドレイン電極２５との短絡発生を抑制することができる。
　《その他の実施形態》
　上記実施形態３では、ＴＦＴ１０が第１重畳部３４を取り囲む遮光部４０を備えるように構成したが、本発明はこれに限らず、実施形態３において第２重畳部３５を取り囲む遮光部４０を形成するようにしてもよい。例えば、ゲート電極２６の屈曲部２６ｄをドレイン電極２５を跨ぐように形成することが可能である。
　また、第１重畳部３４又は第２重畳部３５を取り囲むように遮光部４０を形成するだけでなく、遮光部４０が第１重畳部３４及び第２重畳部３５の双方を取り囲むようにしてもよい。
　また、上記実施形態１～４では、液晶表示装置に用いられるアクティブマトリクス基板について説明したが、本発明はこれに限らず、例えば有機ＥＬ表示装置等の他のフラットパネルディスプレイに用いられるアクティブマトリクス基板についても同様に適用することができる。
　また、本発明は上記実施形態１～４に限定されるものでなく、本発明には、これらの実施形態１～４を適宜組み合わせた構成が含まれる。
　以上説明したように、本発明は、アクティブマトリクス基板及びその製造方法について有用である。
　　　　　　１　　　アクティブマトリクス基板 
　　　　　１０，１００　　　ＴＦＴ 
　　　　　１１，１１１　　　ガラス基板（絶縁性基板）
　　　　　２３，１２３　　　半導体層 
　　　　　２３ｃ，１２３ｃ　　膜残り部 
　　　　　２４，１２４　　　ソース電極 
　　　　　２５，１２５　　　ドレイン電極 
　　　　　２６，１２６　　　ゲート電極 
　　　　　２６ａ　　枠状部 
　　　　　２６ｂ　　突出部 
　　　　　２６ｃ　　枠状部 
　　　　　２６ｄ　　屈曲部 
　　　　　３４，１３４　　　第１重畳部 
　　　　　３４ａ　　電極肢 
　　　　　３４ｂ　　突出部 
　　　　　３５，１３５　　　第２重畳部 
　　　　　３５ａ　　先端部 
　　　　　４０　　　遮光部

Claims (8)

  1. 　絶縁性基板上に形成された半導体層と、
    　上記半導体層の一方の表面側に設けられ、該半導体層に重畳する第１重畳部を有するソース電極と、
    　上記半導体層の一方の表面側に設けられ、該半導体層に重畳する第２重畳部を有するドレイン電極と、
    　上記半導体層の他方の表面側に設けられ、遮光性材料からなるゲート電極と、
    　上記絶縁性基板の表面の法線方向から見て上記第１重畳部又は上記第２重畳部を取り囲むように形成され、遮光性を有する遮光部とを備えている
    ことを特徴とするアクティブマトリクス基板。
  2. 　請求項１に記載されたアクティブマトリクス基板において、
    　上記遮光部は、上記ゲート電極の一部によって構成されている
    ことを特徴とするアクティブマトリクス基板。
  3. 　請求項１又は２に記載されたアクティブマトリクス基板において、
    　上記第１重畳部は、一対の電極肢を有する二股状に形成され、
    　上記第２重畳部は、上記一対の電極肢の間に配置されると共に直線状に延びる先端部を有している
    ことを特徴とするアクティブマトリクス基板。
  4. 　請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板において、
    　上記遮光部は、複数の上記第１重畳部を一括して取り囲んでいる
    ことを特徴とするアクティブマトリクス基板。
  5. 　絶縁性基板上に遮光性を有する遮光部を形成する第１工程と、
    　上記遮光部が形成された上記絶縁性基板に島状の半導体層を形成する第２工程と、
    　上記半導体層に重畳する第１重畳部を有するソース電極、及び、上記半導体層に重畳する第２重畳部を有するドレイン電極をそれぞれ形成する第３工程とを有し、
    　上記第１工程では、上記絶縁性基板の表面の法線方向から見て、上記第３工程で形成される第１重畳部又は第２重畳部を取り囲むように上記遮光部を形成する
    ことを特徴とするアクティブマトリクス基板の製造方法。
  6. 　請求項５に記載されたアクティブマトリクス基板の製造方法において、
    　上記第１工程では、上記遮光部をゲート電極の一部によって形成する
    ことを特徴とするアクティブマトリクス基板の製造方法。
  7. 　請求項５又は６に記載されたアクティブマトリクス基板の製造方法において、
    　上記第３工程では、一対の電極肢を有する二股状の上記第１重畳部を形成すると共に、上記一対の電極肢の間に配置されると共に直線状に延びる先端部を有する上記第２重畳部を形成する
    ことを特徴とするアクティブマトリクス基板の製造方法。
  8. 　請求項５乃至７の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
    　上記第１工程では、複数の上記第１重畳部を一括して取り囲むように、上記遮光部を形成する
    ことを特徴とするアクティブマトリクス基板の製造方法。
PCT/JP2012/008085 2011-12-22 2012-12-18 アクティブマトリクス基板及びその製造方法 WO2013094184A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011281789 2011-12-22
JP2011-281789 2011-12-22

Publications (1)

Publication Number Publication Date
WO2013094184A1 true WO2013094184A1 (ja) 2013-06-27

Family

ID=48668102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/008085 WO2013094184A1 (ja) 2011-12-22 2012-12-18 アクティブマトリクス基板及びその製造方法

Country Status (1)

Country Link
WO (1) WO2013094184A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110291644A (zh) * 2017-02-15 2019-09-27 夏普株式会社 有源矩阵基板
CN113345916A (zh) * 2021-05-19 2021-09-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
JP2009099977A (ja) * 2007-10-17 2009-05-07 Au Optronics Corp 薄膜トランジスタアレイパネルを形成する装置及びその方法
JP2010161358A (ja) * 2008-12-11 2010-07-22 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
JP2010272568A (ja) * 2009-05-19 2010-12-02 Hitachi Displays Ltd 表示装置及びその製造方法
JP2011228715A (ja) * 2008-12-26 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
JP2009099977A (ja) * 2007-10-17 2009-05-07 Au Optronics Corp 薄膜トランジスタアレイパネルを形成する装置及びその方法
JP2010161358A (ja) * 2008-12-11 2010-07-22 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
JP2011228715A (ja) * 2008-12-26 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
JP2010272568A (ja) * 2009-05-19 2010-12-02 Hitachi Displays Ltd 表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110291644A (zh) * 2017-02-15 2019-09-27 夏普株式会社 有源矩阵基板
CN113345916A (zh) * 2021-05-19 2021-09-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Similar Documents

Publication Publication Date Title
KR101555113B1 (ko) 반도체 장치 및 그 제조방법 그리고 표시장치
KR102098220B1 (ko) 표시장치용 표시패널
US9618813B2 (en) Display device
JP4385993B2 (ja) 液晶表示装置及びその製造方法
WO2018209736A1 (zh) 薄膜晶体管及其制作方法
US9123820B2 (en) Thin film transistor including semiconductor oxide layer having reduced resistance regions
JP2017116622A (ja) 液晶表示装置およびその製造方法
JP6785563B2 (ja) 非線形素子、アレイ基板、およびアレイ基板の製造方法
WO2012144517A1 (ja) 液晶表示パネル
US8581256B2 (en) Pixel structure and fabrication method of pixel structure
TW201007951A (en) Display device and manufacturing method thereof
US20190172848A1 (en) Thin-film transistor substrate
WO2016027758A1 (ja) 半導体装置及び液晶表示装置
WO2013094184A1 (ja) アクティブマトリクス基板及びその製造方法
US9465266B2 (en) Liquid crystal display device
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
KR102080481B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US9929186B2 (en) Thin film transistor substrate and method for manufacturing the same
US10741690B2 (en) Thin film transistor, thin film transistor substrate, and liquid crystal display device
JP2014192420A (ja) 半導体装置及びその製造方法並びにそれを用いた表示装置
US8664703B2 (en) Display device having a shield
JP2018128521A (ja) 表示装置、および、表示装置の製造方法
CN117457659A (zh) 阵列基板及其制作方法、显示装置
JP5626726B2 (ja) 薄膜トランジスタ、表示装置、及び液晶表示装置
JP2015220387A (ja) 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12859040

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12859040

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP