JP2018128521A - 表示装置、および、表示装置の製造方法 - Google Patents

表示装置、および、表示装置の製造方法 Download PDF

Info

Publication number
JP2018128521A
JP2018128521A JP2017020192A JP2017020192A JP2018128521A JP 2018128521 A JP2018128521 A JP 2018128521A JP 2017020192 A JP2017020192 A JP 2017020192A JP 2017020192 A JP2017020192 A JP 2017020192A JP 2018128521 A JP2018128521 A JP 2018128521A
Authority
JP
Japan
Prior art keywords
display
pixel
film
electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017020192A
Other languages
English (en)
Other versions
JP2018128521A5 (ja
Inventor
荘司 本田
Shoji Honda
荘司 本田
利彦 岩坂
Toshihiko Iwasaka
利彦 岩坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017020192A priority Critical patent/JP2018128521A/ja
Priority to US15/875,107 priority patent/US20180226433A1/en
Publication of JP2018128521A publication Critical patent/JP2018128521A/ja
Publication of JP2018128521A5 publication Critical patent/JP2018128521A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

【課題】表示領域と非表示領域との境界において、映像を表示するために使用される部材として酸化物半導体膜を使用した構成を有する表示装置を提供する。
【解決手段】表示装置５００は、表示領域Ｒｇｄと非表示領域Ｒｇｘとの境界を跨ぐように設けられる対向電極ＣＥ１を備える。対向電極ＣＥ１は、画素電極ＧＥ１と共同して映像を表示するために使用される部材である。対向電極ＣＥ１のうち、表示領域Ｒｇｄに存在する部分は、導体部ＣＥｅである。導体部ＣＥｅは、酸化物半導体膜の一部が変化したものである。
【選択図】図５

Description

本発明は、酸化物半導体膜を使用した表示装置、および、表示装置の製造方法に関する。
一般に、表示装置の一例である液晶表示装置（液晶ディスプレイ）に含まれる液晶パネルは、アレイ基板を含む。アレイ基板は、薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））、ＴＦＴに接続された画素電極を有する。液晶パネルは、アレイ基板と対抗する対向する対向基板（ＣＦ基板）をさらに含む。対向基板には、対向電極、樹脂膜等が形成されている。アレイ基板および対向基板は、シール材により、互いに貼り合わせられる。シール材は、表示領域を囲むように、形成されている。シール材の形状は、閉ループ状（枠状）である。
アレイ基板、対向基板およびシール材で形成される空間には、液晶が封入されている。アレイ基板には、駆動ＩＣ、ＦＰＣ（Flexible Printed Circuits）等が実装される。なお、液晶表示装置は、上記の構成の液晶パネル、ベゼル、バックライトユニット等で構成される。
近年、液晶表示装置における、画面（表示領域）のサイズ、および、画面の解像度が多様化している。画面の解像度は、例えば、ＶＧＡからＱＸＧＡの範囲の解像度である。そのため、液晶表示装置のラインナップは多い。しかしながら、液晶表示装置における、複数の画素から構成される表示領域（画面）のサイズは変更できない。
なお、液晶表示装置（液晶パネル）の表示領域の形状は、一般的に、矩形である。しかしながら、近年では、非矩形の表示領域を有する液晶パネル（異型パネル）も製造されている。非矩形は、例えば、多角形、円、楕円等である。以下においては、表示領域と非表示領域との境界に存在する画素を、「境界画素」とも称する。
表示領域の形状が非矩形であると、ＲＧＢ等の３つの境界画素の各々の表示領域の面積が異なる場合がある。この場合、当該３つの境界画素の各々の、色のコントラストに違いが発生するという問題がある。
特許文献１，２には、当該問題を解決するための技術（以下、「関連技術Ａ」とも称する）が開示されている。関連技術Ａでは、各境界画素の表示領域の面積が同じとなるように、ＢＭ（ブラックマトリックス）により、各境界画素の非表示領域が遮光される。
また、特許文献３では、上記の問題を解決するための別の技術（以下、「関連技術Ｂ」とも称する）が開示されている。具体的には、関連技術Ｂでは、表示領域の周縁部の画素の延在方向が、表示領域内の各画素の延在方向と異なる。
特開２００８−２１６３５６号公報 特開２０１６−０８５４４８号公報 特開２０１０−２８６８２５号公報
近年、低電力化等のために、映像を表示するために使用される部材として、酸化物半導体膜が使用された表示装置が増えつつある。また、前述のように、近年では、表示領域の形状が非矩形である表示装置も製造されつつある。そこで、非矩形の表示領域と非表示領域との境界において、映像を表示するために使用される部材として酸化物半導体膜を使用した構成を有する表示装置が要求されている。
本発明は、このような問題を解決するためになされたものであり、表示領域と非表示領域との境界において、映像を表示するために使用される部材として酸化物半導体膜を使用した構成を有する表示装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る表示装置は、映像を表示するための非矩形の表示領域と、当該表示領域の周辺に設けられている非表示領域とを有する。前記表示装置は、電極と、前記表示領域と前記非表示領域との境界を跨ぐように設けられる部材とを備え、前記部材は、前記電極と共同して前記映像を表示するために使用される部材であり、前記部材のうち、前記表示領域に存在する部分は、導体であり、前記導体は、酸化物半導体膜の一部が変化したものである。
本発明によれば、表示装置は、前記表示領域と前記非表示領域との境界を跨ぐように設けられる部材を備える。前記部材は、前記電極と共同して前記映像を表示するために使用される部材である。前記部材のうち、前記表示領域に存在する部分は、導体である。前記導体は、酸化物半導体膜の一部が変化したものである。
これにより、表示領域と非表示領域との境界において、映像を表示するために使用される部材として酸化物半導体膜を使用した構成を有する表示装置を提供することができる。
本発明の実施の形態１に係る表示装置の断面図である。 本発明の実施の形態１に係る表示装置に含まれる基板の構成を示す平面図である。 本発明の実施の形態１に係る画素配置領域の構成を説明するための図である。 本発明の実施の形態１に係る表示パネルに含まれる境界画素付近の拡大図である。 図４のＡ１−Ａ２線に沿った、表示パネルの断面図である。 図５の一部の拡大図である。 図４のＣ１−Ｃ２線に沿った、表示パネルの断面図である。 本発明の実施の形態１に係る表示装置の製造方法における主要な工程を示すフローチャートである。 本発明の実施の形態１に係る表示装置の製造方法を説明するための図である。 本発明の実施の形態１に係る表示装置の製造方法を説明するための図である。 本発明の実施の形態１に係る表示装置の製造方法を説明するための図である。 本発明の実施の形態１に係る表示装置の製造方法を説明するための図である。 本発明の実施の形態１の変形例１に係る、表示装置の製造方法を説明するための図である。 比較構成Ｊを説明するための図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る表示装置５００の断面図である。表示装置５００は、一例として、アクティブマトリクス型の液晶表示装置である。また、表示装置５００は、一例として、ＦＦＳ（Fringe Field Switching）モードの液晶表示装置である。なお、表示装置５００は、ＦＦＳモードに限定されず、ノーマリーブラックモードに適用可能な他のモードの液晶表示装置であってもよい。
図１において、Ｘ方向、Ｙ方向およびＺ方向の各々は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向の各々も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図２は、本発明の実施の形態１に係る表示装置５００に含まれる後述の基板１１０の構成を示す平面図である。図１および図２を参照して、表示装置５００は、表示パネル１００と、バックライトユニットＢＬ１と、光学フィルムＬＦ１とを含む。
表示パネル１００は、映像を表示するためのパネルである。本実施の形態の表示パネル１００は、一例として、ＦＦＳモードの液晶表示パネルである。
バックライトユニットＢＬ１は、表示パネル１００が映像を表示するために使用する光を出射する。表示パネル１００は、バックライトユニットＢＬ１から出射される光を使用して、映像を表示する。
表示パネル１００は、基板１１０，１２０と、液晶層３０とを備える。基板１１０，１２０の各々は、透光性を有する。基板１１０は、液晶層３０を制御するための構成を有するアレイ基板である。基板１２０は、当該基板１２０を透過する光を、色光として出射するカラーフィルター基板である。当該色光は、例えば、赤色光、緑色光、青色光等である。
基板１１０および基板１２０は、シール材ＳＬ１により、互いに貼り合わせられる。基板１２０は、基板１１０に対向する対向基板である。液晶層３０は、複数の液晶分子３１を含む。なお、図１では、構成を見易くするために、２つの液晶分子３１のみを示しているが、実際には、液晶層３０は、非常に多くの液晶分子３１を含む。基板１１０、基板１２０およびシール材ＳＬ１により形成される領域（空間）には、液晶層３０が封入される。
表示パネル１００は、画素配置領域Ｒｇ１と周辺領域Ｒｇ２とを有する。画素配置領域Ｒｇ１は、平面視（ＸＹ面）において行列状に配置された複数の画素部Ｐｕ（図示せず）を含む。各画素部Ｐｕは、赤画素、緑画素および青画素から構成される。以下においては、画素部Ｐｕを構成する赤画素、緑画素および青画素の各々を、「画素Ｐｘ」または「画素」とも称する。
周辺領域Ｒｇ２は、平面視（ＸＹ面）において、画素配置領域Ｒｇ１の周辺に設けられている。具体的には、周辺領域Ｒｇ２は、平面視（ＸＹ面）において、画素配置領域Ｒｇ１を囲む領域である。平面視（ＸＹ面）における周辺領域Ｒｇ２の形状は閉ループ状である。
なお、画素配置領域Ｒｇ１および周辺領域Ｒｇ２は、表示パネル１００が構成される空間と、当該空間におけるＸＹ面、ＸＺ面およびＹＺ面とに対しても、表示パネル１００と同様に適用される。
すなわち、画素配置領域Ｒｇ１および周辺領域Ｒｇ２は、表示パネル１００を構成する各構成要素（基板１１０，１２０、液晶層３０等）に対しても、表示パネル１００と同様に適用される。そのため、例えば、図１および図２のように、表示パネル１００の基板１１０は、画素配置領域Ｒｇ１と周辺領域Ｒｇ２（額縁領域）とを有する。
次に、アレイ基板としての基板１１０について詳細に説明する。図１および図２を参照して、基板１１０は、複数のゲート配線ＧＬと、複数のソース配線ＳＬと、基板１１１と、複数のスイッチング素子ＳＷ１と、複数の画素電極ＧＥ１と、図示されない複数の対向電極ＣＥ１（共通電極）と、偏光板６５ａと、配向膜１１２とを含む。
なお、図２では、構成を分かり易くするために、４本のゲート配線ＧＬと、４本のソース配線ＳＬとを示している。しかしながら、実際には、基板１１０は、ｎ（５以上の整数）本のゲート配線ＧＬと、ｓ（５以上の整数）本のソース配線ＳＬとを含む。
各ゲート配線ＧＬおよび各ソース配線ＳＬは、詳細は後述するが、各スイッチング素子ＳＷ１を制御するための信号を、当該各スイッチング素子ＳＷ１へ伝達するための配線である。各スイッチング素子ＳＷ１は、当該信号を利用して、後述の画素電極ＧＥ１に電圧を供給する。なお、複数のゲート配線ＧＬと、複数のソース配線ＳＬとにより形成される矩形が、「画素Ｐｘ」に相当する。
基板１１０の画素配置領域Ｒｇ１を構成する各画素Ｐｘには、スイッチング素子ＳＷ１が設けられている。基板１１１は、透光性を有する。基板１１１は、絶縁性材料で構成される。基板１１１は、例えば、透明なガラス基板である。基板１１１の一方の面には、複数のスイッチング素子ＳＷ１が設けられている。
各スイッチング素子ＳＷ１は、例えば、ＴＦＴである。具体的には、各スイッチング素子ＳＷ１は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、各スイッチング素子ＳＷ１は、Ｐチャネル型のＭＯＳＦＥＴであってもよい。各スイッチング素子ＳＷ１は、ドレイン電極、ソース電極およびゲート電極を有する。各スイッチング素子ＳＷ１には、画素電極ＧＥ１が接続される。具体的には、各スイッチング素子ＳＷ１のドレイン電極には、画素電極ＧＥ１が接続される。
画素電極ＧＥ１は、画素配置領域Ｒｇ１を構成する複数の画素Ｐｘの各々に設けられている。各画素電極ＧＥ１は、当該画素電極ＧＥ１に電圧が印加されることにより、液晶層３０において電界を発生させるための電極である。具体的には、各画素電極ＧＥ１は、液晶層３０において、液晶分子３１の向きを変化させるための電界を発生させるために使用される。画素電極ＧＥ１の形状は、平板状である。
複数の対向電極ＣＥ１の各々の形状は、一例として、長尺状である。各対向電極ＣＥ１は、画素配置領域Ｒｇ１の縦方向（Ｙ軸方向）に延びる。各対向電極ＣＥ１は、画素配置領域Ｒｇ１において、画素配置領域Ｒｇ１の縦方向（Ｙ軸方向）に並ぶ複数の画素Ｐｘにわたって、設けられている。
なお、対向電極ＣＥ１には、後述のスリットＳＬｔが設けられている。スリットＳＬｔは、当該対向電極ＣＥ１と画素電極ＧＥ１との間に、フリンジ電界を発生させるためのスリットである。画素電極ＧＥ１および対向電極ＣＥ１の各々は、透明電極である。当該透明電極は、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）等から構成される。
配向膜１１２は、液晶分子３１を配向させるための膜である。配向膜１１２は、基板１１１の一方の面に設けられている。
表示装置５００（表示パネル１００）は、画素電極ＧＥ１および対向電極ＣＥ１を使用して、映像を表示する。具体的には、表示装置５００（表示パネル１００）は、画素電極ＧＥ１と対向電極ＣＥ１との間に電圧を印加する。これにより、画素電極ＧＥ１と対向電極ＣＥ１との間にフリンジ電界が発生する。フリンジ電界の発生により、液晶分子３１の向きが変化する。すなわち、画素電極ＧＥ１と対向電極ＣＥ１との間に蓄えられた電荷により、液晶分子３１の向きが変化する。
液晶分子３１の向きが変化することにより、液晶層３０が駆動する。このように、表示装置５００（表示パネル１００）は、液晶層３０を駆動させることにより、映像を表示する。以上により、導体である対向電極ＣＥ１は、画素電極ＧＥ１（電極）と共同して映像を表示するために使用される部材である。
次に、カラーフィルター基板としての基板１２０について詳細に説明する。図１を参照して、基板１２０は、偏光板６５ｂと、基板１２１と、カラーフィルターＣＦ１と、ブラックマトリクスＢＭ１と、配向膜１２２とを含む。
基板１２１は、透光性を有する透明基板である。基板１２１の一方の面には、カラーフィルターＣＦ１およびブラックマトリクスＢＭ１が設けられている。ブラックマトリクスＢＭ１は、光の一部を遮る遮光部材である。
次に、基板１１０の電気的な構成について詳細に説明する。図２を参照して、基板１１０の周辺領域Ｒｇ２には、走査信号駆動回路４６ａ、表示信号駆動回路４６ｂが設けられている。走査信号駆動回路４６ａは、各ゲート配線ＧＬに接続されている。また、走査信号駆動回路４６ａは、外部配線４９ａに接続されている。表示信号駆動回路４６ｂは、各ソース配線ＳＬに接続されている。また、表示信号駆動回路４６ｂは、外部配線４９ｂに接続されている。
次に、画素配置領域Ｒｇ１の構成について説明する。図３は、本発明の実施の形態１に係る画素配置領域Ｒｇ１の構成を説明するための図である。画素配置領域Ｒｇ１は、表示領域Ｒｇｄと、非表示領域Ｒｇｘとを有する。表示領域Ｒｇｄは、表示パネル１００（表示装置５００）が、映像を表示するための領域である。非表示領域Ｒｇｘは、映像が表示されない領域である。非表示領域Ｒｇｘは、表示領域Ｒｇｄの周辺に設けられている。
図３（ａ）を参照して、表示領域Ｒｇｄの形状は、非矩形である。図３（ｂ）は、表示領域Ｒｇｄと非表示領域Ｒｇｘとの境界付近（領域Ｒ１）に対応する領域Ｒ１の拡大図である。図３（ｂ）には、境界線Ｌｗが示される。本実施の形態において、境界線Ｌｗの形状は、ジグザグ状である。境界線Ｌｗは、表示領域Ｒｇｄと非表示領域Ｒｇｘとの境界を示す線である。
なお、図３（ｂ）の境界線Ｌｗｎは、表示領域Ｒｇｄと非表示領域Ｒｇｘと境界部分を、おおまかに示す線である。なお、図３（ｂ）には、後述の説明のために、後述の製造工程で使用するフォトマスクＭＫ１が示されている。しかしながら、実際には、製造が完了した表示パネル１００の基板１１０には、フォトマスクＭＫ１は存在しない。
図３（ａ）および図３（ｂ）を参照して、画素配置領域Ｒｇ１は、平面視（ＸＹ面）において、行列状に配置された複数の画素部Ｐｕを含む。各画素部Ｐｕは、画素Ｐｘｒ，Ｐｘｇ，Ｐｘｂから構成される。画素Ｐｘｒ，Ｐｘｇ，Ｐｘｂは、それぞれ、赤画素、緑画素および青画素である。画素Ｐｘｒ，Ｐｘｇ，Ｐｘｂの各々は、画素Ｐｘである。すなわち、各画素部Ｐｕは、３つの画素Ｐｘ（画素Ｐｘｒ，Ｐｘｇ，Ｐｘｂ）から構成される。そのため、画素配置領域Ｒｇ１は、行列状に配置された複数の画素Ｐｘを含む。
以下においては、境界線Ｌｗと重なる画素部Ｐｕを、「境界画素部Ｐｕｗ」ともいう。また、以下においては、境界線Ｌｗと重なる画素Ｐｘを、「境界画素Ｐｘｗ」ともいう。境界画素部Ｐｕｗは、３つの境界画素Ｐｘｗ（画素Ｐｘｒ，Ｐｘｇ，Ｐｘｂ）から構成される。
以下においては、境界画素Ｐｘｗのうち、非表示領域Ｒｇｘに存在する部分を、「非表示部」ともいう。また、以下においては、境界画素Ｐｘｗのうち、表示領域Ｒｇｄに存在する部分を、「表示部」ともいう。すなわち、境界画素Ｐｘｗは、非表示部と表示部とを有する。
各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの非表示部の面積は同じである。すなわち、各境界画素部Ｐｕｗの画素Ｐｘｒ，Ｐｘｇ，Ｐｘｂの各々の非表示部の面積は同じである。また、各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの表示部の面積は同じである。すなわち、各境界画素部Ｐｕｗの画素Ｐｘｒ，Ｐｘｇ，Ｐｘｂの各々の表示部の面積は同じである。
次に、画素配置領域Ｒｇ１の詳細な構成について説明する。図４は、本発明の実施の形態１に係る表示パネル１００に含まれる境界画素Ｐｘｗ（画素Ｐｘ）付近の拡大図である。なお、図４に示される一部の構成要素は、当該構成要素の輪郭のみで示されている。例えば、対向電極ＣＥ１については、当該対向電極ＣＥ１の輪郭が、太線により示されている。また、例えば、画素電極ＧＥ１については、当該画素電極ＧＥ１の輪郭のみが示されている。
図５は、図３（ｂ）および図４のＡ１−Ａ２線に沿った、表示パネル１００の断面図である。図５には、境界線Ｌｗが示される。図６は、図５の一部の拡大図である。なお、前述したように、画素配置領域Ｒｇ１は、行列状に配置された複数の画素Ｐｘを含む。
図３（ｂ）、図４、図５および図６を参照して、各画素Ｐｘは、スイッチング素子ＳＷ１、画素電極部Ｐｘｅを含む。
スイッチング素子ＳＷ１は、ゲート配線ＧＬ、ゲート絶縁膜１１の一部、半導体膜２、オーミックコンタクト膜３、ソース電極Ｓｅおよびドレイン電極Ｄｅ、透明導電膜６ａを含む。
ゲート配線ＧＬは、基板１１１上に形成されている。なお、ゲート絶縁膜１１は、基板１１１の一部、および、ゲート配線ＧＬを覆う。半導体膜２は、ゲート絶縁膜１１上に形成されている。オーミックコンタクト膜３は、半導体膜２上に形成されている。ソース電極Ｓｅおよびドレイン電極Ｄｅは、オーミックコンタクト膜３上に形成されている。透明導電膜６ａは、ソース電極Ｓｅおよびドレイン電極Ｄｅ上に形成されている。
画素電極部Ｐｘｅは、画素電極ＧＥ１と、対向電極ＣＥ１の一部とを含む。画素電極ＧＥ１は、ゲート絶縁膜１１上に形成されている。対向電極ＣＥ１と、画素電極ＧＥ１との間には、層間絶縁膜１２が形成されている。
図７は、図４のＣ１−Ｃ２線に沿った、表示パネル１００の断面図である。図７は、表示パネル１００に含まれるコンタクト部Ｃｔｐを示す。すなわち、図７は、コンタクト部Ｃｔｐの断面図である。
図７を参照して、基板１１１上には、共通配線ＣＬおよびゲート絶縁膜１１が形成されている。ゲート絶縁膜１１上には、層間絶縁膜１２が形成されている。なお、コンタクト部Ｃｔｐには、層間絶縁膜１２およびゲート絶縁膜１１を貫通するコンタクトホールＣｈが形成されている。また、対向電極ＣＥ１は、コンタクトホールＣｈを利用して、共通配線ＣＬと電気的に接続されるように、設けられる。
次に、対向電極ＣＥ１について説明する。図３（ａ）、図３（ｂ）および図４を参照して、各対向電極ＣＥ１は、画素配置領域Ｒｇ１において、画素配置領域Ｒｇ１の縦方向（Ｙ軸方向）に並ぶ複数の画素Ｐｘにわたって、設けられている。すなわち、対向電極ＣＥ１は、画素配置領域Ｒｇ１の縦方向（Ｙ軸方向）にのびる。各対向電極ＣＥ１は、表示領域Ｒｇｄと非表示領域Ｒｇｘとの境界（境界線Ｌｗ）を跨ぐように設けられる部材である。
平面視（ＸＹ面）において、対向電極ＣＥ１のうち、１つの画素Ｐｘと重なる部分には、複数のスリットＳＬｔが設けられている。各スリットＳＬｔの形状は、例えば、長尺状である。各スリットＳＬｔの長手方向は、一例として、ソース配線ＳＬの延在方向（Ｙ軸方向）と平行である。
（表示装置の製造）
次に、表示装置５００の製造方法（以下、「製造方法Ａ」とも称する）について説明する。なお、ここでは、主に、表示装置５００の主要部分である表示パネル１００の製造方法について、図８のフローチャートにしたがって説明する。なお、図８は、製造方法Ａの主要な工程のみを示す。図９、図１０、図１１および図１２は、本発明の実施の形態１に係る表示装置５００（表示パネル１００）の製造方法Ａを説明するための図である。
製造方法Ａでは、まず、基板１１１が用意される（図９（ａ）参照）。次に、基板１１１の主面全体に第１の金属膜が形成される。第１の金属膜の形成する方法は、例えば、スパッタ法、蒸着法等である。
第１の金属膜は、例えば、Ｃｒ、Ａｇ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等で構成される。また、第１の金属膜は、例えば、Ｃｒ、Ａｇ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等を主成分とする合金膜であってもよい。また、第１の金属膜は、例えば、Ｃｒ、Ａｇ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇのうちの少なくとも２つの材料からなる積層膜であってもよい。
以下においては、レジストパターンを形成するための工程を「フォトリソグラフィ工程」と称する。また、以下においては、レジストパターンを使用してパターニングを行う工程を「エッチング工程」と称する。また、以下においては、レジストパターンを除去する工程を「レジスト除去工程」と称する。
次に、第１のフォトリソグラフィ工程において、第１の金属膜上にレジストが塗布される。そして、当該レジストが、フォトマスクを使用して、露光される。これにより、レジストが感光する。次に、感光したレジストが現像される。次に、パターニングにより、レジストパターンが形成される。
次に、第１のエッチング工程において、レジストパターンをマスクとして使用して、エッチングが行われることにより、第１の金属膜がパターニングされる。これにより、ゲート配線ＧＬおよび共通配線ＣＬが形成される。なお、ゲート配線ＧＬは、ゲート電極を含む。すなわち、ゲート配線ＧＬの一部は、ゲート電極である。
次に、第１のレジスト除去工程において、レジストパターンが除去される。これにより、図９（ｂ）の状態になる。
次に、プラズマＣＶＤ（Chemical Vapor Deposition）、常圧ＣＶＤ、減圧ＣＶＤ等により、ゲート絶縁膜１１、半導体膜２およびオーミックコンタクト膜３が、この順で、積層される。そのため、ゲート絶縁膜１１により、ゲート配線ＧＬおよび共通配線ＣＬが覆われる。なお、図９（ｃ）では、ゲート絶縁膜１１が形成された状態のみを示している。
ゲート絶縁膜１１は、例えば、窒化シリコン、酸化シリコン等で構成される。なお、ゲート絶縁膜１１は、膜の欠損（ピンホール）の発生による短絡を防止するために、複数回に分けて形成されることが好ましい。
半導体膜２は、例えば、非晶質シリコン、多結晶ポリシリコン等で構成される。オーミックコンタクト膜３は、例えば、リン（Ｐ）等の不純物が高濃度に添加されているｎ型非晶質シリコンまたはｎ型多結晶シリコン等で構成される。
次に、スパッタ法、蒸着法等により、オーミックコンタクト膜３上に第２の金属膜が形成される。第２の金属膜は、第１の金属膜を構成する材料と同様な材料で構成される。
次に、第２のフォトリソグラフィ工程において、レジストパターンが形成される。次に、第２のエッチング工程において、レジストパターンをマスクとして使用して、エッチングが行われることにより、第２の金属膜がパターニングされる。
具体的には、第２のエッチング工程では、ソース配線ＳＬおよび金属膜４０が形成されるように、第２の金属膜がパターニングされる。金属膜４０は、ソース配線ＳＬからスイッチング領域の方向へ延在する。当該スイッチング領域は、後述の工程により、スイッチング素子ＳＷ１が形成される領域である。なお、金属膜４０に対し、後述の工程が行われることにより、ソース電極Ｓｅおよびドレイン電極Ｄｅが形成される。
なお、この時点では、スイッチング素子ＳＷ１のチャネル領域となる部分には、第２の金属膜（金属膜４０）が存在している。そのため、ソース電極Ｓｅは、ドレイン電極Ｄｅと繋がっている。つまり、第２のエッチング工程では、互いに繋がっているソース電極Ｓｅおよびドレイン電極Ｄｅと、ソース電極Ｓｅに接続されるソース配線ＳＬとが形成される。
また、第２のエッチング工程では、オーミックコンタクト膜３および半導体膜２も、第２の金属膜のパターニングで使用されたマスクを用いてエッチングされる。そのため、実質的には、パターニングされた第２の金属膜が、マスクとして機能する。これにより、オーミックコンタクト膜３および半導体膜２は、第２の金属膜と同様に、パターニングされる。
このように、第２の金属膜のパターニングと、オーミックコンタクト膜３および半導体膜２のパターニングとにおいては、同じマスクが使用される。そのため、第２の金属膜、オーミックコンタクト膜３および半導体膜２のパターニングは、１回のエッチング工程（第２のエッチング工程）で行うことができる。
次に、第２のレジスト除去工程において、第２のフォトリソグラフィ工程により形成されたレジストパターンが除去される。これにより、図９（ｄ）の状態になる。
次に、電極形成工程が行われる（図８のＳ１１０）。電極形成工程は、画素電極ＧＥ１を形成する工程である。電極形成工程では、まず、スパッタ法等により、基板１１１の上方に存在する部材の最上面全体に、第１の透明導電膜である透明導電膜６ａが形成される（図９（ｅ）参照）。なお、透明導電膜６ａ（第１の透明導電膜）の一部は、後述の工程により、画素電極ＧＥ１となる。透明導電膜６ａは、例えば、ＩＴＯ等で構成される。
次に、第３のフォトリソグラフィ工程において、透明導電膜６ａのうち、エッチング（除去）の対象でない部分の表面に、開口Ｈｒ１を有するレジストパターンＲＰ１が形成される（図１０（ａ）参照）。
次に、第３のエッチング工程において、レジストパターンＲＰ１をマスクとして使用して、透明導電膜６ａの一部がエッチング（除去）される。これにより、図１０（ｂ）の状態になる。
次に、金属膜４０のうち、レジストパターンＲＰ１が有する開口Ｈｒ１の下方に存在する部分が除去される。その結果、金属膜４０が分離されることにより、ソース電極Ｓｅおよびドレイン電極Ｄｅが形成される（図１０（ｃ）参照）。また、図１０（ｄ）のように、オーミックコンタクト膜３のうち、レジストパターンＲＰ１が有する開口Ｈｒ１の下方に存在する部分が除去される。これにより、スイッチング素子ＳＷ１のチャネル領域となる部分（半導体膜２の一部）が露出される。
次に、第３のレジスト除去工程において、レジストパターンＲＰ１が除去される。これにより、図１１（ａ）に示す画素電極ＧＥ１が形成される。画素電極ＧＥ１は、透明導電膜６ａの一部である。以上で、電極形成工程は終了する。
次に、図１１（ｂ）のように、基板１１１の上方に存在する部材の最上面全体に、層間絶縁膜１２（第２の絶縁膜）が形成される。層間絶縁膜１２は、例えば、ＳｉＯ膜である。層間絶縁膜１２の形成は、例えば、ＣＶＤ装置を使用した、デポジション法により、行われる。
なお、後述の工程で形成される対向電極ＣＥ１と、層間絶縁膜１２が接触するように、当該層間絶縁膜１２は形成される。これにより、画素電極ＧＥ１を含む透明導電膜６ａが、層間絶縁膜１２に覆われる。また、スイッチング素子ＳＷ１のチャネル領域が層間絶縁膜１２に覆われる。
なお、層間絶縁膜１２は、無機絶縁膜と、当該無機絶縁膜上に形成されるＳｉＯ膜とにより構成されてもよい。この場合、ＳｉＯ膜の厚みは、例えば、５０ｎｍである。また、無機絶縁膜は、例えば、窒化シリコン、酸化シリコン等である。
次に、第４のフォトリソグラフィ工程および第４のエッチング工程が行われることにより、図７のコンタクトホールＣｈが形成される。
なお、周辺領域Ｒｇ２（額縁領域）には、ゲート端子およびソース端子（図示せず）が形成される。ゲート端子は、ゲート配線ＧＬを走査信号駆動回路４６ａに接続するための端子である。ソース端子は、ソース配線ＳＬを表示信号駆動回路４６ｂに接続するための端子である。ゲート端子は、ゲート配線ＧＬが存在する層と同じ層である配線層（第１の金属膜）を用いて形成されている。ソース端子は、ソース配線ＳＬが存在する層と同じ層である配線層（第２の金属膜）を用いて形成されている。
また、第４のフォトリソグラフィ工程および第４のエッチング工程では、ゲート端子およびソース端子を露出するためのコンタクトホールも形成される。その後、第４のレジスト除去工程において、第４のフォトリソグラフィ工程で形成されたレジストパターンが除去される。
次に、図１１（ｂ）の状態に対し、半導体形成工程が行われる（図８のＳ１２０）。半導体形成工程は、酸化物半導体膜を形成する工程である。酸化物半導体膜は、酸化物半導体で構成される膜である。
半導体形成工程では、まず、スパッタ法等により、基板１１１の上方に存在する層間絶縁膜１２の上面全体に、第２の透明導電膜（酸化物半導体膜）が形成される。なお、第２の透明導電膜は、後述の工程により、対向電極ＣＥ１となる。第２の透明導電膜は、状態が半導体である酸化物半導体膜である。
第２の透明導電膜（酸化物半導体膜）の厚みは、例えば、８０ｎｍである。酸化物半導体膜は、例えば、ＩｎＧａＺｎＯで構成される。当該酸化物半導体膜の比抵抗は、例えば、１×１０２から１×１０５（Ωｃｍ）程度である。以下においては、ＩｎＧａＺｎＯを、「ＩＧＺＯ」とも称する。
状態が半導体である酸化物半導体膜は、当該酸化物半導体膜に、ＵＶ（UltraViolet）レーザーが照射されることにより、当該酸化物半導体膜の状態が、半導体から導体に変化する性質を有する。また、状態が導体である酸化物半導体膜は、Ｎ２Ｏガスを含むプラズマが照射されることにより、当該酸化物半導体膜の状態が、導体から絶縁体に変化する性質を有する。
また、状態が半導体である酸化物半導体膜は、当該酸化物半導体膜に、Ｎ２Ｏガスを含むプラズマが照射されることにより、当該酸化物半導体膜の状態が、半導体から絶縁体に変化する性質を有する。また、状態が絶縁体である酸化物半導体膜は、当該酸化物半導体膜に、ＵＶレーザーが照射されることにより、当該酸化物半導体膜の状態が、絶縁体から導体に変化する性質を有する。
次に、第５のフォトリソグラフィ工程および第５のエッチング工程が行われることにより、第２の透明導電膜がパターニングされる。これにより、図１１（ｃ）のように、透明導電膜ＣＥｎが形成される。なお、各境界画素Ｐｘｗに含まれる透明導電膜ＣＥｎ（酸化物半導体膜）は、図５の境界線Ｌｗを跨ぐように設けられる。
なお、後述の工程により、透明導電膜ＣＥｎが変化した対向電極ＣＥ１の一部は、図７のように、コンタクトホールＣｈを介して、共通配線ＣＬに接続される。
なお、周辺領域Ｒｇ２（額縁領域）には、ゲート端子パッドおよびソース端子パッドが形成される。ゲート端子パッドは、コンタクトホールを介して、ゲート端子に接続されるパッドである。ソース端子パッドは、コンタクトホールを介して、ソース端子に接続されるパッドである。
その後、第５のレジスト除去工程において、第５のフォトリソグラフィ工程で形成されたレジストパターンが除去される。これにより、図１１（ｃ）の状態になる。
次に、導体形成工程が行われる（図８のＳ１３０）。導体形成工程では、レーザー照射処理が行われる。レーザー照射処理では、図１２（ａ）のように、基板１１１の上方に存在する部材の最上面全体に、ＵＶレーザーが照射される。これにより、状態が半導体である酸化物半導体膜は、当該酸化物半導体膜の状態が、半導体から導体に変化する。すなわち、層間絶縁膜１２（ＳｉＯ膜）と接している透明導電膜ＣＥｎ（酸化物半導体膜）は、導体である導体部ＣＥｅに変化する（図１２（ｂ）参照）。つまり、レーザー照射処理は、酸化物半導体膜（透明導電膜ＣＥｎ）のうち、表示領域Ｒｇｄに形成するための部分を導体（導体部ＣＥｅ）に変化させるための処理である。
次に、絶縁体形成工程が行われる（図８のＳ１４０）。絶縁体形成工程では、フォトマスクＭＫ１を使用したプラズマ処理が行われる。フォトマスクＭＫ１は、例えば、写真製版のフォトマスクである。フォトマスクＭＫ１の形状は、平面視（ＸＹ面）において、表示領域Ｒｇｄを覆う形状である。
具体的には、図３（ｂ）を参照して、フォトマスクＭＫ１の形状は、平面視（ＸＹ面）において、表示領域Ｒｇｄに存在する複数の画素Ｐｘと、各境界画素Ｐｘｗの表示部とを覆う形状である。なお、前述したように、各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの非表示部の面積は同じである。また、各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの表示部の面積は同じである。すなわち、フォトマスクＭＫ１で覆われた各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの表示部の面積は同じである。
プラズマ処理では、図３（ｂ）および図１２（ｃ）のように、表示領域ＲｇｄがフォトマスクＭＫ１により覆われた状態で、プラズマ装置が、非表示領域Ｒｇｘに対し、Ｎ２Ｏガスを含むプラズマを照射する。これにより、状態が導体である酸化物半導体膜は、当該酸化物半導体膜の状態が、導体から絶縁体に変化する。すなわち、導体部ＣＥｅ（酸化物半導体膜）のうち、非表示領域Ｒｇｘに存在する部分が、絶縁体である絶縁部ＣＥｘに変化する（図１２（ｄ）、図５参照）。すなわち、プラズマ処理は、酸化物半導体膜（導体部ＣＥｅ）のうち、非表示領域Ｒｇｘに形成するための部分を絶縁体（絶縁部ＣＥｘ）に変化させるための処理である。なお、絶縁部ＣＥｘの比抵抗は、例えば、約１×１０７（Ωｃｍ）である。
上記の導体形成工程および絶縁体形成工程により、複数の対向電極ＣＥ１が形成される。なお、各対向電極ＣＥ１は、導体部ＣＥｅと、絶縁部ＣＥｘとを含む。導体部ＣＥｅは、表示領域Ｒｇｄに存在する。絶縁部ＣＥｘは、非表示領域Ｒｇｘに存在する。
なお、画素Ｐｘ全体が表示領域Ｒｇｄに存在する場合、当該画素Ｐｘにおける対向電極ＣＥ１は、導体部ＣＥｅを含む。また、境界画素Ｐｘｗにおける対向電極ＣＥ１は、図５のように、導体部ＣＥｅおよび絶縁部ＣＥｘを含む。なお、前述したように、対向電極ＣＥ１は、画素電極ＧＥ１と共同して映像を表示するために使用される部材である。より厳密には、対向電極ＣＥ１の導体部ＣＥｅは、画素電極ＧＥ１と共同して映像を表示するために使用される部材である。
境界画素Ｐｘｗに含まれる導体部ＣＥｅは、対向電極ＣＥ１のうち、表示領域Ｒｇｄに存在する部分である。当該導体部ＣＥｅは、前述のレーザー照射処理により、透明導電膜ＣＥｎ（酸化物半導体膜）の一部が変化したものである。
また、図５のように、対向電極ＣＥ１は、画素電極ＧＥ１（電極）の上方に設けられる。対向電極ＣＥ１と画素電極ＧＥ１との間には、層間絶縁膜１２（ＳｉＯ膜）が設けられている。
また、境界画素Ｐｘｗに含まれる絶縁部ＣＥｘは、対向電極ＣＥ１のうち、非表示領域Ｒｇｘに存在する部分である。絶縁部ＣＥｘは、絶縁体である。絶縁部ＣＥｘは、前述のプラズマ処理により、導体部ＣＥｅ（酸化物半導体膜）の別の一部が変化したものである。
次に、基板１１０（アレイ基板）および基板１２０（対向基板）は、シール材ＳＬ１により、互いに貼り合わせられる。次に、駆動ＩＣ、ＦＰＣ等が、基板１１０に実装される。当該駆動ＩＣは、走査信号駆動回路４６ａ、表示信号駆動回路４６ｂ等である。これにより、表示パネル１００の製造が完了する。
次に、表示パネル１００、バックライトユニットＢＬ１等が、筐体（図示せず）に収容されることにより、表示装置５００の製造が完了する。
表示装置５００（表示パネル１００）は、画素電極ＧＥ１と対向電極ＣＥ１との間に発生させたフリンジ電界により液晶層３０を駆動することにより、映像を表示する。そのため、境界画素Ｐｘｗのうち、対向電極ＣＥ１に含まれる絶縁部ＣＥｘに対応する非表示部は発光しない。そのため、当該非表示部は黒を示す。したがって、本実施の形態によれば、境界画素Ｐｘｗに含まれる対向電極ＣＥ１が絶縁部ＣＥｘを含まない構成よりも、表示領域のサイズを小さくすることができる。
以上説明したように、本実施の形態によれば、表示装置５００は、表示領域Ｒｇｄと非表示領域Ｒｇｘとの境界を跨ぐように設けられる対向電極ＣＥ１を備える。対向電極ＣＥ１は、画素電極ＧＥ１と共同して映像を表示するために使用される部材である。対向電極ＣＥ１のうち、表示領域Ｒｇｄに存在する部分は、導体部ＣＥｅである。導体部ＣＥｅは、酸化物半導体膜の一部が変化したものである。
これにより、表示領域Ｒｇｄと非表示領域Ｒｇｘとの境界において、映像を表示するために使用される部材として酸化物半導体膜を使用した構成を有する表示装置を提供することができる。
また、本実施の形態によれば、表示装置５００（表示パネル１００）の各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの表示部の面積は同じである。そのため、各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの表示部が発光することにより、各境界画素部Ｐｕｗにおいても、例えば，表示領域Ｒｇｄの中央部に存在する画素部Ｐｕと同等の色のコントラストを表現できる。すなわち、非矩形の表示領域Ｒｇｄの周縁部に相当する各境界画素部Ｐｕｗにおいても、色のコントラストを均一に表現することができる。したがって、非矩形の表示領域Ｒｇｄにおける、各境界画素部Ｐｕの色の表現状態を良好に保つことができる。
なお、非表示領域Ｒｇｘの画素を駆動させない他の方法として、対向電極ＣＥ１のうち、非表示領域Ｒｇｘに存在する部分を除去するという方法も考えられる。しかしながら、この方法よりも、酸化物半導体膜を用いる上記の構成の方が、ギャップをなくすことができるというメリットがある。つまり、本実施の形態に係る構成では、対向電極ＣＥ１は非表示領域Ｒｇｘと表示領域Ｒｇｄとにわたって形成されており、段差が生じない。そのため、洗浄等のプロセスにより、段差に透明導電膜等の異物が溜まるという不良も抑制される。また、透明導電膜の面積が広がりやすいという問題も解消される。
また、本実施の形態によれば、フォトマスクＭＫ１を使用したプラズマ処理において、フォトマスクＭＫ１の位置を変化させることにより、表示領域Ｒｇｄの面積（サイズ）を変化せることができる。例えば、図３（ｂ）のフォトマスクＭＫ１を、−Ｙ方向へ移動させた状態で、プラズマ処理を行うことにより、表示領域Ｒｇｄのサイズを小さくすることができる。すなわち、本実施の形態によれば、１つのフォトマスクＭＫ１から、様々な面積の表示領域を有する表示装置５００を提供することができる。
なお、上記の製造方法では、第３のエッチング工程では、透明導電膜６ａ、金属膜４０、オーミックコンタクト膜３および半導体膜２のエッチングを行うために、第３のフォトリソグラフィ工程で形成したレジストパターンＲＰ１をマスクとして使用したがこれに限定されない。例えば、金属膜４０、オーミックコンタクト膜３および半導体膜２のエッチングを行うために、パターニング後の透明導電膜６ａがマスクとして使用されてもよい。
また、酸化物半導体膜（第２の透明導電膜）の厚みは、８０ｎｍに限定されない。酸化物半導体膜の厚みが５ｎｍ未満である場合、酸化物半導体膜全体の抵抗値が高いため、当該酸化物半導体膜が電極として機能しない。そのため、酸化物半導体膜の厚みは、例えば、少なくとも５ｎｍ以上であればよい。
なお、酸化物半導体膜の厚みの上限値は１μｍ以下である。酸化物半導体膜の厚みが大きい場合、表示装置の生産性の低下を招く。そのため、酸化物半導体膜の厚みは、表示装置の仕様に応じて適宜決定される。酸化物半導体膜の厚みは、一般的には、１０ｎｍ以上５００ｎｍ以下とするのが好ましい。
また、ＳｉＯ膜の厚みは、例えば、５０ｎｍに限定されない。ＳｉＯ膜の厚みが１ｎｍ未満である場合、膜の厚みを均一にすることが難しいため、本発明の効果が十分に発揮できない。そのため、ＳｉＯ膜の厚みは、１ｎｍ以上であればよい。
ここで、本実施の形態における、境界線Ｌｗ付近の構成と、ブラックマトリックスを使用した構成（以下、「比較構成Ｊ」とも称する）との比較を行う。図１４は、比較構成Ｊを説明するための図である。比較構成Ｊでは、図１４（ａ）の非表示領域Ｒｇｘは、ブラックマトリックスで覆われる。図１４（ｂ）は、図１４（ａ）の領域Ｒ１の拡大図である。比較構成Ｊでは、図１４（ｂ）に示される境界線Ｌｗｎは、表示領域Ｒｇｄと非表示領域Ｒｇｘとの境界を示す線である。
以下においては、比較構成Ｊの境界線Ｌｗｎと重なる画素部Ｐｕを、「境界画素部Ｐｕｎ」ともいう。また、以下においては、比較構成Ｊの境界線Ｌｗｎと重なる画素Ｐｘを、「境界画素Ｐｘｎ」ともいう。また、以下においては、境界画素Ｐｘｎのうち、非表示領域Ｒｇｘに存在する部分を、「非表示部」ともいう。また、以下においては、境界画素Ｐｘｎのうち、表示領域Ｒｇｄに存在する部分を、「表示部」ともいう。
図１４（ｂ）を参照して、各境界画素部Ｐｕｎに含まれる３つの境界画素Ｐｘｎの表示部の面積は異なる。そのため、比較構成Ｊでは、各境界画素部Ｐｕｎに含まれる３つの境界画素Ｐｘｎにおける色のコントラストに違いが発生するという問題がある。
一方、本実施の形態では、図３（ｂ）のように、各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの表示部の面積は同じである。そのため、各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｎにおける色のコントラストは同じである。そのため、本実施の形態では、比較構成Ｊの問題を解決することができる。
また、前述したように、液晶表示装置の画面（表示領域）のサイズは多様化している。例えば、額縁領域のサイズは変更できないが、表示領域のサイズを小さくすることは可能である。そのため、一般的には、複数種類の表示領域のサイズに対応する複数種類のフォトマスクが作成される。この場合、フォトマスクの費用も高額となる。なお、前述した関連技術Ａまたは関連技術Ｂにおいても、液晶表示装置の画面（表示領域）のサイズの多様化に対応するためには、複数種類のフォトマスクを新規で作成する必要があるという問題がある。
そこで、本実施の形態の表示装置５００（表示パネル１００）は、上記のように構成される。また、表示装置５００は、上記の製造方法によって製造される。そのため、本実施の形態により、上記の問題を解決することができる。
＜実施の形態１の変形例１＞
本実施の形態の変形例の構成は、実施の形態１の製造方法において、一部の工程の順番を変更した構成（以下、「構成Ｃｔ２」ともいう）である。構成Ｃｔ２における表示装置は、実施の形態１の表示装置５００である。以下においては、構成Ｃｔ２における表示装置５００の製造方法を、「製造方法Ｂ」とも称する。製造方法Ｂは、実施の形態１の製造方法Ａと比較して、図１１（ｃ）の構成を生成するための工程よりも後の工程が異なる。製造方法Ｂのそれ以外の工程は、製造方法Ａと同様なので詳細な説明は繰り返さない。以下、製造方法Ｂについて、製造方法Ａと異なる工程を説明する。
製造方法Ｂでは、図１１（ｃ）の構成に対し、絶縁体形成工程が行われる。構成Ｃｔ２の絶縁体形成工程では、プラズマ処理Ｂが行われる。プラズマ処理Ｂでは、図１３（ａ）のように、基板１１１の上方に存在する部材の最上面全体に、プラズマ装置が、Ｎ２Ｏガスを含むプラズマを照射する。これにより、状態が半導体である酸化物半導体膜は、当該酸化物半導体膜の状態が、半導体から絶縁体に変化する。すなわち、層間絶縁膜１２（ＳｉＯ膜）と接している透明導電膜ＣＥｎ（酸化物半導体膜）は、絶縁体である絶縁部ＣＥｘに変化する（図１３（ｂ）参照）。つまり、プラズマ処理Ｂは、酸化物半導体膜（透明導電膜ＣＥｎ）のうち、非表示領域Ｒｇｘに形成するための部分を絶縁体に変化させるための処理である。
次に、導体形成工程Ｂが行われる。導体形成工程Ｂでは、フォトマスクＭＫ２を使用したレーザー照射処理Ｂが行われる。フォトマスクＭＫ２の形状は、平面視（ＸＹ面）において、非表示領域Ｒｇｘを覆う形状である。
具体的には、フォトマスクＭＫ２の形状は、平面視（ＸＹ面）において、非表示領域Ｒｇｘに存在する複数の画素Ｐｘと、各境界画素Ｐｘｗの非表示部とを覆う形状である。なお、フォトマスクＭＫ２で覆われた各境界画素部Ｐｕｗに含まれる３つの境界画素Ｐｘｗの非表示部の面積は同じである。
レーザー照射処理Ｂでは、図１３（ｃ）のように、非表示領域ＲｇｘがフォトマスクＭＫ２により覆われた状態で、表示領域Ｒｇｄに対し、ＵＶレーザーが照射される。これにより、状態が絶縁体である酸化物半導体膜は、当該酸化物半導体膜の状態が、絶縁体から導体に変化する。すなわち、絶縁部ＣＥｘ（酸化物半導体膜）のうち、表示領域Ｒｇｄに存在する部分が、導体である導体部ＣＥｅに変化する（図１３（ｄ）参照）。つまり、レーザー照射処理Ｂは、酸化物半導体膜（絶縁部ＣＥｘ）のうち、表示領域Ｒｇｄに形成するための部分を導体（導体部ＣＥｅ）に変化させるための処理である。
次に、実施の形態１と同様な工程が行われることにより、表示パネル１００の製造が完了する。次に、表示パネル１００、バックライトユニットＢＬ１等が、筐体（図示せず）に収容されることにより、表示装置５００の製造が完了する。
以上説明したように、本変形例によれば、プラズマ処理およびレーザー照射処理を行う順序を変更した場合においても、実施の形態１と同じ効果が得られる。
以上、実施の形態および変形例に基づいて本発明を説明したが、本発明は上述した実施形態および変形例に限定されるものではない。また、本発明の要旨の範囲内で種々の変形や応用が可能である。すなわち、本発明は、その発明の範囲内において、実施の形態、実施の形態の変形例を自由に組み合わせたり、実施の形態、実施の形態の変形例を適宜、変形、省略することが可能である。
例えば、対向電極ＣＥ１は、画素電極ＧＥ１の上方に設けられる構成としたが、これに限定されない。対向電極ＣＥ１は、画素電極ＧＥ１の下方に設けられる構成としてもよい。また、本実施の形態では、図４に示すように、対向電極ＣＥ１の数は、複数としたがこれに限定されない。例えば、対向電極ＣＥ１の数が１である構成としてもよい。当該構成では、１つの対向電極ＣＥ１が、表示領域内の複数の画素に亘って設けられる。
なお、本実施の形態で使用される酸化物半導体膜を構成する材料は、ＩｎＧａＺｎＯに限定されない。酸化物半導体膜を構成する材料は、例えば、ＩｎＺｎＯ系、ＩｎＧａＯ系、ＩｎＳｎＯ系、ＩｎＳｎＺｎＯ系、ＩｎＧａＺｎＳｎＯ系、ＩｎＡｌＺｎＯ系、ＩｎＨｆ（ハフニウム）ＺｎＯ系、ＩｎＺｒ（ジルコニウム）ＺｎＯ系、ＩｎＭｇ（マグネシウム）ＺｎＯ系およびＩｎＹ（イットリウム）ＺｎＯ系のいずれであってもよい。当該酸化物半導体膜を構成する材料は、上記の材料であっても、酸化物半導体膜を構成する材料ＩｎＧａＺｎＯである構成と同様な効果を得ることができる。
すなわち、酸化物半導体膜を構成する材料は、例えば、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＩｎＳｎＺｎＯ、ＩｎＧａＺｎＳｎＯ、ＩｎＡｌＺｎＯ、ＩｎＨｆＺｎＯ、ＩｎＺｒＺｎＯ、ＩｎＭｇＺｎＯおよびＩｎＹＺｎＯのいずれかである。
また、画素電極ＧＥ１を構成する透明電極は、ＩＴＯに限定されず、例えば、ＩＺＯであってもよい。ＩＺＯは、当該ＩＺＯのエッチングの際に、ゲート絶縁膜１１上に生じる微小残渣が少ない。そのため、微小残渣による白濁を防止でき、表示装置５００の表示品位を向上させることができる。
また、ゲート絶縁膜１１上の微小残渣が少ない場合、ゲート絶縁膜１１の表面をドライエッチングする際に、微小残渣を効率的に除去できる。そのため、ゲート絶縁膜１１と層間絶縁膜１２との密着性向上にも有益である。このような理由のため、透明電極は、ＩＧＺＯ（Indium Gallium Zinc Oxide）で構成されてもよい。
また、対向電極ＣＥ１は、画素配置領域Ｒｇ１の縦方向（Ｙ軸方向）に並ぶ複数の画素Ｐｘにわたって、設けられているとしたが、これに限定されない。各画素Ｐｘに対応する対向電極ＣＥ１は、コンタクトホールＣｈを介して共通配線ＣＬと電気的に接続されている。そのため、共通配線ＣＬのうち、各画素Ｐｘに対応する部分に同じ信号（電圧）を印加するようにすれば、各画素Ｐｘに、１つの対向電極ＣＥ１が設けられてもよい。すなわち、複数の対向電極ＣＥ１が、互いに離れて設けられる構成としてもよい。
また、スリットＳＬｔの長手方向は、ソース配線ＳＬの延在方向（Ｙ軸方向）と平行であるとしたが、これに限定されない。スリットＳＬｔの長手方向は、任意の方向でよい。さらに、各画素Ｐｘに対応する対向電極ＣＥ１ごとに、スリットＳＬｔの長手方向が異なっていてもよい。また、対向電極ＣＥ１のうち、各画素Ｐｘに対応する部分の形状は、例えば、当該対向電極ＣＥ１と画素電極ＧＥ１との間でフリンジ電界を発生させることができる形状（例、櫛歯状）であればよい。
また、プラズマ処理またはプラズマ処理Ｂで使用されるプラズマは、少なくとも、Ｎ２Ｏガスを含むプラズマであればよい。
また、レーザー照射処理またはレーザー照射処理Ｂで使用されるレーザーは、ＵＶレーザーに限定されない。当該レーザーは、例えば、ＵＶランプ、紫外線ＬＥＤ等であってもよい。レーザー照射処理で使用されるレーザーは、例えば、紫外レーザー、波長が４８０ｎｍ以下である紫外光を発するもの等であってもよい。
また、本発明は、ＴＦＴを有するアレイ基板以外の構成のアレイ基板にも適用できる。本発明は、例えば、各画素のＴＦＴのドレイン電極上に画素電極が直接重なった構成を有するアレイ基板に対しても、適用可能である。
また、上記実施の形態または変形例では、種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が成立し得る。例えば、実施の形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として成立する。
１００ 表示パネル、５００ 表示装置、ＣＥ１ 対向電極、ＣＥｅ 導体部、ＣＥｘ 絶縁部、ＧＥ１ 画素電極。

Claims (7)

  1. 映像を表示するための非矩形の表示領域と、当該表示領域の周辺に設けられている非表示領域とを有する表示装置であって、
    電極と、
    前記表示領域と前記非表示領域との境界を跨ぐように設けられる部材とを備え、
    前記部材は、前記電極と共同して前記映像を表示するために使用される部材であり、
    前記部材のうち、前記表示領域に存在する部分は、導体であり、
    前記導体は、酸化物半導体膜の一部が変化したものである
    表示装置。
  2. 前記部材のうち、前記非表示領域に存在する部分は、絶縁体であり、
    前記絶縁体は、前記酸化物半導体膜の別の一部が変化したものである
    請求項１に記載の表示装置。
  3. 前記部材は、前記電極の上方または下方に設けられる
    請求項１または２に記載の表示装置。
  4. 前記部材と前記電極との間には、ＳｉＯ膜が設けられている
    請求項１から３のいずれか１項に記載の表示装置。
  5. 前記酸化物半導体膜を構成する材料は、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＩｎＳｎＺｎＯ、ＩｎＧａＺｎＳｎＯ、ＩｎＡｌＺｎＯ、ＩｎＨｆＺｎＯ、ＩｎＺｒＺｎＯ、ＩｎＭｇＺｎＯおよびＩｎＹＺｎＯのいずれかである
    請求項１から４のいずれか１項に記載の表示装置。
  6. 映像を表示するための非矩形の表示領域と、当該表示領域の周辺に設けられている非表示領域とを有する表示装置の製造方法であって、
    電極を形成する工程と、
    前記表示領域と前記非表示領域との境界を跨ぐように設けられる酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜のうち、前記表示領域に形成するための部分を導体に変化させるための処理を行う工程とを含み、
    前記導体は、前記電極と共同して前記映像を表示するために使用される部材である
    表示装置の製造方法。
  7. 前記表示装置の製造方法は、さらに、
    前記酸化物半導体膜のうち、前記非表示領域に形成するための部分を絶縁体に変化させるための処理を行う工程を含む
    請求項６に記載の表示装置の製造方法。
JP2017020192A 2017-02-07 2017-02-07 表示装置、および、表示装置の製造方法 Pending JP2018128521A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017020192A JP2018128521A (ja) 2017-02-07 2017-02-07 表示装置、および、表示装置の製造方法
US15/875,107 US20180226433A1 (en) 2017-02-07 2018-01-19 Display device and method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017020192A JP2018128521A (ja) 2017-02-07 2017-02-07 表示装置、および、表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018128521A true JP2018128521A (ja) 2018-08-16
JP2018128521A5 JP2018128521A5 (ja) 2020-03-12

Family

ID=63037385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017020192A Pending JP2018128521A (ja) 2017-02-07 2017-02-07 表示装置、および、表示装置の製造方法

Country Status (2)

Country Link
US (1) US20180226433A1 (ja)
JP (1) JP2018128521A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11846856B2 (en) * 2020-03-17 2023-12-19 Beijing Boe Display Technology Co., Ltd. Array substrate and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194322A1 (ja) * 2014-06-17 2015-12-23 三菱電機株式会社 液晶表示装置およびその製造方法
JP2016085448A (ja) * 2014-10-27 2016-05-19 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示パネル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2808916B1 (en) * 2013-05-30 2018-12-12 LG Display Co., Ltd. Method of manufacturing an organic light emitting display device
US9081705B2 (en) * 2013-06-11 2015-07-14 Apple Inc. Methods and apparatus for reliable detection and enumeration of devices
WO2016027758A1 (ja) * 2014-08-20 2016-02-25 シャープ株式会社 半導体装置及び液晶表示装置
DE112016003004T5 (de) * 2015-07-01 2018-03-15 Mitsubishi Electric Corporation Anzeigevorrichtung und Verfahren zur Fertigung der Anzeigevorrichtung
CN105633016B (zh) * 2016-03-30 2019-04-02 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194322A1 (ja) * 2014-06-17 2015-12-23 三菱電機株式会社 液晶表示装置およびその製造方法
JP2016085448A (ja) * 2014-10-27 2016-05-19 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示パネル

Also Published As

Publication number Publication date
US20180226433A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
US10120247B2 (en) Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof
US10379411B2 (en) Liquid crystal display panel and liquid crystal display device
US9711542B2 (en) Method for fabricating display panel
US9461077B2 (en) Active matrix substrate and method for manufacturing the same
JP6903503B2 (ja) 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
US20120092606A1 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
JP6128961B2 (ja) 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
JP2015025955A (ja) 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法
WO2017024708A1 (zh) 显示基板及其制作方法、显示器件
JP2016025272A (ja) 表示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
JP2018128521A (ja) 表示装置、および、表示装置の製造方法
JP2020096095A (ja) 薄膜トランジスタ基板、表示装置および液晶表示装置
TW201619681A (zh) 半導體裝置及液晶顯示裝置
US8450135B2 (en) Pixel structure and manufacturing method thereof
JP2016224386A (ja) 薄膜トランジスタ基板およびその製造方法
JP5667424B2 (ja) 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
KR20170134800A (ko) 액정 표시 장치 및 그 제조방법
US10497725B2 (en) Method of producing display panel board
JP6703169B2 (ja) 表示用パネル基板、表示パネル、および表示装置
CN109491157B (zh) 显示面板用基板的制造方法
JP6497056B2 (ja) 液晶表示装置の製造方法
JP6425676B2 (ja) 表示装置の製造方法
JP2015220387A (ja) 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210622