TW201619681A - 半導體裝置及液晶顯示裝置 - Google Patents

半導體裝置及液晶顯示裝置 Download PDF

Info

Publication number
TW201619681A
TW201619681A TW104126862A TW104126862A TW201619681A TW 201619681 A TW201619681 A TW 201619681A TW 104126862 A TW104126862 A TW 104126862A TW 104126862 A TW104126862 A TW 104126862A TW 201619681 A TW201619681 A TW 201619681A
Authority
TW
Taiwan
Prior art keywords
film
region
conductive film
liquid crystal
oxide semiconductor
Prior art date
Application number
TW104126862A
Other languages
English (en)
Inventor
Yutaka Takamaru
Hiroshi Matsukizono
Tadayoshi Miyamoto
Takao Saitoh
Yohsuke Kanzaki
Keisuke Ide
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201619681A publication Critical patent/TW201619681A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

本發明之半導體裝置30包含：第1導電膜30S；氧化物半導體膜36，其具有通道區域36C、及較通道區域36C電性電阻低之低電阻化區域36L，且經由通道區域36C而使第1導電膜30S與低電阻化區域36L電性連接；第1絕緣膜PF1，其至少覆蓋通道區域36C，且具有以露出低電阻化區域36L之方式開口之接觸孔CH1；及第2絕緣膜PF2，其具有還原性，以跨越接觸孔CH1之形態配設於第1絕緣膜PF1之上層側，且於接觸孔CH1內與低電阻化區域36L接觸。

Description

半導體裝置及液晶顯示裝置
本說明書所揭示之技術係關於半導體裝置及液晶顯示裝置。
近年來，於液晶顯示裝置中，稱為IPS(In-Plane Switching：共平面切換)方式、或FFS(Fringe Field Switching：邊緣場切換)方式之橫向電場方式之液晶顯示裝置顯露頭角。於橫向電場方式之液晶顯示裝置中，於IPS方式中，配置於TFT(Thin Film Transistor：薄膜電晶體)基板上之一對電極於俯視時不重疊，與此相對，於FFS方式中，一對電極於俯視時重疊。於該等橫向電場方式之液晶顯示裝置中，於對向配置之一對基板間夾著液晶，於一者之基板即TFT基板上將絕緣膜夾於中間而配置一對電極，且於該一對電極間產生驅動液晶之電場。
於FFS方式之液晶顯示裝置中，於TFT基板上一對電極夾著絕緣膜而上下配置，將任一者設為像素電極，且將任一另一者設為共通電極。一對電極中相對而言配置於下側之電極為像素電極及共通電極之任一者皆可使液晶顯示裝置作動。於該種液晶顯示裝置中，曾提出使用氧化物半導體膜作為構成TFT之通道區域之材料。氧化物半導體膜因具有較非晶矽等更高之電子遷移率，故可使TFT高速動作。
已知於此般以氧化物半導體膜形成TFT之通道區域之FFS方式之液晶顯示裝置中，藉由氫電漿處理等使氧化物半導體膜之一部分低電阻化，且將該低電阻化之區域作為構成像素電極或共通電極之導體化區域。例如，於下述專利文獻1中，揭示有於一對電極中，將像素電 極相對配置於下側，且將共通電極相對配置於上側之FFS方式之液晶顯示面板。於該液晶顯示面板中，藉由於氧化物半導體膜上形成具有還原性之絕緣膜，而使氧化物半導體膜中與絕緣膜接觸之區域還原且低電阻化，並將該低電阻化之區域設為像素電極。此般不對氧化物半導體膜實施氫電漿處理等之特別處理，而使低電阻化區域形成於氧化物半導體膜之一部分，藉此謀求削減製造成本。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2013/151002號
然而，於上述專利文獻1所揭示之液晶面板中，於其製造過程中，藉由於氧化物半導體膜上直接形成絕緣膜而使氧化物半導體膜之一部分低電阻化。因此，於形成絕緣膜時，氧化物半導體膜中被設為通道區域之區域受絕緣膜影響，存在該區域被還原之虞。若氧化物半導體膜中被設為通道區域之區域如此被還原，則TFT之動作可靠性降低。
本說明書所揭示之技術係鑑於上述問題而被創作者，目的在於提供可謀求削減製造成本，且確保優異之動作可靠性之半導體裝置。
本說明書所揭示之技術係關於一種半導體裝置，該半導體裝置具備：第1導電膜；氧化物半導體膜，其具有通道區域、及較該通道區域電性電阻低之低電阻化區域，且經由上述通道區域而使上述第1導電膜與上述低電阻化區域電性連接；第1絕緣膜，其至少覆蓋上述通道區域，且具有以露出上述低電阻化區域之方式開口之接觸孔；及第2絕緣膜，其具有還原性，以跨越上述接觸孔之形態配設於上述第1 絕緣膜之上層側，且於上述接觸孔內與上述低電阻化區域接觸。
上述半導體裝置係於其製造過程中，使具有還原性之第2絕緣膜與露出於接觸孔內之氧化物半導體膜之一部分接觸，藉此使氧化物半導體膜中之該接觸之區域被還原且低電阻化，成為低電阻化區域。因此，可不對氧化物半導體膜實施氫電漿處理等之特別處理，而於氧化物半導體膜之一部分形成低電阻化區域，且可謀求削減製造成本。
再者，於上述之半導體裝置中，因第1絕緣膜係以覆蓋通道區域之形態配置於第2絕緣膜之下層側，故於其製造過程中，於形成第2絕緣膜前藉由第1絕緣膜覆蓋通道區域。因此，於製造過程中形成第2絕緣膜時，通道區域不易受第2絕緣膜影響，可防止或抑制通道區域受第2絕緣膜影響而被還原。其結果，可將半導體裝置設為動作可靠性優異者。如上所述於上述半導體裝置中，可謀求削減製造成本且確保優異之動作可靠性。
於上述之半導體裝置中，亦可具備與上述低電阻化區域電性連接且較該低電阻化區域電性電阻低之第2導電膜，且經由上述通道區域使上述第1導電膜與上述第2導電膜電性連接。
根據該構成，藉由於低電阻化區域與通道區域間介存較低電阻化區域電性電阻低之第2導電膜，可使電子易於第1導電膜與低電阻化區域間遷移，實現電子遷移率優異之半導體裝置。
於上述半導體裝置中，可行的是，上述通道區域係與上述第1導電膜之連接部位較該第1導電膜配設於上層側，且與上述第2導電膜之連接部位較該第2導電膜配設於上層側，上述低電阻化區域係與上述第2導電膜之連接部位較該第2導電膜配設於上層側。
於半導體裝置之製造過程中，若於形成氧化物半導體膜後形成第1導電膜及第2導電膜，則有於形成第1導電膜及第2導電膜時氧化物半導體膜損傷，且於氧化物半導體膜產生缺陷之狀況。另一方面，若 於形成第1導電膜及第2導電膜後形成氧化物半導體膜，則通道區域中與第1導電膜之連接部位較第1導電膜配置於上層側，且通道區域中與第2導電膜之連接部位、及低電阻化區域中與第2導電膜之連接部位分別較第2導電膜配置於上層側。即，上述構成係於其製造過程中，藉由於形成第1導電膜及第2導電膜後形成氧化物半導體膜而實現。因此，於上述構成中，可防止或抑制於氧化物半導體膜產生缺陷。
於上述半導體裝置中，上述通道區域與上述低電阻化區域之間可直接連接。
根據該構成，因於製造過程中，不必於通道區域與低電阻化區域之間形成汲極電極等之金屬膜，故不必考慮此種金屬膜之良品率，可進而削減製造成本。
於上述半導體裝置中，上述第2絕緣膜可以於俯視時，包圍覆蓋上述通道區域之上述第1絕緣膜之形態而形成。
根據該構成，覆蓋通道區域之第1絕緣膜之側端部成為被第2絕緣膜覆蓋之狀態。因此，可防止或抑制光自第1絕緣膜之側端部進入第1絕緣膜內。其結果，可防止或抑制因進入第1絕緣膜內之光於與第2絕緣膜之間進行多重反射且進入通道區域內而使通道區域易劣化。
於上述半導體裝置中，上述第2絕緣膜可包含氫。
氫具有強還原性。因此，於上述構成中，藉由於氧化物半導體膜中與第2絕緣膜接觸之區域導入第2絕緣膜內之氫，該部位容易被還原，且低電阻化。如此根據上述構成，可提供用以使氧化物半導體膜中與第2絕緣膜接觸之區域低電阻化之具體構成。
於上述半導體裝置中，上述接觸孔之開口緣與上述第1導電膜之間的距離可較1.5μm大。
於氧化物半導體膜內擴散之氫之擴散距離係於特定條件下設為1.5μm。根據上述構成，可於特定條件下，防止或抑制製造過程中自 第2絕緣膜被導入於露出於接觸孔內之氧化物半導體膜之一部分之氫擴散至第1導電膜。因此，可進而提高半導體裝置之動作可靠性。
上述氧化物半導體可包含銦(In)、鎵(Ga)、鋅(Zn)、氧(O)。該情形時，上述氧化物半導體可具有結晶性。
根據該構成，於謀求半導體裝置之多功能化方面更佳。
本說明書所揭示之其他技術係關於液晶顯示裝置，該液晶顯示裝置係具備形成有上述半導體裝置之第1基板者，且具備：第2基板，其與上述第1基板配置為對向狀；及液晶層，其介存於上述第1基板與上述第2基板間，包含液晶分子；且上述半導體裝置具備：第3導電膜，其配設於俯視時至少與上述低電阻化區域重疊之位置，且形成於上述第2絕緣膜之上層側；上述低電阻區域與上述第3導電膜中任一者構成具有以狹縫狀開口之複數個狹縫開口部且設置於各像素之像素電極，上述低電阻區域與上述第3導電膜中任一另一者構成於與上述像素電極之間產生配向控制上述液晶分子之電場之共通電極。
上述液晶顯示裝置係於第1基板上將第2絕緣膜夾於中間而構成像素電極與共通電極，像素電極具有狹縫開口部，且該等電極於俯視時重疊，藉此實現FFS方式之液晶顯示裝置。又，因氧化物半導體膜之一部分即低電阻化區域被設為像素電極或共通電極，故於其製造過程中不必另外形成像素電極或共通電極。因此，可實現FFS方式之液晶顯示裝置，且謀求製造成本之削減。
根據本說明書所揭示之技術，可提供能謀求削減製造成本，且確保優異之動作可靠性之半導體裝置。
10‧‧‧液晶顯示裝置
11‧‧‧液晶面板
11A‧‧‧彩色濾光片基板
11A1‧‧‧玻璃基板
11B‧‧‧陣列基板
11B1‧‧‧玻璃基板
11C‧‧‧液晶層
11D‧‧‧配向膜
11E‧‧‧配向膜
11F‧‧‧偏光板
11G‧‧‧偏光板
11H‧‧‧彩色濾光片
11I‧‧‧遮光膜
14‧‧‧背光裝置
14A‧‧‧底板
15‧‧‧外部構件
15A‧‧‧開口部
16‧‧‧外部構件
20‧‧‧IC晶片
22‧‧‧控制基板
24‧‧‧可撓性基板
26‧‧‧像素電極
26A‧‧‧狹縫開口部
28‧‧‧共通電極
30‧‧‧TFT
30D‧‧‧汲極電極
30G‧‧‧閘極電極
30S‧‧‧源極電極
32‧‧‧閘極配線
34‧‧‧源極配線
36‧‧‧氧化物半導體膜
36C‧‧‧通道區域
36L‧‧‧低電阻化區域
111B‧‧‧陣列基板
126‧‧‧像素電極
130‧‧‧TFT
130D‧‧‧汲極電極
136‧‧‧氧化物半導體膜
136C‧‧‧通道區域
136L‧‧‧低電阻化區域
211B‧‧‧陣列基板
226‧‧‧像素電極
230‧‧‧TFT
230D‧‧‧汲極電極
230S‧‧‧源極電極
234‧‧‧源極配線
236‧‧‧氧化物半導體膜
236C‧‧‧通道區域
236L‧‧‧低電阻化區域
311B‧‧‧陣列基板
330‧‧‧TFT
411B‧‧‧陣列基板
426‧‧‧像素電極
426A‧‧‧狹縫開口部
430‧‧‧TFT
430S‧‧‧源極電極
436‧‧‧氧化物半導體膜
436C‧‧‧通道區域
436L‧‧‧低電阻化區域
A1‧‧‧顯示區域
A2‧‧‧非顯示區域
CH1‧‧‧第1接觸孔
D1‧‧‧距離
D2‧‧‧距離
GI1‧‧‧第1閘極絕緣膜
GI2‧‧‧第2閘極絕緣膜
PF1‧‧‧第1保護膜
PF2‧‧‧第2保護膜
PF3‧‧‧第1保護膜
PF4‧‧‧第2保護膜
X‧‧‧軸
Y‧‧‧軸
Z‧‧‧軸
圖1係將實施形態1之液晶顯示裝置沿長邊方向切斷後之剖面之概略剖視圖。
圖2係液晶面板之概略俯視圖。
圖3係示意性顯示液晶面板之剖面構成之概略剖視圖。
圖4係顯示陣列基板之顯示部中的像素之平面構成之俯視圖。
圖5係圖4之V-V剖面所示之TFT之剖視圖。
圖6係顯示TFT之製造步驟(1)之剖視圖。
圖7係顯示TFT之製造步驟(2)之剖視圖。
圖8係顯示TFT之製造步驟(3)之剖視圖。
圖9係顯示TFT之製造步驟(4)之剖視圖。
圖10係顯示TFT之製造步驟(5)之剖視圖。
圖11係顯示TFT之製造步驟(6)之剖視圖。
圖12係顯示TFT之製造步驟(7)之剖視圖。
圖13係實施形態1之變化例之TFT中相當於圖5所示之剖面之剖面之剖視圖。
圖14係實施形態2之TFT中相當於圖5所示之剖面之剖面之剖視圖。
圖15係顯示實施形態2之TFT之製造步驟(1)之剖視圖。
圖16係顯示實施形態2之TFT之製造步驟(2)之剖視圖。
圖17係實施形態3之TFT中相當於圖5所示之剖面之剖面之剖視圖。
圖18係顯示實施形態4之陣列基板之顯示部中的像素之平面構成之俯視圖。
圖19係圖18之XIX-XIX剖面所示之實施形態4之TFT之剖視圖。
<實施形態1>
參照圖1至圖13對實施形態1進行說明。於本實施形態中，對具備液晶面板11之液晶顯示裝置10予以例示。另，於圖1至圖4顯示有X 軸、Y軸及Z軸，各軸方向係以成為各圖式所共通之方向之方式描繪。又，關於上下方向，以圖1為基準，以該圖上側為表面側，且以該圖下側為底面側。
液晶顯示裝置10係如圖1及圖2所示，具備：液晶面板11；IC晶片20，其係安裝於液晶面板11且驅動該液晶面板11之電子零件；控制基板22，其係自外部對IC晶片20供給各種輸入信號；可撓性基板24，其電性連接液晶面板11與外部之控制基板22；及背光裝置14，其係對液晶面板11供給光之外部光源。又，液晶顯示裝置10具備用以收容且保持相互安裝之液晶面板11及背光裝置14之正背一體之外部構件15、16，其中於表面側之外部構件15，設置有用以自外部視認液晶面板11所顯示之圖像之開口部15A。
先對背光裝置14進行簡單說明。背光裝置14係如圖1所示，具備朝向表面側開口之構成大致箱形之底板14A、配置於底板14A內之未圖示之光源(冷陰極管、LED(Light Emitting Diode：發光二極體)、有機EL(Electroluminescence：電致發光)等)、及以覆蓋底板14A之開口部之形態配置之未圖示之光學構件。光學構件具有將自光源出射之光轉換為面狀光等之功能。通過光學構件成為面狀之光入射於液晶面板11，用於在液晶面板11中顯示圖像。
其次，對液晶面板11進行說明。液晶面板11係如圖2所示，整體上形成縱長之矩形狀，其長邊方向與各圖式之Y軸方向一致，其短邊方向與各圖式之X軸方向一致。於液晶面板11中，於其之大部分配設可顯示圖像之顯示區域A1，於偏向其長邊方向之一側之端部側(圖2所示之下側)之位置配設有不顯示圖像之非顯示區域A2。於非顯示區域A2之一部分，安裝有IC晶片20及可撓性基板24。另，於液晶面板11中，如圖1所示，較後述之彩色濾光片基板11A小一圈之框狀之一點鏈線形成顯示區域A1之外形，較該一點鏈線外側之區域為非顯示區 域A2。
液晶面板11係如圖3所示，具備透光性優異之一對玻璃製基板11A、11B、及包含光學特性會隨著施加電場而發生變化之物質即液晶分子之液晶層11C。構成液晶面板11之兩基板11A、11B係以維持液晶層11C之厚度量之單元間隙之狀態，藉由未圖示之密封材料而貼合。兩基板11A、11B之中，表面側(正面側)正側之基板11A設為彩色濾光片基板(第2基板之一例)11A，底面側(背面側)背側之基板11B設為陣列基板(第1基板之一例)11B。於兩基板11A、11B之內面側，分別形成有用以使液晶層11C所含之液晶分子配向之配向膜11D、11E。兩基板11A、11B係由大致透明之玻璃基板11A1、11B1構成，於該等玻璃基板11A1、11B1之外表面側，分別貼附有偏光板11F、11G。
兩基板11A、11B中，彩色濾光片基板11A係如圖2所示，短邊尺寸與陣列基板11B大致相同，但長邊尺寸小於陣列基板11B，且相對於陣列基板11B以使長邊方向上之一側之端部(圖2所示之上側)對齊之狀態貼合。因此，陣列基板11B中之長邊方向上之另一側端部(圖1所示之下側)成為於特定範圍內不與彩色濾光片基板11A重合，且正背兩板面露出至外部之狀態，於此處確保IC晶片20及可撓性基板24之安裝區域。構成陣列基板11B之玻璃基板11B1係於其主要部分貼合有彩色濾光片基板11A及偏光板11G，確保IC晶片20及可撓性基板24之安裝區域之部分與彩色濾光片基板11A及偏光板11G非重疊。
本實施形態之液晶面板11其動作方式為FFS方式，如圖3所示，於一對基板11A、11B中之陣列基板11B側一同形成像素電極26及共通電極28，且該等像素電極26與共通電極28係於中間夾著絕緣膜(後述之第1保護膜PF1及第2保護膜PF2)而配設於不同層。像素電極26及共通電極28皆設為包含透明電極材料之透明電極膜。關於構成像素電極26及共通電極28之材料等，於下文中予以詳述。於本實施形態中，採 用於一對電極26、28中，像素電極26相對配置於下側，共通電極28相對配置於上側之構成。於液晶面板11之顯示區域A1中，如圖3及圖4所示，於構成陣列基板11B之玻璃基板11B1之內面側(液晶層11C側)，開關元件即TFT(半導體裝置之一例)30、與連接於TFT30之汲極電極(第2導電膜之一例)30D之像素電極26係以複數個為單位排列成矩陣狀而設置。另一方面，於液晶面板11之非顯示區域A2中，於陣列基板11B配設有未圖示之共通電極配線，該共通電極配線經由未圖示之接觸孔而與共通電極28連接。
其次，對液晶面板11之顯示區域A1中陣列基板11B之構成進行說明。於陣列基板11B之顯示區域A1內排列成矩陣狀而設置之TFT30及像素電極26之周圍，如圖4所示，形成格柵狀之閘極配線32及源極配線34以包圍之方式配設。閘極配線32沿X軸方向延伸，與此相對，源極配線34沿Y軸方向延伸，兩配線32、34為正交者。閘極配線32及源極配線34係由積層有複數金屬之金屬膜形成，於兩配線32、34交叉之部位，後述之第1閘極絕緣膜GI1及第2閘極絕緣膜GI2係以介存於兩配線32、34間之形態配設。又，於陣列基板11B，配設有與閘極配線32平行之未圖示之電容配線。對於構成閘極配線32及源極配線34之金屬材料等，於下文中予以詳述。
像素電極26係藉由如下所述使構成TFT30之一部分之氧化物半導體膜36低電阻化而成，如圖4所示，設置於閘極配線32與源極配線34所包圍之區域之大致全域內，於俯視時形成縱長之長方形狀。另一方面，共通電極28係於較像素電極26上層側以跨越複數個像素電極26之形態作為β狀之圖案而形成。於像素電極26中藉由閘極配線32及源極配線34所包圍之部位，形成有3條略微彎曲之縱長之狹縫狀之開口(以下，稱為「狹縫開口部26A」)。3條狹縫開口部26A係以空開特定間隔且沿著源極配線34之形態，分別形成於各像素。對該狹縫開口部 26A之功能，於下文中進行詳細說明。
TFT30係如圖4及圖5所示，以自閘極配線32至源極配線34積層之形態配置，於俯視時其整體與閘極配線32重疊。於閘極配線32中於俯視時與TFT30重疊之部位構成TFT30之閘極電極30G。源極配線34係自與閘極配線32交叉之部位沿閘極配線32略微突出，該突出部位構成TFT30之源極電極(第1導電膜之一例)30S。閘極電極30G及源極電極30S與閘極配線32及源極配線34同樣，由積層有複數金屬之金屬膜形成。又，TFT30具有藉由於與源極電極30S之間於X軸方向上空開特定間隔且對向狀配設而形成島狀之汲極電極30D。汲極電極30D包含積層有複數金屬之金屬膜，其一端部與像素電極26之一端部略微重疊。
此處，參照圖5，說明積層形成於陣列基板11B上之各種絕緣膜及各種保護膜。於陣列基板11B，自下層側(玻璃基板11B1側)依序積層形成有第1閘極絕緣膜GI1、第2閘極絕緣膜GI2、第1保護膜(第1絕緣膜之一例)PF1、第2保護膜(第2絕緣膜之一例)PF2之各種絕緣膜及各種保護膜。第1閘極絕緣膜GI1及第2閘極絕緣膜GI2係至少積層於閘極配線32及閘極電極30G之上層側者，包含透明之無機材料。第1保護膜PF1係至少配設於後述之氧化物半導體膜36之上層側者，包含透明無機材料。於第1保護膜PF1中，於俯視時與像素電極26重疊之位置，形成有第1接觸孔(接觸孔之一例)CH1(參照圖4)。因此，第1接觸孔CH1係與像素電極26同樣，設置於閘極配線32與源極配線34所包圍之區域之大致全域。第2保護膜PF2係以跨越形成於第1保護膜PF1之第1接觸孔CH1之形態至少積層於第1保護膜PF1之上層側者，包含透明無機材料。關於構成該等第1閘極絕緣膜GI1、第2閘極絕緣膜GI2、第1保護膜PF1、及第2保護膜PF2之材料等，於下文中進行詳細說明。
對TFT30及形成於TFT30附近之各種薄膜之積層構造進行詳細說 明。TFT30係如圖5所示，具備閘極電極30G、氧化物半導體膜36、源極電極30S、及汲極電極30D。其中氧化物半導體膜36係以與閘極配線32於俯視時重疊之形態沿X軸方向設置，具有通道區域36C、及設置於通道區域36C以外之部位且該氧化物半導體膜36被低電阻化而形成之低電阻化區域36L。源極電極30S係藉由使其一部分積層於通道區域36C之一端部上而連接於通道區域36C，汲極電極30D係藉由積層於通道區域36C之另一端部上而連接於通道區域36C。源極電極30S與汲極電極30D係於通道區域36C之延伸方向(X軸方向)空開特定間隔而配設為對向狀。藉由設為此種構成，通道區域36C可橫跨源極電極30S與汲極電極30D之間，使電子於兩電極間遷移。氧化物半導體膜36之通道區域36C、源極電極30S、及汲極電極30D皆被第1保護膜PF1覆蓋。另一方面，氧化物半導體膜36之低電阻化區域36L係如圖4及圖5所示，延伸至TFT30之外側而構成各像素電極26。
作為形成氧化物半導體膜36之具體之氧化物半導體，係例如使用含銦(In)、鎵(Ga)、鋅(Zn)、氧(O)之透明之In-Ga-Zn-O系半導體(氧化銦鎵鋅)。此處，In-Ga-Zn-O系半導體係In(銦)、Ga(鎵)、Zn(鋅)之三元系氧化物，In、Ga及Zn之比例(組成比)並未特別限定，例如包含In：Ga：Zn=2：2：1、In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：2等。形成氧化物半導體膜36之氧化物半導體(In-Ga-Zn-O系半導體)可為非晶質，較佳為採用包含結晶質部分之具有結晶性者。作為具有結晶性之氧化物半導體，較佳為例如c軸與層面大致垂直地配向之結晶質In-Ga-Zn-O系半導體。此種氧化物半導體(In-Ga-Zn-O系半導體)之結晶構造係例如揭示於日本專利特開2012-134475號公報。為參考，而將日本專利特開2012-134475號公報之揭示內容之全部援用於本說明書中。
又，氧化物半導體膜36係由於電子遷移率比非晶矽薄膜等高例 如20倍~50倍左右，故可容易地使TFT30小型化且使像素電極26之透過光量極大化。因此，於謀求液晶面板11之高精細化及背光裝置14之低耗電化方面較佳。且，藉由將通道區域36C之材料設為氧化物半導體，與假設使用非晶矽作為通道區域之材料之情形相比，因TFT30之斷開特性較高，關態洩漏電流以例如100分之1左右變為極少，故像素電極26之電壓保持率變高，於謀求液晶面板11之低耗電化方面較佳。具有此種通道區域36C之TFT30係採用將閘極電極30G配設於最下層，於其上層側介隔各閘極絕緣膜GI1、GI2積層通道區域36C而形成之所謂之逆交錯型，而設為與一般之具有非晶矽薄膜之TFT相同之積層構造。
於氧化物半導體膜36上，如圖5所示，形成有第1保護膜PF1，於第1保護膜PF1上，形成有具有還原性之第2保護膜PF2。於第1保護膜PF1之一部分，如上所述形成有第1接觸孔CH1，藉此，於第1接觸孔CH1內露出有氧化物半導體膜36之一部分。且，藉由將第2保護膜PF2以跨越該第1接觸孔CH1之形態形成，第2保護膜PF2之一部分與露出於第1接觸孔CH1內之氧化物半導體膜36之一部分接觸。於本實施形態之陣列基板11B中，藉由使氧化物半導體膜36中與第2保護膜PF2接觸之區域及該區域附近之區域之電性電阻低電阻化而設為低電阻化區域36L，該低電阻化區域36L成為液晶面板11之構成像素電極26之導體化區域。像素電極26係藉由使其一端部與汲極電極30D重疊，而與汲極電極30D電性連接(參照圖5)。藉由使像素電極26連接於汲極電極30D，TFT30之閘極電極30G通電時(TFT30導通時)，則經由通道區域36C於源極電極30S與汲極電極30D之間流通電流，且對像素電極26施加特定電壓。
於第2保護膜PF2上，以跨越各像素之形態形成有共通電極28。於共通電極28，藉由自共通電極配線施加基準電位，且利用TFT30控 制施加於像素電極26之電位，可使像素電極26與共通電極28之間產生特定之電位差。當於兩電極26、28間產生電位差時，則對液晶層11C，藉由像素電極26之狹縫開口部26A施加除沿著陣列基板11B之板面之成分外，亦包含與陣列基板11B之板面正交之方向之成分之邊緣電場(傾斜電場)。藉此，於液晶層11C所含之液晶分子中，除了存在於狹縫開口部26A上者之外，存在於共通電極28上者亦可適當切換其配向狀態。因此，液晶面板11之開口率變高，可獲得充足之透過光量，且獲得高視角性能。
其次，對液晶面板11之顯示區域A1中的彩色濾光片基板11A之構成進行說明。於構成彩色濾光片基板11A之玻璃基板11A1之內面側(液晶層11C側)，如圖3所示，以與陣列基板11B側之各像素電極26於俯視時重疊之方式設置有以複數個為單位排列配置成矩陣狀之彩色濾光片11H。該彩色濾光片11H由R(紅色)、G(綠色)、B(藍色)等之各著色部構成。於構成彩色濾光片11H之各著色部間，形成有用以防止混色之大致格柵狀之遮光膜(黑矩陣)11I。遮光層11I採用與上述之閘極配線32及源極配線34於俯視時重疊之構成。於彩色濾光片11H及遮光膜11I之內面側(液晶層11C側)，形成有作為保護膜之透明絕緣膜(未圖示)。於液晶面板11中，由R(紅色)、G(綠色)、B(藍色)之3色之著色部及與其等對向之3個像素電極26之組構成有顯示單位即1個顯示像素。顯示像素包含具有R之著色部之紅色像素、具有G之著色部之綠色像素、及具有B之著色部之藍色像素。該等各色像素係藉由於液晶面板11之板面上沿著列方向(X軸方向)重複排列配設而構成像素群，且該像素群係沿著行方向(Y軸方向)排列配設有多個。
以上為本實施形態之液晶面板11之構成，其次說明採用如上述之構成之液晶面板11之製造方法之一例。本實施形態之液晶面板11可藉由使用已知之光微影法之圖案化而製造。另，於下文中，於構成液晶 面板11之構件中，特別詳細說明陣列基板11B之製造方法。最先，對彩色濾光片基板11A之製造方法進行說明。首先，於玻璃基板11A1上成膜遮光膜11I，藉由光微影法加工成大致格柵狀。遮光膜11I係由例如鈦(Ti)形成，其厚度設為例如200nm。其次，於期望之位置形成構成彩色濾光片11H之各著色部。其次，以覆蓋遮光膜11I及彩色濾光片11H之形態形成作為保護膜之透明絕緣膜。該絕緣膜係由例如二氧化矽(SiO2)形成，其厚度設為例如200nm。其後，於絕緣膜之表面形成配向膜11D。藉由上述，完成彩色濾光片基板11A。
其次，對陣列基板11B之製造方法進行說明。首先，如圖6所示，於玻璃基板11B1上成膜構成閘極配線32及閘極電極30G之金屬膜，使用第1光罩藉由光微影法而加工成期望之形狀。該金屬膜係例如厚度設為100nm，且採用鎢(W)與氮化鉭(TaN)之積層構造。其次，如圖7所示，使用CVD(Chemical Vapor Deposition：化學氣相沈積)成膜第1閘極絕緣膜GI1及第2閘極絕緣膜GI2。第1閘極絕緣膜GI1係由例如厚度為50nm之二氧化矽(SiO2)形成，第2閘極絕緣膜GI2採用例如厚度為300nm之氮化矽(SiNX)。其次，如圖8所示，於第2閘極絕緣膜GI2上使用濺鍍法成膜氧化物半導體膜36，且使用第2光罩藉由光微影法而加工成期望之形狀。該氧化物半導體膜36係如上所述，由例如氧化銦鎵鋅(In-Ga-Zn-O系半導體)形成，其厚度設為例如50nm。
此處，於本實施形態之陣列基板11B中，於第1閘極絕緣膜GI1及第2閘極絕緣膜GI2中於俯視時與源極配線34之一部分重疊之部位設置第2接觸孔(未圖示)，且於該第2接觸孔內設置有電性連接閘極配線32之一部分與源極配線34之一部分之源極/閘極連接部(未圖示)。藉由利用該源極/閘極連接部作為電性連接源極配線34與閘極配線32之間之引出配線，可例如實現一體化形成有驅動電路之陣列基板11B，藉此可製造高品質之液晶面板11。於本實施形態之陣列基板11B之製造過 程中，於成膜氧化物半導體膜36後，使用第3光罩藉由光微影法及乾蝕刻法形成構成上述源極/閘極連接部之上述第2接觸孔。
其次，如圖9所示，使構成源極配線34、源極電極30S、汲極電極30D之金屬膜成膜，使用第4光罩藉由光微影法加工成期望之形狀。該金屬膜採用例如厚度為100nm之鈦(Ti)與厚度為200nm之鋁(A1)與厚度為50nm之鈦(Ti)之三層積層構造。因此，源極電極30S及汲極電極30D成為較以氧化銦鎵鋅形成之氧化物半導體膜36電性電阻低者。
其次，以覆蓋閘極絕緣膜32I、氧化物半導體膜36、源極配線34、源極電極30S、及汲極電極30D之形態，使用CVD成膜第1保護膜PF1。該第1保護膜PF1係由例如二氧化矽(SiO2)形成，其厚度設為300nm。其次，如圖10所示，使用第5光罩藉由光微影法除去與第1接觸孔CH1對應之部位之第1保護膜IF1，以露出氧化物半導體膜36之一部分之形態形成第1接觸孔CH1。其次，如圖11所示，以覆蓋第1保護膜PF1且跨越第1接觸孔CH1之形態成膜第2保護膜PF2。該第2保護膜PF2係由例如氮化矽(SiNX)形成，其厚度設為100nm。
藉由以上述方式成膜第2保護膜PF2，露出於第1接觸孔CH1內之氧化物半導體膜36之一部分與第2保護膜PF2接觸，該接觸之區域及其附近之區域被低電阻化，成為低電阻化區域36L。即，於形成第2保護膜PF2之氮化矽(SiNX)中含有Si-H鍵結，當第2保護膜PF2與氧化物半導體膜36之一部分接觸時，則該Si-H鍵結之氫脫離，氫被導入於氧化物半導體膜36中該接觸之區域且擴散。藉此，氧化物半導體膜36中上述接觸之區域藉由氫之強還原作用而被還原，並被低電阻化。又，藉由使該等氫擴散至氧化物半導體膜36之上述接觸之區域附近，該附近之區域亦被還原，且被低電阻化。藉此，於氧化物半導體膜36之一部分形成低電阻化區域36L。如此形成之低電阻化區域36L之薄片電阻 設為例如100kΩ/□以下。氧化物半導體膜36中除了低電阻化區域36L以外之部位、即位於源極電極30S與汲極電極30D之間即其附近之部位為通道區域36C。
此處，於本實施形態之陣列基板11B之製造過程中，可於成膜第2保護膜PF2後，以成膜第2保護膜PF2之成膜溫度以上之溫度(例如300℃)進行退火處理。藉此，可使第2保護膜PF2所含之氫進而擴散至氧化物半導體膜36之上述接觸之區域。其結果，可進而減小低電阻化區域36L之電性電阻。又，於本實施形態之陣列基板11B中，於第1閘極保護膜PF1及第2保護膜PF2中於俯視時與源極配線34之一部分重疊之部位設置第3接觸孔(未圖示)，且於該第3接觸孔內設置有使共通電極28之一部分與源極配線34之一部分電性連接之源極/電極連接部(未圖示)。於本實施形態之陣列基板11B之製造過程中，於成膜第2保護膜PF2後，使用第6光罩藉由光微影法及乾蝕刻法形成構成上述源極/電極連接部之上述第3接觸孔。
形成第3接觸孔後，繼而以跨越複數個像素電極26之形態於第2絕緣膜PF2上形成共通電極28，且使用第7光罩藉由光微影法加工成期望之形狀。共通電極28係由氧化銦鋅(IZO)等之透明電極材料形成，其厚度設為例如100nm。其後，於共通電極28之表面形成配向膜11E。該配向膜11E包含例如聚醯亞胺，設為藉由於陣列基板11B之製造過程中被照射特定波長區域之光(紫外線等)，而可沿該光之照射方向配向液晶分子之光配向膜。此處，於假設對配向膜進行摩擦處理之情形時，因第1接觸孔CH1等之階差而於配向產生混亂，有使顯示於顯示區域A1之圖像之對比度降低之虞。因此，於本實施形態中，較佳為將配向膜11E設為光配向膜。因將配向膜11E設為光配向膜，故不必進行摩擦處理，故可防止或抑制因此種配向混亂所引起之對比度之降低。藉由上述，而完成陣列基板11B。
其次，於陣列基板11B之配向膜11E上配置光隔離件，以使陣列基板11B之配向膜11E與彩色濾光片基板11A之配向膜11D分別朝向內面側之形態貼合兩基板11A、11B，形成貼合基板。其次，對由光隔離件形成之陣列基板11B與彩色濾光片基板11A之隙縫注入液晶，而於兩基板11A、11B之間形成液晶層11C。其次，以期望之尺寸分斷貼合基板。其後，藉由於彩色濾光片基板11A及陣列基板11B之外表面側分別貼附偏光板11F、11G，而完成本實施形態之液晶面板11。
然而，根據本發明者等之研究發現，於藉由上述製造方法及製造條件而製造之液晶面板11中，無論形成於陣列基板11B上之氧化物半導體膜36之寬度(與氧化物半導體膜36之延伸方向正交之方向之尺寸)為何，於氧化物半導體膜36內擴散之氫之擴散距離均為1.5μm。即，發現無論氧化物半導體膜36之寬度為何，被導入於氧化物半導體膜36中與第2保護膜PF2接觸之區域之氫自該區域之端部、換言之、第1接觸孔CH1之開口緣向該接觸之區域之外側(第1接觸孔CH1之外側)擴散之距離均為1.5μm。
因此，於本實施形態中，第1接觸孔CH1之開口緣與源極電極30S之間的距離D1(參照圖5)設定為大於1.5μm。因此，可於陣列基板11B之製造過程中，防止或抑制自第2保護膜PF2被導入於露出於第1接觸孔CH1內之氧化物半導體膜36之一部分之氫擴散至源極電極30S。其結果，可防止或抑制源極電極30S與汲極電極30D之間被導體化，且可進而提高TFT30之動作可靠性。另一方面，於本實施形態中，第1接觸孔CH1之開口緣與汲極電極30D之間的距離D2(參照圖5)設定為小於1.5μm。因此，導入於氧化物半導體膜36之氫擴散至汲極電極30D為止，低電阻化區域36L之一端部與汲極電極30D之一端部重疊，兩者間電性連接。藉此，確保TFT30之動作可靠性。
如以上說明於本實施形態之TFT30中，於其製造過程中，具有還 原性(含氫)之第2保護膜PF2與露出於第1接觸孔CH1內之氧化物半導體膜36之一部分接觸，藉此，氧化物半導體膜36中該接觸之區域被還原(導入氫)且低電阻化，成為低電阻化區域36L。因此，不對氧化物半導體膜36實施氫電漿處理等之特別處理，而可於氧化物半導體膜36之一部分形成低電阻化區域36L，且可謀求製造成本之削減。
再者，於本實施形態之TFT30中，因第1保護膜PF1以至少覆蓋通道區域36C之形態配設於第2保護膜PF2之下層側，故於該製造過程中，於形成第2保護膜PF2前，藉由第1保護膜PF1覆蓋通道區域36C。因此，與於製造過程中於形成第2保護膜PF2時，於通道區域36C與第2保護膜PF2之間介存第1保護膜PF1，例如於氧化物半導體膜上介隔光罩等直接形成第2保護膜之情形相比，通道區域36C不易受第2保護膜PF2之影響(氫不易導入於通道區域36C)。其結果，可防止或抑制通道區域36C受第2保護膜PF2之影響而還原，且可使TFT30動作可靠性優異。
又，本實施形態之TFT30係具備與低電阻化區域36L電性連接且較低電阻化區域36L電性電阻低之汲極電極30D，當導通TFT30時，則經由通道區域36C，源極電極30S與汲極電極30D電性連接。藉由設為此種構成，於TFT30導通時，電子容易於源極電極30S與低電阻化區域36L之間遷移，可實現電子遷移率優異之TFT30。
<實施形態1之變化例>
參照圖13對實施形態1之變化例進行說明。本變化例係將汲極電極130D之配置設為與實施形態1不同者。於本變化例之陣列基板111B中，如圖13所示，TFT130之汲極電極130D採用露出於第1接觸孔CH1內之配置。又，於圖13所示之剖面中，汲極電極130D之一端面之位置與第1接觸孔CH1之開口緣大致一致。即使於設為此種構成之情形，亦因通道區域136C被第1保護膜PF1覆蓋，故於製造過程中形成 第2保護膜PF2時，可防止或抑制通道區域136C受第2保護膜PF2之影響而被還原。
<實施形態2>
參照圖14至圖16對實施形態2進行說明。實施形態2係陣列基板211B上之源極配線、源極電極230S、汲極電極230D、及氧化物半導體膜236之形成態樣與實施形態1不同。其他構成與實施形態1相同，故省略構造、作用及效果之說明。於本實施形態之陣列基板211B中，如圖14所示，於氧化物半導體膜236之通道區域236C之區域中，與源極電極230S之連接部位較源極電極230S配設於上層側，與汲極電極230D之連接部位較汲極電極230D配設於上層側。又，於氧化物半導體膜236之低電阻化區域236L中，與汲極電極230D之連接部位較汲極電極230D配設於上層側。再者，通道區域236C與低電阻化區域236L設為介隔汲極電極230D而分離之構成。
其次，對本實施形態之陣列基板11B之製造方法進行說明。本製造方法僅氧化物半導體膜之成膜方法、及源極配線234、源極電極230S、汲極電極230D之成膜方法與實施形態1所說明之製造方法不同。關於其他成膜方法、製造方法、氧化物半導體膜236之構成、形成源極配線234、源極電極230S、汲極電極230D之金屬膜之構成，因與實施形態1說明者相同，故省略說明。於本製造方法中，於形成有構成源極/閘極連接部之第2接觸孔後，如圖15所示，使構成源極配線234、源極電極230S、汲極電極230D之金屬膜成膜，且使用光罩藉由光微影法而加工成期望之形狀。關於該金屬膜之構成，與實施形態1說明者相同。其次，如圖16所示，使用濺鍍法成膜氧化物半導體膜236，且以於汲極電極230D上使該氧化物半導體膜236分離成二個之方式，使用光罩藉由光微影法加工成期望之形狀。
其後，藉由以實施形態1說明之方式分別形成保護膜PF1、保護 膜PF2、第3接觸孔、共通電極28，而完成陣列基板211B。如此，本實施形態2之陣列基板211B可於其製造過程中，藉由使氧化物半導體膜236之成膜步驟、源極配線234、源極電極230S、汲極電極230D之成膜步驟之成膜順序與實施形態1說明之順序相反而製造。另，於上述之製造方法中，藉由使第2保護膜PF2成膜，而於分離成2個之氧化物半導體膜236中，使露出於第1接觸孔CH1內之一者之氧化物半導體膜236低電阻化，成為低電阻化區域236L，另一者之氧化物半導體膜236成為通道區域236C。
此處，於TFT之製造過程中，若於形成氧化物半導體膜後形成源極電極及汲極電極，則有於形成源極電極及汲極電極時損傷氧化物半導體膜，且於氧化物半導體膜產生缺陷之狀況。與此相對，於本實施形態之陣列基板211B中，於其製造過程中，因於形成源極電極230S及汲極電極230D後形成氧化物半導體膜236，故可防止或抑制於氧化物半導體膜236產生缺陷。
<實施形態3>
參照圖17說明實施形態3。實施形態3係第1保護膜PF3及第2保護膜PF4之形成態樣與實施形態1不同。其他構成與實施形態1相同，故省略構造、作用及效果之說明。於本實施形態之陣列基板211B中，如圖17所示，於TFT330之源極電極30S中，僅與通道區域36C連接之部位及其附近之部位被第1保護膜PF3覆蓋，其他部位被第2保護膜PF4覆蓋。該第2保護膜PF4係以於俯視時(省略圖示)，包圍覆蓋通道區域36C之第1保護膜PF3之形態形成。
於本實施形態中，藉由以如上述之態樣形成第1保護膜PF3及第2保護膜PF4，覆蓋通道區域36C之第1保護膜PF3之側端部成為被第2保護膜PF4覆蓋之狀態。因此，可防止或抑制光自第1保護膜PF3之側端部進入第1保護膜PF3內。其結果，可防止或抑制因進入第1保護膜 PF3內之光於與第2保護膜PF4之間進行多重反射且進入通道區域36C內而使通道區域36C易劣化。
<實施形態4>
參照圖18及圖19對實施形態4進行說明。實施形態4係於TFT430不具備汲極電極之方面與實施形態1不同。因其他構成與實施形態1相同，故省略構造、作用、及效果之說明。於本實施形態之陣列基板411B中，如圖18及圖19所示，未於TFT430形成汲極電極，源極電極430S與低電阻化區域436L之間的距離設定為較實施形態1小。
於本實施形態中，如上所述使TFT430不具備汲極電極，藉此當TFT430導通時，則經由通道區域436C，電子於源極電極430S與低電阻化區域436L之間遷移。又，於陣列基板411B之製造過程中，因不必於通道區域436C與低電阻化區域436L之間形成構成汲極電極之金屬膜，故不必考慮此種金屬膜之成品率，可進而削減製造成本。
以下列舉上述各實施形態之變化例。
(1)雖於上述各實施形態中，顯示第2保護膜設為包含含有氫之氮化矽者之例，但只要第2保護膜為具有還原性者即可，並未限定於包含氮化矽者。
(2)雖於上述各實施形態中，顯示氧化物半導體膜設為包含氧化銦鎵鋅者之例，但只要氧化物半導體膜為藉由被還原而低電阻化者即可，並未限定於包含氧化銦鎵鋅者。
(3)雖於上述之各實施形態中，顯示低電阻化區域構成像素電極之例，但低電阻化區域亦可構成共通電極。該情形時，形成於第2保護膜上之透明電極膜亦可構成像素電極。
(4)於上述各實施形態以外，針對形成於陣列基板上之各種薄膜之構成、成膜條件等，亦可適當變更。
以上，雖已詳細說明本發明之各實施形態，但其等僅為例示， 並未限定專利申請範圍。於專利申請範圍記述之技術中，包含對以上例示之具體例進行多種變化、變更者。
11B‧‧‧陣列基板
11B1‧‧‧玻璃基板
26‧‧‧像素電極
28‧‧‧共通電極
30‧‧‧TFT
30D‧‧‧汲極電極
30G‧‧‧閘極電極
30S‧‧‧源極電極
32‧‧‧閘極配線
34‧‧‧源極配線
36‧‧‧氧化物半導體膜
36C‧‧‧通道區域
36L‧‧‧低電阻化區域
CH1‧‧‧第1接觸孔
D1‧‧‧距離
D2‧‧‧距離
GI1‧‧‧第1閘極絕緣膜
GI2‧‧‧第2閘極絕緣膜
PF1‧‧‧第1保護膜
PF2‧‧‧第2保護膜

Claims (10)

  1. 一種半導體裝置，其包含：第1導電膜；氧化物半導體膜，其具有通道區域、及較該通道區域電性電阻低之低電阻化區域，且經由上述通道區域而使上述第1導電膜與上述低電阻化區域電性連接；第1絕緣膜，其至少覆蓋上述通道區域，且具有以露出上述低電阻化區域之方式開口之接觸孔；及第2絕緣膜，其具有還原性，以跨越上述接觸孔之形態配設於上述第1絕緣膜之上層側，且於上述接觸孔內與上述低電阻化區域接觸。
  2. 如請求項1之半導體裝置，其中包含與上述低電阻化區域電性連接且較該低電阻化區域電性電阻更低之第2導電膜；且經由上述通道區域而使上述第1導電膜與上述第2導電膜電性連接。
  3. 如請求項2之半導體裝置，其中上述通道區域係與上述第1導電膜之連接部位配設於較該第1導電膜上層側，且與上述第2導電膜之連接部位配設於較該第2導電膜上層側；且上述低電阻化區域係與上述第2導電膜之連接部位配設於較該第2導電膜上層側。
  4. 如請求項1之半導體裝置，其中上述通道區域與上述低電阻化區域之間直接連接。
  5. 如請求項1至4中任一項之半導體裝置，其中上述第2絕緣膜係以於俯視時，包圍覆蓋上述通道區域之上述第1絕緣膜之形態而形成。
  6. 如請求項1至5中任一項之半導體裝置，其中上述第2絕緣膜採用含氫者。
  7. 如請求項6之半導體裝置，其中上述接觸孔之開口緣與上述第1導電膜之間之距離大於1.5μm。
  8. 如請求項1至7中任一項之半導體裝置，其中上述氧化物半導體包含銦(In)、鎵(Ga)、鋅(Zn)、氧(O)。
  9. 如請求項8之半導體裝置，其中上述氧化物半導體具有結晶性。
  10. 一種液晶顯示裝置，其係包含形成有如請求項1至9中任一項之半導體裝置之第1基板者；且具備：第2基板，其與上述第1基板配設為對向狀；及液晶層，其介存於上述第1基板與上述第2基板之間，且包含液晶分子；且上述半導體裝置具備配設於俯視時至少與上述低電阻化區域重疊之位置且形成於上述第2絕緣膜之上層側之第3導電膜；上述低電阻區域與上述第3導電膜中任一者構成具有以狹縫狀開口之複數個狹縫開口部且設置於各像素之像素電極；上述低電阻區域與上述第3導電膜中任一另一者構成於與上述像素電極間產生配向控制上述液晶分子之電場之共通電極。
TW104126862A 2014-08-20 2015-08-18 半導體裝置及液晶顯示裝置 TW201619681A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014167414 2014-08-20

Publications (1)

Publication Number Publication Date
TW201619681A true TW201619681A (zh) 2016-06-01

Family

ID=55350703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126862A TW201619681A (zh) 2014-08-20 2015-08-18 半導體裝置及液晶顯示裝置

Country Status (3)

Country Link
US (1) US9989828B2 (zh)
TW (1) TW201619681A (zh)
WO (1) WO2016027758A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817304B (zh) * 2021-03-25 2023-10-01 國民大學校產學協力團 利用超薄型led元件的全色彩led顯示器及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018128521A (ja) * 2017-02-07 2018-08-16 三菱電機株式会社 表示装置、および、表示装置の製造方法
US11189645B2 (en) * 2017-03-31 2021-11-30 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY167301A (en) * 2012-01-31 2018-08-16 Sharp Kk Semiconductor device and method for producing same
CN104170069B (zh) * 2012-03-12 2016-01-20 夏普株式会社 半导体器件及其制造方法
WO2013150981A1 (ja) * 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
CN104205310B (zh) * 2012-04-06 2017-03-01 夏普株式会社 半导体装置及其制造方法
CN104285286A (zh) * 2012-05-14 2015-01-14 夏普株式会社 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817304B (zh) * 2021-03-25 2023-10-01 國民大學校產學協力團 利用超薄型led元件的全色彩led顯示器及其製造方法

Also Published As

Publication number Publication date
US20170261790A1 (en) 2017-09-14
WO2016027758A1 (ja) 2016-02-25
US9989828B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
US9461077B2 (en) Active matrix substrate and method for manufacturing the same
US10459301B2 (en) Liquid crystal display device and manufacturing method thereof
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
US10191341B2 (en) Display device and method of manufacturing display device
JP5460123B2 (ja) 液晶表示装置
TWI539608B (zh) Semiconductor device and display device
US10768496B2 (en) Thin film transistor substrate and display panel
US11906862B2 (en) Display device and semiconductor device
WO2014080826A1 (ja) 表示装置
TW201620146A (zh) 半導體裝置
WO2017024708A1 (zh) 显示基板及其制作方法、显示器件
US10409128B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device
TW201619681A (zh) 半導體裝置及液晶顯示裝置
US9726946B2 (en) Liquid crystal display device and production method for same
WO2018163983A1 (ja) 表示基板及び表示装置
WO2014054558A1 (ja) 半導体装置及び表示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
JP4932337B2 (ja) 液晶表示装置および作製方法
US10082715B2 (en) Conductive element and liquid crystal display element
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
JP6425676B2 (ja) 表示装置の製造方法
JP2006323186A (ja) 液晶表示装置