CN117457659A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN117457659A
CN117457659A CN202310075240.7A CN202310075240A CN117457659A CN 117457659 A CN117457659 A CN 117457659A CN 202310075240 A CN202310075240 A CN 202310075240A CN 117457659 A CN117457659 A CN 117457659A
Authority
CN
China
Prior art keywords
layer
electrode
active layer
source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310075240.7A
Other languages
English (en)
Inventor
赖谷皇
王怀佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202310075240.7A priority Critical patent/CN117457659A/zh
Publication of CN117457659A publication Critical patent/CN117457659A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本申请实施例提供一种阵列基板及其制作方法、显示装置。阵列基板包括衬底和设于衬底上的Demux电路，其中，Demux电路包括第一栅极、第二栅极、第一有源层、第二有源层、第一源极、第二源极、第一漏极以及第二漏极，本申请实施例通过将第一栅极和第二栅极设置为在垂直于衬底的方向上层叠设置，以及将第一有源层和第二有源层设置为在垂直于衬底的方向上层叠设置，能够显著缩小Demux电路在水平方向上的占用面积，由于Demux电路通常设置在显示装置的非显示区域中，因此可以缩小显示装置的非显示区域的面积，进而可以缩小显示装置的边框的宽度，从而实现窄边框显示的技术效果。

Description

阵列基板及其制作方法、显示装置
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着显示技术的发展，消费者追求显示装置的屏占比，希望能够在尽量小的尺寸内，有尽量大的有效显示面积(Active Area，AA)，相应的，显示装置的边框区域需要尽可能的缩小，最终实现窄边框显示效果。
解复用器(Demultiplexer，Demux)用于把一个信号通道分解为多个信号通道，在显示装置中被广泛采用，Demux电路通常设置于显示装置的非显示区域(即边框位置)，由于Demux电路占用的面积较大，从而导致显示装置的边框的宽度较大，不符合目前窄边框显示的主流趋势。
发明内容
本申请实施例提供一种阵列基板及其制作方法、显示装置，能够缩小显示装置的边框的宽度，从而实现窄边框显示效果。
第一方面，本申请实施例提供一种阵列基板，包括依次层叠设置的衬底、第一栅极、第一栅极绝缘层、第一有源层、第一层间介电层、第二有源层、第二栅极绝缘层、第二栅极、第二层间介电层以及源漏极层；
所述源漏极层包括第一源极、第二源极、第一漏极、第二漏极，其中，所述第一源极与所述第二源极电性连接，所述第一源极电性连接所述第一有源层的一端，所述第二源极电性连接所述第二有源层的一端，所述第一漏极电性连接所述第一有源层的另一端，所述第二漏极电性连接所述第二有源层的另一端。
在一些实施例中，当所述第一有源层的电流通道导通时，所述第二有源层的电流通道断开，所述第一源极的电信号通过所述第一有源层传输至所述第一漏极；
当所述第二有源层的电流通道导通时，所述第一有源层的电流通道断开，所述第二源极的电信号通过所述第二有源层传输至所述第二漏极。
在一些实施例中，所述第一栅极在所述衬底上的正投影和所述第二栅极在所述衬底上的正投影至少部分重叠。
在一些实施例中，所述第一有源层在所述衬底上的正投影和所述第二有源层在所述衬底上的正投影至少部分重叠。
在一些实施例中，所述第二层间介电层、所述第二栅极绝缘层以及所述第一层间介电层上设有第一过孔和第二过孔，所述第一源极经由所述第一过孔与所述第一有源层连接，所述第一漏极经由所述第二过孔与所述第一有源层连接；
所述第二层间介电层与所述第二栅极绝缘层上设有第三过孔和第四过孔，所述第二源极经由所述第三过孔与所述第二有源层连接，所述第二漏极经由所述第四过孔与所述第二有源层连接。
在一些实施例中，所述阵列基板还包括第一钝化层、平坦层和第二钝化层；所述第一钝化层覆盖所述源漏极层，所述平坦层设置于所述第一钝化层远离所述源漏极层的一侧，所述第二钝化层设置于所述平坦层远离所述第一钝化层的一侧。
在一些实施例中，所述衬底包括显示区域和非显示区域，所述第一栅极、所述第二栅极、所述第一有源层、所述第二有源层、所述第一源极、所述第二源极、所述第一漏极以及所述第二漏极均对应于所述衬底的所述非显示区域。
在一些实施例中，所述阵列基板还包括公共电极和像素电极，所述公共电极设置于所述平坦层和所述第二钝化层之间，所述像素电极设置于所述第二钝化层背离所述平坦层的一侧，并且，所述公共电极和所述像素电极均对应于所述衬底的所述显示区域。
第二方面，本申请实施例提供一种阵列基板的制作方法，包括：
提供衬底；
在所述衬底上形成第一栅极；
在所述第一栅极和所述衬底上形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一有源层；
在所述第一有源层和所述第一栅极绝缘层上形成第一层间介电层；
在所述第一层间介电层上形成第二有源层；
在所述第二有源层和所述第一层间介电层上形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第二栅极；
在所述第二栅极和所述第二栅极绝缘层上形成第二层间介电层；
在所述第二层间介电层上形成源漏极层，所述源漏极层包括第一源极、第二源极、第一漏极、第二漏极，其中，所述第一源极与所述第二源极电性连接，所述第一源极电性连接所述第一有源层的一端，所述第二源极电性连接所述第二有源层的一端，所述第一漏极电性连接所述第一有源层的另一端，所述第二漏极电性连接所述第二有源层的另一端。
在一些实施例中，在所述第二栅极和所述第二栅极绝缘层上形成第二层间介电层之后，以及在所述第二层间介电层上形成源漏极层之前，所述阵列基板的制作方法还包括：
在所述第一层间介电层、所述第二栅极绝缘层以及所述第二层间介电层上形成间隔设置的第一过孔和第二过孔，在所述第二栅极绝缘层和所述第二层间介电层上形成间隔设置的第三过孔和第四过孔；
所述第一源极经由所述第一过孔与所述第一有源层连接，所述第一漏极经由所述第二过孔与所述第一有源层连接，所述第二源极经由所述第三过孔与所述第二有源层连接，所述第二漏极经由所述第四过孔与所述第二有源层连接。
在一些实施例中，所述衬底包括显示区域和非显示区域，所述第一栅极、所述第二栅极、所述第一有源层、所述第二有源层、所述第一源极、所述第二源极、所述第一漏极以及所述第二漏极均对应于所述衬底的所述非显示区域。
在一些实施例中，在所述第二层间介电层上形成源漏极层之后，所述阵列基板的制作方法还包括：
在所述源漏极层和所述第二层间介电层上形成第一钝化层；
在所述第一钝化层远离所述源漏极层的一侧形成平坦层；
在所述平坦层上形成公共电极，所述公共电极对应于所述衬底的显示区域设置；
在所述公共电极和所述平坦层远离所述第一钝化层的一侧形成第二钝化层；
在所述第二钝化层背离所述平坦层的一侧形成像素电极，所述像素电极对应于所述衬底的显示区域设置。
第三方面，本申请实施例提供一种显示装置，包括如上所述的阵列基板或者如上所述的阵列基板的制作方法制得的阵列基板。
本申请实施例提供的阵列基板包括衬底和设于衬底上的Demux电路，其中，Demux电路包括第一栅极、第二栅极、第一有源层、第二有源层、第一源极、第二源极、第一漏极以及第二漏极，本申请实施例通过将第一栅极和第二栅极设置为在垂直于衬底的方向上层叠设置，以及将第一有源层和第二有源层设置为在垂直于衬底的方向上层叠设置，与相关技术中将多个薄膜晶体管各自的栅极设置为在水平方向上依次排列以及将多个薄膜晶体管各自的有源层设置为在水平方向上依次排列的技术方案相比，能够显著缩小Demux电路在水平方向上的占用面积，由于Demux电路通常设置在显示装置的非显示区域中，因此可以缩小显示装置的非显示区域的面积，进而可以缩小显示装置的边框的宽度，从而实现窄边框显示的技术效果。
附图说明
图1为本申请实施例提供的阵列基板的非显示区域的结构示意图。
图2为本申请实施例提供的Demux电路的示意图。
图3为本申请实施例提供的衬底的俯视示意图。
图4为本申请实施例提供的阵列基板的显示区域的部分结构层的示意图。
图5为本申请实施例提供的形成第二层间介电层之后的示意图。
图6为本申请实施例提供的形成第一过孔、第二过孔、第三过孔和第四过孔之后的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，本申请实施例提供一种阵列基板100，包括依次层叠设置的衬底10、第一栅极21、第一栅极绝缘层50、第一有源层22、第一层间介电层60、第二有源层42、第二栅极绝缘层70、第二栅极41、第二层间介电层80以及源漏极层；
其中，源漏极层包括第一源极31、第二源极32、第一漏极23、第二漏极43，其中，第一源极31与第二源极32电性连接，第一源极31电性连接第一有源层22的一端，第二源极32电性连接第二有源层42的一端，第一漏极23电性连接第一有源层22的另一端，第二漏极43电性连接第二有源层42的另一端。
本申请实施例提供的阵列基板100包括衬底10和设于衬底10上的Demux电路，其中，Demux电路包括第一栅极21、第二栅极41、第一有源层22、第二有源层42、第一源极31、第二源极32、第一漏极23以及第二漏极43，本申请实施例通过将第一栅极21和第二栅极41设置为在垂直于衬底10的方向上层叠设置，以及将第一有源层22和第二有源层42设置为在垂直于衬底10的方向上层叠设置，与相关技术中将多个薄膜晶体管各自的栅极设置为在水平方向上依次排列以及将多个薄膜晶体管各自的有源层设置为在水平方向上依次排列的技术方案相比，能够显著缩小Demux电路在水平方向上的占用面积，由于Demux电路通常设置在显示装置的非显示区域中，因此可以缩小显示装置的非显示区域的面积，进而可以缩小显示装置的边框的宽度，从而实现窄边框显示的技术效果。
可以理解的是，本申请实施例通过在阵列基板中设置Demux电路，可以减少源极芯片(Source IC)的使用，从而能够有效降低IC成本，例如14寸全高清(14FHD)电视，在采用Demux电路之前需要使用4颗Source IC才能实现高清的显示效果，在采用Demux电路之后仅需要使用1～2颗Source IC即可达到相同的显示效果，也即是时候，通过在显示装置的阵列基板中设置Demux电路，可以有效的降低产品成本，增加产品的市场竞争力。另外，由于Source IC通常设置在显示装置的下边框位置，因此，当Source IC的数量减少时，用于覆盖和遮挡Source IC的下边框的宽度可以进一步缩小，从而可以进一步起到缩小显示装置的边框的宽度的作用。
请参阅图1和图2，Demux电路包括第一薄膜晶体管210与第二薄膜晶体管220，第一薄膜晶体管210包括第一栅极21、第一有源层22、第一源极31和第一漏极23，第二薄膜晶体管220包括第二栅极41、第二有源层42、第二源极32和第二漏极43，并且，第一源极31与第二源极32电性连接。
请结合图2，当所述第一有源层22的电流通道导通时，所述第二有源层42的电流通道断开，所述第一源极31的电信号通过所述第一有源层22传输至所述第一漏极23，此时，第一栅极21上的电压大于第二栅极41上的电压时；
当所述第二有源层42的电流通道导通时，所述第一有源层22的电流通道断开，所述第二源极32的电信号通过所述第二有源层42传输至所述第二漏极43，此时，第二栅极41上的电压大于第一栅极21上的电压。
请结合图1，第一栅极21在衬底10上的正投影和第二栅极41在衬底10上的正投影至少部分重叠。可以理解的是，当第一栅极21在衬底10上的正投影和第二栅极41在衬底10上的正投影部分重叠时，与第一栅极21在衬底10上的正投影和第二栅极41在衬底10上的正投影完全不重叠的技术方案相比，可以缩小Demux电路在水平方向(平行于显示面)上的占用面积，进而有利于实现窄边框显示。在一些实施例中，第一栅极21在衬底10上的正投影和第二栅极41在衬底10上的正投影完全(百分之百)重叠，此时，可以最大程度缩小Demux电路在水平方向(平行于显示面)上的占用面积，实现极致窄边框显示。
示例性地，第一栅极21在衬底10上的正投影和第二栅极41在衬底10上的正投影的重叠部分的面积与第一栅极21在衬底10上的正投影的面积或第二栅极41在衬底10上的正投影的面积的比值可以为10％～100％，例如10％、20％、30％、40％、50％、60％、70％、80％、90％、95％、99％、100％等。
请结合图1，可以看出，第一栅极2设置于第一有源层22的下方，构成底栅，第二栅极41设置于第二有源层42的上方，构成顶栅。也即是说，本申请实施例采用了顶栅结构和底栅结构的结合实现了将Demux电路设计为在竖直方向(垂直于显示面)上延展的立体结构，从而了缩小了Demux电路在水平面(平行于显示面)上的占用面积，进而实现显示装置的窄边框设计。
值得一提的是，虽然本申请实施例以Demux电路包括两个薄膜晶体管(第一薄膜晶体管210与第二薄膜晶体管220)进行举例，但是，需要说明的是，本申请实施例中的Demux电路可以包括更多的薄膜晶体管，例如包括3个、4个、5个或6个薄膜晶体管，由于多个薄膜晶体管各自的栅极和多个薄膜晶体管各自的有源层在垂直于衬底10的方向上层叠设置，也即是说，无论Demux电路包括多少个薄膜晶体管，Demux电路在水平方向(平行于显示面)上的占用面积均不会发生改变，可以理解的，当本申请实施例提供的阵列基板中的Demux电路包括更多的薄膜晶体管时，意味着该阵列基板可以与更少的源极芯片(Source IC)进行搭配使用，当Source IC的数量减少时，用于覆盖和遮挡Source IC的下边框的宽度可以进一步缩小，从而可以进一步起到缩小显示装置的边框的宽度的作用。
请结合图1，第一有源层22在衬底10上的正投影和第二有源层42在衬底10上的正投影至少部分重叠。可以理解的是，当第一有源层22在衬底10上的正投影和第二有源层42在衬底10上的正投影部分重叠时，与第一有源层22在衬底10上的正投影和第二有源层42在衬底10上的正投影完全不重叠的技术方案相比，可以缩小Demux电路在水平方向(平行于显示面)上的占用面积，进而有利于实现窄边框显示。可以理解的是，由于第一源极31和第一漏极23需要分别从第二有源层42的两侧与第一有源层22实现电性连接，因此，第一有源层22在衬底10上的正投影和第二有源层42在衬底10上的正投影难以做到完全重叠。
示例性地，第一有源层22在衬底10上的正投影和第二有源层42在衬底10上的正投影的重叠部分的面积与第一有源层22在衬底10上的正投影的面积或第二有源层42在衬底10上的正投影的面积的比值可以为10％～99％，例如10％、20％、30％、40％、50％、60％、70％、80％、90％、95％、99％等。
请结合图1，第二层间介电层80、第二栅极绝缘层70以及第一层间介电层60上设有第一过孔91和第二过孔92，第一源极31经由第一过孔91与第一有源层22连接，第一漏极23经由第二过孔92与第一有源层22连接；
第二层间介电层80与第二栅极绝缘层70上设有第三过孔93和第四过孔94，第二源极32经由第三过孔93与第二有源层42连接，第二漏极43经由第四过孔94与第二有源层42连接。
请结合图1，阵列基板100还包括第一钝化层101、平坦层102和第二钝化层104；第一钝化层101覆盖源漏极层，平坦层102设置于第一钝化层101远离源漏极层的一侧，第二钝化层104设置于平坦层102远离第一钝化层101的一侧。
请参阅图1和图3，衬底10包括显示区域11和非显示区域12，第一栅极21、第二栅极41、第一有源层22、第二有源层42、第一源极31、第二源极32、第一漏极23以及第二漏极43均对应于衬底10的非显示区域12。
请参阅图1和图4，阵列基板100还包括公共电极103和像素电极105，公共电极103设置于平坦层102和第二钝化层104之间，像素电极105设置于第二钝化层104背离平坦层102的一侧，公共电极103和像素电极105均对应于衬底10的显示区域11。
请参阅图3，非显示区域12可以围绕显示区域11设置，显示区域11可以呈矩形，非显示区域12可以包括首尾依次相连的第一区域121、第二区域122、第三区域123以及第四区域124，其中，第一区域121与第三区域123相对设置，第二区域122与第四区域124相对设置，可以理解的是，当阵列基板100应用于电视机中时，第一区域121位于显示区域11的上方，第三区域123位于显示区域11的下方，第二区域122位于显示区域11的左侧，第四区域124位于显示区域11的右侧，Demux电路可以设置在第三区域123中，本申请实施例通过对Demux电路中栅极和/或有源层的位置进行改进，从而可以缩小Demux电路的占用面积，进而可以缩小第三区域123的宽度，由于第三区域123设置在电视机的下边框的位置，从而可以缩小下边框的宽度，实现窄边框显示效果。
示例性地，衬底10可以为柔性衬底10或刚性衬底10，刚性衬底10可以为玻璃，柔性衬底10可以为聚酰亚胺(PI)等。
示例性地，第一栅极21和第二栅极41的材料可以均为金属，在一些实施例中，第一栅极21和第二栅极41各自的材料可以均包括铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)等金属中的至少一种。
示例性地，第一有源层22和第二有源层42各自的材料可以均包括氧化物半导体、非晶硅(a-Si)和低温多晶硅(LTPS)中的至少一种，其中，氧化物半导体可以包括氧化铟镓锌(IGZO)、氧化锌锡(ZTO)、氧化铟锡锌(ITZO)中的至少一种。
示例性地，第一源极31、第二源极32、第一漏极23和第二漏极43可以均为金属，在一些实施例中，第一源极31、第二源极32、第一漏极23和第二漏极43各自的材料可以均包括铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)等金属中的至少一种。
示例性地，第一栅极绝缘层50、第二栅极绝缘层70、第一层间介电层60以及第二层间介电层80各自的材料可以均包括氮化硅(SiNx)、氧化硅(SiOx)以及氮氧化硅(SiOxNy)中的至少一种。
示例性地，公共电极103和像素电极105各自的材料可以均包括透明导电金属氧化物，在一些实施例中，透明导电金属氧化物可以为氧化铟锡(ITO，Indium tin oxide)。
示例性地，本申请实施例的阵列基板100可以应用于FFS(Fringe FieldSwitching，边缘场开关技术)型液晶显示面板中。
请参阅图5和图6，同时结合图1，本申请实施例还提供一种阵列基板的制作方法，可以用于制作上述任一实施例中的阵列基板，阵列基板的制作方法可以包括：
提供衬底10；
在衬底10上形成第一栅极21；
在第一栅极21和衬底10上形成第一栅极绝缘层50，第一栅极绝缘层50覆盖第一栅极21；
在第一栅极绝缘层50上形成第一有源层22；
在第一有源层22和第一栅极绝缘层50上形成第一层间介电层60，第一层间介电层60覆盖第一有源层22；
在第一层间介电层60上形成第二有源层42；
在第二有源层42和第一层间介电层60上形成第二栅极绝缘层70，第二栅极绝缘层70覆盖第二有源层42；
在第二栅极绝缘层70上形成第二栅极41；
在第二栅极41和第二栅极绝缘层70上形成第二层间介电层80，第二层间介电层80覆盖第二栅极41；
在第二层间介电层80上形成源漏极层，源漏极层包括第一源极31、第二源极32、第一漏极23、第二漏极43，其中，第一源极31与第二源极32电性连接，第一源极31电性连接第一有源层22的一端，第二源极32电性连接第二有源层42的一端，第一漏极23电性连接第一有源层22的另一端，第二漏极43电性连接第二有源层42的另一端。
请参阅图5与图6，在第二栅极41和第二栅极绝缘层70上形成第二层间介电层80之后，以及在第二层间介电层80上形成源漏极层之前，本申请实施例的阵列基板的制作方法还包括：
在第一层间介电层60、第二栅极绝缘层70以及第二层间介电层80上形成间隔设置的第一过孔91和第二过孔92，在第二栅极绝缘层70和第二层间介电层80上形成间隔设置的第三过孔93和第四过孔94；
第一源极31经由第一过孔91与第一有源层22连接，第一漏极23经由第二过孔92与第一有源层22连接，第二源极32经由第三过孔93与第二有源层42连接，第二漏极43经由第四过孔94与第二有源层42连接。
示例性地，第一过孔91、第二过孔92、第三过孔93和第四过孔94可以在同一道光罩制程中形成。
请结合图1和图3，衬底10包括显示区域11和非显示区域12，第一栅极21、第二栅极41、第一有源层22、第二有源层42、第一源极31、第二源极32、第一漏极23以及第二漏极43均对应于衬底10的非显示区域12。
请结合图3和图4，在第二层间介电层80上形成源漏极层之后，阵列基板的制作方法还包括：
在源漏极层和第二层间介电层80上形成第一钝化层101，第一钝化层101覆盖源漏极层；
在第一钝化层101远离源漏极层的一侧形成平坦层102；
在平坦层102上形成公共电极103，公共电极103对应于衬底10的显示区域11设置；
在公共电极103和平坦层102远离第一钝化层101的一侧形成第二钝化层104，第二钝化层104覆盖公共电极103；
在第二钝化层104背离平坦层102的一侧形成像素电极105，像素电极105对应于衬底10的显示区域11设置。
示例性地，第一栅极21、第一有源层22、第二栅极41、第二有源层42、第一漏极23、第二漏极43、第一源极31、第二源极32、公共电极103、像素电极105、第一层间介电层60、第二栅极绝缘层70以及第二层间介电层80均采用成膜、曝光、刻蚀的工艺制备。其中，第一漏极23、第二漏极43、第一源极31和第二源极32可以共用一张光罩进行曝光，第一栅极21、第一有源层22、第二栅极41、第二有源层42、公共电极103和像素电极105各自需要一张光罩进行曝光，此外，第一层间介电层60、第二栅极绝缘层70以及第二层间介电层80上的第一过孔91和第二过孔92以及第二栅极绝缘层70和第二层间介电层80上的第三过孔93和第四过孔94可以采用一张光罩进行曝光，因此，本申请实施例的阵列基板的制作方法共需要采用8张光罩。
本申请实施例提供的阵列基板的制作方法不仅可以缩小Demux电路的尺寸(即缩小Demux电路在水平方向上的占用面积)，使得包含该阵列基板的显示装置可以实现窄边框显示，另外，本申请实施例提供的阵列基板的制作方法还可以用于制作各种边框尺寸的显示装置，通过采用同一套光罩搭配不同的模组设计方案，可以满足不同边框的需求，可以降低研发不同产品的时程与光罩研制费用。
本申请实施例还提供一种显示装置，包括上述任一实施例中的阵列基板100或者上述任一实施例中的阵列基板的制作方法制得的阵列基板100。
示例性地，显示装置可以为液晶显示装置或OLED(有机发光二极管)显示装置，当显示装置为液晶显示装置时，显示装置还可以包括彩色滤光片基板以及设于阵列基板100和彩色滤光片基板之间的液晶层，当显示装置为OLED显示装置时，显示装置还可以包括设置于阵列基板100上并且与阵列基板100电性连接的OLED器件。
以上对本申请实施例提供的阵列基板及其制作方法、显示装置进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (13)

1.一种阵列基板，其特征在于，包括依次层叠设置的衬底、第一栅极、第一栅极绝缘层、第一有源层、第一层间介电层、第二有源层、第二栅极绝缘层、第二栅极、第二层间介电层以及源漏极层；
所述源漏极层包括第一源极、第二源极、第一漏极、第二漏极，其中，所述第一源极与所述第二源极电性连接，所述第一源极电性连接所述第一有源层的一端，所述第二源极电性连接所述第二有源层的一端，所述第一漏极电性连接所述第一有源层的另一端，所述第二漏极电性连接所述第二有源层的另一端。
2.根据权利要求1所述的阵列基板，其特征在于，当所述第一有源层的电流通道导通时，所述第二有源层的电流通道断开，所述第一源极的电信号通过所述第一有源层传输至所述第一漏极；
当所述第二有源层的电流通道导通时，所述第一有源层的电流通道断开，所述第二源极的电信号通过所述第二有源层传输至所述第二漏极。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极在所述衬底上的正投影和所述第二栅极在所述衬底上的正投影至少部分重叠。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层在所述衬底上的正投影和所述第二有源层在所述衬底上的正投影至少部分重叠。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二层间介电层、所述第二栅极绝缘层以及所述第一层间介电层上设有第一过孔和第二过孔，所述第一源极经由所述第一过孔与所述第一有源层连接，所述第一漏极经由所述第二过孔与所述第一有源层连接；
所述第二层间介电层与所述第二栅极绝缘层上设有第三过孔和第四过孔，所述第二源极经由所述第三过孔与所述第二有源层连接，所述第二漏极经由所述第四过孔与所述第二有源层连接。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第一钝化层、平坦层和第二钝化层；所述第一钝化层覆盖所述源漏极层，所述平坦层设置于所述第一钝化层远离所述源漏极层的一侧，所述第二钝化层设置于所述平坦层远离所述第一钝化层的一侧。
7.根据权利要求6所述的阵列基板，其特征在于，所述衬底包括显示区域和非显示区域，所述第一栅极、所述第二栅极、所述第一有源层、所述第二有源层、所述第一源极、所述第二源极、所述第一漏极以及所述第二漏极均对应于所述衬底的所述非显示区域。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括公共电极和像素电极，所述公共电极设置于所述平坦层和所述第二钝化层之间，所述像素电极设置于所述第二钝化层背离所述平坦层的一侧，并且，所述公共电极和所述像素电极均对应于所述衬底的所述显示区域。
9.一种阵列基板的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一栅极；
在所述第一栅极和所述衬底上形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一有源层；
在所述第一有源层和所述第一栅极绝缘层上形成第一层间介电层；
在所述第一层间介电层上形成第二有源层；
在所述第二有源层和所述第一层间介电层上形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第二栅极；
在所述第二栅极和所述第二栅极绝缘层上形成第二层间介电层；
在所述第二层间介电层上形成源漏极层，所述源漏极层包括第一源极、第二源极、第一漏极、第二漏极，其中，所述第一源极与所述第二源极电性连接，所述第一源极电性连接所述第一有源层的一端，所述第二源极电性连接所述第二有源层的一端，所述第一漏极电性连接所述第一有源层的另一端，所述第二漏极电性连接所述第二有源层的另一端。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，在所述第二栅极和所述第二栅极绝缘层上形成第二层间介电层之后，以及在所述第二层间介电层上形成源漏极层之前，所述阵列基板的制作方法还包括：
在所述第一层间介电层、所述第二栅极绝缘层以及所述第二层间介电层上形成间隔设置的第一过孔和第二过孔，在所述第二栅极绝缘层和所述第二层间介电层上形成间隔设置的第三过孔和第四过孔；
所述第一源极经由所述第一过孔与所述第一有源层连接，所述第一漏极经由所述第二过孔与所述第一有源层连接，所述第二源极经由所述第三过孔与所述第二有源层连接，所述第二漏极经由所述第四过孔与所述第二有源层连接。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述衬底包括显示区域和非显示区域，所述第一栅极、所述第二栅极、所述第一有源层、所述第二有源层、所述第一源极、所述第二源极、所述第一漏极以及所述第二漏极均对应于所述衬底的所述非显示区域。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，在所述第二层间介电层上形成源漏极层之后，所述阵列基板的制作方法还包括：
在所述源漏极层和所述第二层间介电层上形成第一钝化层；
在所述第一钝化层远离所述源漏极层的一侧形成平坦层；
在所述平坦层上形成公共电极，所述公共电极对应于所述衬底的显示区域设置；
在所述公共电极和所述平坦层远离所述第一钝化层的一侧形成第二钝化层；
在所述第二钝化层背离所述平坦层的一侧形成像素电极，所述像素电极对应于所述衬底的显示区域设置。
13.一种显示装置，其特征在于，包括如权利要求1-8中任一项所述的阵列基板或者如权利要求9-12中任一项所述的阵列基板的制作方法制得的阵列基板。
CN202310075240.7A 2023-01-31 2023-01-31 阵列基板及其制作方法、显示装置 Pending CN117457659A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310075240.7A CN117457659A (zh) 2023-01-31 2023-01-31 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310075240.7A CN117457659A (zh) 2023-01-31 2023-01-31 阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN117457659A true CN117457659A (zh) 2024-01-26

Family

ID=89587923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310075240.7A Pending CN117457659A (zh) 2023-01-31 2023-01-31 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN117457659A (zh)

Similar Documents

Publication Publication Date Title
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN109148482B (zh) 显示背板及其制备方法、显示装置
TW201338102A (zh) 主動元件及主動元件陣列基板
KR20110133251A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2018180723A1 (ja) アクティブマトリクス基板およびその製造方法
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
US8755019B2 (en) Method for manufacturing a liquid crystal display
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
KR20170126535A (ko) 박막 트랜지스터 표시판
US11721704B2 (en) Active matrix substrate
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN111276527A (zh) 一种显示面板及其制作方法
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN113725157A (zh) 阵列基板及其制作方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN114660862B (zh) 阵列基板及制作方法、显示面板
KR20100050222A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN112582342B (zh) 阵列基板的制作方法
CN117457659A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination