KR20170126535A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20170126535A
KR20170126535A KR1020160056270A KR20160056270A KR20170126535A KR 20170126535 A KR20170126535 A KR 20170126535A KR 1020160056270 A KR1020160056270 A KR 1020160056270A KR 20160056270 A KR20160056270 A KR 20160056270A KR 20170126535 A KR20170126535 A KR 20170126535A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate electrode
channel
electrode
thin film
Prior art date
Application number
KR1020160056270A
Other languages
English (en)
Other versions
KR102640164B1 (ko
Inventor
임지훈
선종백
손경석
김억수
김태상
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160056270A priority Critical patent/KR102640164B1/ko
Priority to US15/478,386 priority patent/US9991287B2/en
Publication of KR20170126535A publication Critical patent/KR20170126535A/ko
Application granted granted Critical
Publication of KR102640164B1 publication Critical patent/KR102640164B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133608—Direct backlight including particular frames or supporting means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 게이트 전극, 상기 게이트 전극과 중첩하지 않으며, 상기 반도체층 위에 위치하는 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 전극의 제1 가장자리와 상기 반도체층의 제2 가장자리는 기판에 수직한 방향으로 서로 정렬되어 있다.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
본 개시는 박막 트랜지스터 표시판에 관한 것이다.
박막 트랜지스터(Thin Film Transistor; TFT)는 표시 장치 등 다양한 전자장치에 사용되고 있다. 예를 들어, 박막 트랜지스터는 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode display, OLED Display) 등의 표시 장치에서 스위칭 소자 또는 구동 소자로 이용되고 있다.
박막 트랜지스터는 게이트 전극, 소스 전극, 소스 전극과 마주하는 드레인 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함하는데, 이 중 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다.
이러한 반도체로는 규소(Si)가 가장 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지고, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 박막 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용이 높고 공정이 복잡하다.
또한 비정질 규소와 다결정 규소를 보완하기 위하여 비정질 규소보다 전자 이동도가 높고 ON/OFF 비율이 높으며, 다결정 실리콘보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 박막 트랜지스터에 대한 연구가 진행되고 있다.
실시예들은 채널의 측면과 중첩하는 게이트 전극의 영향에 의한 채널의 에너지 레벨 왜곡을 방지한 박막 트랜지스터 표시판을 제공하고자 한다.
해결하고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 게이트 전극, 상기 게이트 전극과 중첩하지 않으며, 상기 반도체층 위에 위치하는 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 전극의 제1 가장자리와 상기 반도체층의 제2 가장자리는 기판에 수직한 방향으로 서로 정렬되어 있다.
상기 박막 트랜지스터 표시판의 상기 반도체층은 평면상 제1 방향으로의 폭이 상기 제1 방향과 직교하는 제2 방향으로의 폭보다 넓으며, 상기 제1 가장자리와 상기 제2 가장자리는 상기 제1 방향과 나란할 수 있다.
상기 박막 트랜지스터 표시판의 상기 게이트 전극의 상기 제1 가장자리와 상기 반도체층의 상기 제2 가장자리 사이의 거리는 3 μm 이내일 수 있다.
상기 박막 트랜지스터 표시판의 상기 반도체층은 평면상 제1 방향으로의 폭이 상기 제1 방향과 직교하는 제2 방향으로의 폭보다 넓으며, 상기 반도체층의 일부는 채널이고, 상기 채널은 상기 게이트 전극과 기판에 수직한 방향으로 중첩하며, 상기 채널의 상기 제1 방향과 나란한 일 측면은, 상기 채널의 측면에서 상기 게이트 전극과 중첩하지 않을 수 있다.
상기 박막 트랜지스터 표시판은 상기 기판과 상기 반도체층 사이에 위치하는 광차단막을 더 포함할 수 있다.
상기 박막 트랜지스터 표시판의 상기 광차단막은 상기 소스 전극 및 드레인 전극과 중첩하지 않을 수 있다.
상기 박막 트랜지스터 표시판의 상기 광차단막의 일부는 상기 게이트 전극과 연결될 수 있다.
상기 박막 트랜지스터 표시판은 상기 기판과 상기 반도체층 사이에 위치하는 전압선을 더 포함하고, 상기 광차단막은 상기 전압선의 일부이며, 상기 광차단막의 일부가 상기 드레인 전극의 일부와 연결될 수 있다.
상기 박막 트랜지스터 표시판의 상기 전압선에는 그라운드 전압(0V)이 공급될 수 잇다.
상기 박막 트랜지스터 표시판의 상기 반도체층은 산화물 반도체를 포함할 수 있다.
상기 박막 트랜지스터 표시판은 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 더 포함하고, 상기 게이트 절연막은 상기 소스 전극 및 드레인 전극과 중첩하지 않을 수 있다.
상기 박막 트랜지스터 표시판은 상기 드레인 전극의 일부와 연결되는 화소 전극을 더 포함할 수 있다.
실시예들에 따른 박막 트랜지스터 표시판에 따르면, 채널 측면에서의 게이트 전극의 영향을 방지하고, 박막 트랜지스터의 효율 저하를 방지하여, 박막 트랜지스터의 신뢰성을 높일 수 있다.
도 1은 일 실시예에 따른 박막 트랜지스터 표시판의 일 화소의 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 A 부분을 간략히 도시한 것이다.
도 4는 도 3의 IV-IV선을 따라 자른 단면도이다.
도 5는 비교예에 따른 박막 트랜지스터에서 도 3에 대응되는 부분을 도시한 것이다.
도 6은 도 5의 VI-VI선을 따라 자른 단면도이다.
도 7은 도 1의 XII-XII선을 따라 잘라 도시한 단면도이다.
도 8은 다른 일 실시예에 따른 박막 트랜지스터 표시판에 대하여, 도 7에 대응되는 부분을 도시한 단면도이다.
도 9는 다른 일 실시예에 따른 박막 트랜지스터 표시판의 일 화소의 평면도이다.
도 10은 도 9의 X-X선을 따라 잘라 도시한 단면도이다.
도 11은 다른 일 실시예에 따른 박막 트랜지스터 표시판의 일 화소의 평면도이다.
도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그럼 이하에서 도면을 참고로 하여 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 일 실시예에 따른 박막 트랜지스터 표시판의 일 화소의 평면도이고, 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 투명한 유리 또는 플라스틱을 포함하는 기판(110)위에 광차단막(134)이 위치한다.
광차단막(134)은 단일막 또는 다중막일 수 있고 몰리브덴, 크롬, 탄탈륨, 티타늄, 구리 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 또는, 유기 절연 물질, 무기 절연 물질 등을 포함할 수도 있다. 광차단막(134)은 후술할 반도체층(153)의 채널(155)에 빛이 도달하는 것을 막아 누설 전류 등 박막 트랜지스터의 채널 특성 저하를 방지한다.
도 1에서 광차단막(134)은 분리된 섬형의 형상이지만, 다른 일 실시예에서 광차단막(134)은 드레인 전극(175)과 연결되거나 또는 게이트 전극(124)과 연결될 수도 있다. 이러한 실시예에 대하여는 이후 별도로 설명한다.
광차단막(134)은 후술할 소스 전극(173) 및 드레인 전극(175)과 중첩할 수 있고, 또는 도 1 및 도 2에 도시된 바와 같이 반도체층(153)의 채널(155)영역과 중첩하고, 소스 전극(173) 및 드레인 전극(175)과는 중첩하지 않을 수도 있다.
광차단막(134) 위에는 제1 절연막(140)이 위치한다. 제1 절연막(140)은 유기 절연물질 또는 무기 절연물질을 포함할 수 있다. 제1 절연막(140)은 SiOx 또는 AlOx를 포함할 수 있다. 또한 제1 절연막(140)은 수소 함유량이 낮은 절연 물질을 포함할 수 있다.
제1 절연막(140)위에 반도체층(153)이 위치한다. 반도체층(153)은 산화물 반도체 또는 폴리실리콘을 포함할 수 있다. 산화물 반도체는 금속 산화물 반도체로서, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합을 포함할 수 있다. 예를 들어, 산화물 반도체는 산화아연(ZnO), 아연-주석산화물(ZTO), 아연-인듐산화물(ZIO), 인듐산화물(InO), 티타늄산화물(TiO), 인듐-갈륨-아연산화물(IGZO), 인듐-아연-주석산화물(IZTO)을 포함하는 군에서 선택되는 하나 이상을 포함할 수 있다.
반도체층(153)은 채널(155) 및 전극 영역(154)을 포함한다. 반도체층(153)에서 채널(155)은 반도체층(153)의 중앙에 위치하고, 전극 영역(154)은 채널(155)을 사이에 두고 양쪽에 위치한다. 채널(155)은 후술하는 게이트 전극(124)과 중첩하는 부분으로, 전극 영역(154)에 비하여 도핑 농도가 낮다.
반도체층(153)은 제1 방향(y)의 길이가 제2 방향(x)의 길이보다 길 수 있다. 이때 반도체층(153)에서 제1 방향(y)으로의 길이를 길이(L), 제2 방향(x)으로의 폭을 너비(W)라고 한다. 일 실시예에 따른 박막 트랜지스터에서 반도체층(153)에서 길이(L)는 너비(W)보다 크다.
반도체층(153)의 채널(155) 위에 게이트 절연막(160)이 위치한다. 게이트 절연막(160)은 절연 물질을 포함할 수 있다. 게이트 절연막(160)은 후술하는 게이트 전극(124) 및 반도체층(153)의 채널(155)과 중첩한다. 그러나 게이트 절연막(160)은 반도체층(153) 전체와 중첩하지 않는다. 게이트 절연막(160)은 소스 전극(173) 및 드레인 전극(175)과 중첩하지 않는다.
게이트 절연막(160)위에 게이트선(121) 및 게이트 전극(124)을 포함하는 게이트 도전체가 위치한다. 게이트 도전체는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti)을 포함할 수 있다. 그러나 게이트 도전체는 이외에도 여러 가지 다양한 금속 또는 도전체를 포함할 수 있다. 게이트 도전체는 다중막 구조를 가질 수 있다.
도 1에서 게이트선(121)은 제2 방향(x)으로 연장되어, 제1 방향(y)으로 뻗어 있는 데이터선(171)과 교차한다. 게이트선(121)의 일부는 게이트 전극(124)이 될 수 있다.
도 1에서 제1 방향(y)은 데이터선(171)이 뻗어 있는 방향, 제2 방향(x)은 게이트선(121)이 뻗어 있는 방향으로 도시하였으나, 다른 일 실시예에서 반도체층(153)의 길이 방향이 제2 방향(x)이고, 너비 방향이 제1 방향(y)일 수도 있다. 또한, x 방향과 y 방향은 어느 일 방향을 특정하는 것은 아니다.
게이트 전극(124)은 반도체층(153)의 채널(155) 및 광차단막(134)과 중첩한다. 그러나 게이트 전극(124)은 소스 전극(173) 및 드레인 전극(175)과는 중첩하지 않는다. 따라서 게이트 전극(124)과 소스 전극(173) 및 드레인 전극(175)의 중첩에 의해 발생하는 기생 용량이 발생하지 않는다.
도 1을 참고로 하면, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트 전극(124)의 일 가장자리는 반도체층(153)의 일 가장자리와 정렬되어 있다. 본 명세서에서 "정렬"의 의미는 공정상 발생할 수 있는 정렬 오차 범위 내의 오차를 가지도록 정렬되는 것도 포함하고, 정렬 오차는 약 3 μm 이하, 보다 구체적으로 약 1 μm이하일 수 있다.
도 1을 참고로 하면, 게이트 전극(124)은 반도체층(153)을 너비 방향으로 지나가지만, 게이트 전극(124)의 가장 끝 가장자리는 반도체층(153)의 가장자리와 실질적으로 서로 정렬되어 있다. 본 명세서에서 실질적으로 정렬되어 있다고 하는 것은 그 차이가 3 μm 이하임을 의미한다.
이때 게이트 전극(124)과 중첩하는 반도체층(153)은 채널(155) 영역이 되고, 게이트 전극(124)의 일 가장자리가 채널(155)의 일 가장자리를 넘어 돌출되지 않는다. 즉, 게이트 전극(124)의 일 가장자리와 채널(155)의 일 가장자리는 기판에 수직한 방향으로 상하 정렬된다. 이러한 구조에 대하여는 이후 별도의 도면을 참고로 하여 보다 상세하게 설명한다.
다음, 게이트 도전체 및 반도체층(153)위에 제2 절연막(165)이 위치한다. 제2 절연막(165)은 SiNx를 포함할 수 있다. 또는 제2 절연막(165)은 하부 SiNx, 상부 SIOx를 포함하는 이중막일 수 있다. 본 실시예에서, 제2 절연막(165)은 수소를 과량 함유하는 SiNx를 포함할 수 있다.
제2 절연막(165)은 게이트 도전체 및 반도체층(153)위에 위치한다. 따라서 제2 절연막(165)은 반도체층(153)의 전극 영역(154)과 접촉하게 되고, 제2 절연막(165)에 포함된 불순물이 전극 영역(154)으로 도핑된다. 이러한 도핑 과정에는 열처리 등의 방법이 사용될 수도 있다. 이처럼, 제2 절연막(165)에 포함된 불순물이 전극 영역(154)으로 도핑됨으로써, 제2 절연막(165)과 접촉하는 반도체층(153)의 전극 영역(154)은 전도성이 강한 도체 특성을 지니게 된다. 그러나 반도체층(153)의 채널(155)은 게이트 전극(124)과 중첩하기 때문에, 제2 절연막(165)과 직접 접촉하지 않는다. 따라서 제2 절연막(165)의 불순물이 채널(155)로 도핑되지 않는다.
즉, 반도체층(153)의 채널(155)의 불순물 농도는 반도체층(153)의 전극 영역(154)의 불순물 농도보다 낮다. 예를 들어, 반도체층(153)의 채널(155)은 약 1 x E+16 의 도핑 농도를 갖고, 게이트 전극(124)과 중첩하지 않는 반도체층(153)의 전극 영역(154)은 약 1 x E+20 의 도핑 농도를 가질 수 있다.
제2 절연막(165)위에는 제3 절연막(180)이 위치할 수 있다. 제3 절연막(180)은 SiNx 또는 AlOx를 포함할 수 있다. 그러나 제3 절연막(180)은 생략될 수도 있다.
제2 절연막(165) 및 제3 절연막(180)은 반도체층(153)의 전극 영역(154)과 중첩하는 제1 접촉구멍(183) 및 제2 접촉구멍(185)을 가진다. 제1 접촉구멍(183) 및 제2 접촉구멍(185)은 반도체층(153)의 채널(155)을 사이에 두고 양쪽에 각각 위치한다.
제3 절연막(180)위에 데이터선(171) 및 드레인 전극(175)이 위치한다. 데이터선(171)은 단일막 또는 다중막일 수 있고 몰리브덴, 크롬, 탄탈륨, 티타늄, 구리 또는 이들의 합금등의 도전성 물질을 포함할 수 있다.
데이터선(171)은 제1 방향(y)으로 연장되어 게이트선(121)과 교차하고, 데이터선(171)의 일부는 제2 방향(x)으로 돌출되어 소스 전극(173)이 된다. 드레인 전극(175)은 데이터선(171) 형성시 동일 공정으로 형성되어, 데이터선(171)과 동일한 물질을 포함할 수 있다.
소스 전극(173) 및 드레인 전극(175)은 게이트 전극(124)을 사이에 두고 위치하며, 게이트 전극(124)과 중첩하지 않는다. 소스 전극(173)은 제1 접촉구멍(183)을 통해 반도체층(153)의 전극 영역(154)과 연결되고, 드레인 전극(175)은 제2 접촉구멍(185)을 통해 반도체층(153)의 전극 영역(154)과 연결된다.
제3 절연막(180)위에 화소 전극(191)이 위치한다. 화소 전극(191)은 인듐 주석 산화물 또는 인듐 아연 산화물등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속을 포함할 수 있다.
화소 전극(191)의 일부는 드레인 전극(175)과 물리적, 전기적으로 연결되어 있다.
이상과 같이 본 실시예에 따른 박막 트랜지스터 표시판은 반도체층(153) 위에 게이트 전극(124)이 위치하며, 게이트 전극(124)의 일 가장자리는 반도체층(153)의 일 가장자리와 기판에 수직한 방향으로 상하 정렬되어 있다. 보다 구체적으로, 게이트 전극(124)은 반도체층(153)의 채널(155)과 중첩하며, 채널(155)의 일 측면에서 게이트 전극(124)과 채널(155)은 서로 중첩하지 않는다. 따라서, 채널(155)의 측면에서 게이트 전극(124)의 영향을 감소시킬 수 있고, 이로 인한 채널(155) 가장자리에서 에너지 밴드의 왜곡을 예방할 수 있다.
그럼 이하에서, 일 실시예에 따른 게이트 전극(124) 및 반도체층(153) 중 채널(155)과의 크기 및 위치 관계에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3 및 도 4는 일 실시예에 따른 박막 트랜지스터의 도면으로, 도 3은 도 1의 A 부분만을 간략히 도시한 것이다. 도 4는 도 3의 IV-IV선을 따라 자른 단면도이다.
도 5 및 도 6은 비교예에 따른 박막 트랜지스터의 도면으로, 도 5는 비교예에 따른 박막 트랜지스터 표시판에서, 도 3에 대응되는 부분을 도시한 것이다. 도 6은 도 5의 VI-VI선을 따라 자른 단면도이다.
도 3을 참고로 하면, 일 실시예에 따른 박막 트랜지스터 표시판의 게이트 전극(124)의 제1 가장자리(L1)와 채널(155)의 제2 가장자리(C1)는 서로 중첩하여, 기판(110)의 표면과 수직을 이루는 한 평면상에서 볼 때, 게이트 전극(124)의 제1 가장자리(L1)와 채널(155)의 제2 가장자리(C1)는 실질적으로 일치한다. 앞서 기재한 바와 같이, 반도체층(153)에서 폭이 더 긴 방향을 길이 방향, 폭이 더 좁은 방향을 너비 방향이라고 한다. 반도체층(153)의 길이 방향의 양 끝과 중첩하도록 소스 전극(173) 및 드레인 전극(175)이 위치하며, 게이트 전극(124)은 너비 방향으로 반도체층(153)과 중첩하도록 위치한다.
도 4는 반도체층(153)의 너비 방향으로의 단면이다. 도 4를 참고로 하면, 게이트 전극(124)의 제1 가장자리(L1)가 채널(155)의 제2 가장자리(C1)보다 돌출되지 않는다. 즉, 채널(155)의 일 측면은 게이트 전극(124)에 의해 덮이지 않는다.
이는 달리 표현하면 반도체층(153)의 길이 방향과 나란한 채널(155)의 적어도 한 측면이, 게이트 전극(124)과 중첩되지 않는다. 따라서 채널(155)은 게이트 전극(124)과 기판에 수직한 방향으로 중첩하며, 상기 채널의 일 측면에서는 게이트 전극(124)과 중첩하지 않는다.
그러나 도 5 및 도 6을 참고로 하면, 비교예에 따른 박막 트랜지스터 표시판은 게이트 전극(124)의 제1 가장자리(L1)가 반도체층(153)의 너비 방향보다 돌출되어 있다. 즉 도 6에 도시된 바와 같이, 게이트 전극(124)의 제1 가장자리(L1)는 채널(155)의 제2 가장자리(C1)보다 돌출되어 있다.
따라서 채널(155)의 양 측면은 게이트 전극(124)과 중첩한다. 따라서, 채널(155)은 기판에 수직한 방향으로 중첩하는 게이트 전극(124)의 영향을 받을 뿐만 아니라, 채널(155)의 양 측면과 중첩하는 게이트 전극(124)에 의한 영향도 받게 된다.
이와 같이 채널(155)이 윗면 및 양 측면에서 게이트 전극(124)의 영향을 받는 경우, 채널(155)의 중앙은 윗면에 위치하는 게이트 전극(124)의 영향을 받지만, 채널(155)의 가장자리 영역은 윗면 및 측면에 위치하는 게이트 전극(124) 의 영향을 모두 받게 된다. 따라서 채널의 양 가장자리에서 전자의 밸런스 밴드와 컨덕션 밴드가 휘어지면서 왜곡이 일어나고, 전자와 정공의 재결합이 채널(155)의 중앙이 아니라 가장자리에서 더 많이 발생한다. 이는 결과적으로 채널(155) 전체에서 재결합하는 전자, 정공의 수를 감소시키게 되고, 전류의 감소를 유발하며 박막 트랜지스터의 효율이 저하될 수 있다.
그러나 일 실시예에 따른 박막 트랜지스터 표시판은 게이트 전극(124)의 제1 가장자리(L1)가 반도체층(153)의 너비 방향보다 돌출되지 않는다. 즉, 채널(155)의 제2 가장자리(C1)는 게이트 전극(124)의 제1 가장자리(L1)와 실질적으로 상하 정렬된다. 채널(155)의 제2 가장자리(C1)와 게이트 전극(124)의 제1 가장자리(L1) 사이의 거리는 3 μm 이하이다.
따라서, 채널(155)의 측면에서 미치는 게이트 전극(124)의 영향을 감소시킬 수 있고, 전자의 에너지 밴드의 왜곡을 예방할 수 있다.
즉, 일 실시예에서 게이트 전극(124)의 일 가장자리는 반도체층(153)의 길이 방향과 나란한 가장자리와 상하 정렬된다.
다만, 앞선 도 1 내지 도 4의 실시예에서는 게이트 전극(124)의 일 가장자리가 반도체층(153)의 길이 방향과 나란한 일 가장자리보다 돌출되지 않는 경우를 도시하였으나, 다른 실시예에서 게이트 전극(124)의 일 가장자리는 반도체층(153)의 길이 방향과 나란한 일 가장자리보다 돌출되도록 위치할 수도 있다. 그러나 이러한 경우에도 양 가장자리 사이의 거리는 공정상 정렬 오차 범위 내이다. 정렬 오차 범위는 약 3 μm 이하일 수 있다. 이처럼 공정상 정렬 오차 범위 내로 양 가장자리가 이격된 경우 역시 실질적으로 상하 정렬된다는 범위에 포함된다.
이처럼, 일 실시예에 따른 박막 트랜지스터 표시판에서, 채널(155)의 적어도 하나의 측면은 게이트 전극(124)과 중첩되지 않는다. 이때, 게이트 전극(124)과 중첩되지 않는 채널(155)의 측면은, 반도체층(153)의 길이 방향과 나란한 측면 중 하나의 측면일 수 있다.
그러면, 도 7을 참고하여, 도 1의 실시예에 따른 박막 트랜지스터 표시판에 대하여 보다 상세히 설명한다. 도 7은 도 1의 XII-XII선을 따라 잘라 도시한 단면도이다. 도 7에 도시한 실시예는 게이트 전극(124)의 너비 방향의 폭이 채널(155)의 너비 방향의 폭에 비하여 좁은 경우이다. 그러나 이 경우에도, 게이트 전극(124)과 채널(155)사이에는 게이트 절연막(160)이 위치하기 때문에, 채널(155)이 게이트 전극(124)과 접촉하지 않는다.
또한, 게이트 전극(124)의 제1 가장자리(L1)와 채널(155)의 제2 가장자리(C1) 사이의 거리 d는 3 μm 이내이다.
도 8을 참고하여, 다른 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 8은 다른 일 실시예에 따른 박막 트랜지스터 표시판에 대하여, 도 7에 대응되는 부분을 도시한 단면도이다.
도 8에 도시한 실시예는 게이트 전극(124)의 너비 방향의 폭이 채널(155)의 너비 방향의 폭에 비하여 넓은 경우이다. 도 8에 따른 실시예에서는 게이트 전극(124)의 제1 가장자리(L1)가 채널(155)의 제2 가장자리(C1)보다 돌출된다. 그러나 이 경우에도 게이트 전극(124)의 제1 가장자리(L1)와 채널(155)의 제2 가장자리(C1) 사이의 거리 d는 3 μm 이내이다. 이는 통상의 공정오차 범위 내이며, 채널(155) 측면에 대한 게이트 전극(124)의 영향력은 미미한 수준이다.
또한 도 8에 도시한 실시예에 따른 박막 트랜지스터 표시판에서, 채널(155)의 측면과 게이트 전극(124)은 중첩하지 않는다.
도 7 및 도 8에 도시한 실시예들과 같이 게이트 절연막(160)의 폭과 게이트 전극(124)의 폭은 같지 않을 수 있다. 게이트 절연막(160)과 게이트 전극(124)의 패터닝 시 하프톤 마스크를 이용하거나, 게이트 절연막(160)과 게이트 전극(124)을 각각 별개의 마스크로 패터닝하는 방법에 의해 게이트 절연막과 게이트 전극을 형성할 때, 게이트 절연막과 게이트 전극의 폭이 서로 다르게 형성될 수 있다. 그러나, 게이트 절연막(160)과 게이트 전극(124)을 하나의 마스크를 이용하여 패터닝하는 경우에도 식각 과정의 오차에 의해 게이트 절연막과 게이트 전극의 폭이 서로 다르게 형성될 수 있다.
이와 같이 일 실시예에 따른 박막 트랜지스터 표시판에 따르면, 게이트 전극(124)의 제1 가장자리(L1)가 반도체층(153)의 일 가장자리, 즉 채널(155)의 제2 가장자리(C1)와 실질적으로 상하 정렬되어, 서로 중첩할 수 있다. 게이트 전극(124)의 제1 가장자리(L1)와 채널(155)의 제2 가장자리(C1) 사이의 거리는 3 μm 이하이며, 따라서 채널(155) 측면에서 게이트 전극(124)의 영향에 의한 에너지 밴드의 왜곡 및 이로 인한 전류의 감소, 박막 트랜지스터의 효율 저하를 방지할 수 있다.
그러면 이하에서 도 9 및 도 10을 참고로 하며 다른 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 9는 다른 일 실시예에 따른 박막 트랜지스터 표시판의 일 화소의 평면도이고, 도 10은 도 9의 X-X선을 따라 잘라 도시한 단면도이다.
도 9 및 도 10을 참고로 하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판과 유사하다. 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 광차단막(134)이 게이트 전극(124)과 연결 전극(193)을 통해 연결되어 있다.
도 9 및 도 10을 참고로 하면, 제1 절연막(140) 및 게이트 절연막(160)은 광차단막(134)의 일부와 중첩하는 제3 접촉구멍(187)을 가진다. 게이트 전극(124)위에는 연결 전극(193)이 위치하며, 연결 전극(193)은 제3 접촉구멍(187)을 통해 광차단막(134)과 물리적, 전기적으로 연결되어 있다.
따라서 광차단막(134)은 게이트선(121)을 통해 게이트 전극(124)에 공급되는 게이트 전압을 공급받게 되며, 광차단막(134) 또한 게이트가 된다. 따라서 본 실시예에 따른 박막 트랜지스터 표시판은 듀얼 게이트로 동작할 수 있다.
앞서 설명한 실시예에 따른 박막 트랜지스터 표시판과 유사하게, 본 실시예에 따른 박막 트랜지스터 표시판에 따르면, 게이트 전극(124)의 제1 가장자리(L1)가 반도체층(153)의 일 가장자리, 즉 채널(155)의 제2 가장자리(C1)와 실질적으로 상하 정렬되어, 서로 중첩할 수 있다. 게이트 전극(124)의 제1 가장자리(L1)와 채널(155)의 제2 가장자리(C1) 사이의 거리는 3 μm 이하이며, 따라서 채널(155) 측면에서 게이트 전극(124)의 영향에 의한 에너지 밴드의 왜곡 및 이로 인한 전류의 감소, 박막 트랜지스터의 효율 저하를 방지할 수 있다.
앞서 설명한 실시예에 따른 박막 트랜지스터 표시판의 많은 특징들은 본 실시예에 따른 박막 트랜지스터 표시판에 모두 적용 가능하다.
그러면 이하에서, 도 11 및 도 12를 참고로 하며 다른 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 11은 다른 일 실시예에 따른 박막 트랜지스터 표시판의 일 화소의 평면도이고, 도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12를 참고로 하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판과 유사하다. 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 데이터선(171)과 나란한 방향으로 위치하는 전압선(131)을 포함하고, 전압선(131)의 일부가 광차단막(134)이 된다. 또한, 전압선(131)과 드레인 전극(175)은 제4 접촉구멍(189) 및 보조 전극(195)을 통해 물리적, 전기적으로 연결되어 있다.
구체적으로, 도 11 및 도 12를 참고로 하면 제1 절연막(140), 제2 절연막(165) 및 제3 절연막(180)은 전압선(131)의 일부와 중첩하는 제4 접촉구멍(189)을 가진다. 보조 전극(195)은 드레인 전극(175)과 연결되어 있으며, 보조 전극(195)의 일부는 제4 접촉구멍(189)을 통해 전압선(131)과 연결되어 있다.
전압선(131)에는 그라운드 전압(0V)이 공급된다. 이렇게 전압선(131)에 공급된 그라운드 전압(0V)은 보조 전극(195)을 통하여 드레인 전극(175)에 공급된다. 즉, 드레인 전극(175)과 전압선(131)이 연결된 형태의 박막 트랜지스터로 동작할 수 있다.
앞서 설명한 실시예에 따른 박막 트랜지스터 표시판과 유사하게, 본 실시예에 따른 박막 트랜지스터 표시판에 따르면, 게이트 전극(124)의 제1 가장자리(L1)가 반도체층(153)의 일 가장자리, 즉 채널(155)의 제2 가장자리(C1)와 실질적으로 상하 정렬되어, 서로 중첩할 수 있다. 게이트 전극(124)의 제1 가장자리(L1)와 채널(155)의 제2 가장자리(C1) 사이의 거리는 3 μm 이하이며, 따라서 채널(155) 측면에서 게이트 전극(124)의 영향에 의한 에너지 밴드의 왜곡 및 이로 인한 전류의 감소, 박막 트랜지스터의 효율 저하를 방지할 수 있다.
앞서 설명한 실시예에 따른 박막 트랜지스터 표시판의 많은 특징들은 본 실시예에 따른 박막 트랜지스터 표시판에 모두 적용 가능하다.
이상과 같이 실시예들에 따른 박막 트랜지스터 표시판의 게이트 전극(124)의 일 가장자리는 반도체층(153)의 채널(155)의 일 가장자리와 실질적으로 상하 정렬되어 서로 중첩한다. 즉, 채널(155)의 일 측면은 게이트 전극(124)과 중첩하지 않고, 이에 따라 반도체층(153)의 측면에 미치는 게이트 전극(124)의 영향 및 이로 인한 박막 트랜지스터의 효율 저하를 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 121: 게이트선
124: 게이트 전극 131: 전압선
135: 광차단막 153: 채널
155: 반도체층 154: 전극 영역
171: 데이터선 173: 소스 전극
175: 드레인 전극 191: 화소 전극

Claims (12)

  1. 기판;
    상기 기판 위에 위치하는 반도체층;
    상기 반도체층 위에 위치하는 게이트 전극;
    상기 게이트 전극과 중첩하지 않으며, 상기 반도체층 위에 위치하는 소스 전극 및 드레인 전극을 포함하고,
    상기 게이트 전극의 제1 가장자리와 상기 반도체층의 제2 가장자리는 기판에 수직한 방향으로 서로 정렬된 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반도체층은 평면상 제1 방향으로의 폭이 상기 제1 방향과 직교하는 제2 방향으로의 폭보다 넓으며,
    상기 제1 가장자리와 상기 제2 가장자리는 상기 제1 방향과 나란한 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 게이트 전극의 상기 제1 가장자리와 상기 반도체층의 상기 제2 가장자리 사이의 거리는 3 μm 이내인 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 반도체층은 평면상 제1 방향으로의 폭이 상기 제1 방향과 직교하는 제2 방향으로의 폭보다 넓으며,
    상기 반도체층의 일부는 채널이고,
    상기 채널은 상기 게이트 전극과 기판에 수직한 방향으로 중첩하며,
    상기 채널의 상기 제1 방향과 나란한 일 측면은, 상기 채널의 측면에서 상기 게이트 전극과 중첩하지 않는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 기판과 상기 반도체층 사이에 위치하는 광차단막을 더 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 광차단막은 상기 소스 전극 및 드레인 전극과 중첩하지 않는 박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 광차단막의 일부는 상기 게이트 전극과 연결되는 박막 트랜지스터 표시판.
  8. 제5항에서,
    상기 기판과 상기 반도체층 사이에 위치하는 전압선을 더 포함하고,
    상기 광차단막은 상기 전압선의 일부이며,
    상기 광차단막의 일부가 상기 드레인 전극의 일부와 연결되는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 전압선에는 그라운드 전압(0V)이 공급되는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 반도체층은 산화물 반도체를 포함하는 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 더 포함하고,
    상기 게이트 절연막은 상기 소스 전극 및 드레인 전극과 중첩하지 않는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 드레인 전극의 일부와 연결되는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
KR1020160056270A 2016-05-09 2016-05-09 박막 트랜지스터 표시판 KR102640164B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160056270A KR102640164B1 (ko) 2016-05-09 2016-05-09 박막 트랜지스터 표시판
US15/478,386 US9991287B2 (en) 2016-05-09 2017-04-04 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160056270A KR102640164B1 (ko) 2016-05-09 2016-05-09 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20170126535A true KR20170126535A (ko) 2017-11-20
KR102640164B1 KR102640164B1 (ko) 2024-02-23

Family

ID=60243690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160056270A KR102640164B1 (ko) 2016-05-09 2016-05-09 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US9991287B2 (ko)
KR (1) KR102640164B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066294A1 (ko) 2017-09-28 2019-04-04 주식회사 엘지화학 리튬 이온 배터리 셀의 퇴화 정보를 획득하는 장치 및 방법
US10868049B2 (en) 2018-09-04 2020-12-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10910596B2 (en) 2018-09-10 2021-02-02 Samsung Display Co., Ltd. Method of manufacturing a display device by laser cutting an area of a display panel
US11024696B2 (en) 2018-09-10 2021-06-01 Samsung Display Co., Ltd. Display apparatus having a reduced non-display area
US11296238B2 (en) 2019-12-30 2022-04-05 Samsung Display Co., Ltd. Thin-film transistor substrate and display apparatus comprising the same
US11521570B2 (en) 2019-06-14 2022-12-06 Samsung Display Co., Ltd. Gate driver and display device including the same
US11968876B2 (en) 2018-10-08 2024-04-23 Samsung Display Co., Ltd. Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066723A (ko) * 1998-01-29 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 반도체 장치
KR20000055883A (ko) * 1999-02-10 2000-09-15 구본준 박막 트랜지스터형 광 감지소자 제조방법
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20140020602A (ko) * 2012-08-10 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20150050058A (ko) * 2013-10-31 2015-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290919B1 (ko) 1992-12-29 2001-10-24 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6939754B2 (en) 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Isotropic polycrystalline silicon and method for producing same
US20060068532A1 (en) 2004-09-28 2006-03-30 Sharp Laboratories Of America, Inc. Dual-gate thin-film transistor
US20060166415A1 (en) 2004-06-07 2006-07-27 Sharp Laboratories Of America, Inc. Two-transistor tri-state inverter
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7943447B2 (en) 2007-08-08 2011-05-17 Ramesh Kakkad Methods of fabricating crystalline silicon, thin film transistors, and solar cells
US20090224250A1 (en) 2008-03-10 2009-09-10 Hidayat Kisdarjono Top Gate Thin Film Transistor with Enhanced Off Current Suppression
US8896065B2 (en) 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
US8947042B2 (en) 2008-11-13 2015-02-03 Qualcomm Incorporated Wireless power and data transfer for electronic devices
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR101372852B1 (ko) 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120124316A (ko) 2011-05-03 2012-11-13 엘지디스플레이 주식회사 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20140087693A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20140110137A (ko) * 2013-03-04 2014-09-17 삼성디스플레이 주식회사 터치 표시 장치 및 이의 제조 방법
TWI535034B (zh) 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066723A (ko) * 1998-01-29 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 반도체 장치
KR20000055883A (ko) * 1999-02-10 2000-09-15 구본준 박막 트랜지스터형 광 감지소자 제조방법
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20140020602A (ko) * 2012-08-10 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20150050058A (ko) * 2013-10-31 2015-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066294A1 (ko) 2017-09-28 2019-04-04 주식회사 엘지화학 리튬 이온 배터리 셀의 퇴화 정보를 획득하는 장치 및 방법
US10868049B2 (en) 2018-09-04 2020-12-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10910596B2 (en) 2018-09-10 2021-02-02 Samsung Display Co., Ltd. Method of manufacturing a display device by laser cutting an area of a display panel
US11024696B2 (en) 2018-09-10 2021-06-01 Samsung Display Co., Ltd. Display apparatus having a reduced non-display area
US11968876B2 (en) 2018-10-08 2024-04-23 Samsung Display Co., Ltd. Display device
US11521570B2 (en) 2019-06-14 2022-12-06 Samsung Display Co., Ltd. Gate driver and display device including the same
US11296238B2 (en) 2019-12-30 2022-04-05 Samsung Display Co., Ltd. Thin-film transistor substrate and display apparatus comprising the same

Also Published As

Publication number Publication date
US9991287B2 (en) 2018-06-05
KR102640164B1 (ko) 2024-02-23
US20170323905A1 (en) 2017-11-09

Similar Documents

Publication Publication Date Title
KR102640164B1 (ko) 박막 트랜지스터 표시판
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102141557B1 (ko) 어레이 기판
US9093540B2 (en) Oxide semicondutor thin film transistor
KR102592564B1 (ko) 트랜지스터 표시판
CN103299431B (zh) 半导体装置
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
EP3089217B1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
WO2018180723A1 (ja) アクティブマトリクス基板およびその製造方法
CN107342295B (zh) 薄膜晶体管阵列面板
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
KR20140031671A (ko) 박막 트랜지스터 및 그 제조 방법
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170113938A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160120394A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN113421886A (zh) 显示面板及其制备方法
KR102586938B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20230251540A1 (en) Thin film transistor
CN114823914A (zh) 阵列基板及其制作方法、显示面板
KR20160106278A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN112542516B (zh) 一种主动开关及其制作方法和显示面板
KR20170072438A (ko) 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant