TWI413257B - 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 - Google Patents
薄膜電晶體、主動元件陣列基板以及液晶顯示面板 Download PDFInfo
- Publication number
- TWI413257B TWI413257B TW097100188A TW97100188A TWI413257B TW I413257 B TWI413257 B TW I413257B TW 097100188 A TW097100188 A TW 097100188A TW 97100188 A TW97100188 A TW 97100188A TW I413257 B TWI413257 B TW I413257B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- layer
- gate
- substrate
- disposed
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000000463 material Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 306
- 239000011529 conductive interlayer Substances 0.000 claims description 58
- 229910052750 molybdenum Inorganic materials 0.000 claims description 35
- 239000011733 molybdenum Substances 0.000 claims description 34
- 229910052782 aluminium Inorganic materials 0.000 claims description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 33
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 31
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- 239000010955 niobium Substances 0.000 claims description 5
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- -1 combinations thereof Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims 2
- 238000000034 method Methods 0.000 description 18
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 150000002751 molybdenum Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
本發明是有關於一種半導體元件的結構，且特別是有關於一種薄膜電晶體的結構。
在半導體製程中，薄膜電晶體(Thin Film Transistor，TFT)常用來作為開關元件。一般而言，薄膜電晶體包括閘極、閘絕緣層、通道層以及源極與汲極。其中，閘極、源極與汲極分別例如是由鋁、鉻、鎢、鉭、鈦等所組成的單一金屬層或是金屬疊層。在上述導電材料中，鋁因價格便宜且具有多項特點，如電阻係數低、對基板的附著性(adhesion)佳、且蝕刻特性(etching characteristics)好等等，因此鋁被廣泛地使用於薄膜電晶體的電極結構中，其中薄膜電晶體的電極例如是閘極、源極或汲極。
然而，由於鋁的熱膨脹係數(coefficient of thermal expansion)較大，因此在進行熱製程如退火(annealing)時，鋁層與基板之間容易產生熱應變(thermal strain)的不匹配(mismatch)現象。鋁層因為受到極大的應力，而造成鋁原子沿著鋁晶粒邊界擴散，導致在鋁層上形成小凸起(hillock，又稱為鋁尖凸)。小凸起會造成漏電、短路、斷路或其他影響薄膜電晶體的性能。
為了解決上述問題，一種習知技術為在鋁層上以及鋁層與基板之間分別形成一氮化鉬層，以構成氮化鉬層/鋁層/氮化鉬層(MoN/Al/MoN)的三層結構。氮化鉬層一方面能夠蓋住鋁晶粒邊界，以防止鋁原子沿著鋁晶粒邊界擴散。另一方面，氮化鉬層的熱膨脹係數小於鋁層的熱膨脹係數，故能緩和上述熱應變的不匹配現象。因此，氮化鉬層能避免上述小凸起的產生。
實務上，在進行氮化鉬層的薄膜沉積製程如反應性濺鍍法時，容易造成基板表面的缺陷。詳言之，反應性濺鍍法以鉬為靶材，並以氬氣與氮氣的混合氣體為反應氣體，經離子轟擊而濺出的鉬原子與電漿內解離出的氮原子、氮離子或氮原子自由基形成氮化鉬，並沉積在基板上。然而另一方面，在上述具有反應性的薄膜沉積環境中，經常會發生氣相成核的現象，使得氣相成核的粒子直接吸附或沉積於基板表面，而造成基板表面的缺陷。此外，反應性濺鍍製程中發生微電弧放電(micro arcing)之頻率較高，微電弧放電將使鉬靶材表面遭受轟擊而產生大量微粒子，這些微粒子也會造成基板表面的缺陷。為了避免上述問題，可以將氮化鉬層以鉬層作替代，形成鉬層/鋁層/鉬層(Mo/Al/Mo)的結構，由於鉬層的形成方法不需以反應性濺鍍法進行，因此可明顯地改善上述問題。
圖1為習知之一種產生底切現象的鉬層/鋁層/鉬層結構示意圖。請參照圖1，當欲以鉬層/鋁層/鉬層之結構來形成薄膜電晶體的電極時，會先依序在基板100上形成第一鉬層102、鋁層104以及第二鉬層106。接著，於基板100上形成具有電極圖案的圖案化光阻層(未繪示)，再以此圖案化光阻層為罩幕，對上述的膜層102、104、106進行濕式蝕刻。然而，由於蝕刻液對鉬的蝕刻速率大於蝕刻液對鋁的蝕刻速率，所以蝕刻液往往會對第一鉬層102造成如圖1所繪示之底切110(undercut)之現象，如此一來，當薄膜電晶體中的電極採用鉬層/鋁層/鉬層的結構時，上述的底切現象會使得薄膜電晶體的無法正常運作，再者，若使用上述結構來製作與薄膜電晶體連接之掃描線或資料線等配線時，上述底切現象會使得配線的阻抗增加，更甚者會使得掃描線或資料線產生斷路的現象，從而影響與其連接的薄膜電晶體的元件特性。
本發明提供一種薄膜電晶體，其具有穩定的結構，能在製程中避免發生底切的現象。
本發明提供一種主動元件陣列基板，其主動元件的結構能在製程中避免發生底切現象，而維持畫素的操作正常。
本發明提供一種液晶顯示面板，其具有能在製程中避免發生底切現象的結構，而維持液晶顯示面板的顯示品質。
本發明提出一種薄膜電晶體，其包括基板、閘極、閘絕緣層、通道層以及源極與汲極。閘極與閘絕緣層配置於基板上，且閘絕緣層覆蓋閘極，通道層配置於閘極上方的閘絕緣層上，而源極與汲極分別配置於閘極兩側的部份通道層上。其中，閘極、源極與汲極之其中至少一者具有底導電層、頂導電層以及位於底導電層與頂導電層之間的導電夾層，底導電層與導電夾層之材質不同，且底導電層之厚度實質上小於或等於150埃。
本發明提出一種主動元件陣列基板，其包括基板、多條掃描線、多條資料線以及多個畫素。多條掃描線與多條資料線配置於基板上。多個畫素配置於基板上，且與對應之掃描線與資料線電性連接。各個畫素包括主動元件以及與主動元件電性連接之畫素電極，這些主動元件至少其中之一包括閘極、閘絕緣層、通道層以及源極與汲極。閘極與閘絕緣層配置於基板上，且閘絕緣層覆蓋閘極，通道層配置於閘極上方的閘絕緣層上，而源極與汲極分別配置於閘極兩側的部份通道層上。其中，閘極、源極與汲極之其中至少一者具有底導電層、頂導電層以及位於底導電層與頂導電層之間的導電夾層，底導電層與導電夾層之材質不同，且底導電層之厚度實質上小於或等於150埃。
本發明提出一種液晶顯示面板，其包括主動元件陣列基板、對向基板以及液晶層。主動元件陣列基板包括基板、多條掃描線與多條資料線以及多個畫素。其中，多條掃描線與多條資料線配置於基板上。多個畫素配置於基板上，且與對應之掃描線與資料線電性連接。各個畫素包括主動元件以及與主動元件電性連接之畫素電極，這些主動元件至少其中之一包括閘極、閘絕緣層、通道層以及源極與汲極。閘極與閘絕緣層皆配置於基板上，且閘絕緣層覆蓋閘極，通道層配置於閘極上方的閘絕緣層上，而源極與汲極分別配置於閘極兩側的部份通道層上。其中，閘極、源極與汲極之其中至少一者具有底導電層、頂導電層以及位於底導電層與頂導電層之間的導電夾層，底導電層與導電夾層之材質不同，且底導電層之厚度實質上小於或等於150埃。對向基板配置於主動元件陣列基板之對向側，而液晶層配置於對向基板與主動元件陣列基板之間。
在本發明之一實施例中，上述之薄膜電晶體更包括蝕刻終止層，配置於通道層上方。
在本發明之一實施例中，上述之薄膜電晶體更包括重摻雜半導體層，配置於通道層與源極之間以及通道層與汲極之間。
在本發明之一實施例中，上述之底導電層的厚度實質上為100埃。
在本發明之一實施例中，上述之導電夾層的厚度實質上為1200埃至6000埃。
在本發明之一實施例中，上述之頂導電層的厚度實質上為100埃至2000埃。
在本發明之一實施例中，上述之底導電層與些頂導電層之組成包括鉬、鈦、鉻、鎢、鉭、鈮、釹、上述之組合、上述之合金或上述之氮化物。
在本發明之一實施例中，上述之導電夾層之組成包括鋁、銅、上述組合或上述之合金。
在本發明之一實施例中，上述之主動元件更包括蝕刻終止層，配置於通道層上方。
在本發明之一實施例中，上述之主動元件更包括重摻雜半導體層，配置於通道層與源極之間以及通道層與汲極之間。
在本發明之一實施例中，上述之掃描線之組成與閘極之組成實質上相同，資料線之組成與源極以及汲極之組成實質上相同。
在本發明之一實施例中，上述之主動元件陣列基板更包括至少一銲墊，配置於基板上，電性連接掃描線或資料線，其中銲墊具有銲墊底導電層、銲墊頂導電層以及位於銲墊底導電層與銲墊頂導電層之間的銲墊導電夾層，銲墊底導電層與銲墊導電夾層之材質不同，且銲墊底導電層之厚度實質上小於或等於150埃。
在本發明之一實施例中，上述之對向基板包括彩色濾光片基板。
本發明之薄膜電晶體中的閘極、源極以及汲極的至少其中之一具有底導電層、導電夾層以及頂導電層之結構，且當底導電層之厚度實質上小於或等於150埃時，此結構能在製程中避免閘極、源極或汲極發生底切現象。故，具有上述結構之電極的薄膜電晶體能正常運作，以維持其元件特性以及畫素的正常操作，進而維持液晶顯示面板的顯示品質。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖2A是依照本發明第一實施例所繪示之一種薄膜電晶體的剖面示意圖。請參照圖2A，薄膜電晶體201配置於基板200上，其包括閘極202、閘絕緣層204、通道層206以及源極210s與汲極210d。其中，閘極202與閘絕緣層204皆配置於基板200上，且閘絕緣層204覆蓋閘極202。基板200例如是玻璃基板、石英基板或是其他種類的基板。閘絕緣層204的材質例如是氧化矽、氮化矽或是其他介電材質。通道層206配置於閘極202上方的閘絕緣層204上，其中通道層206的材質例如是非晶矽。源極210s與汲極210d分別配置於閘極202兩側的部份通道層206上，其中源極210s與汲極210d例如是由單層結構之導電材料所構成。在本實施例中，薄膜電晶體201更包括蝕刻終止層208，配置於通道層206的上方，其中蝕刻終止層208可為單層結構或多層結構，且其材質例如是氮化矽，但不限於此，亦可使用其它材質。
請繼續參照圖2A，閘極202具有底導電層112、導電夾層114以及頂導電層116，其中導電夾層114位於底導電層112與頂導電層116之間。此外，底導電層112與導電夾層114的材質不同，而底導電層112與頂導電層116的材質可以相同也可以不同。舉例來說，導電夾層114的組成例如是鋁、銅、上述組合或上述之合金，而導電夾層114的厚度例如是介於1200埃至6000埃的範圍內，較佳是介於2400埃至6000埃的範圍內。底導電層112與頂導電層116的組成例如是鉬、鈦、鉻、鎢、鉭、鈮、釹、上述之組合、上述之合金或上述之氮化物，而頂導電層116的厚度例如是介於100埃至2000埃之間。在本實施例中，導電夾層114的材質是以鋁為實施範圍，而底導電層112以及頂導電層116的材質是以鉬為實施範圍。換言之，閘極202為鉬層/鋁層/鉬層所形成的多層結構。
值得一提的是，本發明藉由控制底導電層112的厚度可以有效克服習知技術在製程中產生底切現象的問題。詳言之，設計者可以將底導電層112的厚度控制在實質上小於或等於150埃，較佳地，例如是100埃，但不限於此，如此可以避免閘極202在製作過程中產生底切現象的缺陷。舉例而言，在本實施例之閘極202中，當位於底部的鉬層之厚度實質上小於或等於150埃時，底部的鉬層有助於穩定鉬層/鋁層/鉬層的結構免於蝕刻製程的破壞。另一方面，本發明之底導電層112與頂導電層116能夠作為導電夾層114的緩衝層，有效阻擋後續製程對導電夾層114的破壞。因此，本發明不同於習知，不但可以避免習知之鋁層產生鋁尖凸的現象，並且可以避免習知之鉬層/鋁層/鉬層的結構產生底切現象的缺陷。
圖2B是依照本發明第一實施例所繪示之另一種薄膜電晶體的剖面示意圖。請參照圖2B，在本實施例中，閘極202例如是由單層結構之導電材料所構成，而源極210s與汲極210d具有底導電層112、導電夾層114以及頂導電層116的結構，且底導電層112的厚度實質上小於或等於150埃。當然，在其他實施例中，薄膜電晶體之閘極、源極以及汲極可以同時具有厚度實質上小於或等於150埃的底導電層、導電夾層以及頂導電層的結構。再者，源極與汲極通常為同時形成的，然而，薄膜電晶體在一些特殊需求中，源極與汲極也可以是只有其中之一具有厚度實質上小於或等於150埃的底導電層、導電夾層以及頂導電層的結構。換句話說，閘極、源極以及汲極之中至少一者具有厚度實質上小於或等於150埃的底導電層、導電夾層以及頂導電層的結構，本發明並不限定此結構在薄膜電晶體中的配置位置。
值得一提的是，形成具有厚度實質上小於或等於150埃的底導電層112、導電夾層114以及頂導電層116的閘極202、源極210s或汲極210d的方法例如是在基板200上依序形成底導電材料層(未繪示)、導電材料夾層(未繪示)以及頂導電材料層(未繪示)，然後在基板200上形成具有上述電極圖案的圖案化光阻層(未繪示)，接著，以此圖案化光阻層為罩幕，對上述三層導電材料層進行濕式蝕刻，以形成電極。一般來說，當電極具有不同組成的導電疊層時，由於蝕刻液對各導電層的蝕刻速率不同，容易使得電極產生底切現象。上述實施例藉由控制底導電層的厚度能夠有效克服導電疊層在濕式蝕刻製程中產生底切現象的問題，因此，能避免閘極202、源極210s或汲極210d在製作過程中遭受破壞，進而維持薄膜電晶體201的元件特性。
圖2C是依照本發明第一實施例所繪示之再一種薄膜電晶體的剖面示意圖。請參照圖2C，薄膜電晶體201與圖2A所繪示之薄膜電晶體201相似，因此相同的構件是以相同的標號表示。然而，在本實施例中，薄膜電晶體201包括重摻雜半導體層209，配置於通道層206與源極210s之間以及通道層206與汲極210d之間。重摻雜半導體層209之材質例如是n型摻雜非晶矽或是p型摻雜非晶矽。此外，在本實施例中，薄膜電晶體201不包括蝕刻終止層。
圖2D是依照本發明第一實施例所繪示之又一種薄膜電晶體的剖面示意圖。請參照圖2D，薄膜電晶體201與圖2B所繪示之薄膜電晶體201相似，因此相同的構件是以相同的標號表示。然而，在本實施例中，薄膜電晶體201包括重摻雜半導體層209，配置於通道層206與源極210s之間以及通道層206與汲極210d之間。重摻雜半導體層209之材質例如是n型摻雜非晶矽或是p型摻雜非晶矽。此外，在本實施例中，薄膜電晶體201不包括蝕刻終止層。
圖3A是依照本發明第二實施例所繪示之一種主動元件陣列基板的上視示意圖，圖3B與圖3C分別為圖3A中沿a－b剖面線與c－d剖面線的剖面示意圖。請同時參照圖3A、圖3B以及圖3C，本實施例僅繪示出主動元件陣列基板20中的二個畫素220為代表作說明。主動元件陣列基板20包括基板200、多條掃描線230、多條資料線240以及多個畫素220。掃描線230、資料線240以及畫素220皆配置於基板200上，其中，多個畫素220分別與對應之掃描線230以及資料線240連接，且每一個畫素220包括主動元件216以及與主動元件216電性連接的畫素電極218。此外，於本實施例中，主動元件陣列基板20包括多個配置於基板200上的銲墊250，其中各銲墊250分別電性連接掃描線230或資料線240。
請同時參照圖3A與圖3B，主動元件216的至少其中之一包括閘極202、閘絕緣層204、通道層206以及源極210s與汲極210d，其中閘極202、源極210s與汲極210d之其中至少一者具有底導電層112、頂導電層116以及位於底導電層112與頂導電層116之間的導電夾層114，底導電層112與導電夾層114之材質不同，且底導電層112之厚度實質上小於或等於150埃。在本實施例中，如圖3B所示，閘極202具有特定厚度範圍的底導電層112、導電夾層114以及頂導電層116，但不以此為限。此外，閘極202、閘絕緣層204、通道層206、蝕刻終止層208以及源極210s與汲極210d的配置，以及底導電層112、導電夾層114以及頂導電層116的材質與厚度與第一實施例類似，於此不再贅述。值得一提的是，在其他實施例中，也可以是主動元件中的源極與汲極具有特定厚度範圍的底導電層、導電夾層以及頂導電層的結構。並且，上述之具有此結構之電極的主動元件也可以是配置在主動元件陣列基板的周邊電路區，主動元件216的配置僅為一範例，本發明不限於此。
主動元件216的閘極202與對應之掃描線230電性連接，而源極210s與資料線240電性連接。再者，主動元件216中例如是有保護層212，覆蓋閘絕緣層204、通道層206以及源極210s與汲極210d，而畫素電極218配置於保護層212上，藉由接觸窗214與汲極210d電性連接。在本實施例中，掃描線230的組成例如是與閘極202的組成相同，而資料線240之組成例如是與源極210s以及汲極210d之組成相同。換句話說，於本實施例中，掃描線230也可以具有底導電層112、導電夾層114以及頂導電層116，且底導電層112的厚度實質上小於或等於150埃。當然，在源極與汲極具有上述結構的實施例中，資料線也可以具有與源極以及汲極相同的結構。
如此一來，在掃描線或資料線具有特定厚度範圍的底導電層112、導電夾層114以及頂導電層116的結構之實施例中，可以藉由控制底導電層112的厚度有效避免掃描線或資料線在蝕刻過程中所產生的底切現象，使得在進行掃描線或資料線的圖案化製程中，能避免因嚴重底切所產生的斷路問題，以維持畫素的正常操作。
請參照圖3C，此外，在本實施例中，銲墊250例如是具有銲墊底導電層122、銲墊頂導電層126以及位於銲墊底導電層122與銲墊頂導電層126之間的銲墊導電夾層124，其中，銲墊底導電層122與銲墊導電夾層124之材質不同，且銲墊底導電層122之厚度實質上小於或等於150埃。其中，銲墊底導電層122的材質與厚度例如是與底導電層112相同，銲墊頂導電層126以及銲墊導電夾層124的材質與厚度例如是分別與頂導電層116以及導電夾層114相同，而銲墊底導電層/銲墊導電夾層/銲墊頂導電層的結構同樣能夠避免銲墊250在製作過程中產生底切現象。
圖3D為沿圖3A中a－b剖面線之另一種主動元件的剖面示意圖。請參照圖3D，主動元件216與圖3B所繪示之主動元件216相似，因此相同的構件是以相同的標號表示。然而，在本實施例中，主動元件216包括重摻雜半導體層209，配置於通道層206與源極210s之間以及通道層206與汲極210d之間。重摻雜半導體層209之材質例如是n型摻雜非晶矽或是p型摻雜非晶矽。此外，在本實施例中，主動元件216不包括蝕刻終止層。
圖4是依照本發明第三實施例所繪示之一種液晶顯示面板的上視示意圖。請參照圖4，此液晶顯示面板10包括上述實施例中的主動元件陣列20、對向基板30以及液晶層40，其中對向基板30配置於主動元件陣列基板20之對向側，而液晶層40配置於對向基板30與主動元件陣列基板20之間。於本實施例中，對向基板30例如是彩色濾光片基板，而液晶顯示面板10可以是穿透型顯示面板、半穿透型顯示面板、反射型顯示面板、彩色濾光片於主動層上(color filter on array)之顯示面板、主動層於彩色濾光片上(array on color filter)之顯示面板或是其他種類的基板。
由於液晶顯示面板10中的多個主動元件，至少有一個主動元件的閘極、源極或汲極或是上述之組合具有底導電層、導電夾層以及頂導電層，其中底導電層的厚度實質上小於或等於150埃，使得主動元件在圖案化製程中，不易產生底切的現象，再者，能避免具有上述疊層結構的掃描線或資料線因嚴重底切所產生的斷路問題，維持畫素的操作正常，進而維持液晶顯示面板的顯示品質。
綜上所述，本發明之閘極、源極或汲極或是上述之組合具有特定厚度範圍的底導電層、導電夾層以及頂導電層，能有效地改善電極(例如：閘極、源極或汲極)在形成的過程中，蝕刻液對電極所造成的底切現象。更甚者，能避免在部分實施例中具有相同結構之掃描線與資料線因嚴重底切所造成的斷路，故能維持薄膜電晶體的元件特性以及畫素的操作正常，進而維持液晶顯示面板的顯示品質。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．液晶顯示面板
20．．．主動元件陣列基板
30．．．對向基板
40．．．液晶
100、200．．．基板
102．．．第一鉬層
104．．．鋁層
106．．．第二鉬層
110．．．底切
112．．．底導電層
114．．．導電夾層
116．．．頂導電層
122．．．銲墊底導電層
124．．．銲墊導電夾層
126．．．銲墊頂導電層
201．．．薄膜電晶體
202．．．閘極
204．．．閘絕緣層
206．．．通道層
208．．．蝕刻終止層
209．．．重摻雜半導體層
210s．．．源極
210d．．．汲極
212．．．保護層
214．．．接觸窗
216．．．主動元件
218．．．畫素電極
220．．．畫素
230．．．掃描線
240．．．資料線
250．．．銲墊
圖1為習知之一種產生底切現象的鉬層/鋁層/鉬層結構示意圖。
圖2A是依照本發明第一實施例所繪示之一種薄膜電晶體的剖面示意圖。
圖2B是依照本發明第一實施例所繪示之另一種薄膜電晶體的剖面示意圖。
圖2C是依照本發明第一實施例所繪示之再一種薄膜電晶體的剖面示意圖。
圖2D是依照本發明第一實施例所繪示之又一種薄膜電晶體的剖面示意圖。
圖3A是依照本發明第二實施例所繪示之一種主動元件陣列基板的上視示意圖。
圖3B為圖3A中沿a－b剖面線的剖面示意圖。
圖3C為圖3A中沿c－d剖面線的剖面示意圖。
圖3D為圖3A中沿a－b剖面線之另一種主動元件的剖面示意圖。
圖4是依照本發明第三實施例所繪示之一種液晶顯示面板的上視示意圖。
112．．．底導電層
114．．．導電夾層
116．．．頂導電層
200．．．基板
201．．．薄膜電晶體
202．．．閘極
204．．．閘絕緣層
206．．．通道層
208．．．蝕刻終止層
210s．．．源極
210d．．．汲極
Claims (26)
- 一種薄膜電晶體，包括：一基板；一閘極，配置於該基板上；一閘絕緣層，配置於該基板上，以覆蓋該閘極；一通道層，配置於該閘極上方的閘絕緣層上；以及一源極與一汲極，分別配置於該閘極兩側的部份該通道層上；其中，該閘極、該源極與該汲極之其中至少一者具有一底導電層、一頂導電層以及一位於該底導電層與該頂導電層之間的導電夾層，該導電夾層的側壁被該底導電層與該頂導電層暴露出來，該底導電層與該導電夾層之材質不同，且該底導電層之厚度實質上小於或等於150埃。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該底導電層的厚度實質上為100埃。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該導電夾層的厚度實質上為1200埃至6000埃。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該頂導電層的厚度實質上為100埃至2000埃。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該底導電層與該頂導電層之組成包括鉬、鈦、鉻、鎢、鉭、鈮、釹、上述之組合、上述之合金或上述之氮化物。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該導電夾層之組成包括鋁、銅、上述組合或上述之合金。
- 如申請專利範圍第1項所述之薄膜電晶體，更包括一重摻雜半導體層，配置於該通道層與該源極之間以及該通道層與該汲極之間。
- 一種主動元件陣列基板，包括：一基板；多條掃描線與多條資料線，配置於該基板上；以及多個畫素，配置於該基板上，且與對應之掃描線與資料線電性連接，各畫素包括一主動元件以及一與該主動元件電性連接之畫素電極，且該些主動元件至少其中之一包括：一閘極，配置於該基板上；一閘絕緣層，配置於該基板上，以覆蓋該閘極；一通道層，配置於該閘極上方的閘絕緣層上；以及一源極與一汲極，分別配置於該閘極兩側的部份該通道層上；其中，該閘極、該源極與該汲極之其中至少一者具有一底導電層、一頂導電層以及一位於該底導電層與該頂導電層之間的導電夾層，該導電夾層的側壁被該底導電層與該頂導電層暴露出來，該底導電層與該導電夾層之材質不同，且該底導電層之厚度實質上小於或等於150埃。
- 如申請專利範圍8項所述之主動元件陣列基板，其中該些底導電層的厚度實質上為100埃。
- 如申請專利範圍第8項所述之主動元件陣列基 板，其中該些導電夾層的厚度實質上為1200埃至6000埃。
- 如申請專利範圍第8項所述之主動元件陣列基板，其中該些頂導電層的厚度實質上為100埃至2000埃。
- 如申請專利範圍第8項所述之主動元件陣列基板，其中該些底導電層與該些頂導電層之組成包括鉬、鈦、鉻、鎢、鉭、鈮、釹、上述之組合、上述之合金或上述之氮化物。
- 如申請專利範圍第8項所述之主動元件陣列基板，其中各該主動元件更包括一重摻雜半導體層，配置於該通道層與該源極之間以及該通道層與該汲極之間。
- 如申請專利範圍第8項所述之主動元件陣列基板，其中該些掃描線之組成與該些閘極之組成實質上相同，該些資料線之組成與該些源極以及該些汲極之組成實質上相同。
- 如申請專利範圍第8項所述之主動元件陣列基板，其中該些導電夾層之組成包括鋁、銅、上述組合或上述之合金。
- 如申請專利範圍第8項所述之主動元件陣列基板，更包括至少一銲墊，配置於該基板上，電性連接該些掃描線或該些資料線，其中該銲墊具有一銲墊底導電層、一銲墊頂導電層以及一位於該銲墊底導電層與該銲墊頂導電層之間的銲墊導電夾層，該銲墊底導電層與該銲墊導電夾層之材質不同，且該銲墊底導電層之厚度實質上小於或等於150埃。
- 一種液晶顯示面板，包括：一主動元件陣列基板，包括；一基板；多條掃描線與多條資料線，配置於該基板上；多個畫素，配置於該基板上，且與對應之掃描線與資料線電性連接，各畫素包括一主動元件以及一與該主動元件電性連接之畫素電極，且該些主動元件至少其中之一包括：一閘極，配置於該基板上；一閘絕緣層，配置於該基板上，以覆蓋該閘極；一通道層，配置於該閘極上方的閘絕緣層上；以及一源極與一汲極，分別配置於該閘極兩側的部份該通道層上；其中，該閘極、該源極與該汲極之其中至少一者具有一底導電層、一頂導電層以及一位於該底導電層與該頂導電層之間的導電夾層，該導電夾層的側壁被該底導電層與該頂導電層暴露出來，該底導電層與該導電夾層之材質不同，且該底導電層之厚度實質上小於或等於150埃。一對向基板，配置於該主動元件陣列基板之對向側；以及一液晶層，配置於該對向基板與該主動元件陣列基板之間。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該些底導電層的厚度實質上為100埃。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該些導電夾層的厚度實質上為1200埃至6000埃。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該些頂導電層的厚度實質上為100埃至2000埃。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該些底導電層與該些頂導電層之組成包括鉬、鈦、鉻、鎢、鉭、鈮、釹、上述之組合、上述之合金或上述之氮化物。
- 如申請專利範圍第17項所述之液晶顯示面板，其中各該主動元件更包括一重摻雜半導體層，配置於該通道層與該源極之間以及該通道層與該汲極之間。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該些掃描線之組成與該些閘極之組成實質上相同，該些資料線之組成與該些源極以及該些汲極之組成實質上相同。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該些導電夾層之組成包括鋁、銅、上述組合或上述之合金。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該主動元件陣列基板更包括至少一銲墊，配置於該基板上，電性連接該些掃描線或該些資料線，其中該銲墊具有一銲墊底導電層、一銲墊頂導電層以及一位於該銲墊底 導電層與該銲墊頂導電層之間的銲墊導電夾層，該銲墊底導電層與該銲墊導電夾層之材質不同，且該銲墊底導電層之厚度實質上小於或等於150埃。
- 如申請專利範圍第17項所述之液晶顯示面板，其中該對向基板包括一彩色濾光片基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097100188A TWI413257B (zh) | 2008-01-03 | 2008-01-03 | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 |
| US12/049,362 US20090173944A1 (en) | 2008-01-03 | 2008-03-16 | Thin film transistor, active device array substrate and liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097100188A TWI413257B (zh) | 2008-01-03 | 2008-01-03 | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200931667A TW200931667A (en) | 2009-07-16 |
| TWI413257B true TWI413257B (zh) | 2013-10-21 |
Family
ID=40843852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097100188A TWI413257B (zh) | 2008-01-03 | 2008-01-03 | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090173944A1 (zh) |
| TW (1) | TWI413257B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI479574B (zh) * | 2009-03-16 | 2015-04-01 | Hannstar Display Corp | Ｔｆｔ陣列基板及其製造方法 |
| KR102183102B1 (ko) | 2009-11-27 | 2020-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| US8270178B2 (en) * | 2010-03-22 | 2012-09-18 | Au Optronics Corporation | Active device array substrate |
| CN105051906B (zh) * | 2013-03-15 | 2018-12-07 | 应用材料公司 | 用于tft的金属氧化物半导体的缓冲层 |
| CN103219389B (zh) * | 2013-03-21 | 2016-03-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN106647077B (zh) * | 2016-12-29 | 2020-02-28 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN112420784A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
| CN112635554B (zh) * | 2020-12-28 | 2022-04-12 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956236B1 (en) * | 1998-12-14 | 2005-10-18 | Lg. Phillips Lcd Co., Ltd. | Wiring, TFT substrate using the same and LCD |
| US7157735B2 (en) * | 2001-12-20 | 2007-01-02 | Sharp Kabushiki Kaisha | Active matrix substrate with TFT and capacitor, and LCD using the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335770B1 (en) * | 1997-07-22 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode |
| US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
| KR100939560B1 (ko) * | 2003-06-30 | 2010-01-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| TWI255363B (en) * | 2005-02-04 | 2006-05-21 | Quanta Display Inc | Liquid crystal display |
| JP2007004158A (ja) * | 2005-06-24 | 2007-01-11 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| KR101171187B1 (ko) * | 2005-11-07 | 2012-08-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 |
| JP4215068B2 (ja) * | 2006-04-26 | 2009-01-28 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
-
2008
- 2008-01-03 TW TW097100188A patent/TWI413257B/zh not_active IP Right Cessation
- 2008-03-16 US US12/049,362 patent/US20090173944A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956236B1 (en) * | 1998-12-14 | 2005-10-18 | Lg. Phillips Lcd Co., Ltd. | Wiring, TFT substrate using the same and LCD |
| US7157735B2 (en) * | 2001-12-20 | 2007-01-02 | Sharp Kabushiki Kaisha | Active matrix substrate with TFT and capacitor, and LCD using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200931667A (en) | 2009-07-16 |
| US20090173944A1 (en) | 2009-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI413257B (zh) | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US6858867B2 (en) | Channel-etch thin film transistor | |
| JP5101580B2 (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| US5831283A (en) | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US9799678B2 (en) | Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same | |
| JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2005062802A (ja) | 薄膜トランジスタアレイ基板の製法 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| KR100931875B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| CN102033370B (zh) | 液晶显示基板及其制造方法 | |
| JP4677654B2 (ja) | 透過型液晶表示装置及びその製造方法 | |
| JP4663485B2 (ja) | 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置 | |
| US20080067570A1 (en) | Display apparatus | |
| CN101226964A (zh) | 薄膜晶体管、有源元件阵列基板以及液晶显示面板 | |
| KR100213402B1 (ko) | 전극배선재료 및 이를 이용한 전극배선기판 | |
| KR100329585B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| JPH0546107B2 (zh) | ||
| JP2005092122A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2002111004A (ja) | アレイ基板の製造方法 | |
| US20070263130A1 (en) | Liquid crystal display and manufacturing method therefor | |
| JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |