CN103794651A - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN103794651A
CN103794651A CN201410032607.8A CN201410032607A CN103794651A CN 103794651 A CN103794651 A CN 103794651A CN 201410032607 A CN201410032607 A CN 201410032607A CN 103794651 A CN103794651 A CN 103794651A
Authority
CN
China
Prior art keywords
film transistor
resilient coating
thin
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410032607.8A
Other languages
English (en)
Inventor
李正亮
刘震
丁录科
张斌
曹占锋
惠官宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410032607.8A priority Critical patent/CN103794651A/zh
Publication of CN103794651A publication Critical patent/CN103794651A/zh
Priority to US14/429,059 priority patent/US9653284B2/en
Priority to PCT/CN2014/083072 priority patent/WO2015109802A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Composite Materials (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板、显示装置，用以提高薄膜晶体管电极和与之相连的膜层之间的密接性，同时有效的阻止薄膜晶体管电极中的原子扩散到与之相连的膜层中，提高薄膜晶体管的可靠性，降低生产成本。所述薄膜晶体管，包括：栅极、源极和漏极，其中所述薄膜晶体管还包括缓冲层，所述缓冲层位于所述栅极、源极和漏极中的至少一个的一侧或两侧，其中，所述缓冲层与该缓冲层接触的所述栅极、源极和/或漏极，是采用相同刻蚀液刻蚀得到的。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
平板显示器（Flat Panel Display，FPD）或薄膜太阳能电池等近年来所制造的电气产品都在基板上配置有薄膜晶体管，薄膜晶体管（Thin Film Transistor，TFT）是液晶显示器的关键器件，对显示器件的工作性能具有十分重要的作用。液晶显示器上的每一液晶像素点都是由集成在其后的TFT来驱动，从而可以做到高速度、高亮度、高对比度显示屏幕信息。
近年来，在半导体集成电路、FPD中的薄膜晶体管的电极、布线上开始使用低电阻的铜薄膜，由于铜的电阻较低，可以提高数字信号的传达速度，并降低耗电量。然而铜薄膜与薄膜晶体管中的半导体有源层的密接性较差，此外，铜薄膜中的铜原子会扩散至与之接触的半导体有源层中，影响半导体有源层的特性。另外，铜薄膜与衬底基板以及绝缘层的密接性也较差，在实际使用过程中，铜薄膜容易脱落，降低产品的寿命。
综上所述，现有技术中薄膜晶体管的电极采用低电阻的铜薄膜时，会降低薄膜晶体管的可靠性。
发明内容
本发明提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，用以提高薄膜晶体管电极和与之相连的膜层之间的密接性，同时有效的阻止薄膜晶体管电极中的原子扩散到与之相连的膜层中，提高薄膜晶体管的可靠性，降低生产成本。
根据本发明提供的一种薄膜晶体管，包括：栅极、源极和漏极，其中，所述薄膜晶体管还包括缓冲层，所述缓冲层位于所述栅极、源极和漏极中的至少一个的一侧或两侧，其中，所述缓冲层与该缓冲层接触的所述栅极、源极和/或漏极，是采用相同刻蚀液刻蚀得到的。
由本发明提供的一种薄膜晶体管，由于该薄膜晶体管包括位于所述栅极、源极和漏极中的至少一个的一侧或两侧的缓冲层，其中，用于刻蚀所述缓冲层的刻蚀液，与用于刻蚀所述栅极、源极和/或漏极的刻蚀液相同，故可以提高薄膜晶体管栅极、源极和漏极和与之相连的膜层之间的密接性，同时有效的阻止薄膜晶体管栅极、源极和漏极中中的原子扩散到与之相连的膜层中，提高薄膜晶体管的可靠性，降低生产成本。
较佳地，所述栅极、源极和漏极中含有金属铜。
这样，当栅极、源极和漏极中的至少一种电极中含有金属铜时，由于金属铜的电阻较低，可以有效的降低电能的损耗。
较佳地，所述缓冲层的材料为合金材料。
这样，用合金材料作缓冲层，能够制备出高密接性的阻挡膜。
较佳地，所述合金材料为CuXN，其中X表示非铜的金属元素。
这样，当合金材料中含有金属Cu和非金属氮N元素时，在实际生产中更容易制备，且制备得到的缓冲层为高密接性的阻挡膜。
较佳地，所述X元素的含量为0.05%-30%。
这样，当X元素的含量为0.05%-30%时，得到的缓冲层具有更好的密接性和阻挡性。
较佳地，所述X元素为金属钙、镁、锂、锗、锶和钡元素中的至少一种元素。
这样，当合金材料中的X元素为金属钙、镁、锂、锗、锶和钡元素中的至少一种元素时，能够方便的制备得到高密接性的阻挡膜。
本发明还提供了一种阵列基板，包括扫描线和数据线，该阵列基板还包括上述的薄膜晶体管。
由本发明提供的阵列基板，由于该阵列基板包括上述的薄膜晶体管，因此，该阵列基板的可靠性较强，生产成本较低。
较佳地，所述阵列基板还包括位于所述扫描线的一侧或两侧的缓冲层。
这样，当扫描线的材料为金属Cu时，由于该阵列基板还包括位于所述扫描线的一侧或两侧的缓冲层，而缓冲层为高密接性的阻挡膜，因此，可以提高阵列基板的可靠性。
较佳地，所述阵列基板还包括位于所述数据线的一侧或两侧的缓冲层。
这样，当数据线的材料为金属Cu时，由于该阵列基板还包括位于所述数据线的一侧或两侧的缓冲层，而缓冲层为高密接性的阻挡膜，因此，可以提高阵列基板的可靠性。
较佳地，所述缓冲层的材料为合金材料。
这样，用合金材料作缓冲层，能够制备出高密接性的阻挡膜。
较佳地，所述合金材料为CuXN，其中X表示非铜的金属元素。
这样，当合金材料中含有金属Cu和非金属氮N元素时，在实际生产中更容易制备，且制备得到的缓冲层为高密接性的阻挡膜。
本发明还提供了一种显示装置，包括上述的阵列基板。
由本发明提供的显示装置，包括上述的阵列基板，因此该显示装置的可靠性较强，生产成本较低。
本发明还提供了一种薄膜晶体管的制备方法，包括制备栅极、源极和漏极的方法，所述方法还包括：
通过在通入氮化气体的真空中对合金靶材进行溅射，在栅极、源极和漏极中的至少一个的一侧或两侧形成缓冲层，其中，所述缓冲层在刻蚀过程中与该缓冲层接触的所述栅极、源极和/或漏极使用相同的刻蚀液。
由本发明提供的薄膜晶体管的制备方法，通过在通入氮化气体的真空中对合金靶材进行溅射，在栅极、源极和漏极中的至少一个的一侧或两侧形成缓冲层，其中，所述缓冲层在刻蚀过程中与所述栅极、源极和/或漏极使用相同的刻蚀液，该方法可以提高薄膜晶体管栅极、源极和漏极和与之相连的膜层之间的密接性，同时有效的阻止薄膜晶体管栅极、源极和漏极中的原子扩散到与之相连的膜层中，提高薄膜晶体管的可靠性，降低生产成本。
较佳地，所述合金靶材的材料为CuXN，其中X表示非铜的金属元素。
这样，合金靶材为CuXN时，可以制备出高密接性的阻挡膜。
较佳地，所述通入的氮化气体在溅射形成缓冲层时的分压为1%-30%。
这样，当氮化气体在溅射形成缓冲层时的分压为1%-30%时，制备得到的缓冲层具有更好的密接性和阻挡性。
附图说明
图1为本发明实施例提供的一种薄膜晶体管中缓冲层位于栅极一侧的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管中缓冲层位于源极和漏极一侧的结构示意图；
图3为本发明实施例提供的一种薄膜晶体管中缓冲层位于栅极、源极和漏极一侧的结构示意图；
图4为本发明实施例提供的一种薄膜晶体管中缓冲层位于栅极两侧的结构示意图；
图5为本发明实施例提供的一种薄膜晶体管中缓冲层位于源极和漏极两侧的结构示意图；
图6为本发明实施例提供的一种薄膜晶体管中缓冲层位于栅极、源极和漏极两侧的结构示意图；
图7为本发明实施例提供的一种阵列基板的结构示意图。
具体实施方式
本发明提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，用以提高薄膜晶体管电极和与之相连的膜层之间的密接性，同时有效的阻止薄膜晶体管电极中的原子扩散到与之相连的膜层中，提高薄膜晶体管的可靠性，降低生产成本。
本发明具体实施例提供的薄膜晶体管，包括：栅极、源极和漏极，其中该薄膜晶体管还包括缓冲层，所述缓冲层位于所述栅极、源极和漏极中的至少一个的一侧或两侧，所述缓冲层与该缓冲层接触的所述栅极、源极和/或漏极，是采用相同刻蚀液刻蚀得到的。
下面给出本发明具体实施例提供的技术方案的详细介绍。
下面具体地以底栅极薄膜晶体管为例进行说明，本发明具体实施例并不对薄膜晶体管的类型做限定，薄膜晶体管也可以为顶栅极结构。
如图1所示，本发明具体实施例提供的一种薄膜晶体管，包括：位于玻璃衬底基板10上方的栅极12，位于栅极12上的栅极绝缘层13，位于栅极绝缘层13上的半导体有源层14，位于半导体有源层14上的源极15和漏极16，其中，该薄膜晶体管还包括位于栅极12和玻璃衬底基板10之间的缓冲层11。图1中栅极12中含有金属铜（Cu），栅极12为金属Cu的单层金属电极，或由金属Cu和其它金属，如金属钼（Mo）、铝（Al）、镍（Ni）等金属组成的多层金属电极。由于用Cu作电极，在实际使用中会出现粘附性以及Cu原子易扩散的问题，因此在栅极12和玻璃基板10之间沉积一层缓冲层11，当然，也可以在栅极12和栅极绝缘层13之间沉积一层缓冲层11。图1中源极15和漏极16为金属Cu的单层金属电极，或由金属Cu和其它金属，如金属钼（Mo）、铝（Al）、镍（Ni）等金属组成的多层金属电极。半导体有源层14包括非晶硅（a-si）和掺杂非晶硅（n+a-si），其中，掺杂非晶硅与金属之间有良好的欧姆接触。
本发明具体实施例中的缓冲层11的材料为合金材料，具体地，该合金材料为CuXN，其中X表示非铜的金属元素，在本发明具体实施例中X为金属钙（Ca）、镁（Mg）、锂（Li）、锗（Ge）、锶（Sr）、钡（Ba）元素中的至少一种元素，金属X元素的含量为0.05%-30%。本发明具体实施例中的CuXN缓冲层与玻璃衬底基板的粘合性较高，不易剥离，而且对Cu原子有较好的阻挡性作用，能够阻挡Cu原子的扩散。由于本发明具体实施例中的栅极12、源极15和漏极16为金属Cu的单层金属电极，或由金属Cu和其它金属组成的多层金属电极，铜薄膜难以采用干法刻蚀，一般使用湿法刻蚀，本发明具体实施例中的缓冲层在刻蚀过程中与栅极、源极和/或漏极使用相同的刻蚀液，则在实际的生产过程中可以只通过一次刻蚀工艺就可同时刻蚀位于栅极一侧或两侧的缓冲层和栅极，或同时刻蚀位于源极、漏极一侧或两侧的缓冲层和源极、漏极，减少一次刻蚀工艺，降低生产成本。
本发明具体实施例薄膜晶体管的制备方法，包括制备栅极、栅极绝缘层、半导体有源层、源极和漏极的方法，其中，制备栅极、栅极绝缘层、半导体有源层、源极和漏极的方法与现有技术相同，在此不予赘述。本发明具体实施例中制备薄膜晶体管的方法主要包括制备缓冲层11。如图1所示，将玻璃衬底基板放入磁控溅射设备中，溅射中选择主要成分为Cu、含有Ca、Mg、Li、Ge、Sr、Ba等合金元素的靶材，其中该合金元素靶材中金属Cu元素的含量大于70%，通过在通入氮化气体的真空中对合金靶材进行溅射，在玻璃衬底基板上沉积得到缓冲层11，该缓冲层11为CuXN，其中X为Ca、Mg、Li、Ge、Sr、Ba元素中的至少一种元素，通入的氮化气体为氮气（N2）或氨气（NH3），通入的氮化气体在缓冲层沉积时的分压为1%-30%。本发明具体实施例中制备缓冲层还可以采用除磁控溅射外的其它溅射方法，本发明具体实施例并不对制备缓冲层时采用的设备作具体限定。
如图2所示，本发明具体实施例提供的一种薄膜晶体管，包括：位于玻璃衬底基板10上的栅极12，位于栅极12上的栅极绝缘层13，位于栅极绝缘层13上的半导体有源层14，位于半导体有源层14上方的源极15和漏极16，其中，该薄膜晶体管还包括位于源极15和半导体有源层14之间的缓冲层11，位于漏极16和半导体有源层14之间的缓冲层11。图2中栅极12、源极15和漏极16中含有金属铜（Cu），如栅极12、源极15和漏极16为金属Cu的单层金属电极，或由金属Cu和其它金属，如金属钼（Mo）、铝（Al）、镍（Ni）等组成的多层金属电极。由于用Cu作电极，在实际使用中会出现粘附性以及Cu原子易扩散的问题，因此在源极15和半导体有源层14之间、漏极16和半导体有源层14之间沉积一层缓冲层11，当然，也可以在源极15和后续的绝缘层之间、漏极16和后续的绝缘层之间沉积一层缓冲层11。
图2中制备缓冲层11的方法为，将制作有半导体有源层的基板放入磁控溅射设备中，溅射中选择主要成分为Cu、含有Ca、Mg、Li、Ge、Sr、Ba等合金元素的靶材，其中该合金元素靶材中金属Cu元素的含量大于70%，通过在通入氮化气体的真空中对合金靶材进行溅射，在半导体有源层上沉积得到缓冲层11，该缓冲层11为CuXN，其中X为Ca、Mg、Li、Ge、Sr、Ba元素中的至少一种元素，通入的氮化气体为氮气（N2）或氨气（NH3），通入的氮化气体在缓冲层沉积时的分压为1%-30%。本发明具体实施例中的CuXN缓冲层与半导体有源层的粘合性较高，不易剥离，而且对Cu原子有较好的阻挡性作用，能够很好的阻挡Cu原子扩散到半导体有源层中。本发明具体实施例中制备缓冲层还可以采用除磁控溅射外的其它溅射方法，本发明具体实施例并不对制备缓冲层时采用的设备作具体限定。
如图3所示，本发明具体实施例提供的一种薄膜晶体管包括：位于玻璃衬底基板10上方的栅极12，位于栅极12上的栅极绝缘层13，位于栅极绝缘层13上的半导体有源层14，位于半导体有源层14上方的源极15和漏极16，其中，该薄膜晶体管还包括位于栅极12和玻璃衬底基板10之间的缓冲层11，位于源极15和半导体有源层14之间的缓冲层11，位于漏极16和半导体有源层14之间的缓冲层11。当然，这里的缓冲层11还可以位于栅极12和栅极绝缘层13之间，位于源极15和后续的绝缘层之间、漏极16和后续的绝缘层之间。图3中的缓冲层11的材料同样为CuXN，其制备方法与图1和图2中缓冲层的制备方法类似，在此不予赘述。
图1、图2、图3中的缓冲层均位于栅极和/或源极和漏极的一侧，缓冲层还可以位于栅极和/或源极和漏极的两侧，如图4所示，缓冲层11位于栅极12的两侧；如图5所示，缓冲层11位于源极和漏极的两侧；如图6所示，缓冲层11位于源极和漏极的两侧，同时也位于栅极12的两侧。缓冲层位于栅极和/或源极和漏极的两侧的情况与位于栅极和/或源极和漏极的一侧的情况类似，在此不予赘述。
本发明具体实施例中还提供了一种阵列基板，如图7所示，阵列基板包括扫描线（图中未示出）、数据线（图中未示出）、绝缘层17和像素电极18，其中像素电极18的材料为氧化铟锡（Indium Tin Oxide，ITO），该阵列基板还包括本发明具体实施例中提供的薄膜晶体管。
优选地，本发明具体实施例中的阵列基板还包括位于所述扫描线的一侧或两侧的缓冲层，该缓冲层的材料为合金材料，本发明具体实施例中该合金材料为CuXN，其中X为Ca、Mg、Li、Ge、Sr、Ba元素中的至少一种元素，X元素的含量为0.05%-30%，其中本发明具体实施例中扫描线的材料为金属Cu，由于金属Cu的电阻较低，故本发明具体实施例能够很好的降低扫描线的电阻。本发明具体实施例中阵列基板的扫描线一侧或两侧的缓冲层对Cu原子有较好的阻挡性作用，能够阻挡扫描线中的Cu原子扩散。同时本发明具体实施例中的缓冲层在刻蚀过程中与扫描线使用相同的刻蚀液，则在实际的生产过程中可以只通过一次刻蚀工艺就同时刻蚀缓冲层和扫描线，减少一次刻蚀工艺，降低生产成本。
优选地，本发明具体实施例中的阵列基板还包括位于所述数据线的一侧或两侧的缓冲层，该缓冲层的材料为合金材料，本发明具体实施例中该合金材料为CuXN，其中X为Ca、Mg、Li、Ge、Sr、Ba元素中的至少一种元素，X元素的含量为0.05%-30%，其中本发明具体实施例中数据线的材料为金属Cu，由于金属Cu的电阻较低，故本发明具体实施例能够很好的降低数据线的电阻，进而减少能量的消耗。本发明具体实施例中阵列基板的数据线一侧或两侧的缓冲层对Cu原子有较好的阻挡性作用，能够阻挡数据线中的Cu原子扩散。同时本发明具体实施例中的缓冲层在刻蚀过程中与数据线使用相同的刻蚀液，则在实际的生产过程中可以只通过一次刻蚀工艺就同时刻蚀缓冲层和数据线，减少一次刻蚀工艺，降低生产成本。
本发明具体实施例中还提供了一种显示装置，该显示装置包括上面所述的阵列基板。具体地，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和集合。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的集合之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种薄膜晶体管，包括：栅极、源极和漏极，其特征在于，所述薄膜晶体管还包括缓冲层，所述缓冲层位于所述栅极、源极和漏极中的至少一个的一侧或两侧，其中，所述缓冲层与该缓冲层接触的所述栅极、源极和/或漏极，是采用相同刻蚀液刻蚀得到的。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极、源极和漏极中含有金属铜。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述缓冲层的材料为合金材料。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述合金材料为CuXN，其中X表示非铜的金属元素。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述X元素的含量为0.05%-30%。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述X元素为金属钙、镁、锂、锗、锶和钡元素中的至少一种元素。
7.一种阵列基板，包括扫描线和数据线，其特征在于，所述阵列基板还包括权利要求1-6任一权项所述的薄膜晶体管。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括位于所述扫描线的一侧或两侧的缓冲层。
9.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括位于所述数据线的一侧或两侧的缓冲层。
10.根据权利要求8或9所述的阵列基板，其特征在于，所述缓冲层的材料为合金材料。
11.根据权利要求10所述的阵列基板，其特征在于，所述合金材料为CuXN，其中X表示非铜的金属元素。
12.一种显示装置，其特征在于，所述装置包括权利要求7-11任一权项所述的阵列基板。
13.一种制备如权利要求1所述的薄膜晶体管的方法，包括制备栅极、源极和漏极的方法，其特征在于，所述方法还包括：
通过在通入氮化气体的真空中对合金靶材进行溅射，在栅极、源极和漏极中的至少一个的一侧或两侧形成缓冲层，其中，所述缓冲层在刻蚀过程中与该缓冲层接触的所述栅极、源极和/或漏极使用相同的刻蚀液。
14.根据权利要求13所述的方法，其特征在于，所述合金靶材的材料为CuXN，其中X表示非铜的金属元素。
15.根据权利要求14所述的方法，其特征在于，所述通入的氮化气体在溅射形成缓冲层时的分压为1%-30%。
CN201410032607.8A 2014-01-23 2014-01-23 一种薄膜晶体管及其制备方法、阵列基板、显示装置 Pending CN103794651A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410032607.8A CN103794651A (zh) 2014-01-23 2014-01-23 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US14/429,059 US9653284B2 (en) 2014-01-23 2014-07-25 Thin film transistor, manufacturing method thereof and array substrate
PCT/CN2014/083072 WO2015109802A1 (zh) 2014-01-23 2014-07-25 薄膜晶体管及其制备方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410032607.8A CN103794651A (zh) 2014-01-23 2014-01-23 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN103794651A true CN103794651A (zh) 2014-05-14

Family

ID=50670144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410032607.8A Pending CN103794651A (zh) 2014-01-23 2014-01-23 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US9653284B2 (zh)
CN (1) CN103794651A (zh)
WO (1) WO2015109802A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015109802A1 (zh) * 2014-01-23 2015-07-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
WO2016155178A1 (zh) * 2015-04-03 2016-10-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883582B (zh) * 2020-07-30 2024-05-03 北海惠科光电技术有限公司 一种栅极、薄膜晶体管的制作方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728403A (zh) * 2005-07-07 2006-02-01 友达光电股份有限公司 像素电极的开关元件及其制造方法
US20120262659A1 (en) * 2009-10-27 2012-10-18 Satoru Takasawa Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
CN102956715A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103219389A (zh) * 2013-03-21 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US20130207114A1 (en) * 2010-05-11 2013-08-15 Hinae Mizuno Active matrix substrate and display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268007B1 (ko) 1992-12-22 2000-10-16 구본준 액정표시소자 제조방법
CN100583456C (zh) 2006-05-19 2010-01-20 中华映管股份有限公司 玻璃基板表面金属层结构及其制作方法
CN101179029A (zh) 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
CN103794651A (zh) 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728403A (zh) * 2005-07-07 2006-02-01 友达光电股份有限公司 像素电极的开关元件及其制造方法
US20120262659A1 (en) * 2009-10-27 2012-10-18 Satoru Takasawa Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
US20130207114A1 (en) * 2010-05-11 2013-08-15 Hinae Mizuno Active matrix substrate and display panel
CN102956715A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103219389A (zh) * 2013-03-21 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015109802A1 (zh) * 2014-01-23 2015-07-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US9653284B2 (en) 2014-01-23 2017-05-16 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof and array substrate
WO2016155178A1 (zh) * 2015-04-03 2016-10-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US10199504B2 (en) 2015-04-03 2019-02-05 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate, display device
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
US10790309B2 (en) 2017-04-20 2020-09-29 Boe Technology Group Co., Ltd. Conductive pattern structure, manufacturing method thereof, array substrate and display device

Also Published As

Publication number Publication date
US20160027927A1 (en) 2016-01-28
US9653284B2 (en) 2017-05-16
WO2015109802A1 (zh) 2015-07-30

Similar Documents

Publication Publication Date Title
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
CN108022935B (zh) 显示设备
CN104637952B (zh) 阵列基板及其制造方法
CN202443973U (zh) 氧化物半导体薄膜晶体管与显示装置
CN204179080U (zh) 显示装置
US9443875B2 (en) Manufacturing method for an array substrate that can avoid electrical leakage of thin film transistors
CN104867985A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103872060A (zh) 阵列基板及其制造方法
CN103794651A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN101924122B (zh) 一种有源矩阵有机发光显示器及其制造方法
CN103489902A (zh) 一种电极及其制作方法、阵列基板及显示装置
CN105514034A (zh) Tft基板的制作方法
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
CN102629590A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103022083A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN104167446A (zh) 一种薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140514

RJ01 Rejection of invention patent application after publication