CN102646684A - 一种阵列基板及其制造方法和显示设备 - Google Patents

一种阵列基板及其制造方法和显示设备 Download PDF

Info

Publication number
CN102646684A
CN102646684A CN2012100387299A CN201210038729A CN102646684A CN 102646684 A CN102646684 A CN 102646684A CN 2012100387299 A CN2012100387299 A CN 2012100387299A CN 201210038729 A CN201210038729 A CN 201210038729A CN 102646684 A CN102646684 A CN 102646684A
Authority
CN
China
Prior art keywords
electrode layer
layer
hole
source electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100387299A
Other languages
English (en)
Other versions
CN102646684B (zh
Inventor
成军
陈海晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210038729.9A priority Critical patent/CN102646684B/zh
Publication of CN102646684A publication Critical patent/CN102646684A/zh
Priority to PCT/CN2012/084415 priority patent/WO2013120366A1/zh
Application granted granted Critical
Publication of CN102646684B publication Critical patent/CN102646684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明公开了一种阵列基板及其制造方法和显示设备，涉及电子工艺技术，通过改善蚀刻阻挡层的设计，使蚀刻阻挡层的面积大于或等于活化层的面积，并在源电极层、漏电极层与活化层的连接处设置有通孔，进而避免源电极层、漏电极层或活化层在与蚀刻阻挡层搭界时出现额外的台阶爬坡。

Description

一种阵列基板及其制造方法和显示设备
技术领域
本发明涉及电子工艺技术，尤其涉及一种阵列基板及其制造方法和显示设备。
背景技术
有机发光显示器是新一代的显示器件，与液晶显示器相比，具有很多优点，如：自发光，响应速度快，宽视角等等，可以用于柔性显示，透明显示，3D显示等。
在有源矩阵有机发光显示器中，每一个像素均通过薄膜晶体管控制该像素的开关，因此通过驱动电路，可以独立控制每一个像素，不会对其他像素造成串扰等影响。
阵列基板中包括薄膜晶体管和栅极引出区或源极引出区，薄膜晶体管至少包含栅极、源极、漏极、栅绝缘层和活化层。目前，活化层主要为硅，可以采用非晶硅或者多晶硅。采用非晶硅作为活化层的薄膜晶体管时，因其特性的限制(如迁移率、开态电流等)，难以用于需要较大电流和快速响应的场合，如有机发光显示器和大尺寸、高分辨率、高刷新频率的显示器等。采用多晶硅作为活化层的薄膜晶体管，其特性优于非晶硅，可以用于有机发光显示器；但是因其均匀性不佳，制备中大尺寸的面板仍有困难。虽然可用增加补偿电路的方法处理多晶硅特性不均匀的问题，但同时增加了像素中的薄膜晶体管和电容的数量，增加了掩膜数量和制作难度，造成产量减低和良率下降。另外，如果采用诸如ELA(准分子激光退火)等的LTPS(低温多晶硅)技术来对非晶硅进行晶化，还需要增加昂贵的设备和维护费用。
因此，氧化物半导体日益受到重视。氧化物半导体为活化层的薄膜晶体管的特性优于非晶硅，如迁移率、开态电流、开关特性等。虽然特性不如多晶硅，但足以用于需要快速响应和较大电流的应用，如高频、高分比率、大尺寸的显示器以及有机发光显示器等。氧化物的均匀性较好，与多晶硅相比，由于没有均匀性问题，不需要增加补偿电路，在掩膜数量和制作难度上均有优势。在制作大尺寸的显示器方面难度也较小。而且采用溅射等方法就可以制备，不需增加额外的设备，具有成本优势。
目前，在氧化物阵列基板的制作过程中，在形成蚀刻阻挡层后形成源电极层和漏电极层，图1a和图1b为阵列基板截面图，包括基板100、栅电极层101、栅极绝缘层102、活化层103、蚀刻阻挡层104、源电极层105a、漏电极层105b、钝化层106以及透明电极层107，该蚀刻阻挡层104的设计，使得源电极层105a、漏电极层105b与蚀刻阻挡层104搭界的地方多了一次台阶爬坡，在这地方容易造成源电极层105a、漏电极层105b的断线或活化层103的过蚀刻，影响产品的良率。
发明内容
本发明实施例提供一种阵列基板及其制造方法和显示设备，以避免源电极层、漏电极层或活化层在与蚀刻阻挡层搭界时出现额外的台阶爬坡，提高产品良率。
一种阵列基板，包括：基板、栅电极层、栅极绝缘层、活化层、蚀刻阻挡层、源电极层、漏电极层、钝化层以及透明电极层，其中：
所述蚀刻阻挡层的面积大于或等于所述活化层的面积，并设置有用于源电极层、漏电极层与活化层连接的通孔。
一种阵列基板制造方法，包括：
在基板上依次形成栅电极层、栅极绝缘层、活化层以及蚀刻阻挡层，所述蚀刻阻挡层的面积大于或等于所述活化层的面积；
形成用于活化层与源电极层、漏电极层连通的第一通孔；
形成源电极层和漏电极层，所述源电极层和所述漏电极层通过所述第一通孔连接所述活化层；
形成钝化层，并对所述钝化层进行蚀刻；
形成透明电极层，所述透明电极层与所述源电极层、所述栅电极层连接。
一种阵列基板制造方法，包括：
在基板上依次形成源电极层、漏电极层、蚀刻阻挡层，所述蚀刻阻挡层的面积大于或等于活化层的面积；
形成用于活化层与源电极层、漏电极层连通的第一通孔；
形成活化层以及栅极绝缘层，所述活化层通过所述第一通孔连接所述源电极层、漏电极层；
形成栅电极层；
形成钝化层，并对所述钝化层进行蚀刻；
形成透明电极层，所述透明电极层与所述栅电极层、所述源电极层连接。
一种显示设备，包括本发明实施例提供的阵列基板。
本发明实施例提供一种阵列基板及其制造方法和显示设备，通过改善蚀刻阻挡层的设计，使蚀刻阻挡层的面积大于或等于活化层的面积，并在源电极层、漏电极层与活化层的连接处设置有通孔，进而避免源电极层、漏电极层或活化层在与蚀刻阻挡层搭界时出现额外的台阶爬坡。
附图说明
图1a和图1b为现有技术中底栅结构的阵列基板截面图；
图2a和图2b为本发明实施例提供的底栅结构的阵列基板截面图；
图3a和图3b为本发明实施例提供的顶栅结构的阵列基板截面图；
图4a为本发明实施例提供的底栅结构的阵列基板制造方法流程图；
图4b-图4k为本发明实施例提供的底栅结构的阵列基板制造方法中各步骤对应的阵列基板截面图；
图5a为本发明实施例提供的顶栅结构的阵列基板制造方法流程图；
图5b-图5m为本发明实施例提供的顶栅结构的阵列基板制造方法中各步骤对应的阵列基板截面图。
具体实施方式
本发明实施例提供一种阵列基板及其制造方法和显示设备，通过改善蚀刻阻挡层的设计，使蚀刻阻挡层的面积大于或等于活化层的面积，并在源电极层、漏电极层与活化层的连接处设置有通孔，进而避免源电极层、漏电极层或活化层在与蚀刻阻挡层搭界时出现额外的台阶爬坡。
如图2a和图2b所示，本发明实施例提供的阵列基板，包括：
基板100、栅电极层101、栅极绝缘层102、活化层103、蚀刻阻挡层104、源电极层105a、漏电极层105b、钝化层106以及透明电极层107，其中：
蚀刻阻挡层104的面积大于或等于活化层103的面积，并设置有用于源电极层105a和漏电极层105b与活化层103连接的通孔。
由于蚀刻阻挡层104的面积大于或等于活化层103的面积，并通过通孔的方式使得源电极层105a和漏电极层105b与活化层103连接，所以避免了源电极层、漏电极层或活化层在与蚀刻阻挡层搭界时出现额外的台阶爬坡。
为便于控制蚀刻阻挡层104的形成，该蚀刻阻挡层104可以进一步覆盖整个基板，并在栅极引出区或源极引出区设置有通孔。
由于在氧化物阵列基板的背板制作过程中，引出源电极层105a、漏电极层105b和栅电极层101时，通常是对钝化层106和栅极绝缘层102过孔来实现，该制作过程存在的很多缺点：如引出栅电极层的孔较深，蚀刻难度较大，透明电极层107在连接栅电极层101时也容易断线；引出源电极层105a、漏电极层105b的孔和引出栅电极层101的孔深度不同，蚀刻孔时对源电极层105a、漏电极层105b和栅极绝缘层102的选择比要求很高，工艺稍有波动便会导致源源电极层105a、漏电极层105b的金属被过刻或栅极绝缘层102蚀刻不完全。
由于引出栅电极的孔太深，最典型的深度是600nm，在这个深度上至少包含3层不同的膜层，每层的材料不同，最上层的蚀刻速率与下面每层膜的蚀刻速率都不同，这样不但蚀刻气氛配比很难掌握，而且由于蚀刻时间太长引起光刻胶反应在孔底生成一层有机物，使金属电极引出时断路。
同时，由于引出栅电极的孔太深，透明电极从孔最上端连接到最底端，透明电极可以由ITO制作，也可以由石墨烯、Ag(银)丝等其它材料制作，透明电极的厚度如果太薄就会导致断线，如果透明电极太厚又会使透明电极的蚀刻困难。
因此，本发明实施例提供的阵列基板中，蚀刻阻挡层104覆盖整个基板，并在栅极引出区或源极引出区设置有通孔，在栅极引出区或源极引出区的通孔中，设置有能够导电的填充物113；栅电极层101在栅极引出区中通过填充物113连接透明电极层107，或者源电极层105a在源极引出区的通孔中通过填充物113连接透明电极层107。
其中，源电极层105a连接透明电极层107的区域可以称为源极引出区，栅电极层101连接透明电极层107的区域可以称为栅极引出区。
由于在形成蚀刻阻挡层104后，并非仅仅在活化层上部保留一部分蚀刻阻挡层104，而是在栅极引出区或者源极引出区设置通孔，实现各层的连接，所以可以通过一次蚀刻，将蚀刻阻挡层和栅极绝缘层均蚀刻成型，没有增加蚀刻次数。
蚀刻阻挡层104上的通孔形成后，在形成底栅结构中的源电极层和漏电极层或者在形成顶栅结构中的栅电极层时，即可在通孔处形成用于进行过渡连接的金属，即能够导电的填充物113，减少了蚀刻钝化层106时，所需形成的通孔的深度，进而降低了工艺难度。
在本发明实施例中，通孔的直径可以设置为1um～10um。
具体的，如图2a和图2b所示，在底栅结构中，设置有用于源电极层、漏电极层与活化层连接的通孔，具体为：
设置有用于活化层与源电极层、漏电极层连通的穿透蚀刻阻挡层的第一通孔。
在栅极引出区或源极引出区设置有通孔，具体包括：
穿透蚀刻阻挡层104与栅极绝缘层102的第二通孔109和穿透钝化层106的第五通孔111；
阵列基板中还包括：源电极层105a、漏电极层105b与透明电极层107连通的穿透钝化层106的第四通孔110。
如图3a和图3b所示，在顶栅结构中，设置有用于源电极层、漏电极层与活化层连接的通孔，具体为：
设置有用于活化层与源电极层、漏电极层连通的穿透蚀刻阻挡层的第一通孔。
在栅极引出区或源极引出区设置有通孔，具体包括：
穿透蚀刻阻挡层104与栅极绝缘层102的第三通孔112和穿透钝化层106的第四通孔110；
阵列基板中还包括：栅电极层101与透明电极层107连通的穿透钝化层106的第五通孔111。
当填充物113是在制作源电极层105a和漏电极层105b时同时蚀刻形成时，第二通孔中的填充物113为与源电极层105a和漏电极层105b位于同一层且材质相同的用于进行栅电极层101和透明电极层107之间过渡连接的金属；
当填充物113是在制作栅电极层101时同时蚀刻形成时，第三通孔中的填充物113为与栅电极层101位于同一层且材质相同的用于进行源电极层105a和透明电极层107之间过渡连接的金属。
由于填充物113和源电极层105a或者栅电极层101位于同一层，所以在制作时，可以使得填充物113和源电极层105a或者栅电极层101表面尽量水平，以使得第四通孔与第五通孔可以使用相同的深度进行蚀刻，以便于在进行蚀刻获得第四通孔和第五通孔时，进行选择比的设置。
通常情况下，第一通孔的深度与蚀刻阻挡层104的厚度相同，或者第一通孔的深度大于蚀刻阻挡层的厚度1-60nm，一般来讲，第一通孔的深度略大于蚀刻阻挡层104的厚度，只要不将活化层103穿透即可，以使得源电极层和漏电极层能够较好的与活化层103接触；
第二通孔和第三通孔的深度等于蚀刻阻挡层与栅极绝缘层的厚度和，或者第二通孔和第三通孔的深度大于蚀刻阻挡层与栅极绝缘层的厚度和1-100nm，同样的，一般情况下，第二通孔和第三通孔的深度略大于蚀刻阻挡层与栅极绝缘层的厚度和，只要不将栅电极层或者源电极层穿透即可，从而可以使得过渡连接金属能够较好的与栅电极层或者源电极层接触；
第四通孔和第五通孔的深度等于钝化层的厚度，或者第二通孔和第三通孔的深度大于钝化层的厚度1-100nm，同样的，一般情况下，第四通孔和第五通孔的深度略大于钝化层的厚度，只要不将栅电极层或者源电极层穿透即可，从而使得透明电极层能够较好的与栅电极层或者源电极层接触。
针对底栅结构，本发明实施例提供一种阵列基板制造方法，如图4a所示，包括：
步骤S401、在基板上依次形成栅电极层、栅极绝缘层、活化层以及蚀刻阻挡层，蚀刻阻挡层的面积大于或等于活化层的面积，如图4b、图4c所示；
步骤S402、对蚀刻阻挡层及栅极绝缘层进行蚀刻，形成用于活化层与源电极层、漏电极层连通的穿透蚀刻阻挡层的第一通孔，如图4d、图4e所示；
步骤S403、形成源电极层和漏电极层，源电极层和漏电极层通过第一通孔连接活化层，如图4f、图4g所示；
步骤S404、形成钝化层，并对钝化层进行蚀刻，如图4h、图4i所示；
步骤S405、形成透明电极层，透明电极层与源电极层连接和栅电极层连接，如图4j、图4k所示。
在步骤S402中，在对所述蚀刻阻挡层及栅极绝缘层进行蚀刻，形成用于活化层与源电极层、漏电极层连通的穿透蚀刻阻挡层的第一通孔的同时，还包括：
形成用于栅电极层与透明电极层连通的穿透蚀刻阻挡层与栅极绝缘层的第二通孔；
在形成源电极层和漏电极层的同时，还在第二通孔上形成与源电极层和漏电极层材质相同的用于进行栅电极层和透明电极层之间过渡连接的金属，该用于进行栅电极层和透明电极层之间过渡连接的金属通过第二通孔连接栅电极层。
在对蚀刻阻挡层及栅极绝缘层进行蚀刻时，可以通过过孔的方式，对蚀刻阻挡层及栅极绝缘层进行蚀刻。
在步骤S404中，对所述钝化层进行蚀刻，具体为：
对所述钝化层进行蚀刻，形成用于源电极层与透明电极层连通的穿透钝化层的第四通孔，以及用于栅电极层与透明电极层连通的穿透钝化层的第五通孔。
在步骤S404中，可使得第四通孔和第五通孔的深度相同，以便于在进行蚀刻获得第四通孔和第五通孔时，进行选择比的设置。
具体的，首先在基板100上沉积栅电极材料，并通过光刻图案化制作成栅电极层101；在栅电极层101上设置栅极绝缘层102，在栅极绝缘层102上形成活化层103；在活化层103和栅极绝缘层102上沉积蚀刻阻挡层104，通过光刻，在蚀刻阻挡层104上对需要连接的部位刻孔，这些部位包括栅电极层101引出的地方，源电极层105a和漏电极层105b连接活化层103两侧的部位；接下来在蚀刻阻挡层104上沉积源漏金属，进行光刻后形成源电极层105a和漏电极层105b及栅极引出部位的填充物113，形成钝化层106以及透明电极层107，透明电极层107通过钝化层106的通孔分别连接源电极层105a和栅电极层101。
在本实施例中，作为栅电极层101的材料可选择Mo(钼)、MoNb(钼铌合金)、Al(铝)、AlNd(铝钕合金)、Ti(钛)、Cu(铜)中的一种或多种形成的单层或多层复合叠层，栅电极层101优先选择Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
栅极绝缘层102，可以由SiOx(氧化硅)、SiNx(氮化硅)、HfOx(氧化铪)、AlOx(氧化铝)或由其中两种或多种组成的多层叠层膜组成。栅极绝缘层用特殊的PECVD(等离子体增强化学气相沉积)技术制作，其特点是膜层含有较低的低氢含量、并且栅极绝缘层或活化层表面形成良好的接触，使绝缘层和活化层之间的化学成分难以互相扩散。栅极绝缘层的厚度可以控制在100nm～400nm，栅极绝缘层优选SiOx、SiNx或两者复合的多层结构。
活化层103可以由包含In(铟)、Ga(镓)、Zn(锌)、O(氧)、Sn(锡)、非晶硅元素的薄膜制成，其中薄膜中必须包含氧元素和其他两种或两种以上的元素，如IGZO(氧化铟镓锌)、IZO(氧化铟锌)、InSnO(氧化铟锡)、InGaSnO(氧化铟镓锡)等。活化层优先选择IGZO和IZO，厚度控制在10～100nm较佳。
蚀刻阻挡层104可以由SiOx、SiNx、HfOx、AlOx或由其中两种或三种组成的多层叠层膜组成。蚀刻阻挡层特点是膜层含有较低的低氢含量。在蚀刻阻挡层的源电极层、漏电极层与活化层连接、栅电极层引出的区域设置通孔，用来引出栅电极层、连接源电极层、漏电极层和活化层。在不需要连接的地方全部可以使用蚀刻阻挡层来覆盖。
源电极层105a、漏电极层105b和填充物113则是通过溅射法沉积源漏金属，再经过光刻形成源电极层、漏电极层和填充物113。源电极层105a和漏电极层105b的材料可以是Mo、MoNb、Al、AlNd、Ti、Cu中的一种或多种材料形成的单层或多层复合叠层，优先选择Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。其中，源电极层105a和漏电极层105b通过蚀刻阻挡层104的通孔与活化层103连接，填充物113通过蚀刻阻挡层104的通孔与栅电极层101连接。源电极层105a和漏电极层105b和填充物113的厚度为50～500nm。
钝化层106，可以由SiOx、SiNx、HfOx、AlOx或由其中两种或多种组成的多层叠层膜组成，钝化层可以用特殊的PECVD技术制作，其特点是膜层含有较低的低氢含量、并且有很好的表面特性，使钝化层和活化层之间的化学成分难以互相扩散。
在钝化层上是透明电极层107，透明电极层107可以使用ITO(氧化铟锡)材料制作，用溅射成膜的方法制备非晶态的ITO，再通过退火使之晶化。透明电极层107的厚度为20～150nm。透明电极层107通过第四通孔与源电极层105a相连，通过第五通孔于栅电极层上面的填充物相连。
针对顶栅结构，本发明实施例还提供一种阵列基板制造方法，如图5a所示，包括：
步骤S501、在基板上依次形成源电极层、漏电极层、蚀刻阻挡层，蚀刻阻挡层的面积大于或等于活化层的面积，如图5b和图5c所示；
步骤S502、对蚀刻阻挡层进行蚀刻，形成用于活化层与源电极层、漏电极层连通的穿透蚀刻阻挡层的第一通孔；
步骤S503、形成活化层以及栅极绝缘层，活化层通过第一通孔连接源电极层、漏电极层，如图5d-图5g所示；
步骤S504、形成栅电极层，如图5h和图5i所示；
步骤S505、形成钝化层，并对钝化层进行蚀刻，如图5j及图5k所示；
步骤S506、形成透明电极层，透明电极层与栅电极层和源电极层连接，如图5l和图5m所示。
在步骤S503中，形成活化层以及栅极绝缘层后，还包括：
对栅极绝缘层和蚀刻阻挡层进行蚀刻，形成用源电极层与透明电极层连通的穿透蚀刻阻挡层与栅极绝缘层的第三通孔；
在形成栅电极层的同时，还在第三通孔上形成与栅电极层材质相同的用于进行源电极层和透明电极层之间过渡连接的金属，用于进行源电极层和透明电极层之间过渡连接的金属通过第三通孔连接源电极层。
其中，对栅极绝缘层和蚀刻阻挡层进行蚀刻，可以通过过孔的方式，对栅极绝缘层和蚀刻阻挡层进行蚀刻。
在步骤S505中，对钝化层进行蚀刻，具体为：
对钝化层进行蚀刻，形成用于源电极层与透明电极层连通的穿透钝化层的第四通孔，以及用于栅电极层与透明电极层连通的穿透钝化层的第五通孔。
在步骤S505中，可以使得第四通孔和第五通孔的深度相同，以便于在进行蚀刻获得第四通孔和第五通孔时，进行选择比的设置。
具体的，首先在基板100上设置源电极层105a和漏电极层105b，再在源电极层105a和漏电极层105b上形成刻蚀阻挡层104，在刻蚀阻挡层上形成活化层103，在活化层103上沉积栅极绝缘层102，通过光刻，在栅极绝缘层上对需要连接的部位刻孔，这些部位包括源电极层105a引出的地方，源电极层105a和漏电极层105b连接栅电极层101的地方，接下来在栅极绝缘层102上沉积栅极金属，对栅极金属光刻后形成栅电极层101及源电极层105a引出部位的填充物113，形成钝化层106，透明电极107通过钝化层106的通孔分别连接栅电极层101和源电极层105a。
各层材料与厚度与底栅结构的实施例一致，在此不再赘述。
本发明实施例还提供一种显示设备，包括本发明实施例提供的阵列基板。
本发明实施例提供一种阵列基板及其制造方法和显示设备，通过改善蚀刻阻挡层的设计，使蚀刻阻挡层的面积大于或等于活化层的面积，并在源电极层、漏电极层与活化层的连接处设置有通孔，进而避免源电极层、漏电极层或活化层在与蚀刻阻挡层搭界时出现额外的台阶爬坡。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (22)

1.一种阵列基板，包括：基板、栅电极层、栅极绝缘层、活化层、蚀刻阻挡层、源电极层、漏电极层、钝化层以及透明电极层，其特征在于：
所述蚀刻阻挡层的面积大于或等于所述活化层的面积，并设置有用于源电极层、漏电极层与活化层连接的通孔。
2.如权利要求1所述的阵列基板，其特征在于，所述蚀刻阻挡层覆盖整个基板，并在栅极引出区或源极引出区设置有通孔。
3.如权利要求2所述的阵列基板，其特征在于，在所述栅极引出区或源极引出区的通孔中，设置有能够导电的填充物；所述栅电极层在所述栅极引出区中通过所述填充物连接所述透明电极层，或者所述源电极层在所述源极引出区的通孔中通过所述填充物连接所述透明电极层。
4.如权利要求3所述的阵列基板，其特征在于，所述设置有用于源电极层、漏电极层与活化层连接的通孔，具体为：设置有用于活化层与源电极层、漏电极层连通的穿透蚀刻阻挡层的第一通孔。
5.如权利要求4所述的阵列基板，其特征在于，在底栅结构中，所述在栅极引出区或源极引出区设置有通孔，具体包括：
穿透蚀刻阻挡层与栅极绝缘层的第二通孔和穿透钝化层的第五通孔；
所述阵列基板还包括：源电极层、漏电极层与透明电极层连通的穿透钝化层的第四通孔。
6.如权利要求4所述的阵列基板，其特征在于，在顶栅结构中，所述在栅极引出区或源极引出区设置有通孔，具体包括：
穿透蚀刻阻挡层与栅极绝缘层的第三通孔和穿透钝化层的第四通孔；
所述阵列基板还包括：栅电极层与透明电极层连通的穿透钝化层的第五通孔。
7.如权利要求3所述的阵列基板，其特征在于，在所述栅极引出区或源极引出区的通孔中，设置有能够导电的填充物，具体为：
在底栅结构中，所述填充物为与源电极层、漏电极层位于同一层且材质相同的过渡连接金属；
在顶栅结构中，所述填充物为与栅电极层位于同一层且材质相同的过渡连接金属。
8.如权利要求7所述的阵列基板，其特征在于，所述第四通孔与所述第五通孔的深度相同。
9.如权利要求8所述的阵列基板，其特征在于，所述第一通孔的深度与所述蚀刻阻挡层的厚度相同，或者所述第一通孔的深度大于所述蚀刻阻挡层的厚度。
10.如权利要求8所述的阵列基板，其特征在于，所述第二通孔和所述第三通孔的深度等于所述蚀刻阻挡层与所述栅极绝缘层的厚度和，或者所述第二通孔和所述第三通孔的深度大于所述蚀刻阻挡层与所述栅极绝缘层的厚度和。
11.如权利要求8所述的阵列基板，其特征在于，所述第四通孔和所述第五通孔的深度等于所述钝化层的厚度，或者所述第二通孔和所述第三通孔的深度大于所述钝化层的厚度。
12.一种阵列基板制造方法，其特征在于，包括：
在基板上依次形成栅电极层、栅极绝缘层、活化层以及蚀刻阻挡层，所述蚀刻阻挡层的面积大于或等于所述活化层的面积；
形成用于活化层与源电极层、漏电极层连通的第一通孔；
形成源电极层和漏电极层，所述源电极层和所述漏电极层通过所述第一通孔连接所述活化层；
形成钝化层，并对所述钝化层进行蚀刻；
形成透明电极层，所述透明电极层与所述源电极层、所述栅电极层连接。
13.如权利要求12所述的方法，其特征在于，在形成用于活化层与源电极层、漏电极层连通的第一通孔的同时，还包括：
形成用于栅电极层与透明电极层连通的穿透蚀刻阻挡层与栅极绝缘层的第二通孔；
在形成源电极层和漏电极层的同时，还在所述第二通孔上形成与所述源电极层和漏电极层材质相同的用于进行栅电极层和透明电极层之间过渡连接的金属，所述用于进行栅电极层和透明电极层之间过渡连接的金属通过所述第二通孔连接所述栅电极层。
14.如权利要求12所述的方法，其特征在于，所述对所述蚀刻阻挡层及栅极绝缘层进行蚀刻，具体为：
通过过孔的方式，对所述蚀刻阻挡层及栅极绝缘层进行蚀刻。
15.如权利要求12所述的方法，其特征在于，所述对所述钝化层进行蚀刻，具体为：
对所述钝化层进行蚀刻，形成用于源电极层与透明电极层连通的穿透钝化层的第四通孔，以及用于栅电极层与透明电极层连通的穿透钝化层的第五通孔。
16.如权利要求15所述的方法，其特征在于，所述第四通孔和第五通孔的深度相同。
17.一种阵列基板制造方法，其特征在于，包括：
在基板上依次形成源电极层、漏电极层、蚀刻阻挡层，所述蚀刻阻挡层的面积大于或等于活化层的面积；
形成用于活化层与源电极层、漏电极层连通的第一通孔；
形成活化层以及栅极绝缘层，所述活化层通过所述第一通孔连接所述源电极层、漏电极层；
形成栅电极层；
形成钝化层，并对所述钝化层进行蚀刻；
形成透明电极层，所述透明电极层与所述栅电极层、所述源电极层连接。
18.如权利要求17所述的方法，其特征在于，在所述形成活化层以及栅极绝缘层后，还包括：
对栅极绝缘层和所述蚀刻阻挡层进行蚀刻，形成用源电极层与透明电极层连通的穿透蚀刻阻挡层与栅极绝缘层的第三通孔；
在所述形成栅电极层的同时，还在所述第三通孔上形成与所述栅电极层材质相同的用于进行源电极层和透明电极层之间过渡连接的金属，所述用于进行源电极层和透明电极层之间过渡连接的金属通过所述第三通孔连接所述源电极层。
19.如权利要求18所述的方法，其特征在于，所述对栅极绝缘层和所述蚀刻阻挡层进行蚀刻，具体为：
通过过孔的方式，对栅极绝缘层和所述蚀刻阻挡层进行蚀刻。
20.如权利要求18所述的方法，其特征在于，所述对所述钝化层进行蚀刻，具体为：
对所述钝化层进行蚀刻，形成用于源电极层与透明电极层连通的穿透钝化层的第四通孔，以及用于栅电极层与透明电极层连通的穿透钝化层的第五通孔。
21.如权利要求20所述的方法，其特征在于，所述第四通孔和第五通孔的深度相同。
22.一种显示设备，其特征在于，包括如权利要求1-11任一所述的阵列基板。
CN201210038729.9A 2012-02-17 2012-02-17 一种阵列基板及其制造方法和显示设备 Active CN102646684B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210038729.9A CN102646684B (zh) 2012-02-17 2012-02-17 一种阵列基板及其制造方法和显示设备
PCT/CN2012/084415 WO2013120366A1 (zh) 2012-02-17 2012-11-09 一种阵列基板及其制造方法和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210038729.9A CN102646684B (zh) 2012-02-17 2012-02-17 一种阵列基板及其制造方法和显示设备

Publications (2)

Publication Number Publication Date
CN102646684A true CN102646684A (zh) 2012-08-22
CN102646684B CN102646684B (zh) 2015-03-11

Family

ID=46659407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210038729.9A Active CN102646684B (zh) 2012-02-17 2012-02-17 一种阵列基板及其制造方法和显示设备

Country Status (2)

Country Link
CN (1) CN102646684B (zh)
WO (1) WO2013120366A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103219389A (zh) * 2013-03-21 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103219283A (zh) * 2013-03-19 2013-07-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
WO2013120366A1 (zh) * 2012-02-17 2013-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
CN103913917A (zh) * 2014-03-27 2014-07-09 上海天马微电子有限公司 一种tft阵列基板及显示面板
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
WO2015043302A1 (zh) * 2013-09-30 2015-04-02 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
WO2016026176A1 (zh) * 2014-08-20 2016-02-25 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
JP2016048706A (ja) * 2014-08-27 2016-04-07 三菱電機株式会社 アレイ基板およびその製造方法
CN105607365A (zh) * 2015-12-31 2016-05-25 深圳市华星光电技术有限公司 一种coa基板及其制作方法
CN105720104A (zh) * 2014-12-01 2016-06-29 业鑫科技顾问股份有限公司 薄膜晶体管基板及其制作方法
WO2020124797A1 (zh) * 2018-12-18 2020-06-25 武汉华星光电半导体显示技术有限公司 薄膜晶体管和显示面板
WO2020244086A1 (zh) * 2019-06-06 2020-12-10 Tcl华星光电技术有限公司 一种基板以及显示装置
CN113192986A (zh) * 2021-04-27 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492418B2 (en) * 2001-03-21 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
CN101789426A (zh) * 2009-01-26 2010-07-28 Nec液晶技术株式会社 薄膜晶体管阵列基板及其制造方法、和液晶显示装置
CN101950733A (zh) * 2010-08-02 2011-01-19 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480663B (en) * 2001-02-15 2002-03-21 Winbond Electronics Corp Method for combining self-aligned contact processing and salicide processing
CN102646684B (zh) * 2012-02-17 2015-03-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492418B2 (en) * 2001-03-21 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
CN101789426A (zh) * 2009-01-26 2010-07-28 Nec液晶技术株式会社 薄膜晶体管阵列基板及其制造方法、和液晶显示装置
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法
CN101950733A (zh) * 2010-08-02 2011-01-19 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013120366A1 (zh) * 2012-02-17 2013-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
WO2014063414A1 (zh) * 2012-10-26 2014-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103077943B (zh) * 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103219283A (zh) * 2013-03-19 2013-07-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
WO2014146355A1 (zh) * 2013-03-19 2014-09-25 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103219389A (zh) * 2013-03-21 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP2016519847A (ja) * 2013-03-21 2016-07-07 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
WO2014146380A1 (zh) * 2013-03-21 2014-09-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9240485B2 (en) 2013-03-21 2016-01-19 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and display device
WO2015043302A1 (zh) * 2013-09-30 2015-04-02 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
CN103943632B (zh) * 2013-12-31 2017-03-08 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
CN103913917A (zh) * 2014-03-27 2014-07-09 上海天马微电子有限公司 一种tft阵列基板及显示面板
CN104157608B (zh) * 2014-08-20 2017-02-15 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
WO2016026176A1 (zh) * 2014-08-20 2016-02-25 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
JP2016048706A (ja) * 2014-08-27 2016-04-07 三菱電機株式会社 アレイ基板およびその製造方法
CN105720104A (zh) * 2014-12-01 2016-06-29 业鑫科技顾问股份有限公司 薄膜晶体管基板及其制作方法
CN105720104B (zh) * 2014-12-01 2019-01-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制作方法
CN105607365A (zh) * 2015-12-31 2016-05-25 深圳市华星光电技术有限公司 一种coa基板及其制作方法
WO2020124797A1 (zh) * 2018-12-18 2020-06-25 武汉华星光电半导体显示技术有限公司 薄膜晶体管和显示面板
WO2020244086A1 (zh) * 2019-06-06 2020-12-10 Tcl华星光电技术有限公司 一种基板以及显示装置
US11887992B2 (en) 2019-06-06 2024-01-30 Tcl China Star Optoelectronics Technology Co., Ltd. Substrate and display device
CN113192986A (zh) * 2021-04-27 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022227167A1 (zh) * 2021-04-27 2022-11-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN102646684B (zh) 2015-03-11
WO2013120366A1 (zh) 2013-08-22

Similar Documents

Publication Publication Date Title
CN102646684B (zh) 一种阵列基板及其制造方法和显示设备
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN107424957A (zh) 柔性tft基板的制作方法
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN104538429B (zh) Amoled背板的制作方法及其结构
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN105849878A (zh) 具有未图案化的蚀刻停止的motft
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN103208506A (zh) 阵列基板、显示装置及制作方法
CN102709327B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102651339B (zh) 一种tft阵列基板及其制造方法和显示装置
CN103489827B (zh) 一种薄膜晶体管驱动背板及其制作方法、显示面板
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
EP3703112A1 (en) Method for manufacturing oled backplane
CN106206620B (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN103745954B (zh) 显示装置、阵列基板及其制造方法
KR20070117363A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
CN108269856A (zh) 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板
CN103489882A (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant