WO2020244086A1 - 一种基板以及显示装置 - Google Patents

一种基板以及显示装置 Download PDF

Info

Publication number
WO2020244086A1
WO2020244086A1 PCT/CN2019/105323 CN2019105323W WO2020244086A1 WO 2020244086 A1 WO2020244086 A1 WO 2020244086A1 CN 2019105323 W CN2019105323 W CN 2019105323W WO 2020244086 A1 WO2020244086 A1 WO 2020244086A1
Authority
WO
WIPO (PCT)
Prior art keywords
film layer
layer
substrate
film
display device
Prior art date
Application number
PCT/CN2019/105323
Other languages
English (en)
French (fr)
Inventor
黄远科
Original Assignee
Tcl华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tcl华星光电技术有限公司 filed Critical Tcl华星光电技术有限公司
Priority to US16/618,403 priority Critical patent/US11887992B2/en
Publication of WO2020244086A1 publication Critical patent/WO2020244086A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Abstract

一种基板以及显示装置，该基板（2）的第一膜层（21）形成在第三膜层（25）上，并图案化形成目标图案（23），第二膜层（22）形成在第三膜层（25）和第一膜层（21）上，在目标图案（23）的设置区域内，第一膜层（21）的膜层边缘形成有朝向第二膜层（22）的突起结构（24）；基于该突起结构（24），增大了第一膜层（21）和第二膜层（22）在堆叠位置的形变余地，防止了第二膜层（22）的图形被拉裂产生裂痕。

Description

一种基板以及显示装置 技术领域
本申请涉及显示技术领域，尤其涉及一种基板以及显示装置。
 背景技术
显示装置是由基板组成的，而基板则是由膜层堆叠形成的。
如图1所示，现有基板包括堆叠的第一膜层M1和第二膜层M2，第一膜层M1和第二膜层M2都形成在第三膜层M3上，第一膜层M1和第二膜层M2接触的膜层边缘是一个平面；因不同材料的膜缩率不一致，这样在不同膜层的搭接处，第一膜层M1会产生应力拉裂第二膜层M2，尤其是第一膜层M1为有机材料，而第二膜层M2为无机材料（如铜等），拉裂作用更大，导致第二膜层M2的图案出现断线等不良现象。
因此，现有基板的膜层设置方式容易导致膜层拉裂，需要改进。
 技术问题
本申请提供一种基板以及显示装置，以缓解现有基板膜层设置方式存在的容易导致膜层拉裂的技术问题。
 技术解决方案
为解决上述问题，本申请提供的技术方案如下：
本申请实施例提供一种基板，其包括：
第一膜层；
第二膜层；
第三膜层；
所述第一膜层形成在所述第三膜层上，并图案化形成目标图案；
所述第二膜层形成在所述第三膜层和所述第一膜层上，在所述目标图案的设置区域内，所述第二膜层与所述第一膜层堆叠；
其中，所述第二膜层的膜收缩率小于所述第一膜层的膜收缩率，在所述目标图案的设置区域内，所述第一膜层的膜层边缘形成有朝向所述第二膜层的突起结构。
在本申请实施例提供的基板中，所述第一膜层在堆叠所述第二膜层的膜层边缘上，都形成有所述突起结构。
在本申请实施例提供的基板中，在一个目标图案的设置区域内，所述第一膜层形成有至少三个突起结构。
在本申请实施例提供的基板中，相邻突起结构之间的距离，大于所述突起结构宽度的三倍。
在本申请实施例提供的基板中，所述突起结构的截面为矩形、梯形、弧形中的至少一种。
在本申请实施例提供的基板中，所述第一膜层的材料为有机材料，所述第二膜层的材料为无机材料。
在本申请实施例提供的基板中，所述基板为彩膜基板，所述第一膜层为彩膜层和/或有机平坦化层，所述第二膜层为透明公共电极层。
在本申请实施例提供的基板中，所述基板为阵列基板，所述第一膜层为彩膜层，所述第二膜层为金属层。
在本申请实施例提供的基板中，所述第一膜层图案化形成过孔或者凹槽。
在本申请实施例提供的基板中，所述基板为阵列基板，所述第一膜层为有机高分子材料层，所述第二膜层为透明公共电极层。
本申请实施例提供一种显示装置，其包括显示面板，所述显示面板的基板包括：
第一膜层；
第二膜层；
第三膜层；
所述第一膜层形成在所述第三膜层上，并图案化形成目标图案；
所述第二膜层形成在所述第三膜层和所述第一膜层上，在所述目标图案的设置区域内，所述第二膜层与所述第一膜层堆叠；
其中，所述第二膜层的膜收缩率小于所述第一膜层的膜收缩率，在所述目标图案的设置区域内，所述第一膜层的膜层边缘形成有朝向所述第二膜层的突起结构。
在本申请实施例提供的显示装置中，所述第一膜层在堆叠所述第二膜层的膜层边缘上，都形成有所述突起结构。
在本申请实施例提供的显示装置中，在一个目标图案的设置区域内，所述第一膜层形成有至少三个突起结构。
在本申请实施例提供的显示装置中，相邻突起结构之间的距离，大于所述突起结构宽度的三倍。
在本申请实施例提供的显示装置中，所述突起结构的截面为矩形、梯形、弧形中的至少一种。
在本申请实施例提供的显示装置中，所述第一膜层的材料为有机材料，所述第二膜层的材料为无机材料。
在本申请实施例提供的显示装置中，所述基板为彩膜基板，所述第一膜层为彩膜层和/或有机平坦化层，所述第二膜层为透明公共电极层。
在本申请实施例提供的显示装置中，所述基板为阵列基板，所述第一膜层为彩膜层，所述第二膜层为金属层。
在本申请实施例提供的显示装置中，所述第一膜层图案化形成过孔或者凹槽。
在本申请实施例提供的显示装置中，所述基板为阵列基板，所述第一膜层为有机高分子材料层，所述第二膜层为透明公共电极层。
 有益效果
本申请提供一种基板以及显示装置，该基板包括：第一膜层、第二膜层、第三膜层；第一膜层形成在第三膜层上，并图案化形成目标图案，第二膜层形成在第三膜层和所述第一膜层上，在目标图案的设置区域内，第二膜层与第一膜层堆叠；第二膜层的膜收缩率小于第一膜层的膜收缩率，在目标图案的设置区域内，第一膜层的膜层边缘形成有朝向第二膜层的突起结构；基于该突起结构，本申请提供的基板增大了第一膜层和第二膜层在堆叠位置的形变余地，改善了两个膜层之间的拉力，防止了第二膜层的图形被拉裂产生裂痕，也可以防止裂痕延伸，缓解了现有基板膜层设置方式存在的容易导致膜层拉裂的技术问题，提供了产品性能的稳定性。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有基板的膜层设置示意图。
图2为本申请实施例提供的基板的第一种结构示意图。
图3为本申请实施例提供的基板的第二种结构示意图。
图4为本申请实施例提供的基板的第三种结构示意图。
图5至图8为本申请实施例提供的基板的制备示意图。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
针对现有基板膜层设置方式存在的容易导致膜层拉裂的技术问题，本申请实施例可以缓解。
如图2所示，本申请提供的基板2包括：
第一膜层21；
第二膜层22；
第三膜层25；
所述第一膜层21形成在所述第三膜层25上，并图案化形成目标图案23；
所述第二膜层22形成在所述第三膜层25和所述第一膜层21上，在所述目标图案23的设置区域内，所述第二膜层22与所述第一膜层21堆叠；
其中，所述第二膜层22的膜收缩率小于所述第一膜层21的膜收缩率，在所述目标图案23的设置区域内，所述第一膜层21的膜层边缘形成有朝向所述第二膜层22的突起结构24。
膜收缩率是指膜层在特定环境条件下，单位体积的膜层的变化率，一般有机材料膜层的膜收缩率，远大于无机材料膜层的膜收缩率。
本实施例提供了一种基板，其包括：第一膜层、第二膜层、第三膜层；第一膜层形成在第三膜层上，并图案化形成目标图案，第二膜层形成在第三膜层和所述第一膜层上，在目标图案的设置区域内，第二膜层与第一膜层堆叠；第二膜层的膜收缩率小于第一膜层的膜收缩率，在目标图案的设置区域内，第一膜层的膜层边缘形成有朝向第二膜层的突起结构；基于该突起结构，本申请提供的基板增大了第一膜层和第二膜层在堆叠位置的形变余地，改善了两个膜层之间的拉力，防止了第二膜层的图形被拉裂产生裂痕，也可以防止裂痕延伸，缓解了现有基板膜层设置方式存在的容易导致膜层拉裂的技术问题，提供了产品性能的稳定性。
在一种实施例中，如图3所示，所述第一膜层21在堆叠所述第二膜层22的膜层边缘上，都形成有所述突起结构24。该方式在制备第一膜层21时，仅需使用常规的光刻工艺即可，不需要使用第二膜层22对应的掩模板。
在一种实施例中，如图2所示，在一个目标图案23的设置区域内，所述第一膜层21形成有至少三个突起结构24，本实施例通过设置至少三个突起结构，使得效果更好。
在一种实施例中，如图2所示，相邻突起结构之间的距离L，大于所述突起结构宽度D的三倍，即L大于3D，以增强效果。
在一种实施例中，如图2至图4所示，所述突起结构24的截面为矩形、梯形、弧形中的至少一种。
在一种实施例中，所述第一膜层的材料为有机材料，所述第二膜层的材料为无机材料。
在一种实施例中，所述基板2为彩膜基板，所述第一膜层21为彩膜层，所述第二膜层22为透明公共电极层。
在一种实施例中，所述基板2为彩膜基板，所述第一膜层21为有机平坦化层，所述第二膜层22为透明公共电极层。
在一种实施例中，所述基板2为阵列基板，所述第一膜层21为彩膜层，所述第二膜层22为金属层。在本实施例中，阵列基板为彩膜层设置在阵列基板上的阵列基板。
在一种实施例中，所述第一膜层21图案化形成过孔或者凹槽。
在一种实施例中，所述基板2为阵列基板，所述第一膜层21为有机高分子材料层，如PFA等材料层，所述第二膜层22为透明公共电极层。
在一种实施例中，透明公共电极层的材料可以为氧化铟锡、氧化铟锌、氧化铝锌等。
在一种实施例中，金属层的材料可以是铜钼叠层、铜钼钛叠层、铜钛叠层，铝钼叠层，铜铌合金、镍铬合金等。
为了制备得到图2所示的基板，本申请实施例也提供了一种基板制备方法，其包括以下步骤：
如图5所示，提供一衬底601。
衬底601可以是玻璃基板、硬质基板等，并进行清洗等处理。
如图6所示，在衬底601上形成第三膜层25以及第一膜层21。
第三膜层25可以是柔性衬底、缓冲层、平坦化层、绝缘层、有缘层等。
第一膜层21的材料为有机材料，可以为彩膜基板的彩膜层或有机平坦化层，阵列基板的彩膜层或者有机高分子材料层。
如图7所示，对第一膜层21进行光刻处理。
使用目标图案以及突起结构对应的掩模板602，通过紫外光等光线对第一膜层21进行光刻处理，形成过孔、凹槽等目标图案，并在目标图案的设置区域内形成突起结构24。
在一种实施例中，本步骤为：在所述第一膜层21在堆叠所述第二膜层的膜层边缘上，都形成有所述突起结构。
在一种实施例中，在一个目标图案的设置区域内，所述第一膜层形成至少三个突起结构。
在一种实施例中，相邻突起结构之间的距离，大于所述突起结构宽度的三倍。
在一种实施例中，所述突起结构的截面为矩形、梯形、弧形中的至少一种。
如图8所示，在第一膜层21和第三膜层23上形成第二膜层22。
第二膜层22的材料为无机材料，可以为彩膜基板的透明公共电极层、阵列基板的金属层以及透明公共电极层等。
之后，对第二膜层22进行图案化处理，形成对应图案。
使用第二膜层22对应的掩模板2，对第二膜层22进行图案化处理，形成像素电极、源极、漏极、栅极、信号线中的至少一种对应图案。
最后，去除衬底601，得到如图2所示的基板。
同时，本申请提供了一种显示面板，该显示面板的基板包括：
第一膜层；
第二膜层；
第三膜层；
所述第一膜层形成在所述第三膜层上，并图案化形成目标图案；
所述第二膜层形成在所述第三膜层和所述第一膜层上，在所述目标图案的设置区域内，所述第二膜层与所述第一膜层堆叠；
其中，所述第二膜层的膜收缩率小于所述第一膜层的膜收缩率，在所述目标图案的设置区域内，所述第一膜层的膜层边缘形成有朝向所述第二膜层的突起结构。
在一种实施例中，在本申请实施例提供的显示面板中，所述第一膜层在堆叠所述第二膜层的膜层边缘上，都形成有所述突起结构。
在一种实施例中，在本申请实施例提供的显示面板中，在一个目标图案的设置区域内，所述第一膜层形成有至少三个突起结构。
在一种实施例中，在本申请实施例提供的显示面板中，相邻突起结构之间的距离，大于所述突起结构宽度的三倍。
在一种实施例中，在本申请实施例提供的显示面板中，所述突起结构的截面为矩形、梯形、弧形中的至少一种。
在一种实施例中，在本申请实施例提供的显示面板中，所述第一膜层的材料为有机材料，所述第二膜层的材料为无机材料。
在一种实施例中，在本申请实施例提供的显示面板中，所述基板为彩膜基板，所述第一膜层为彩膜层和/或有机平坦化层，所述第二膜层为透明公共电极层。
在一种实施例中，在本申请实施例提供的显示面板中，所述基板为阵列基板，所述第一膜层为彩膜层，所述第二膜层为金属层。
在一种实施例中，在本申请实施例提供的显示面板中，所述第一膜层图案化形成过孔或者凹槽。
在一种实施例中，在本申请实施例提供的显示面板中，所述基板为阵列基板，所述第一膜层为有机高分子材料层，所述第二膜层为透明公共电极层。
同时，本申请提供了一种显示装置，该显示装置包括显示面板，该显示面板的基板包括：
第一膜层；
第二膜层；
第三膜层；
所述第一膜层形成在所述第三膜层上，并图案化形成目标图案；
所述第二膜层形成在所述第三膜层和所述第一膜层上，在所述目标图案的设置区域内，所述第二膜层与所述第一膜层堆叠；
其中，所述第二膜层的膜收缩率小于所述第一膜层的膜收缩率，在所述目标图案的设置区域内，所述第一膜层的膜层边缘形成有朝向所述第二膜层的突起结构。
在一种实施例中，在本申请实施例提供的显示装置中，所述第一膜层在堆叠所述第二膜层的膜层边缘上，都形成有所述突起结构。
在一种实施例中，在本申请实施例提供的显示装置中，在一个目标图案的设置区域内，所述第一膜层形成有至少三个突起结构。
在一种实施例中，在本申请实施例提供的显示装置中，相邻突起结构之间的距离，大于所述突起结构宽度的三倍。
在一种实施例中，在本申请实施例提供的显示装置中，所述突起结构的截面为矩形、梯形、弧形中的至少一种。
在一种实施例中，在本申请实施例提供的显示装置中，所述第一膜层的材料为有机材料，所述第二膜层的材料为无机材料。
在一种实施例中，在本申请实施例提供的显示装置中，所述基板为彩膜基板，所述第一膜层为彩膜层和/或有机平坦化层，所述第二膜层为透明公共电极层。
在一种实施例中，在本申请实施例提供的显示装置中，所述基板为阵列基板，所述第一膜层为彩膜层，所述第二膜层为金属层。
在一种实施例中，在本申请实施例提供的显示装置中，所述第一膜层图案化形成过孔或者凹槽。
在一种实施例中，在本申请实施例提供的显示装置中，所述基板为阵列基板，所述第一膜层为有机高分子材料层，所述第二膜层为透明公共电极层。
根据上述实施例可知：
本申请提供一种基板以及显示装置，该基板包括：第一膜层、第二膜层、第三膜层；第一膜层形成在第三膜层上，并图案化形成目标图案，第二膜层形成在第三膜层和所述第一膜层上，在目标图案的设置区域内，第二膜层与第一膜层堆叠；第二膜层的膜收缩率小于第一膜层的膜收缩率，在目标图案的设置区域内，第一膜层的膜层边缘形成有朝向第二膜层的突起结构；基于该突起结构，本申请提供的基板增大了第一膜层和第二膜层在堆叠位置的形变余地，改善了两个膜层之间的拉力，防止了第二膜层的图形被拉裂产生裂痕，也可以防止裂痕延伸，缓解了现有基板膜层设置方式存在的容易导致膜层拉裂的技术问题，提供了产品性能的稳定性。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种基板，其包括：
    第一膜层；
    第二膜层；
    第三膜层；
    所述第一膜层形成在所述第三膜层上，并图案化形成目标图案；
    所述第二膜层形成在所述第三膜层和所述第一膜层上，在所述目标图案的设置区域内，所述第二膜层与所述第一膜层堆叠；
    其中，所述第二膜层的膜收缩率小于所述第一膜层的膜收缩率，在所述目标图案的设置区域内，所述第一膜层的膜层边缘形成有朝向所述第二膜层的突起结构。
  2. 根据权利要求1所述的基板，其中，所述第一膜层在堆叠所述第二膜层的膜层边缘上，都形成有所述突起结构。
  3. 根据权利要求1所述的基板，其中，在一个目标图案的设置区域内，所述第一膜层形成有至少三个突起结构。
  4. 根据权利要求3所述的基板，其中，相邻突起结构之间的距离，大于所述突起结构宽度的三倍。
  5. 根据权利要求1所述的基板，其中，所述突起结构的截面为矩形、梯形、弧形中的至少一种。
  6. 根据权利要求1所述的基板，其中，所述第一膜层的材料为有机材料，所述第二膜层的材料为无机材料。
  7. 根据权利要求6所述的基板，其中，所述基板为彩膜基板，所述第一膜层为彩膜层和/或有机平坦化层，所述第二膜层为透明公共电极层。
  8. 根据权利要求6所述的基板，其中，所述基板为阵列基板，所述第一膜层为彩膜层，所述第二膜层为金属层。
  9. 根据权利要求8所述的基板，其中，所述第一膜层图案化形成过孔或者凹槽。
  10. 根据权利要求6所述的基板，其中，所述基板为阵列基板，所述第一膜层为有机高分子材料层，所述第二膜层为透明公共电极层。
  11. 一种显示装置，其包括显示面板，所述显示面板的基板包括：
    第一膜层；
    第二膜层；
    第三膜层；
    所述第一膜层形成在所述第三膜层上，并图案化形成目标图案；
    所述第二膜层形成在所述第三膜层和所述第一膜层上，在所述目标图案的设置区域内，所述第二膜层与所述第一膜层堆叠；
    其中，所述第二膜层的膜收缩率小于所述第一膜层的膜收缩率，在所述目标图案的设置区域内，所述第一膜层的膜层边缘形成有朝向所述第二膜层的突起结构。
  12. 根据权利要求11所述的显示装置，其中，所述第一膜层在堆叠所述第二膜层的膜层边缘上，都形成有所述突起结构。
  13. 根据权利要求11所述的显示装置，其中，在一个目标图案的设置区域内，所述第一膜层形成有至少三个突起结构。
  14. 根据权利要求13所述的显示装置，其中，相邻突起结构之间的距离，大于所述突起结构宽度的三倍。
  15. 根据权利要求11所述的显示装置，其中，所述突起结构的截面为矩形、梯形、弧形中的至少一种。
  16. 根据权利要求11所述的显示装置，其中，所述第一膜层的材料为有机材料，所述第二膜层的材料为无机材料。
  17. 根据权利要求16所述的显示装置，其中，所述基板为彩膜基板，所述第一膜层为彩膜层和/或有机平坦化层，所述第二膜层为透明公共电极层。
  18. 根据权利要求16所述的显示装置，其中，所述基板为阵列基板，所述第一膜层为彩膜层，所述第二膜层为金属层。
  19. 根据权利要求18所述的显示装置，其中，所述第一膜层图案化形成过孔或者凹槽。
  20. 根据权利要求16所述的显示装置，其中，所述基板为阵列基板，所述第一膜层为有机高分子材料层，所述第二膜层为透明公共电极层。
PCT/CN2019/105323 2019-06-06 2019-09-11 一种基板以及显示装置 WO2020244086A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/618,403 US11887992B2 (en) 2019-06-06 2019-09-11 Substrate and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910491381.0 2019-06-06
CN201910491381.0A CN110265347A (zh) 2019-06-06 2019-06-06 一种基板

Publications (1)

Publication Number Publication Date
WO2020244086A1 true WO2020244086A1 (zh) 2020-12-10

Family

ID=67917040

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/105323 WO2020244086A1 (zh) 2019-06-06 2019-09-11 一种基板以及显示装置

Country Status (3)

Country Link
US (1) US11887992B2 (zh)
CN (1) CN110265347A (zh)
WO (1) WO2020244086A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085194A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 커버 윈도우 및 이를 포함하는 폴더블 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN106952927A (zh) * 2017-03-27 2017-07-14 合肥京东方光电科技有限公司 叠层结构及其制备方法
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法
CN109817675A (zh) * 2019-01-30 2019-05-28 武汉华星光电半导体显示技术有限公司 柔性阵列基板、显示面板及制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033853A1 (en) 2004-08-13 2006-02-16 Jae-Young Lee Array substrate, method of manufacturing the same, color filter substrate and display device
KR20060015209A (ko) * 2004-08-13 2006-02-16 삼성전자주식회사 어레이 기판과, 이의 제조 방법 및 이를 갖는 표시장치
JP4916666B2 (ja) * 2005-01-12 2012-04-18 株式会社 日立ディスプレイズ 表示装置
JP4812512B2 (ja) 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP5536322B2 (ja) * 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
JP2009260284A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 半導体素子、および半導体素子の製造方法
KR102025234B1 (ko) * 2013-02-19 2019-09-26 삼성디스플레이 주식회사 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치
JP6264230B2 (ja) * 2014-08-28 2018-01-24 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN106952927A (zh) * 2017-03-27 2017-07-14 合肥京东方光电科技有限公司 叠层结构及其制备方法
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法
CN109817675A (zh) * 2019-01-30 2019-05-28 武汉华星光电半导体显示技术有限公司 柔性阵列基板、显示面板及制备方法

Also Published As

Publication number Publication date
US11887992B2 (en) 2024-01-30
US20220352212A1 (en) 2022-11-03
CN110265347A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
WO2019090924A1 (zh) 柔性显示面板、柔性显示面板制作方法及显示装置
US10175579B2 (en) Mask, glass substrate and manufacturing method thereof
US20160370633A1 (en) Curved display device
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
WO2018157814A1 (zh) 触控屏的制作方法、触控屏和显示装置
WO2016086539A1 (zh) 液晶面板及其制作方法
WO2016078272A1 (zh) 一种基板及其制造方法、显示装置
CN106842687B (zh) 彩膜基板及其制作方法
WO2014139244A1 (zh) 彩色滤光阵列基板及其制备方法和显示装置
WO2015081732A1 (zh) 彩膜基板及其制作方法、显示装置
WO2021042688A1 (zh) 显示面板及其制作方法
WO2023202584A1 (zh) 显示面板、显示面板的制造方法以及显示装置
WO2020215372A1 (zh) 阵列基板
WO2021031366A1 (zh) 显示面板及显示模组
WO2020118990A1 (zh) 显示面板
WO2015176414A1 (zh) 触摸屏及其制备方法和具有该触摸屏的显示装置
WO2020124890A1 (zh) 线栅型偏光片制作方法及透明显示装置
WO2020062423A1 (zh) 一种曲面阵列基板及其制备方法
WO2016206203A1 (zh) 导电结构及其制作方法、阵列基板、显示装置
WO2020237928A1 (zh) Oled显示面板及光罩
WO2020228168A1 (zh) 阵列基板及其制作方法
WO2016155429A1 (zh) 显示基板及其制造方法、显示装置
WO2020244086A1 (zh) 一种基板以及显示装置
WO2019218822A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2020199491A1 (zh) 显示面板和电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19932050

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19932050

Country of ref document: EP

Kind code of ref document: A1