CN202855742U - 一种薄膜晶体管、阵列基板和显示装置 - Google Patents
一种薄膜晶体管、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN202855742U CN202855742U CN 201220575529 CN201220575529U CN202855742U CN 202855742 U CN202855742 U CN 202855742U CN 201220575529 CN201220575529 CN 201220575529 CN 201220575529 U CN201220575529 U CN 201220575529U CN 202855742 U CN202855742 U CN 202855742U
- Authority
- CN
- China
- Prior art keywords
- metal barrier
- source
- semiconductor layer
- drain electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种薄膜晶体管、阵列基板和显示装置,用以提高薄膜晶体管的电学性能,提高显示装置显示图像的画质。本实用新型提供的薄膜晶体管包括:基板、形成在所述基板上的栅极、源漏极、半导体层;以及形成在所述基板上位于所述栅极和半导体层之间的栅极绝缘层、位于半导体层与源漏极之间的刻蚀阻挡层,以及位于所述源漏极与栅极绝缘层之间的第一金属阻挡层;其中,所述第一金属阻挡层与所述半导体层同层绝缘设置。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种薄膜晶体管、阵列基板和显示装置。
背景技术
在显示技术领域,平板显示装置,如液晶显示器(Liquid Crystal Display,LCD)和有机电致发光显示器(Organic Light Emitting Display,OLED),因其具有轻、薄、低功耗、高亮度,以及高画质等优点,在平板显示领域占据重要的地位。尤其是大尺寸、高分辨率,以及高画质的平板显示装置,如液晶电视,在当前的平板显示器市场已经占据了主导地位。
目前,图像信号的延迟成为制约大尺寸、高分辨率及高画质平板显示装置的关键因素之一。具体地,图像信号的延迟主要由基板上的栅极、栅极线,或数据线等信号电阻R和相关电容C决定。随着显示装置尺寸的不断增大,分辨率不断提高,驱动电路施加的信号频率也不断提高,图像信号的延迟越来越严重。在图像显示阶段,栅极线打开,像素充电,由于图像信号的延迟,某些像素充电不充分,导致图像显示画面的亮度不均匀,严重影响图像的显示质量。降低栅极、栅极线,数据线等的电阻可以减小图像信号的延迟,改善图像的画质。
目前,降低栅极线和数据线的电阻的方法为:采用电阻较低的金属Cu制作栅极线和数据线。但是存在以下缺点:
Cu金属易扩散,很容易扩散到栅极保护层、半导体层、或钝化层中,严重影响了薄膜晶体管(Thin Film Transistor,TFT)的性能。现有在沉积Cu金属作为栅极线或数据线之前或之后,沉积一层阻挡层,阻止Cu离子向栅极绝缘层和半导体层扩散,但在后续加热工艺中,Cu离子的活性增加,可以穿越绝缘阻挡层渗透到半导体层,严重影响TFT性能,使得图像的画质更差,甚至破坏TFT的正常工作。
现有基板上的TFT以及制作方法会引起TFT性能下降,图像画质较差的问题。
实用新型内容
本实用新型实施例提供一种薄膜晶体管、阵列基板和显示装置,用以提高TFT的性能,提高图像的画质。
为实现上述目的,本实用新型实施例提供的薄膜晶体管,包括:
基板、形成在所述基板上的栅极、源漏极、半导体层;以及
形成在所述基板上位于所述栅极和半导体层之间的栅极绝缘层、位于半导体层与源漏极之间的刻蚀阻挡层,以及位于所述源漏极与栅极绝缘层之间的第一金属阻挡层;其中,所述第一金属阻挡层与所述半导体层同层绝缘设置。
本实用新型实施例还提供一种阵列基板,包括上述薄膜晶体管。
本实用新型实施例还提供一种显示装置,包括上述阵列基板。
本实用新型实施例提供的薄膜晶体管,在源漏极与栅极绝缘层之间设置有第一金属阻挡层,该第一金属阻挡层有效阻止源漏极金属离子向栅极绝缘层和栅极扩散。提高TFT的性能,提高图像的画质。
附图说明
图1为本实用新型第一实施例提供的底栅型阵列基板结构俯视示意图;
图2为图1所示的TFT在结构在A-B向的截面示意图;
图3为图2所示的具有第一金属阻挡层的TFT结构示意图;
图4为图2所示的具有第一金属阻挡层的TFT结构俯视示意图;
图5为图2所示的具有第二金属阻挡层的TFT结构示意图;
图6为本实用新型第二实施例提供的顶栅型阵列基板结构示意图。
具体实施方式
本实用新型实施例提供了一种薄膜晶体管、阵列基板和显示装置,用以提高TFT的性能,提高图像的画质。
本实用新型实施例提供的薄膜晶体管包括:
基板、形成在所述基板上的栅极、源漏极、半导体层;以及
形成在所述基板上位于所述栅极和半导体层之间的栅极绝缘层、位于半导体层与源漏极之间的刻蚀阻挡层,以及位于所述源漏极与栅极绝缘层之间的第一金属阻挡层;其中,所述第一金属阻挡层与所述半导体层同层绝缘设置。
所述源极和漏极由铜金属制作而成,为了避免铜金属离子扩散到栅极绝缘层、栅极,对栅极和栅极绝缘层造成污染,导致TFT性能下降,本实用新型在源漏极和栅极绝缘层之间形成第一金属阻挡层,阻挡源漏极金属离子扩散。
为了防止源漏极金属铜离子扩散到半导体层,在半导体层和源漏极层之间设置第二金属阻挡层,该第二金属阻挡层不仅可以阻挡金属铜离子扩散到半导体层,还可以进一步阻挡金属铜离子扩散到栅极绝缘层和栅极。
本实用新型实施例提供的薄膜晶体管TFT可以是底栅型或顶栅型结构,下面通过附图具体说明本实用新型实施例提供的底栅型或顶栅型TFT。
实施例一:底栅型TFT。
图1为TFT俯视示意图,图2为图1所示的TFT在A-B向的截面图。
该实施实例一提供的TFT,包括栅极2(如图1中的虚线内所示的结构)和与栅极2相连的栅极线21、源极8、漏极9,与源极8相连的数据线81,以及半导体层4。
源极8和漏极9可以称为源漏极,源漏极所在TFT的膜层称为SD层。
参见图2,本实用新型实施例提供的TFT,包括:
基板1、形成在基板1上的栅极2;
形成在基板1上位于栅极2上的栅极绝缘层3;
形成在基板1上位于栅极绝缘层3上的半导体层4和第一金属阻挡层5,半导体层4和第一金属阻挡层5位于同一层;
形成在基板1上位于半导体层4和第一金属阻挡层5上的刻蚀阻挡层6,刻蚀阻挡层6位于半导体层4的上方;
形成在基板1上位于刻蚀阻挡层6上的源极8和漏极9。
较佳地,第一金属阻挡层5位于与源漏极(即源极8和漏极9)相对应的位置。即,源漏极的垂直投影位于第一金属阻挡层5内以及半导体层4内,以保证源漏极金属离子不会扩散到位于第一金属阻挡层下方的栅极绝缘层和栅极中。
较佳地,第一金属阻挡层5由与半导体层4相同的材料制作而成。
在具体实施过程中,半导体层4和第一金属阻挡层5通过同一膜层,同一次构图工艺制作而成,相对于现有制作TFT,没有增加工艺流程。半导体层4和第一金属阻挡层5相绝缘,同层形成的半导体层与第一阻挡层可以通过构图工艺使其之间存在一定的间隙,当然只要可以使两者保持绝缘即可,并不限定具体的形成方法。
所述半导体层可以是金属氧化物,例如:可以是铟镓锌氧化物IGZO、铪铟锌氧化物HIZO、铟锌氧化物IZO、非晶铟锌氧化物a-InZnO、非晶氧化锌掺杂氟氧化物ZnO:F、氧化铟掺杂锡氧化物In2O3:Sn、非晶氧化铟掺杂钼氧化物In2O3:Mo、铬锡氧化物Cd2SnO4、非晶氧化锌掺杂铝氧化物ZnO:Al、非晶氧化钛掺杂铌氧化物TiO2:Nb、铬锡氧化物Cd-Sn-O或其他金属氧化物。
较佳地,为了提高半导体层的导电性能,所述TFT还包括:位于半导体层的上下两侧的第一欧姆接触层和第二欧姆接触层。第一欧姆接触层位于栅极绝缘层和半导体层之间,第二欧姆接触层位于半导体层和源极漏极之间。
该第一欧姆接触层和第二欧姆接触层可以是导电性能更好的掺杂半导体层。
较佳地,本实用新型实施例提供的基板可以是玻璃基板、石英,或者柔性塑料。
需要说明的是,本实用新型中例举的结构没有具体阐明显示区域周边的引线区域的结构,各个膜层都是在进行显示区域制作时同时在周边形成的。而显示区域的膜层顺序可以有很多种变化,只要制作出面板驱动必要的元素(比如栅极、源极、漏极和像素电极等),确保面板正常驱动即可。所以周边的膜层结构也相应的有很多变化,比如栅极不一定就直接制作在基板上,有可能在其下方有别的膜层,为了提高基板与基板上金属膜层的附着性,可以在基板与栅极之间设置缓冲层,所述缓冲层可以为铟锡氧化物ITO膜层或铟锌氧化物IZO膜层;比如绝缘层也不一定必须有两层,栅极和半导体层之间也有可能不止一层绝缘层。本实用新型实施例的结构中,只要确保各金属层彼此绝缘,且具有连接到外部的可导电部件(比如ITO材料制作的连接电极)即可。
本实用新型所述第一金属阻挡层为金属氧化物膜层,该金属氧化物膜层可有效阻挡金属离子,提高了TFT的性能。
图1和图2所示的TFT,通过在源漏极层(SD层)以及栅极绝缘层3之间设置有第一金属阻挡层5,阻挡源漏极层的金属离子进入栅极绝缘层和栅极层。同理,也阻挡栅极层的金属离子进入半导体层和源漏极层,提高了TFT性能。
较佳地,参见图3,本实用新型实施例提供的TFT,还包括:第二金属阻挡层7;位于源漏极层和第一金属阻挡层5之间。
较佳地,第二金属阻挡层7,位于与源漏极相对应的位置,位于第一金属阻挡层5和源漏极之间。
较佳地,第一金属阻挡层5和第二金属阻挡层7在垂直方向的投影可以重叠。
图3所示的TFT,第二金属阻挡层位于源漏极层和第一金属阻挡层5之间,更进一步阻挡了SD层的金属离子向栅极绝缘层或栅极扩散,也阻挡了栅极的金属离子向半导体层和SD层扩散,更进一步提高了TFT的性能。
在具体实施过程中,第二金属阻挡层和SD层在同一次构图工艺中制作而成。
较佳地,第二金属阻挡层7为氧化铜CuO、氮化铜CuN,或氮氧化铜CuNO等。
氧化铜CuO、氮化铜CuN,或氮氧化铜CuNO可以与半导体层和第一金属阻挡层5形成稳定的界面,在同时对源漏极、数据线以及位于其下方的第一金属阻挡层进行湿法刻蚀时,由于二者之间存在第二金属阻挡层(氧化铜CuO、氮化铜CuN,或氮氧化铜CuNO),解决了金属铜直接与第一金属阻挡层结合湿法刻蚀比较难得问题,或者湿法刻蚀出的截面形貌不理想的问题。
较佳地,为了提高氧化物TFT的性能,栅极绝缘层可设计为两层,第一层为SiNx,与栅极相接触,第二层为SiOx直接与半导体层和第一金属阻挡层接触。
需要说明的是,所述构图工艺指制作图形的掩膜、曝光、显影、光刻,刻蚀等过程。
举例来说,采用构图工艺在基板上形成栅电极,具体为:首先在基板上沉积栅电极层,然后涂布光刻胶,利用掩膜板对光刻胶进行曝光和显影处理来形成光刻胶图案,接着利用该光刻胶图案作为蚀刻掩模,通过刻蚀等工艺去除相应的电极层,并且去除剩余的光刻胶,最终在基板上形成栅电极图形。
下面具体介绍与本实用新型实施例一提供的TFT相对应的阵列基板。
图1为本实用新型实施例提供的阵列基板。其中,包括图3所示的TFT。
还包括:与TFT中栅极2相连的栅极线21,以及与源极8相连的数据线81。
参见图4,本实用新型实施例提供的TFT,第一金属阻挡层还可以设置在与栅极线和数据线相对应的区域。
对于底栅型TFT,可以设置在栅极线上方和/或数据线下方。
图4中所示的TFT,在栅极线和数据线对应的区域都设置有第一阻挡层。也就是说,第一金属阻挡层和/或第二金属阻挡层在垂直方向的投影,与数据线、源极和漏极在基板上的投影重叠。
在形成栅极线之后,形成半导体层的同时,形成与栅极线区域对应的第一阻挡层。
由于数据线和源极在同一次构图工艺中制作而成,材料相同。在形成数据线之前,形成半导体层的同时,形成第一阻挡层。
第一阻挡层可以阻挡数据线金属离子扩散到TFT的栅极或栅极线或其他膜层结构,同时也可以阻挡栅极线或数据线的金属离子扩散到半导体层,进一步提高TFT的性能,更进一步提高了显示装置的图像显示效果。
同理,第二阻挡层也可以设置在与栅极线和数据线相对应的区域,这里不再赘述。
较佳地,该阵列基板还包括位于栅极线和第一阻挡层与基板之间的缓冲层,提高栅极线和第一阻挡层与基板的附着力。
参见图5,本实用新型实施例提供的阵列基板还包括:位于TFT源漏极层上的钝化层10,以及与TFT的漏极相连的像素电极11。像素电极11与漏极9通过过孔连接,这属于现有技术,不再赘述。
较佳地,本实用新型实施例提供的钝化层,由有机树脂材料制作而成。有机树脂可以是苯并环丁烯(BCB),也可以是其他有机感光材料。有机树脂相比较无机材料硬度较小,更有利于对阵列基板最外层起到平坦作用,有利于彩膜基板和阵列基板之间的液晶分子的理想排列。
本实用新型实施例提供的TFT以及阵列基板,源漏极以及数据线可以但不限于由金属铜Cu制作而成。
本实用新型实施例提供的栅极可以是金属膜层,例如可以为金属铬Cr、金属钨W、金属钛Ti、金属钽Ta、金属钼Mo等,或者是上述至少两种金属的合金。
实施例二:顶栅型TFT。
与上述底栅型TFT结构类似,不同之处在于,栅极和半导体层所处的位置不同,参见图6,所述TFT包括:
基板1、形成在基板1上的源极8和漏极9;
形成在基板1上位于源极8和漏极9上的刻蚀阻挡层6;
形成在基板1上位于刻蚀阻挡层6上的半导体层4和第一金属阻挡层5;
形成在基板1上位于半导体层4和第一金属阻挡层5上的栅极绝缘层3;
形成在基板1上位于栅极绝缘层3上的栅极2。
所述刻蚀阻挡层实际上是保护源极和漏极不受刻蚀的影响。
较佳地,所述TFT还包括:形成在第一金属阻挡层5和源极8和漏极9之间的第二金属阻挡层7。
较佳地,所述TFT还包括:形成在栅极2上覆盖整个TFT的钝化层10。
与实施例一类似,包括所述顶栅型TFT的阵列基板还包括像素电极11。
像素电极11通过过孔与TFT的漏极9相连。
其他结构与底栅型TFT的阵列基板结构类似,这里不再赘述。
本实用新型实施例还提供一种显示装置,包括上述阵列基板,该显示装置可以为液晶面板、液晶显示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
该显示装置的一个示例为液晶显示装置,其中,阵列基板与对置基板彼此对置以形成液晶盒,在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中,该液晶显示器还包括为阵列基板提供背光的背光源。
该显示装置的另一个示例为有机电致发光(OLED)显示装置,其中,阵列基板的每个像素单元的薄膜晶体管连接有机电致发光装置的阳极或阴极,用于驱动有机发光材料发光以进行显示操作。
综上所述,本实用新型实施例提供了一种薄膜晶体管,在源漏极与栅极绝缘层之间设置有第一金属阻挡层,该第一金属阻挡层有效阻止源漏极金属离子向栅极绝缘层和栅极扩散。提高TFT的性能,提高图像的画质。此外,所述薄膜晶体管在源漏极以及第一金属阻挡层之间还设置了第二金属阻挡层,更进一步阻止源漏极金属离子向栅极绝缘层和栅极扩散。提高TFT的性能,提高图像的画质。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (12)
1.一种薄膜晶体管,其特征在于,包括:
基板、形成在所述基板上的栅极、源漏极、半导体层;以及
形成在所述基板上位于所述栅极和半导体层之间的栅极绝缘层、位于半导体层与源漏极之间的刻蚀阻挡层,以及位于所述源漏极与栅极绝缘层之间的第一金属阻挡层;其中,所述第一金属阻挡层与所述半导体层同层绝缘设置。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述第一金属阻挡层位于与所述源漏极相对应的位置。
3.根据权利要求1所述的薄膜晶体管,其特征在于,所述第一金属阻挡层由与所述半导体层相同的材料制作而成。
4.根据权利要求1所述的薄膜晶体管,其特征在于,所述薄膜晶体管还包括:第二金属阻挡层,所述第二金属阻挡层位于所述第一金属阻挡层与所述源漏极之间与所述源漏极相对应的位置。
5.根据权利要求4所述的薄膜晶体管,其特征在于,所述源漏极由金属铜制作而成。
6.根据权利要求5所述的薄膜晶体管,其特征在于,所述第二金属阻挡层为氧化铜、氮化铜,或氮氧化铜。
7.根据权利要求4所述的薄膜晶体管,其特征在于,
所述栅极位于所述基板上;
所述栅极绝缘层位于所述栅极上;
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上;
所述刻蚀阻挡层位于所述半导体层上;
所述第二金属阻挡层位于所述半导体层和第一金属阻挡层上;
所述源漏极位于所述第二金属阻挡层上。
8.根据权利要求4所述的薄膜晶体管,其特征在于,
所述源漏极位于所述基板上;
所述第二金属阻挡层位于所述源漏极上;
所述刻蚀阻挡层位于所述第二金属阻挡层上;
所述半导体层和第一金属阻挡层位于所述刻蚀阻挡层上;
所述栅极绝缘层位于所述半导体层上;
所述栅极位于所述栅极绝缘层上。
9.一种阵列基板,其特征在于,包括权利要求1-8任一权项所述的薄膜晶体管。
10.根据权利要求9所述的阵列基板,其特征在于,所述阵列基板还包括:数据线,所述数据线与薄膜晶体管的源极相连;
所述第一金属阻挡层位于与所述源漏极,以及数据线相对应的位置;和/或
所述第二金属阻挡层位于与所述源漏极,以及数据线相对应的位置。
11.根据权利要求9所述的阵列基板,其特征在于,所述阵列基板还包括:栅极线,所述栅极线与薄膜晶体管的栅极相连;
所述第一金属阻挡层位于与所述栅极,以及栅极线相对应的位置;和/或
所述第二金属阻挡层位于与所述栅极,以及栅极线相对应的位置。
12.一种显示装置,其特征在于,包括权利要求9-11任一权项所述的阵列基板。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220575529 CN202855742U (zh) | 2012-11-02 | 2012-11-02 | 一种薄膜晶体管、阵列基板和显示装置 |
JP2015540036A JP2016502264A (ja) | 2012-11-02 | 2013-10-30 | 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層 |
EP13821779.9A EP2916360A4 (en) | 2012-11-02 | 2013-10-30 | THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD, ARRAY SUBSTRATE, DISPLAY DEVICE AND BARRIER LAYER THEREFOR |
KR1020147005593A KR20140068918A (ko) | 2012-11-02 | 2013-10-30 | 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층 |
US14/127,858 US9331165B2 (en) | 2012-11-02 | 2013-10-30 | Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer |
PCT/CN2013/086250 WO2014067463A1 (zh) | 2012-11-02 | 2013-10-30 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220575529 CN202855742U (zh) | 2012-11-02 | 2012-11-02 | 一种薄膜晶体管、阵列基板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202855742U true CN202855742U (zh) | 2013-04-03 |
Family
ID=47986910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201220575529 Withdrawn - After Issue CN202855742U (zh) | 2012-11-02 | 2012-11-02 | 一种薄膜晶体管、阵列基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202855742U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956715A (zh) * | 2012-11-02 | 2013-03-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
WO2014067463A1 (zh) * | 2012-11-02 | 2014-05-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
-
2012
- 2012-11-02 CN CN 201220575529 patent/CN202855742U/zh not_active Withdrawn - After Issue
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956715A (zh) * | 2012-11-02 | 2013-03-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
WO2014067463A1 (zh) * | 2012-11-02 | 2014-05-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
CN102956715B (zh) * | 2012-11-02 | 2015-04-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
US9331165B2 (en) | 2012-11-02 | 2016-05-03 | Boe Technology Group Co., Ltd. | Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103219389B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
US10288925B2 (en) | Liquid crystal display device and manufacturing method thereof | |
CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
KR101985246B1 (ko) | 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법 | |
CN103018990B (zh) | 一种阵列基板和其制备方法、及液晶显示装置 | |
CN105527767A (zh) | 一种阵列基板以及液晶显示器 | |
CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103765597A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 | |
CN104716196A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
CN103730475A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN105652543A (zh) | 阵列基板及其制作方法、显示器件 | |
CN105070684A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
CN103531640A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
CN103018977A (zh) | 一种阵列基板及其制造方法 | |
CN103915451A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN105514173A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
CN102956715B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
KR102659970B1 (ko) | 표시 기판 및 이의 제조 방법 | |
CN104779203A (zh) | 一种阵列基板及其制造方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20130403 Effective date of abandoning: 20150401 |
|
RGAV | Abandon patent right to avoid regrant |