JP2016502264A - 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層 - Google Patents

薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層 Download PDF

Info

Publication number
JP2016502264A
JP2016502264A JP2015540036A JP2015540036A JP2016502264A JP 2016502264 A JP2016502264 A JP 2016502264A JP 2015540036 A JP2015540036 A JP 2015540036A JP 2015540036 A JP2015540036 A JP 2015540036A JP 2016502264 A JP2016502264 A JP 2016502264A
Authority
JP
Japan
Prior art keywords
layer
stop layer
metal
source
metal stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015540036A
Other languages
English (en)
Inventor
翔 ▲劉▼
翔 ▲劉▼
▲剛▼ 王
▲剛▼ 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201210434914.XA external-priority patent/CN102956715B/zh
Priority claimed from CN 201220575529 external-priority patent/CN202855742U/zh
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2016502264A publication Critical patent/JP2016502264A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明で提供される薄膜トランジスター及びその製作方法、アレイ基板及び表示装置は、薄膜トランジスターの電気性能及び表示装置における表示画像の品質を向上させる。本発明で提供される薄膜トランジスターは、基板上にあるゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層及び第１金属ストップ層を備え、前記ゲート絶縁層は前記ゲート電極と前記半導体層との間にあり、前記第１金属ストップ層は前記ソース・ドレイン電極とゲート絶縁層との間にあり、前記第１金属ストップ層と前記半導体層は同一層に設けられ、前記第１金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する。

Description

本発明は、表示技術に関し、特に薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層に関する。
表示技術分野において、フラットパネル表示装置、例えば、液晶ディスプレー（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）や、有機ＥＬディスプレー（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ、ＯＬＥＤ）は、軽くて薄い上、電力消費が低く、輝度が高いとともに、画像品質が高い等のメリットがあるため、フラットパネル表示分野で重要な位置を占めている。特に、大サイズ、高解像度及び高画像品質のフラットパネル表示装置、例えば、液晶テレビは、現在のフラットパネルディスプレーマーケットで主な位置を占めている。
現在、画像信号の遅延は、大サイズ、高解像度及び高画像品質のフラットパネル表示装置を制約するキー要素の一つになっている。具体的に、画像信号の遅延は、主に基板上のゲート電極やゲートライン、或は、データライン等の信号抵抗Ｒ及び関するコンデンサーＣによって決められる。表示装置のサイズが大きく、解像度が高くなるにつれて、駆動回路に印加される信号周波数も高くなり、画像信号の遅延がひどくなっている。画像表示段階で、ゲートラインがオンされ、画素が充電されるが、画像信号の遅延により、一部の画素の充電が不十分になり、画像表示画面の輝度にムラが生じて、画像の表示品質を大きく影響する。ゲート電極、ゲートライン及びデータライン等の抵抗を減少すると、画像信号の遅延を減少させ、画像の品質を改善できる。
現在、ゲートライン及びデータラインの抵抗を減少する方法として、主に、抵抗が低い金属銅（Ｃｕ）を用いてゲートライン及びデータラインを製作することがある。だが、この方法には、以下のような問題がある。
銅（Ｃｕ）金属イオンは拡散しやすい、特に高温で容易にゲート電極保護層、半導体層又はパッシベーション層中に拡散するため、薄膜トランジスター（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）の性能を影響する。特に、後続のＴＦＴの高温加熱において、銅（Ｃｕ）イオンは、その活性が増加し、絶縁ストップ層を通過して半導体層にしみ込むことができるため、ＴＦＴの性能を大きく影響し、画像の品質を悪化させ、ＴＦＴの正常動作を止める場合もある。
現在の基板上のＴＦＴ及びその製作方法は、ＴＦＴの性能を低下させ、画像の品質を悪化させる不都合がある。
本発明は、ＴＦＴの性能及び画像の品質を向上させる薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層を提供する。
上記目的を実現するために、本発明の実施例で提供される薄膜トランジスターは、
基板上にあるゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層及び第１金属ストップ層を備え、前記ゲート絶縁層は前記ゲート電極と前記半導体層との間にあり、前記第１金属ストップ層は前記ソース・ドレイン電極とゲート絶縁層との間にあり、前記第１金属ストップ層と前記半導体層は同一層に設けられ、前記第１金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止して、ＴＦＴの性能及び画像の品質を向上させる。
例えば、好ましくは、前記ソース・ドレイン電極と前記半導体層との間にあるエッチングストップ層をさらに備え、エッチングストップ層を備えるＴＦＴが、ソース・ドレイン電極をエッチングする際の半導体層に対する影響を防ぐことができる。
例えば、好ましくは、前記第１金属ストップ層と前記半導体層とは絶縁的に設けられる。
例えば、好ましくは、前記ソース・ドレイン電極を形成する材料とゲート電極を形成する材料との少なくとも一方は、銅又は銅合金であり、銅又は銅合金の抵抗率が低いため、画像信号の遅延を減少し、画像の品質を改善できる。
例えば、好ましくは、前記ＴＦＴが金属酸化物ＴＦＴである場合、前記半導体層は金属酸化物半導体層である。
例えば、好ましくは、前記第１金属ストップ層は、前記半導体層と同じ材料を用いて製作され、まず、前記金属酸化物半導体層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有し、そして、同じ材料で第１金属ストップ層と半導体層とを形成することで、ＴＦＴの構造を簡単化させ、製作工程を節約する。
例えば、好ましくは、前記第１金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する酸化銅、窒化銅又は酸窒化銅の膜層である。
例えば、好ましくは、前記第１金属ストップ層は前記半導体層と異なる金属酸化物半導体材料を用いて製作され、前記金属酸化物半導体層がソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有するため、ＴＦＴの性能及び画像の品質を向上できる。
例えば、好ましくは、前記薄膜トランジスターは第２金属ストップ層を備え、前記第２金属ストップ層が前記第１金属ストップ層と前記ソース・ドレイン電極との間にあり、前記第２金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止して、ＴＦＴの性能及び画像の品質をさらに向上できる。
例えば、好ましくは、前記ソース・ドレイン電極を形成する材料は、銅又は銅合金であり、銅又は銅合金の抵抗率が低いため、画像信号の遅延を減少させ、画像の品質を改善できる。
例えば、好ましくは、前記第２金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する酸化銅、窒化銅又は酸窒化銅の膜層である。
例えば、好ましくは、前記第２金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する金属酸化物半導体材料を用いて製作される。
例えば、好ましくは、前記薄膜トランジスターは、
前記ゲート電極は、前記基板上にあり、
前記ゲート絶縁層は、前記ゲート電極上にあり、
前記半導体層と第１金属ストップ層とは、前記ゲート絶縁層上にあり、
前記エッチングストップ層は、前記半導体層上にあり、
前記第２金属ストップ層は、前記半導体層と第１金属ストップ層との上にあり、
前記ソース・ドレイン電極層は、前記第２金属ストップ層上にある、
ように構成され、
或は、前記薄膜トランジスターは、
前記ソース・ドレイン電極層は、前記基板上にあり、
前記第２金属ストップ層は、前記ソース・ドレイン電極層上にあり、
前記エッチングストップ層は、前記第２金属ストップ層上にあり、
前記半導体層と第１金属ストップ層とは、前記エッチングストップ層上にあり、
前記ゲート絶縁層は、前記半導体層上にあり、
前記ゲート電極は、前記ゲート絶縁層上にある、
ように構成される。
例えば、好ましくは、前記薄膜トランジスターは、
前記ゲート電極は、前記基板上にあり、
前記ゲート絶縁層は、前記ゲート電極上にあり、
前記半導体層と第１金属ストップ層とは、前記ゲート絶縁層上にあり、
前記ソース・ドレイン電極は、前記第１金属ストップ層上にある、
ように構成され、
或は、前記薄膜トランジスターは、
前記ソース・ドレイン電極は、前記基板上にあり、
前記半導体層と第１金属ストップ層とは、前記ソース・ドレイン電極上にあり、
前記ゲート絶縁層は、前記半導体層と第１金属ストップ層との上にあり、
前記ゲート電極は、前記ゲート絶縁層上にある、
ように構成される。
例えば、好ましくは、前記薄膜トランジスターは、
前記ゲート電極は、前記基板上にあり、
前記ゲート絶縁層は、前記ゲート電極上にあり、
前記半導体層と第１金属ストップ層とは、前記ゲート絶縁層上にあり、
前記第２金属ストップ層は、前記半導体層と第１金属ストップ層との上にあり、
前記ソース・ドレイン電極は、前記第１金属ストップ層上にあり、
或は、前記薄膜トランジスターの構造は、
前記ソース・ドレイン電極は、前記基板上にあり、
前記第２金属ストップ層は、前記ソース・ドレイン電極上にあり、
前記半導体層と第１金属ストップ層とは、前記第２金属ストップ層上にあり、
前記ゲート絶縁層は、前記半導体層と第１金属ストップ層との上にあり、
前記ゲート電極は、前記ゲート絶縁層上にある、
ように構成される。
例えば、好ましくは、前記第１金属ストップ層は、前記ソース・ドレイン電極に対応する位置にあり、ＴＦＴの構造をなるべく簡単化させる。
例えば、好ましくは、前記第２金属ストップ層は、前記ソース・ドレイン電極に対応する位置にあり、ＴＦＴの構造をなるべく簡単化させる。
本発明の実施例では、前記第１金属ストップ層のみを設けている薄膜トランジスターを備え、前記第１金属ストップ層がソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止することで、ＴＦＴの性能及び画像の品質を向上できるアレイ基板を提供する。
例えば、好ましくは、前記アレイ基板は、前記薄膜トランジスターのソース電極に接続されるデータライン及び前記薄膜トランジスターのゲート電極に接続されるゲートラインをさらに備え、
前記第１金属ストップ層は、前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、
前記第１金属ストップ層は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、
前記第１金属ストップ層は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にあり、前記第１金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止することで、ＴＦＴの性能及び画像の品質を向上させるとともに、ゲートラインを形成する材料とデータラインを形成する材料とがお互いに拡散することを阻止することで、ＴＦＴの性能及び画像の品質を向上させる。
本発明の実施例では、前記第１金属ストップ層と前記第２金属ストップ層とを設けている薄膜トランジスターを備え、ＴＦＴの性能及び画像の品質をさらに向上させるアレイ基板を提供する。
例えば、好ましくは、前記アレイ基板は、前記薄膜トランジスターのソース電極に接続されるデータライン及び前記薄膜トランジスターのゲート電極に接続されるゲートラインをさらに備え、
前記第１金属ストップ層は、前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にあり、及び/又は、
前記第２金属ストップ層は、前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にあり、前記第２金属ストップ層を設置することで、前記ソース・ドレイン電極、ゲートライン及びデータラインを形成する材料がお互いに拡散することをさらに防いで、ＴＦＴの性能及び画像の品質をさらに向上できる。
本発明の実施例では、前記アレイ基板を備え、当該アレイ基板が第１金属ストップ層のみを設けている薄膜トランジスターを備え、信号遅延が小さいとともに、高い画像品質を実現できる表示装置を提供する。
本発明の実施例では、前記アレイ基板を備え、当該アレイ基板が第１金属ストップ層と第２金属ストップ層とを同時に設けている薄膜トランジスターを備えている表示装置を提供する。
本発明の実施例は、薄膜トランジスターを製作する方法であって、
ゲート電極、ソース・ドレイン電極及び半導体層を含むパターンを形成し、
ゲート絶縁層及び第１金属ストップ層を含むパターンを形成し、
前記ゲート絶縁層は前記ゲート電極と半導体層との間にあり、前記第１金属ストップ層は前記ソース・ドレイン電極とゲート絶縁層との間にあり、前記第１金属ストップ層と前記半導体層は同一層に設けられている薄膜トランジスターの製作方法を提供する。
前記第１金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止して、ＴＦＴの性能及び画像の品質を向上させる。
例えば、好ましくは、エッチングストップ層を形成するパターンをさらに備え、前記エッチングストップ層は前記半導体層と前記ソース・ドレイン電極との間にあり、エッチングストップ層を備えるＴＦＴはソース・ドレイン電極をエッチングする際の半導体層に対する影響を防ぐことができる。
例えば、好ましくは、前記第１金属ストップ層と前記半導体層とを絶縁的に設ける。
例えば、好ましくは、前記ＴＦＴが金属酸化物ＴＦＴである場合、前記半導体層は金属酸化物半導体層で製作される。
例えば、好ましくは、第２金属ストップ層を形成するパターンをさらに備え、前記第２金属ストップ層は、前記第１金属ストップ層と前記ソース・ドレイン電極との間にあり、ＴＦＴの性能及び画像の品質をさらに向上できる。
例えば、好ましくは、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、及び第１金属ストップ層を含むパターンの形成は、
パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
同一回のパターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
同一回のパターニング工程によって、前記半導体層と第１金属ストップ層とが形成されている基板上にソース・トレイン電極を含むパターン形成する、
ことであり、
或は、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、及び第１金属ストップ層を含むパターンの形成は、
同一回のパターニング工程によって、基板上にソース・ドレイン電極を含むパターンを形成し、
同一回のパターニング工程によって、前記ソース・ドレイン電極が形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する、
ことである。
例えば、好ましくは、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、エッチングストップ層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
同一回のパターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にエッチングストップ層を含むパターン形成し、
同一回のパターニング工程によって、エッチングストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンを形成する、
ことであり、
或は、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、エッチングストップ層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンを形成し、
パターニング工程によって、前記ソース・ドレイン電極及び第２金属ストップ層のパターンが形成されている基板上にエッチングストップ層を含むパターンを形成し、
同一回のパターニング工程によって、前記エッチングストップ層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターンを形成し、
パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する、
ことである。
例えば、好ましくは、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層を含むパターンを形成し、
パターニング工程によって、前記半導体層のパターンが形成されている基板上に第１金属ストップ層のパターンを形成し、
同一回のパターニング工程によって、第１金属ストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターン形成する、
ことであり、
或は、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンを形成し、
パターニング工程によって、前記ソース・ドレイン電極及び第２金属ストップ層のパターンが形成されている基板上に半導体層を含むパターンを形成し、
パターニング工程によって、前記半導体層のパターンが形成されている基板上に第１金属ストップ層のパターンを形成し、
パターニング工程によって、前記第１金属ストップ層のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する、
ことである。
例えば、好ましくは、ソース・ドレイン電極を形成する前記材料は、抵抗率が低い銅又は銅合金である。
例えば、好ましくは、同一回のパターニング工程によって、エッチングストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
成膜工程によって、前記エッチングストップ層のパターン又は第１金属ストップ層のパターンが形成されている基板上に前記銅金属又は銅合金の膜層を形成し、前記銅金属又は銅合金の膜層を形成する最初の時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させて、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成することであり、
同一回のパターニング工程によって、第１金属ストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
成膜工程によって、前記エッチングストップ層のパターン又は第１金属ストップ層のパターンが形成されている基板上に前記銅金属又は銅合金の膜層を形成し、前記銅金属又は銅合金の膜層を形成する最初の時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成することである。
例えば、好ましくは、同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
成膜工程によって、基板上に前記銅又は銅合金の膜層を形成し、前記銅又は銅合金の膜層の形成が完了する時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成することでる。
本発明の実施例で提供されるストップ層は、第１金属ストップ層のみが設けられている前記アレイ基板で、銅又は銅合金の拡散を阻止するための第１金属ストップ層である。
例えば、好ましくは、前記ストップ層の材料は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する金属酸化物、金属窒化物、又は金属酸窒化物である。
例えば、好ましくは、前記金属酸化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有するインジウム・ガリウム・亜鉛酸化物又は酸化銅である。
例えば、好ましくは、前記金属窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属窒化物である。
例えば、好ましくは、前記金属酸窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属酸窒化物である。
本発明の実施例で提供されるストップ層は、第１金属ストップ層と第２金属ストップ層とが同時に設けられている前記アレイ基板で、銅又は銅合金の拡散を阻止するための第１金属ストップ層及び/又は第２金属ストップ層である。
例えば、好ましくは、前記ストップ層の材料は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する金属酸化物、金属窒化物、又は金属酸窒化物である。
例えば、好ましくは、前記金属酸化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有するインジウム・ガリウム・亜鉛酸化物又は酸化銅である。
例えば、好ましくは、前記金属窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属窒化物である。
例えば、好ましくは、前記金属酸窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属酸窒化物である。
本発明の実施例で提供される薄膜トランジスターは、ソース・ドレイン電極とゲート絶縁層との間に第１金属ストップ層が設けられ、前記第１金属ストップ層はソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止して、ＴＦＴの性能及び画像の質量を向上させる。さらに、ソース・ドレイン電極と第１金属ストップ層との間に第２金属ストップ層が設けられ、前記第２金属ストップ層はソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをさらに阻止して、ＴＦＴの性能及び画像の質量を向上させる。
本発明の実施例１で提供されるアレイ基板構造の平面概略図である。 図１に示すＴＦＴのＡ−Ｂ方向における断面概略図である。 図２に示す第２金属ストップ層を備えるＴＦＴの構造概略図である。 本発明の実施例２で提供されるアレイ基板構造の平面概略図である。 図４に示すＴＦＴのＡ−Ｂ方向における断面図である。 図５に示すＴＦＴが第２金属ストップ層を備えるＴＦＴの構造概略図である。 実施例２で提供されるＴＦＴ構造の概略図である。 本発明の実施例４で提供されるアレイ基板の平面概略図である。 図８に示すアレイ基板のＣ−Ｄ方向における断面概略図である。 本発明の実施例４で提供されるアレイ基板の断面概略図である。 本発明の実施例６で提供されるボトムゲート型ＴＦＴの製作方法のフローチャートの概略図である。 本発明で提供されるトップゲート型ＴＦＴの製作方法のフローチャートの概略図である。
本発明の実施例では、ＴＦＴの性能及び画像の品質を向上させる薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層を提供する。
一般に、ＴＦＴは、少なくとも基板上にあるゲート電極、ソース・ドレイン電極、半導体層、及び前記ゲート電極と半導体層との間にあるゲート絶縁層を含む。ソース電極とドレイン電極をソース・ドレイン電極層と呼び、ソース・ドレイン電極層があるＴＦＴの膜層をＳＤ層と称する。さらに、ＴＦＴは、半導体層とソース・ドレイン電極との間にあるエッチングストップ層を含む。一般に、非晶質シリコンＴＦＴとポリシリコンＴＦＴに対しては、エッチングストップ層を設置する必要がない。金属酸化物ＴＦＴに対しては、ソース・ドレイン電極パターンへのエッチングが金属酸化物で形成される半導体層を影響することを防ぐために、エッチングストップ層を設置してもよい。なお、あるタイプの金属酸化物を半導体層とする場合、エッチングストップ層を設置する必要がないこともある。本発明の実施例で提供されるＴＦＴは、前記ソース・ドレイン電極とゲート絶縁層との間に位置して、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有するストップ層をさらに備え、前記ストップ層は第１金属ストップ層であり、前記第１金属ストップ層がソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止して、ＴＦＴの性能及び画像の品質を向上させる。
本発明の実施例で提供されるＴＦＴにおいて、ソース・ドレイン電極及びゲート電極の少なくとも一つの材料は、抵抗率が低い銅又は銅合金である。もちろんこれに限らなく、本発明の実施例の目的は、第１金属ストップ層を用いて、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止することにあり、他のソース・ドレイン電極及びゲート電極を形成する材料、例えば、金、銀などが強い拡散性を有する場合にも、本発明を適用できる。
以下、本発明の実施例で提供される薄膜トランジスターについて、簡単に説明する。
ＴＦＴにエッチングストップ層を設置しているか否かによって、ＴＦＴを以下の２種類に分類する。
第１類は、基板上にあるゲート電極、ソース・ドレイン電極、半導体層、ゲート電極と半導体層との間にあるゲート絶縁層、半導体層とソース・ドレイン電極との間にあるエッチングストップ層、及び前記ソース・ドレイン電極層とゲート絶縁層との間にある第１金属ストップ層を含み、前記第１金属ストップ層と前記半導体層とは同一層に設けられ、前記第１金属ストップ層はソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止するように構成されたＴＦＴである。
なお、前記「ソース電極、ドレイン電極」とは同一層に設置されたソース電極及びドレイン電極を意味し、ソース・ドレイン電極とも称せられ、即ち、本発明で記載される「ソース・ドレイン電極」と「ソース・ドレイン電極層」は、同一層に設置されたソース電極及びドレイン電極を意味し、同一層に設置されたソース電極及びドレイン電極がソース・ドレイン電極層である。
第２類は、基板上にあるゲート電極、ソース・ドレイン電極、半導体層、ゲート電極と半導体層との間にあるゲート絶縁層、ゲート絶縁層とソース・ドレイン電極との間にある第１金属ストップ層を含み、前記第１金属ストップ層はソース・ドレイン電極とゲート絶縁層との間にあり、前記第１金属ストップ層と前記半導体層とは同一層に設けられ、前記第１金属ストップ層はソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止するように構成されたＴＦＴである。
本発明の上記２種類のＴＦＴの第１金属ストップ層は、ソース・ドレイン電極を形成する材料がゲート絶縁層及び/又はゲート電極まで拡散することを阻止し、且つ、ゲート電極を形成する材料が半導体層及び/又はソース・ドレイン電極層まで拡散することを阻止する。
本発明の上記２種類のＴＦＴにおいて、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをさらに阻止或は防ぐために、例えば、好ましくは、第１金属ストップ層とソース・ドレイン電極層との間に第２金属ストップ層を設置する。当該第２金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とが半導体層に拡散することを阻止するだけではなく、さらに、ソース・ドレイン電極を形成する材料がゲート絶縁層とゲート電極とに拡散することも阻止する。
第１類のＴＦＴにおいて、好ましい実施形態の一つとして、薄膜トランジスターは、基板と、前記基板上にあるゲート電極、ソース・ドレイン電極層、半導体層と、前記基板上に形成され、前記ゲート電極と半導体層との間にあるゲート絶縁層と、半導体層とソース・ドレイン電極層との間にあるエッチングストップ層と、前記ソース・ドレイン電極層とゲート電極層との間にある第１金属ストップ層と、を備え、前記第１金属ストップ層と前記半導体層は同一層に絶縁的に設置される。
前記ソース・ドレイン電極は、銅金属で製作され、銅金属イオンがゲート絶縁層、ゲート電極に拡散して、ゲート電極とゲート絶縁層を汚染し、ＴＦＴの性能が低下することを防ぐために、本発明は、ソース・ドレイン電極層とゲート絶縁層との間に第１金属ストップ層を形成してソース・ドレイン電極層の金属イオンの拡散を阻止する。
ソース・ドレイン電極層の金属銅イオンが半導体層に拡散することを防ぐために、半導体層とソース・ドレイン電極層との間に、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有するストップ層を設け、前記ストップ層が第２金属ストップ層であり、当該第２金属ストップ層は、ソース・ドレイン電極層を形成する材料が半導体層に拡散することを阻止するだけではなく、さらに、金属銅イオンがゲート絶縁層とゲート電極に拡散することも阻止する。
以下、図面及び各実施例を併せて、本発明で提供される上記薄膜トランジスターＴＦＴ及びその製作方法、アレイ基板、表示装置及びストップ層を具体的に説明する。
本発明で提供される薄膜トランジスターＴＦＴは、ボトムゲート型或はトップゲート型の構造であってもよい。以下、図面を参照しながら、本発明の実施例で提供されるボトムゲート型及びトップゲート型ＴＦＴを具体的に説明する。
実施例１：上記第１類のＴＦＴに対応する。
実施例１で提供されるボトムゲート型ＴＦＴは、
ゲート電極は、基板上にあり、
ゲート絶縁層は、前記ゲート電極上にあり、
半導体層と第１金属ストップ層とは、前記ゲート絶縁層上にあり、
エッチングストップ層は、前記半導体層上にあり、
ソース・ドレイン電極は、前記エッチングストップ層上にある、
ように構成され、
実施例１で提供されるトップゲート型ＴＦＴは、
ソース・ドレイン電極層は、前記基板上にあり、
エッチングストップ層は、前記ソース・ドレイン電極上にあり、
前記半導体層と第１金属ストップ層とは、前記エッチングストップ層上にあり、
前記ゲート絶縁層は、前記半導体層と第１金属ストップ層上にあり、
前記ゲート電極は、前記ゲート絶縁層上にある、
ように構成された。
前記半導体層と前記第１金属ストップ層とは、同一層に設置されてもよく、異なる層に設置されてもよいが、ＴＦＴの全体的厚さをなるべく減少するために、例えば、好ましくは、半導体層と前記第１金属ストップ層とを同一層に設置する。
なお、本発明で提供される全てのＴＦＴの構造において、特に説明がなければ、各膜層の間の上下位置関係はただ膜層が同一層や異なる層にあることを意味し、膜層の具体的構造及び他の膜層との具体的な相対的位置を意味しない。例えば、「エッチングストップ層が前記ソース・ドレイン電極上にある」とは、エッチングストップ層とソース・ドレイン電極とが異なる層にあり、基板に対してエッチングストップ層がソース・ドレイン電極の上にあり、即ち、エッチングストップ層はソース・ドレイン電極よりも基板から離れていることのみを意味する。
例えば、好ましくは、前記第１金属ストップ層と前記半導体層とは、絶縁的に設置されてもよく、非絶縁的に設置されてもよい。
当該実施例において、半導体層と第１金属ストップ層とは、お互いに非絶縁的に設置されている。
さらに、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とで少なくとも一方は、低抵抗率の銅又は銅合金である。
以下、図面を参照しながら具体的に説明する。図１は、ＴＦＴを備える実施例１で提供されるアレイ基板の平面概略図であり、図２は、図１で示すＴＦＴにおけるＡ−Ｂ方向の断面図である。
図１に示すＴＦＴは、ゲート電極２、ソース電極８、ドレイン電極９、エッチングストップ層６及び半導体層を含む。図１に示すアレイ基板は、ソース電極８に接続されているデータライン８１と、ゲート電極２に接続されているゲートライン２１をさらに含む。ソース電極８及びドレイン電極９は、ソース・ドレイン電極層と称せられ、ソース・ドレイン電極層が位置するＴＦＴの膜層をＳＤ層と称する。
ボトムゲート型のＴＦＴを例として、図２に示すボトムゲート型のＴＦＴは、
基板１及び基板１上のゲート電極２と、
基板１上において、ゲート電極２上にあるゲート絶縁層３と、
基板１上において、ゲート絶縁層３上にあり、同一層に位置する半導体層４及び第１金属ストップ層５と、
基板１上において、半導体層４上にあり、半導体層４のチャンネルの上方に位置してエッチング時チャンネルを保護して影響を受けないようにするためのエッチングストップ層６と、
基板１上において、第１金属ストップ層５上にあるソース電極８及びドレイン電極９と、
を含む。
ソース・ドレイン電極層（ＳＤ層）とゲート絶縁層３との間に第１金属ストップ層５を設置することで、ソース・ドレイン電極層の金属イオンがゲート絶縁層及びゲート電極層に入ることを阻止する。同じく、ゲート電極層の金属イオンが半導体層及びソース・ドレイン電極層に入ることを阻止して、ＴＦＴの性能を向上させる。
図２に示すＴＦＴにおいて、半導体層４と第１金属ストップ層５とを同一層に位置させるのは、好ましい実施形態であり、半導体層４と第１金属ストップ層５とが異なる層にあってもよく、ここで具体的に限定しない。
例えば、好ましくは、前記ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とで少なくとも一方は、銅又は銅合金である。
ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とで少なくとも一方が銅又は銅合金である場合、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをさらに防止するために、例えば、好ましくは、実施例１で提供されるＴＦＴは、前記第１金属ストップ層と前記ソース・ドレイン電極との間にある第２金属ストップ層をさらに備え、前記第２金属ストップ層はソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをさらに阻止する。
例えば、ボトムゲート型ＴＦＴは、
前記ゲート電極は、前記基板上にあり、
前記ゲート絶縁層は、前記ゲート電極上にあり、
前記半導体層と第１金属ストップ層とは、前記ゲート絶縁層上にあり、
前記エッチングストップ層は、前記半導体層上にあり、
前記第２金属ストップ層は、前記半導体層と第１金属ストップ層との上にあり、
前記ソース・ドレイン電極層は、前記第２金属ストップ層上にある、
ように構成され
トップゲート型ＴＦＴは、
前記ソース・ドレイン電極層は、前記基板上にあり、
前記第２金属ストップ層は、前記ソース・ドレイン電極層上にあり、
前記エッチングストップ層は、前記第２金属ストップ層上にあり、
前記半導体層と第１金属ストップ層とは、前記エッチングストップ層上にあり、
前記ゲート絶縁層は、前記半導体層上にあり、
前記ゲート電極は、前記ゲート絶縁層上にある、
ように構成された。
以下、図面を参照して具体的に説明する。図３に示すように、本発明の実施例１で提供されるＴＦＴは、ソース・ドレイン電極層と第１金属ストップ層５との間にある第２金属ストップ層７をさらに備える。
前記ＴＦＴは、
基板１上にあるゲート電極２と、
ゲート電極２上にあるゲート絶縁層３と、
ゲート絶縁層３上にある半導体層４及び第１金属ストップ層５と、
半導体層４上方にあるエッチングストップ層６と、
半導体層４と第１金属ストップ層５との上にある第２金属ストップ層７と、
第２金属ストップ層７上にあるソース電極８及びドレイン電極９と、
を含む。
図３に示すＴＦＴにおいて、第２金属ストップ層７はソース・ドレイン電極層と第１金属ストップ層５との間にあり、ＳＤ層の金属イオンがゲート絶縁層及び/又はゲート電極に拡散することをさらに阻止して、ＴＦＴの性能をさらに向上させる。
上記図２及び図３で提供されるＴＦＴにおいて、ソース・ドレイン電極層とゲート電極との少なくとも一方は金属銅（Ｃｕ）又は銅合金である。例えば、好ましくは、前記ソース・ドレイン電極を形成する前記材料は、銅又は銅合金である。
例えば、好ましくは、ゲート電極は、金属銅（Ｃｕ）、金属クロム（Ｃｒ）、金属タングステン（Ｗ）、金属チタン（Ｔｉ）、金属タンタル（Ｔａ）、又は金属モリブデン（Ｍｏ）等であり、或は、上記金属中の少なくとも２種の合金である。
前記ソース・ドレイン電極は、銅金属で製作され、銅金属イオンがゲート絶縁層やゲート電極に拡散して、ゲート電極及びゲート絶縁層を汚染し、ＴＦＴの性能を低下させることを避けるために、本発明は、ソース・ドレイン電極層とゲート電極層との間に第１金属ストップ層を形成して、ソース・ドレイン電極層の金属イオンの拡散を阻止する。
ソース・ドレイン電極層の金属銅イオンが半導体層に拡散することを防止するために、半導体層とソース・ドレイン電極層との間に第２金属ストップ層を設置し、当該第２金属ストップ層は、金属銅イオンが半導体層に拡散することを防止するだけではなく、さらに、金属銅イオンがゲート絶縁層とゲート電極とに拡散することも防止する
上記いずれの方式のＴＦＴにおいて、同一層に設けられた第１金属ストップ層と半導体層とは、同じ材料で製作されてもよく、異なる材料で製作されてもよい。
例えば、好ましくは、前記半導体層は金属酸化物半導体層である。
前記第１金属ストップ層は、金属酸化物半導体材料を用いて製作される。
さらに、前記第１金属ストップ層は、前記半導体層と同じ材料を用いて製作される。
例えば、同一層に設けられる第１金属ストップ層と半導体層とは、同じ材料を用いて製作される。第１金属ストップ層は、例えば、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物である、金属酸化物半導層を製作する材料を採用してもよい。同一層に設けられる第１金属ストップ層と半導体層とが同じ材料で製作される場合、第１金属ストップ層と半導体層とは同一膜層であり、製作プロセスにおいて、半導体層と第１金属ストップ層とは同一回のパターニング工程によって製作され、従来のＴＦＴ製作に比べて工程数を増加しない。
同一層に設置される第１金属ストップ層と半導体層とは、異なる材料で製作され、例えば、好ましくは、第１金属ストップ層は、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）、又は酸窒化銅（ＣｕＮｙＯｘ）等の膜層を用いる。或は、例えば、好ましくは、前記第１金属ストップ層は、前記半導体層と異なる金属酸化物半導体材料で製作される。
上記２種の好ましい実施形態におけるＴＦＴ（図２及び図３に示すＴＦＴに対応する）において、同一層に設置される第１金属ストップ層と半導体層とは、絶縁的に設けられてもよく、非絶縁的に設けられてもよい。ＴＦＴ機能の実現を影響しなければ、ここで特に限定しない。絶縁して設置する前記方法はいろいろあり、例えば、直接なレーザーカッティング方式、ドーピング方式又はパターニング工程による方式で両方を絶縁させる。
同一層に設置される第１金属ストップ層と半導体層とが同じ材料で製作され、半導体層と第１金属ストップ層とが絶縁的に設けられる場合、同一層に形成される半導体層と第１金属ストップ層とは、直接なレーザーカッティング方式、ドーピング方式又はパターニング工程による方式で両方を絶縁させる。もちろん、両方を絶縁的に保持することができれば、具体的な形成方法を限定しない。前記絶縁して設置する方法はいろいろあり、例えば、直接なレーザーカッティング方式、ドーピング方式又はパターニング工程による方式で両方を絶縁させる。
例えば、好ましくは、同一層に設置される第１金属ストップ層と半導体層とが同じ材料で製作され、両方は非絶縁的に設置される。具体的な製作プロセスにおいて、半導体層及び第１金属ストップ層は同一回のパターニング工程により同一膜層に製作され、従来のＴＦＴ製作に比べて工程数を増加しない。
例えば、好ましくは、上記図２及び図３で提供されるＴＦＴにおいて、ソース・ドレイン電極層とゲート電極との少なくとも一方の材料は、金属銅（Ｃｕ）又は銅合金である。例えば、好ましくは、ソース・ドレイン電極を形成する前記材料は、銅又は銅合金である。
例えば、好ましくは、ゲート電極は、金属銅（Ｃｕ）、金属クロム（Ｃｒ）、金属タングステン（Ｗ）、金属チタン（Ｔｉ）、金属タンタル（Ｔａ）、又は金属モリブデン（Ｍｏ）等、或は、上記金属中の少なくとも２種の合金である。
さらに、第２金属ストップ層は、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）又は酸窒化銅（ＣｕＮｙＯｘ）等の膜層を用いる。或は、前記第２金属ストップ層は、例えば、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物である、金属酸化物半導体材料で製作される。
上記いずれの方式のＴＦＴにおいて、ソース・ドレイン電極とゲート電極との少なくとも一つの材料は、抵抗率が低い銅又は銅合金である。例えば、好ましくは、ソース・ドレイン電極層は、金属銅又は銅合金であり、第２金属ストップ層は、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）又は酸窒化銅（ＣｕＮｙＯｘ）等である。製作プロセスにおいて、第２金属ストップ層とＳＤ層とは、同一回のパターニング工程で製作されてもよい。なお、第２金属ストップ層及びＳＤ層の形成方式はこれに限らない。
まず、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）又は酸窒化銅（ＣｕＮｙＯｘ）は、半導体層及び第１金属ストップ層と安定な界面を形成し、そして、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）又は酸窒化銅（ＣｕＮｙＯｘ）のエッチング性能は、金属銅又は銅合金が形成するソース・ドレイン電極層のエッチング性能と類似し、ソース・ドレイン電極層及びその下方に位置する第１金属ストップ層に対して同時にウェットエッチングを行う際、両方の間に第２金属ストップ層（酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）又は酸窒化銅（ＣｕＮｙＯｘ））が存在するため、金属銅又は銅合金が直接に第１金属ストップ層と結合してウェットエッチングが難しくなったり、或は、ウェットエッチングで生じた断面の形状がよくないなどの問題を解決する。
上記いずれの方式によるＴＦＴは、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをもっとよく阻止するために、第１金属ストップ層の基板上における投影面積は、少なくともソース・ドレイン電極層の基板上における投影面積を完全に覆うが、お互いの位置関係がＴＦＴ性能の実現を影響しないことを確保すべきである。
ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをもっとよく阻止するために、本発明の上記実施例において、第２金属ストップ層の基板上における投影面積は、少なくともソース・ドレイン電極層の基板上における投影面積を完全に覆うべきであり、ＴＦＴ機能の実現を影響しなければ、具体的な位置を限定しない。
本発明の上記実施例において、第１金属ストップ層と第２金属ストップ層との基板上における投影面積及びお互いの位置関係に対しては、ＴＦＴ機能の実現を影響しなければ、限定しない。
例えば、好ましくは、酸化物ＴＦＴの性能を向上させるために、ゲート絶縁層は２層に設けられ、第１層はゲート電極に接触する窒化シリコン（ＳｉＮｘ）層であり、第２層は半導体層と第１金属ストップ層とに直接に接触する酸化シリコン（ＳｉＯｘ）層である。２層絶縁層の構成は、ＴＦＴの各電極の金属イオンの拡散を阻止できるとともに、外部からの水、酸素などの不純物の侵入を防いで、ＴＦＴの性能を向上させる。
例えば、好ましくは、半導体層の導電性能を向上させるために、上記いずれの方式によるＴＦＴは、半導体層の上下両側にある第１オーミックコンタクト層と第２オーミックコンタクト層とをさらに備える。第１オーミックコンタクト層はゲート絶縁層と半導体層との間にあり、第２オーミックコンタクト層は半導体層とソース・ドレイン電極層との間にある。当該第１オーミックコンタクト層及び第２オーミックコンタクト層は、導電性能がより優れたドーピング半導体層であってもよい。
例えば、好ましくは、本発明の実施例で提供される基板は、ガラス、石英又はフレキシブルプラスチックである。
なお、本発明で挙げられる構造では、表示領域の周辺にあるリード領域の構造に対して具体的に説明していないが、各膜層のすべてが表示領域を製作する際、同時に周辺で形成される。なお、表示領域の膜層順番は変化が多いが、パネル駆動に必要な要素（例えば、ゲート電極、ソース電極、ドレイン電極及び画素電極など）を製作して、パネルの正常駆動を確保すればよい。そのため、周辺の膜層構造もこれに応じて変化が多い。例えば、ゲート電極は必ず直接に基板上に製作する必要がなく、その下方に別の膜層があってもよい。また、基板と基板上の金属層との接着性を向上するために、基板とゲート電極との間にバッファ層を設け、前記バッファ層がインジウム・スズ酸化物（ＩＴＯ）膜層又はインジウム・亜鉛酸化物（ＩＺＯ）膜層であってもよい。例えば、絶縁層は、必ず２層である必要がなく、ゲート電極と半導体層との間に一層以上の絶縁層があってもよい。本発明の実施例の構造において、各金属層のお互いの絶縁を確保し、且つ、外部に接続される導電部材（例えば、ＩＴＯ材料で製作された接続電極）があればよい。
上記実施例１はボトムゲート型ＴＦＴを例として説明したが、以下、本発明の実施例１で提供されるトップゲート型ＴＦＴを簡単に説明する。
トップゲート型ＴＦＴの構造は、上記実施例１で提供されるいずれの方式のボトムゲート型ＴＦＴと類似する。つまり、上記実施例１で提供されるＴＦＴにおける第１金属ストップ層、第２金属ストップ層、ゲート絶縁層、基板、オーミックコンタクト層及びバッファ層などの関する特徴は、いずれもトップゲート型ＴＦＴに適用できる。区別として、ソース・ドレイン電極、ゲート電極、ゲート絶縁層及び半導体層の基板に対する相対的位置が変える。バッファ層は基板とソース・ドレイン電極層との間にあり、半導体部分構造と基板との間にもバッファ層がある。本発明の実施例で提供されるトップゲート型ＴＦＴにおいて、ＴＦＴの構造が上記ボトムゲート型ＴＦＴの構造と異なることを除いて、他の説明は全部適用できる。
実施例２：実施例１における一つの実施形態に対応する。即ち、上記第１類ＴＦＴの一つの実施形態に対応する。
ボトムゲート型ＴＦＴを例とする。
図４はＴＦＴの平面概略図であり、図５は図４で示すＴＦＴにおけるＡ−Ｂ方向の断面図である。
当該実施例１で提供されるＴＦＴは、ゲート電極２（例えば、図４の破線内で示す構造）と、ゲート電極２に接続されるゲートライン２１と、ソース電極８と、ドレイン電極９と、ソース電極８に接続されるデータライン８１と、半導体層４とを含む。
ソース電極８及びドレイン電極９を、ソース・ドレイン電極層と称し、ソース・ドレイン電極が位置するＴＦＴの膜層をＳＤ層と称する。
図５のように、本発明の実施例で提供されるＴＦＴは、
基板１及び基板１上に形成されるゲート電極２と、
基板１上に形成され、ゲート電極２上にあるゲート絶縁層３と、
基板１上に形成され、ゲート絶縁層３上にあり、且つ、同一層にある半導体層４及び第１金属ストップ層５と、
基板１上に形成され、半導体層４及び第１金属ストップ層５の上にあり、半導体層４の上方にあるエッチングストップ層６と、
基板１上に形成され、エッチングストップ層６上にあるソース電極８及びドレイン電極９と、
を含む。
例えば、好ましくは、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料で少なくとも一方は、銅又は銅合金である。
例えば、好ましくは、図５のように、第１金属ストップ層５は、ソース・ドレイン電極層（即ち、ソース電極８及びドレイン電極９）に対応する位置にある。即ち、ソース・ドレイン電極層の金属イオンが第１金属ストップ層５の下方にあるゲート絶縁層３及びゲート電極２に拡散しないことを確保するように、ソース・ドレイン電極層の垂直投影は第１金属ストップ層５内及び半導体層４内にある。
例えば、好ましくは、図５に示す第１金属ストップ層５は、半導体層４と同じ材料で製作される。
製作プロセス中において、半導体層４及び第１金属ストップ層５は、同一回のパターニング工程により同一膜層に製作され、従来のＴＦＴ製作に比べて工程数を増加しない。半導体層４と第１金属ストップ層５とはお互いに絶縁され、同一層に形成された半導体層４及び第１金属ストップ層５はパターニング工程によって一定の間隔を空けて存在する。もちろん両方の絶縁を保持できれば、その具体的な形成方法を限定しない。
前記半導体層は金属酸化物、例えば、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物であってもよい。
本発明における第１金属ストップ層は金属酸化物膜層であり、当該金属酸化物膜層は、金属イオンを効果的に阻止して、ＴＦＴの性能を向上させる。
図４及び図５に示すＴＦＴは、ソース・ドレイン電極層（ＳＤ層）とゲート絶縁層との間に第１金属ストップ層５を設置することで、ソース・ドレイン電極層の金属イオンがゲート絶縁層及びゲート電極層に入ることを阻止する。同じく、ゲート電極層の金属イオンが半導体層及びソース・ドレイン電極層に入ることも阻止して、ＴＦＴの性能を向上させる。
例えば、好ましくは、図６のように、本発明の実施例で提供されるＴＦＴは、ソース・ドレイン電極層と第１金属ストップ層５との間にある第２金属ストップ層７をさらに含む。
例えば、好ましくは、第２金属ストップ層７は、ソース・ドレイン電極層に対応する位置にあり、第１金属ストップ層５とソース・ドレイン電極層との間にある。例えば、好ましくは、第１金属ストップ層５と第２金属ストップ層７との垂直方向における投影は重ねてもよい。
図６に示すＴＦＴにおいて、第２金属ストップ層７は、ソース・ドレイン電極層と第１金属ストップ層５との間にあり、ＳＤ層の金属イオンがゲート絶縁層又はゲート電極に拡散することをさらに阻止するとともに、ゲート電極の金属イオンが半導体層及びＳＤ層に拡散することも阻止して、ＴＦＴの性能をさらに向上させる。製作プロセスにおいて、第２金属ストップ層とＳＤ層は、同一回のパターニング工程で製作される。
例えば、好ましくは、第２金属ストップ層７は、酸化銅（ＣｕＯ）、窒化銅（ＣｕＮ）又は酸窒化銅（ＣｕＮＯ）などである。酸化銅（ＣｕＯ）、窒化銅（ＣｕＮ）又は酸窒化銅（ＣｕＮＯ）は、半導体層４及び第１金属ストップ層５と安定な界面を形成するとともに、ソース・ドレイン電極層、データライン及びその下方の第１金属ストップ層５に対してウェットエッチングを行う際、両方の間に第２金属ストップ層７が存在するため、例えば、酸化銅（ＣｕＯ）、窒化銅（ＣｕＮ）又は酸窒化銅（ＣｕＮＯ）が存在するため、金属銅が直接に第１金属ストップ層５と結合してウェットエッチングが難しくなったり、或は、ウェットエッチングで生じた断面の形状がよくないなどの問題を解決する。
例えば、好ましくは、酸化物ＴＦＴの性能を向上するために、ゲート絶縁層は２層に設けられ、第１層はゲート電極に接触する窒化シリコン（ＳｉＮｘ）であり、第２層は半導体層と第１金属ストップ層とに直接に接触する酸化シリコン（ＳｉＯｘ）である。
例えば、好ましくは、半導体層の導電性能を向上するために、前記ＴＦＴは、半導体層の上下両側にある第１オーミックコンタクト層と第２オーミックコンタクト層とをさらに備える。第１オーミックコンタクト層はゲート絶縁層と半導体層との間にあり、第２オーミックコンタクト層は半導体層とソース・ドレイン電極層との間にある。当該第１オーミックコンタクト層と第２オーミックコンタクト層とは、導電性能がより優れたドーピング半導体層であってもよい。
例えば、好ましくは、本発明の実施例で提供される基板は、ガラス、石英又はフレキシブルプラスチックである。
なお、本発明で挙げられる構造では、表示領域の周辺にあるリード領域の構造に対して具体的に説明していないが、各膜層の全部が表示領域を製作する際、同時に周辺で形成される。なお、表示領域の膜層順番は変化が多いが、パネル駆動に必要な要素（例えば、ゲート電極、ソース電極、ドレイン電極及び画素電極など）を製作して、パネルの正常駆動を確保すればよい。そのため、周辺の膜層構造もこれに応じて変化が多い。例えば、ゲート電極は必ず直接に基板上に製作する必要がなく、その下方に別の膜層があってもよい。また、基板と基板上の金属層との接着性を向上するために、基板とゲート電極との間にバッファ層を設け、前記バッファ層がインジウム・スズ酸化物（ＩＴＯ）膜層又はインジウム・亜鉛酸化物（ＩＺＯ）膜層であってもよい。例えば、絶縁層は、必ず２層である必要がなく、ゲート電極と半導体層との間に一層以上の絶縁層があってもよい。本発明の実施例の構造において、各金属層のお互いの絶縁を確保し、且つ、外部に接続される導電部材（例えば、ＩＴＯ材料で製作された接続電極）があればよい。
上記実施例２で提供されるＴＦＴはボトムゲート型ＴＦＴであるが、以下、トップゲート型ＴＦＴを簡単に説明する。
図７のように、トップゲート型ＴＦＴの構造は前記ボトムゲート型ＴＦＴと類似し、その区別として、ゲート電極及び半導体層の位置が異なっている。当該ＴＦＴは、
基板１と、
基板１上に形成されるソース電極８及びドレイン電極９と、
基板１上に形成され、ソース電極８とドレイン電極９との上にあるエッチングストップ層６と、
基板１上に形成され、エッチングストップ層６上にある半導体層４及び第１金属ストップ層５と、
基板１上に形成され、半導体層４と第１金属ストップ層５との上にあるゲート絶縁層３と、
基板１上に形成され、ゲート絶縁層３上にあるゲート電極２と、
を備える。
前記エッチングストップ層は、実際にソース電極とドレイン電極とをエッチングの影響を受けないように保護している。
例えば、好ましくは、前記ＴＦＴは、第１金属ストップ層５とソース・ドレイン電極（ソース電極８及びドレイン電極９）との間にある第２金属ストップ層７をさらに備える。
例えば、好ましくは、前記ＴＦＴは、ゲート電極２上に形成されＴＦＴ全体を覆うパッシベーション層１０をさらに備える。
実施例１と同じく、前記トップゲート型ＴＦＴを備えるアレイ基板は、画素電極１１をさらに備える。
画素電極１１は、ビアホールを介してＴＦＴのドレイン電極９に接続される。
他の構造はボトムゲート型ＴＦＴのアレイ基板と類似するため、ここでその説明を省略する。
実施例３：第２類ＴＦＴ（少なくとも非晶質シリコン又はポリシリコンのＴＦＴを含む）
実施例３で提供される第２類ＴＦＴは、上記実施例１で提供されるＴＦＴと類似する。例えば、実施例１で提供される第１金属ストップ層、第２金属ストップ層、ゲート絶縁層、基板、オーミックコンタクト層及びバッファ層などの材料、設置位置などの関する特徴は、いずれも実施例３で提供される第２類ＴＦＴに適用できる。区別としては、以下の通りである。
（１）非晶質シリコンＴＦＴ及びポリシリコンＴＦＴの半導体層は非晶質シリコン及びポリシリコンであるため、半導体層の材料が異なる。
（２）エッチングストップ層が存在しない。
（３）第１金属ストップ層と半導体層とは、異なる材料で製作される。
以下、実施例３で提供されるＴＦＴの構造を簡単に説明する。
例えば、好ましくは、第１金属ストップ層のみを設けたボトムゲート型ＴＦＴにおいて、
前記ゲート電極は、前記基板上にあり、
前記ゲート絶縁層は、前記ゲート電極上にあり、
前記半導体層と第１金属ストップ層とは、前記ゲート絶縁層上にあり、
前記ソース・ドレイン電極は、前記第１金属ストップ層上にあり、
例えば、好ましくは、第１金属ストップ層のみを設けたトップゲート型ＴＦＴにおいて、
前記ソース・ドレイン電極は、前記基板上にあり、
前記半導体層と第１金属ストップ層とは、前記ソース・ドレイン電極上にあり、
前記ゲート絶縁層は、前記半導体層と第１金属ストップ層との上にあり、
前記ゲート電極は、前記ゲート絶縁層上にある。
例えば、好ましくは、第１金属ストップ層と第２金属ストップ層とを同時に設けたボトムゲート型ＴＦＴにおいて、
ゲート電極は、前記基板上にあり、
ゲート絶縁層は、前記ゲート電極上にあり、
半導体層と第１金属ストップ層とは、前記ゲート絶縁層上にあり、
第２金属ストップ層は、前記半導体層と第１金属ストップ層との上にあり、
前記ソース・ドレイン電極層は、前記第１金属ストップ層上にある。
例えば、好ましくは、第１金属ストップ層と第２金属ストップ層とを同時に設けたトップゲート型ＴＦＴにおいて、
前記ソース・ドレイン電極は、前記基板上にあり、
前記第２金属ストップ層は、前記ソース・ドレイン電極上にあり、
前記半導体層と第１金属ストップ層とは、前記第２金属ストップ層上にあり、
前記ゲート絶縁層は、前記半導体層と第１金属ストップ層との上にあり、
前記ゲート電極は、前記ゲート絶縁層上にある。
実施例３で提供されるトップゲート型ＴＦＴの構造はボトムゲート型ＴＦＴの構造と類似し、例えば、第１金属ストップ層、第２金属ストップ層、ゲート絶縁層、基板、オーミックコンタクト層及びバッファ層などの膜層における材料、設置位置などの関する特徴は、いずれもトップゲート型ＴＦＴに適用できる。実施例３で提供されるＴＦＴは、少なくとも非晶質シリコン又はポリシリコンのＴＦＴを含む。
以上、実施例１〜３を用いて本発明で提供されるＴＦＴを説明したが、本発明で提供されるＴＦＴは、実施例１〜３で提供される実施形態に限らなく、実施例１〜３で提供される第１金属ストップ層と第２金属ストップ層とを備えるいかなる形態を含む。
実施例４：アレイ基板
本発明の実施例３で提供されるアレイ基板は、実施例１〜３で提供されるいずれの方式のＴＦＴを備え、以下で説明するＴＦＴは少なくとも金属酸化物ＴＦＴ、非晶質シリコンＴＦＴ及びポリシリコンＴＦＴを備える。以下で説明するＴＦＴは少なくとも第１金属ストップ層を備え、前記ＴＦＴは、例えば、好ましくは、第２金属ストップ層をさらに備える。
前記アレイ基板は、第１金属ストップ層のみを備える上記いずれの方式のＴＦＴを備える。
前記アレイ基板は、前記薄膜トランジスターのソース電極に接続されるデータラインと、前記薄膜トランジスターのゲート電極に接続されるゲートラインとを備え、
前記第１金属ストップ層は、前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、
前記第１金属ストップ層は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、
前記第１金属ストップ層は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にある。
前記アレイ基板は、上記いずれの方式であって、且つ、第１金属ストップ層と第２金属ストップ層とを同時に備えるＴＦＴを備える。
前記アレイ基板は、前記薄膜トランジスターのソース電極に接続されるデータラインと、前記薄膜トランジスターのゲート電極に接続されるゲートラインとを含み、
前記第１金属ストップ層は前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にあり、及び/又は、
前記第２金属ストップ層は前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にある。
以下、図面を参照して具体的に説明する。図１のように、アレイ基板は、前記ＴＦＴのゲート電極２に接続されるゲートライン２１と、ソース電極８に接続されるデータライン８１とをさらに備える。
通常、データライン８１及び/又はゲートライン２１の材料は、ソース・ドレイン電極層又はゲート電極と同じである。
上記ＴＦＴに加えて、データライン及び/又はゲートラインの材料がＴＦＴ中の膜層に拡散することをもっとよく防ぐために、或は、データライン及びゲートラインの材料がお互いに拡散することを防ぐために、上記ＴＦＴを備えるアレイ基板は、データラインに対応する領域にある第１金属ストップ層及び/又はゲートラインに対応する領域にある第１金属ストップ層をさらに含む。
データライン及び/又はゲートラインの材料がＴＦＴ中の膜層に拡散することをさらに防ぐために、或は、データライン及びゲートラインの材料がお互いに拡散することを阻止するために、データライン及び/又はゲートラインに対応する領域に第１金属ストップ層を設置した上、アレイ基板は、データラインに対応する領域にある第２金属ストップ層及び/又はゲートラインに対応する領域にある第２金属ストップ層をさらに備える。
第１金属ストップ層の基板上における投影面積は、対応する位置のソース・ドレイン電極、データライン及び/又はゲートラインの面積より小さくない。第２金属ストップ層の基板上における投影面積は、対応する位置のソース・ドレイン電極、データライン及び/又はゲートラインの面積より小さくない。データライン及び/又はゲートラインの基板上における投影は、第１金属ストップ層の基板上における投影内にあり、且つ、これらお互いの位置関係がＴＦＴの性能の実現を影響しないように確保すべきである。データライン及び/又はゲートラインの基板上における投影は、第２金属ストップ層の基板上における投影内にあり、且つ、これらお互いの位置関係がＴＦＴの性能の実現を影響しないように確保すべきである。
好ましい実施形態として、図８及び図９（図９は、図８に示したアレイ基板におけるＣ−Ｄ方向の断面図である）のように、データライン８１とゲートライン２１とに対応する領域に、第１金属ストップ層５と第２金属ストップ層７とを設ける。例えば、第１金属ストップ層５は、ソース電極８とドレイン電極９とに対応する領域に設けられるとともに、ゲートライン２１とデータライン８１とに対応する領域にも設けられる。
第２金属ストップ層も、前記ソース・ドレイン電極及びデータラインに対応する位置、或は、前記ソース・ドレイン電極及びゲートラインに対応する位置、或は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置に設けられてもよい。ここでその説明を省略する。
例えば、好ましくは、第１金属ストップ層及び/又は第２金属ストップ層の垂直方向における投影は、データライン及びソース・ドレイン電極の基板上の投影と完全に重なる。
ボトムゲート型ＴＦＴにおける一つの実施形態として、まず、ゲート電極及びゲートラインを製作し、後で第１金属ストップ層を製作し、最後にデータラインを製作し、第１金属ストップ層は、ゲートラインの上方及び/又はデータラインの下方に設けられてもよい。もう一つの実施形態として、ゲートラインとデータラインとが同一回のパターニング工程で形成され、ゲート電極を形成する際にゲートライン及びデータラインを形成し、或は、ソース・ドレイン電極を形成する際にゲートライン及びデータラインを形成し、第１金属ストップ層は、ゲートライン及び/又はデータラインの上方に設けられ、或は、ゲートライン及び/又はデータラインの下方に設けられる。その主な目的は、ゲートラインとデータラインとの金属イオンが半導体層に拡散してＴＦＴの性能を影響することを避けることである。
図８に示すＴＦＴは、ゲートライン２１とデータライン８１とに対応する領域に第１金属ストップ層を設置している。ゲートライン２１を形成する後、半導体層を形成する同時に、ゲートライン２１の領域に対応する第１金属ストップ層を形成する（図８では示していない）。
データライン８１とソース電極８が同一回のパターニング工程で製作されるため、その材料が同じである。データライン８１を形成する前に、半導体層４を形成する同時に、データライン８１の下方にある第１金属ストップ層を形成する。
第１ストップ層は、データラインの金属イオンがＴＦＴのゲート電極、ゲートライン、又は他の膜層構造に拡散することを阻止して、ＴＦＴの性能をさらに向上させ、表示装置の画像表示効果をさらに向上させる。
例えば、好ましくは、当該アレイ基板は、基板から近い導電膜層と基板との間にあるバッファ層をさらに備え、導電膜層と基板との間の接着力を向上させる。例えば、ゲートラインと基板との間に及び第１ストップ層と基板との間にバッファ層を設置して、ゲートラインと基板との接着力、及び第１ストップ層と基板との接着力を向上させる。
もちろん、本発明の実施例１〜３で提供されるＴＦＴ及びアレイ基板の構造は、同じく、ソース・ドレイン電極層、ゲート電極、データライン及びゲートライン中の少なくとも一方が、抵抗率が低く且つ金属イオンの拡散性が高い他の金属又は合金で製作されたＴＦＴ及びアレイ基板にも適用できる。例えば、金、銀、金合金又は銀合金などで、ソース・ドレイン電極層、ゲート電極、データライン及びゲートライン中の少なくとも一方を製作する際、本発明の実施例で提供されるＴＦＴ及びアレイ基板を用いて、同じく、金属イオンの拡散によって半導体の性能が低下する問題を解決できる。
図９に示すように、本発明の実施例で提供されるアレイ基板は、ＴＦＴのソース・ドレイン電極上にあるパッシベーション層１０と、ＴＦＴのドレイン電極９に接続されている画素電極１１とをさらに備える。画素電極１１とドレイン電極９は、ビアホールを介して接続されている。
例えば、好ましくは、本発明の実施例で提供されるパッシベーション層は、有機樹脂材料で製作される。有機樹脂はベンゾシクロブテン（ＢＣＢ）であってもよく、他の有機感光材料であってもよい。有機樹脂は無機材料に比べて硬度が小さいため、アレイ基板の最外層を平らかにするにもっと有利であり、カラーフィルター基板とアレイ基板との間の液晶分子の理想的な配列にも有利である。
本発明において、パターニング工程はフォトエッチングのみを含んでもよく、又はフォトエッチング及びエッチング含んでもよい。また、プリント、インクジェットなどのような予定パターンを形成するためのほかの工程を含んでもよい。フォトエッチングとは、成膜、露光、現像などを含み、フォトレジスト、マスク、露光機などを用いてパターンを形成するプロセスである。本発明では、形成される構造によって対応するパターニング工程を選択できる。
膜層を形成する方式として、一般に蒸着、コーティング、スパッタリングなどのいろいろ方式があり、以下、その中の一種又は複種の方式を例として説明する。例えば、パターニング工程で基板上にゲート電極を含むパターンの形成は、まず、基板上にゲート電極膜層を蒸着し、そして、フォトレジストをコーティングしてから、露光機を用いてフォトレジストに対して露光・現像処理を行うことでフォトレジストパターンを形成し、続いて、当該フォトレジストパターンをエッチングマスクとしてエッチングなどによって対応する膜層を除去するとともに、残りのフォトレジストを除去して、最終に、基板上にゲート電極パターンを形成する。
実施例２で提供されるＴＦＴを例として、上記アレイ基板を具体的に説明する。
図１は、本発明の実施例で提供されるアレイ基板であり、実施例２に係るＴＦＴを備える。
また、ＴＦＴ中のゲート電極２に接続されるゲートライン２１及びソース電極８に接続されるデータライン８１をさらに備える。
図１０に示すように、本発明の実施例で提供されるアレイ基板は、第１金属ストップ層５がゲートライン及びデータライン（図１０において、ゲートライン及びデータラインは第１金属ストップ層の直下にあり、図１０で示していない）に対応する領域に設置されてもよい。
ボトムゲート型ＴＦＴの場合、ゲートラインの上方及び/又はデータラインの下方に設置してもよい。
図１０で示すＴＦＴは、ゲートラインとデータライン（ゲートラインとデータラインとは、図１０で示されていない）とに対応する領域に第１金属ストップ層５が設置されている。つまり、第１金属ストップ層５及び/又は第２金属ストップ層７の垂直方向における投影は、データライン、ソース電極８及びドレイン電極９の基板１上における投影と重なっている。
ゲートラインを形成した後、半導体層を形成する同時に、ゲートライン領域に対応する第１金属ストップ層を形成する。
データラインとソース電極とが同一回のパターニング工程で製作されるため、その材料が同じである。データラインを形成する前に、半導体層を形成する同時に、第１金属ストップ層を形成する。
第１金属ストップ層は、データラインの金属イオンがＴＦＴのゲート電極、ゲートライン又は他の膜層構造に拡散することを阻止するとともに、ゲートライン又はデータラインの金属イオンが半導体層に拡散することを阻止して、ＴＦＴの性能及び表示装置の画像表示効果をさらに向上させる。
同じく、第２金属ストップ層もゲートラインとデータラインとに対応する領域に設置でき、ここでその説明を省略する。
例えば、好ましくは、当該アレイ基板は、ゲートライン及び第１金属ストップ層と基板との間にあるバッファ層をさらに備え、ゲートライン及び第１金属ストップ層と基板との間の接着力を向上させる。
図９に示すように、本発明の実施例で提供されるアレイ基板は、ＴＦＴのソース・ドレイン電極上にあるパッシベーション層１０と、ＴＦＴのドレイン電極９に接続されている画素電極１１とをさらに備える。画素電極１１とドレイン電極９は、ビアホールを介して接続されているが、これは従来の技術であり、ここでその説明を省略する。
例えば、好ましくは、本発明の実施例で提供されるパッシベーション層は、有機樹脂材料により製作される。有機樹脂はベンゾシクロブテン（ＢＣＢ）であってもよく、他の有機感光材料であってもよい。有機樹脂は無機材料に比べて硬度が小さいため、アレイ基板の最外層を平らかにするにもっと有利であり、カラーフィルター基板とアレイ基板との間の液晶分子の理想的な配列にも有利である。
本発明の実施例で提供されるＴＦＴ及びアレイ基板は、ソース・ドレイン電極及びデータラインが金属銅（Ｃｕ）により製作されるが、これに限らない。
本発明で提供されるゲート電極は金属膜層であってもよい。例えば、金属クロム（Ｃｒ）、金属タングステン（Ｗ）、金属チタン（Ｔｉ）、金属タンタル（Ｔａ）、又は金属モリブデン（Ｍｏ）等、或は、上記金属中の少なくとも２種の合金である。
実施例５：表示装置
本発明で提供される表示装置は、上記実施例１〜３で提供されるいずれの方式のＴＦＴを備える。或は、上記表示装置は、上記実施例４で提供されるいずれの方式のアレイ基板を備える。
上記表示装置は、液晶パネル、液晶ディスプレー、液晶テレビ、ＯＬＥＤパネル、ＯＬＥＤディスプレー、ＯＬＥＤテレビ、電子パッドなどの表示装置である。
当該表示装置に係る例の一つとして、液晶表示装置は、アレイ基板とその対置基板がお互いに対置され液晶セールを形成し、液晶セールの中に液晶材料を充填する。当該対置基板は、例えば、カラーフィルター基板である。アレイ基板の各画素ユニットの画素電極は、電界を印加して液晶材料の回転程度を制御することで表示動作を行う。実施例よって、当該液晶表示装置は、アレイ基板にバックライトを提供するバックライトユニットを備える場合もある。
当該表示装置に係るもう一つの例として、有機ＥＬ（ＯＬＥＤ）表示装置は、アレイ基板における各画素ユニットの薄膜トランジスターが有機ＥＬ表示装置の陽極又は陰極に接続され、有機発光材料の発光を駆動して表示操作を行う。
以下、製作フローの視点から本発明の実施例で提供される薄膜トランジスターＴＦＴ及びアレイ基板の製作方法を説明する。
実施例６：薄膜トランジスターＴＦＴ及びアレイ基板の製作方法
上記実施例１〜３で提供されるＴＦＴを例として、本発明で提供されるＴＦＴ及びアレイ基板の製作方法を説明する。
上記ＴＦＴの製作方法は、全体的に、
ゲート電極、ソース・ドレイン電極層及び半導体層を含むパターンを形成し、
ゲート絶縁層及び第１金属ストップ層を含むパターンを形成し、
前記ゲート絶縁層は前記ゲート電極と半導体層との間にあり、前記第１金属ストップ層は前記ソース・ドレイン電極層とゲート絶縁層との間にあり、前記第１金属ストップ層と前記半導体層は同一層に絶縁的に設けられる。
第１金属ストップ層のみを設けたＴＦＴにおいて、ゲート電極、ソース・ドレイン電極層及び半導体層を含むパターンの形成、及びゲート絶縁層及び第１金属ストップ層を含むパターンの形成は、
ボトムゲート型ＴＦＴの場合、
パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
同一回のパターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
同一回のパターニング工程によって、前記半導体層と第１金属ストップ層とが形成されている基板上にソース・トレイン電極を含むパターン形成し、
トップゲート型ＴＦＴの場合、
同一回のパターニング工程によって、基板上にソース・ドレイン電極を含むパターンを形成し、
同一回のパターニング工程によって、前記ソース・ドレイン電極が形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する。
さらに、上記第１金属ストップ層を形成したＴＦＴに加えて、上記第１金属ストップ層と上記ソース・ドレイン電極との間に位置する第２金属ストップ層を形成するパターンをさらに備える。
実施例１又は２で提供されるいずれのＴＦＴ、即ち、エッチングストップ層を備えるＴＦＴは、前記半導体層と前記ソース・ドレイン電極との間に位置するエッチングストップ層を形成するパターンをさらに備える。
さらに、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、エッチングストップ層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
ボトムゲート型ＴＦＴの場合、
パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
同一回のパターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にエッチングストップ層を含むパターン形成し、
同一回のパターニング工程によって、エッチングストップ層のパターンが形成されている基板上にソース・ドレイン電極と第２金属ストップ層とを含むパターンを形成し、
トップゲート型ＴＦＴの場合、
同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンを形成し、
パターニング工程によって、前記ソース・ドレイン電極及び第２金属ストップ層のパターンが形成されている基板上にエッチングストップ層を含むパターンを形成し、
同一回のパターニング工程によって、前記エッチングストップ層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターンを形成し、
パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する。
例えば、好ましくは、同一回のパターニング工程によって、エッチングストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
成膜工程によって、前記エッチングストップ層のパターン又は第１金属ストップ層のパターンが形成されている基板上に前記銅金属又は銅合金の膜層を形成し、前記銅金属又は銅合金の膜層を形成する最初の時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成する。
例えば、好ましくは、同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
成膜工程によって、基板上に前記銅又は銅合金の膜層を形成し、前記銅又は銅合金の膜層の形成が完了する時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成する。
実施例２と対応する実施形態として、具体的に、上記実施形態（第１金属ストップ層及び第２金属ストップ層を備える）に加えて、さらに、前記第１金属ストップ層は前記半導体層と絶縁的に設けられる。前記半導体層は、金属酸化物半導体材料で製作され、さらに、前記第１金属ストップ層と前記半導体層とは同じ材料で製作される。
実施例３で提供されるＴＦＴ、即ち、エッチングストップ層のないＴＦＴにおいて、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
ボトムゲート型ＴＦＴの場合、
パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層を含むパターンを形成し、
パターニング工程によって、前記半導体層のパターンが形成されている基板上に第１金属ストップ層のパターンを形成し、
同一回のパターニング工程によって、第１金属ストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターン形成し、
トップゲート型ＴＦＴの場合、
同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンを形成し、
パターニング工程によって、前記ソース・ドレイン電極及び第２金属ストップ層のパターンが形成されている基板上に半導体層を含むパターンを形成し、
パターニング工程によって、前記半導体層のパターンが形成されている基板上に第１金属ストップ層のパターンを形成し、
パターニング工程によって、前記第１金属ストップ層のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する。
例えば、好ましくは、同一回のパターニング工程によって、第１金属ストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
成膜工程によって、前記エッチングストップ層のパターン又は第１金属ストップ層のパターンが形成されている基板上に前記銅金属又は銅合金の膜層を形成し、前記銅金属又は銅合金の膜層を形成する最初の時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成する。
例えば、好ましくは、同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
成膜工程によって、基板上に前記銅又は銅合金の膜層を形成し、前記銅又は銅合金の膜層の形成が完了する時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成する。
以下、実施例２で提供されるＴＦＴを例として、本発明で提供されるＴＦＴの製作方法を説明する。また、製作フローの視点から本発明の実施例で提供される薄膜トランジスターの製作方法を説明する。
本発明の実施例で提供される薄膜トランジスターの製作方法は、全体的に、
ゲート電極、ソース・ドレイン電極及び半導体層を含むパターンを形成し、
ゲート絶縁層、エッチングストップ層及び第１金属ストップ層を含むパターンを形成し、
前記ゲートー絶縁層は前記ゲート電極と半導体層との間にあり、前記エッチングストップ層は前記半導体層とソース・ドレイン電極層との間にあり、前記第１金属ストップ層は前記ソース・ドレイン電極層とゲート絶縁層との間にあり、前記第１金属ストップ層と前記半導体層は同一層に絶縁的に設けられる。
図１１に示すように、具体的に、ボトムゲート型ＴＦＴのアレイ基板を製作する方法は、
パターニング工程によって、基板上にゲート電極を含むパターンを形成するステップＳ１１と、
パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成するステップＳ１２と、
同一回のパターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成するステップＳ１３と、
パターニング工程によって、半導体層と第１金属ストップ層とのパターンが形成されている基板上にエッチングストップ層を含むパターン形成するステップＳ１４と、
同一回のパターニング工程によって、エッチングストップ層のパターンが形成されている基板上にソース・ドレイン電極と第２金属ストップ層とを含むパターンを順次に形成するステップＳ１５と、
を含む。
さらに、スパッタリングや熱蒸発の方法でエッチングストップ層が形成されている基板上に一層の金属膜層を蒸着し、金属膜層を蒸着する最初の時間帯内に、スパッタリングや熱蒸発のチャンバー内に予め設定された比率の酸素Ｏ２及び/又は窒素Ｎ２を導入させる。
エッチングストップ層を形成するステップを含んでいない場合、ソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
半導体層と第１金属ストップ層とのパターンを形成している基板上に一層の金属膜層を形成し、
一回のパターニング工程によって、ソース・ドレイン電極層及び第２金属ストップ層を含む前記パターンを形成し、
金属膜層を形成する最初の時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させる。
例えば、好ましくは、図１２に示すように、トップゲート型ＴＦＴのアレイ基板を製作する方法は、具体的に、
同一回のパターニング工程によって、基板上にソース・ドレイン電極層及び第２金属ストップ層を含むパターンを形成するステップＳ２１と、
パターニング工程によって、前記ソース・ドレイン電極層及び第２金属ストップ層のパターンが形成されている基板上にエッチングストップ層を含むパターンを形成するステップＳ２２と、
同一回のパターニング工程によって、前記エッチングストップ層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターンを形成するステップＳ２３と、
パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にゲート絶縁層を含むパターンを形成するステップＳ２４と、
パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成するステップＳ２５と、
を含む。
例えば、好ましくは、図１２に示したＴＦＴのアレイ基板の製作方法において、ソース・ドレイン電極層及び第２金属ストップ層を含むパターンの形成は、
基板上に一層の金属膜層を形成し、
一回のパターニング工程によって、ソース・ドレイン電極層及び第２金属ストップ層を含むパターンを形成し、
金属膜層の形成を完了する時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させる。
さらに、スパッタリングや熱蒸発の方法でエッチングストップ層が形成されている基板上に一層の金属膜層を蒸着し、金属膜層を蒸着する最初の時間帯内に、スパッタリングや熱蒸発のチャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させる。
本発明の上記方法の実施例において、ソース・ドレイン電極を形成する材料及びゲート電極を形成する材料中の少なくとも一方は、銅又は銅合金であるが、もちろんこれに限らなく、本発明の実施例の目的は、第１金属ストップ層を用いて、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止することであるため、ソース・ドレイン電極及びゲート電極を形成する他の材料、例えば、金、銀などが強い拡散性を有する場合にも、本発明を適用できる。以下、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料が金属銅である場合を例として説明する。
本発明の上記実施例において、同一層に設けられた第１金属ストップ層と半導体層とは、同じ材料を用いて製作される。半導体層が金属酸化物半導体層である場合、第１金属ストップ層は、金属酸化物半導体層を製作する材料を用いてもよい。例えば、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物である。
本発明の上記実施例において、同一層に設けられた第１金属ストップ層と半導体層とは、異なる材料を用いて製作されでもよい。半導体層が金属酸化物半導体層である場合、第１金属ストップ層は、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）、又は酸窒化銅（ＣｕＮｙＯｘ）等を採用、或は、半導体層を形成する金属酸化物と異なるほかの金属酸化物を採用できる。半導体層が非晶質のシリコン又はポリシリコンの半導体層である場合、第１金属ストップ層は、金属酸化物半導体層を製作する材料を採用してもよく、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）、又は酸窒化銅（ＣｕＮｙＯｘ）等を採用してもよい。
本発明の上記実施例において、同一層に設置された第１金属ストップ層及び半導体層は、絶縁的に設けられてもよく、非絶縁的に設けられてもよい。ＴＦＴの機能を実現できれば、ここで特に限定しない。絶縁して設置する前記方法はいろいろあり、例えば、直接なレーザーカッティング方式、ドーピング方式又はパターニング工程による方式で両方を絶縁させる。
ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをもっとよく阻止するために、本発明の実施例において、第１金属ストップ層の垂直交投影方向における面積は、少なくともソース・ドレイン電極層の面積を完全に覆うが、お互いの位置関係がＴＦＴ性能の実現を影響しないことを確保すべきである。
ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することをもっとよく阻止するために、本発明の実施例において、第２金属ストップ層の垂直投影方向における面積は、少なくともソース・ドレイン電極層の面積を完全に覆い、ＴＦＴ性能の実現を影響しなければ、具体的な位置に対して限定しない。
本発明の上記実施例において、前記第２金属ストップ層は、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）、又は酸窒化銅（ＣｕＮｙＯｘ）等を用いてもよく、金属酸化物半導体層を形成する材料を用いてもよい。例えば、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物でもよい。
本発明の上記実施例において、第１金属ストップ層と第２金属ストップ層との垂直投影方向における面積及びお互いの位置関係に対しては、ＴＦＴ機能の実現を影響しなければ、限定しない。
以下、図９又は図１０に示すアレイ基板の製作を例として、ＴＦＴ又はアレイ基板を製作する好ましいプロセスを説明する。
なお、以下、金属酸化物ＴＦＴを例として説明する。前記第１金属ストップ層５は半導体層４と同じ金属酸化物で製作し、ソース電極８及びドレイン電極９を形成する前記材料は銅であり、前記第２金属ストップ層７は、酸化銅（ＣｕＯｘ）、窒化銅（ＣｕＮｙ）、又は酸窒化銅（ＣｕＮｙＯｘ）等である。
アレイ基板は、以下の方法で製作される。
ステップ１：ゲート電極２とゲートライン２１とのパターンを形成する工程
スパッタリング又は熱蒸発の方法により、基板上にゲート電極金属膜層を蒸着し、その厚さは好ましく４０００〜１５０００オングストロームである。一回の露光・現像、フォトエッチング及びエッチングによって、ゲート電極２とゲートライン２１とのパターンを形成する。形成されるゲート電極２とゲートライン２１とのパターン及び位置は、従来の技術と同じであり、ここでその説明を省略する。
ゲート電極２とゲートライン２１とのパターンを形成する前記金属膜層は、金属銅（Ｃｕ）、金属クロム（Ｃｒ）、金属タングステン（Ｗ）、金属チタン（Ｔｉ）、金属タンタル（Ｔａ）、又は金属モリブデン（Ｍｏ）等、或は、上記金属中の少なくとも２種の合金である。
ステップ２：ゲート絶縁層３のパターンの形成工程*
化学気相成長法（ＰＥＣＶＤ）によって、ステップ１を完了した基板上に絶縁層を連続的に蒸着する。その厚さは、好ましく２０００〜５０００オングストロームである。当該絶縁層は、ゲート絶縁層３のパターンを形成する絶縁層である。具体的に、当該絶縁層が、酸化シリコン層又は窒化シリコン層であってもよい。酸化シリコン層又は窒化シリコン層は、酸化物、窒化物又は酸窒化物と反応ガスとが化学気相成長法によって形成できる。前記反応ガスは、シラン（ＳｉＨ４）、アンモニア（ＮＨ３）及び窒素（Ｎ２）の混合物、或は、ジクロロシラン（ＳｉＨ２Ｃｌ２）、アンモニア（ＮＨ３）及び窒素（Ｎ２）の混合物でもよい。
酸化物ＴＦＴの性能を向上させるために、ゲート絶縁層３のパターンは、材料の異なる２層の絶縁層で形成される。第１層はケイ素の窒化物（ＳｉＮｘ）であり、第２層はケイ素の酸化物（ＳｉＯｘ）である。第１層であるケイ素の窒化物（ＳｉＮｘ）で形成されたゲート絶縁層は直接にゲート電極に接触され、第２層であるケイ素の酸化物（ＳｉＯｘ）は直接に半導体層と第１金属ストップ層とに接触される。２層のゲート絶縁層のパターンは、２層の絶縁層が一回の露光・現像、フォトエッチング及びエッチングによって形成される。
ステップ３：半導体層４と第１金属ストップ層５とのパターンの形成工程
ゲート絶縁層３が形成されている基板上に、スパッタリング方法により金属酸化物膜層を連続的に蒸着する。好ましく、その厚さは５０〜１０００オングストロームである。一回の露光・現像、フォトエッチング及びエッチングによって、半導体層４と第１金属ストップ層５とのパターンを形成する。
前記金属酸化物は、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物でもよい。
第１金属ストップ層５は、形成するソース・ドレイン電極層及びデータライン８１に対応する位置にあり、且つ、ゲート電極２に対応する位置にある。
半導体層４及び第１金属ストップ層５は同一層に設けられ、工程数を増加させない。当該ステップは一回のパターニング工程によって第１金属ストップ層５のパターンを形成して、従来の技術に比べて工程数を増加させないが、ソース・ドレイン電極とデータラインとの金属イオンの隔離機能を実現して、金属イオンの拡散を効果的に阻止できる。特に、高温での金属イオンの拡散を効果的に阻止して、ＴＦＴの性能を向上させる。
ステップ４：エッチングストップ層６のパターンの形成工程
ＰＥＣＶＤ方法によって、ステップ３を完了した基板上に絶縁層を連続的に蒸着する。その厚さは、好ましく１０００〜３０００オングストロームである。当該絶縁層はエッチングストップ層６であり、エッチングストップ層６は酸化物、窒化物又は酸窒化物であり、対応する反応ガスは、シラン（ＳｉＨ４）、アンモニア（ＮＨ３）及び窒素（Ｎ２）、或は、ジクロロシラン（ＳｉＨ２Ｃｌ２）、アンモニア（ＮＨ３）及び窒素（Ｎ２）である。ゲート絶縁層の形成と類似して、酸化物ＴＦＴの性能を向上させるために、エッチングストップ層は２層に設けられる。第１層はケイ素の窒化物（ＳｉＮｘ）であり、第２層はケイ素の酸化物（ＳｉＯｘ）であり、ケイ素の酸化物（ＳｉＯｘ）層は金属酸化物と直接に接触される。２層のエッチングストップ層６のパターンは、２層の絶縁層が一回の露光・現像、フォトエッチング及びエッチングによって形成される。
ステップ５：第２金属ストップ層７のパターンとソース・ドレイン電極層（即ち、ソース電極８とドレイン電極９）のパターンとの形成工程
スパッタリング又は熱蒸発の方法により、基板上に金属銅の薄膜を蒸着する。その厚さは、好ましく、１０００〜６０００オングストロームである。銅（Ｃｕ）金属膜層の形成を例として、具体的に、金属銅（Ｃｕ）膜層を蒸着する最初の時間Δｔ内で、スパッタリングや熱蒸発のチャンバー内に予め設定された比率の酸素（Ｏ２）、窒素（Ｎ２）又は両方の混合ガスを導入させ、一層の窒化銅（ＣｕＮｙ）（窒素Ｎ２を通過させる場合）、酸化銅（ＣｕＯｘ）（酸素Ｏ２を通過させる場合）、又は酸窒化銅（ＣｕＮｙＯｘ）（Ｏ２及びＮ２の混合ガスを導入させる場合）を形成し、その厚さは、好ましく１０〜４００オングストロームである。形成された窒化銅（ＣｕＮｙ）、酸化銅（ＣｕＯｘ）、又は酸窒化銅（ＣｕＮｙＯｘ）は、第２金属ストップ層７である。
前記最初の時間Δｔは、経験値に基づいて設定できる。窒化銅（ＣｕＮｙ）、酸化銅（ＣｕＯｘ）又は酸窒化銅（ＣｕＮｙＯｘ）の安定性が高いため、酸化物半導体層と安定な界面を形成できる。当該材料は銅（Ｃｕ）イオンの拡散を阻止する能力を具備し、その下方の金属酸化物半導体層（第１金属ストップ層５）は銅（Ｃｕ）イオンの拡散をさらに阻止する能力を具備して、窒化銅薄膜を通過する銅（Ｃｕ）イオンを効果的に阻止できる。このような構成は、銅（Ｃｕ）イオンの拡散を効果的に阻止し、製作プロセスを簡単にするとともに、銅（Ｃｕ）とストップ層金属の結合によってエッチングが難しくなる問題を解決する。
ｔ−Δｔの時間帯内で、チャンバー内への予め設定された比率の酸素（Ｏ２）、窒素（Ｎ２）又は両方の混合ガスの導入を停止する。この段階で形成された金属膜層は銅（Ｃｕ）金属膜層、つまり、ソース・ドレイン電極及びデータラインである。その中で、ｔとは、第２金属ストップ層のパターン及びソース・ドレイン電極層のパターンを形成するための全部時間である。
一回の露光・現像、フォトエッチング及びエッチングによって、第２金属ストップ層７、ソース・ドレイン電極層及びデータライン８１のパターンが形成される。
例えば、好ましくは、第２金属ストップ層７のパターンは、ソース電極８、ドレイン電極９及びデータライン８１のパターンと一致し、両方は完全に重なっている。
ステップ６：パッシベーション層１０のパターンの形成工程
ＰＥＣＶＤ方法によって、ステップ５を完了した基板上にパッシベーション層を蒸着する。その厚さは、好ましく２０００〜１００００オングストロームである。パッシベーション層１０は、酸化物、窒化物又は酸窒化物であってもよい。シリコンの酸化に対応する反応ガスは、シラン（ＳｉＨ４）、窒素の酸化物（Ｎ２Ｏ）であり、窒化物又は酸窒化物に対応する反応ガスは、シラン（ＳｉＨ４）、アンモニア（ＮＨ３）及び窒素（Ｎ２）、或は、ジクロロシラン（ＳｉＨ２Ｃｌ２）、アンモニア（ＮＨ３）及び窒素（Ｎ２）である。パッシベーション層１０は、酸化アルミニウム（Ａｌ２Ｏ３）膜層であってもよく、２層又は複層の阻止構造であってもよい。
また、当該プロセスで露光・現像、フォトエッチング及びエッチングによって、後の回路基板とゲートライン及びデータラインとの接続を容易にするために、ゲート電極溶接領域（Ｇａｔｅ ＰＡＤ）及びソース・ドレイン電極層溶接領域（ＳＤ ＰＡＤ）を形成できる
具体的に、パッシベーション層１０の形成工程は、ソース・ドレイン電極層とデータラインとのパターンが形成されている基板上に一層の有機樹脂をコーティングする。その厚さは、好ましくは、４０００〜３００００オングストロームである。有機樹脂はベンゾシクロブテン（ＢＣＢ）であってもよく、ほかの有機感光材料であってもよい。
一層の有機樹脂をコーティングしてから、一回の露光・現像、フォトエッチング及びエッチングによって、アレイ基板上に周り領域のＧａｔｅ ＰＡＤ及びＳＤ ＰＡＤが形成される。
ステップ７：画素電極１１のパターンの形成工程
スパッタリング又は熱蒸発の方法により、ステップ６を完了した基板上に透明導電層の膜層を蒸着する。その厚さは、好ましく、３００〜１５００オングストロームである。
一回の露光・現像、フォトエッチング及びエッチングの後、画素電極１１を形成する。前記画素電極１１は、ＩＴＯ又はＩＺＯであってもよく、ほかの透明金属酸化物でもよい。
トップゲート型金属酸化物ＴＦＴを形成したアレイ基板の製作フローは、上記ステップ１〜７におけるボトムゲート型金属酸化物ＴＦＴを形成したアレイ基板の製作フローと類似するため、ここでその説明を省略する。
しかし、第２金属ストップ層７は後にソース・ドレイン電極層の上方に形成されるため、第２金属ストップ層７と、ソース電極８及びドレイン電極９との形成工程には区別がある。その形成工程は、
スパッタリング又は熱蒸発の方法により、基板上に一層の金属膜層を蒸着し、
その中で、金属膜層を蒸着する完了時間帯内で、スパッタリングや熱蒸発のチャンバー内に予め設定された比率の酸素（Ｏ２）及び/又は窒素（Ｎ２）を導入させる。
その中で、本発明で導入させる予め設定された比率のガスは、形成する膜層の厚さ及び各プロセスパラメータに係り、ここで限定しない。
実施例７：ストップ層
本発明の実施例はストップ層を提供し、当該ストップ層は、上記実施例における第１金属ストップ層のみを設けた薄膜トランジスター又はアレイ基板において、銅又は銅合金の拡散を阻止する第１金属ストップ層である。
例えば、好ましくは、前記ストップ層の材料は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する金属酸化物、金属窒化物又は金属酸窒化物である。
例えば、好ましくは、前記金属酸化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する酸化銅（ＣｕＯｘ）であり、前記金属酸化物が半導体性を有するインジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物などであってもよい。
例えば、好ましくは、前記金属窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属窒化物、例えば、窒化銅（ＣｕＮｙ）などである。
例えば、好ましくは、前記金属酸窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属酸窒化物、例えば、酸窒化銅（ＣｕＮｙＯｘ）である。
本発明のもう一つの実施例はストップ層を提供し、当該ストップ層は、第１金属ストップ層と第２金属ストップ層とを同時に設けた薄膜トランジスター又はアレイ基板において、銅又は銅合金の拡散を阻止する第１金属ストップ層及び/又は第２金属ストップ層である。
例えば、好ましくは、前記ストップ層の材料は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する金属酸化物、金属窒化物又は金属酸窒化物である。
例えば、好ましくは、前記金属酸化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する酸化銅（ＣｕＯｘ）であり、前記金属酸化物が半導体性質を有するインジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）、ハフニウム・インジウム・亜鉛酸化物（ＨＩＺＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、非晶質のインジウム・亜鉛酸化物（ａ−ＩｎＺｎＯ）、非晶質のフッ素ドーピング酸化亜鉛（ＺｎＯ：Ｆ）、スズドーピング酸化インジウム（Ｉｎ２Ｏ３：Ｓｎ）、非晶質のモリブデンドーピンググ酸化インジウム（Ｉｎ２Ｏ３：Ｍｏ）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、非晶質のアルミニウムドーピンググ酸化亜鉛（ＺｎＯ：Ａｌ）、非晶質のネオジムドーピンググ酸化チタン（ＴｉＯ２：Ｎｄ）、カドミウム・スズ酸化物（Ｃｄ―Ｓｎ―Ｏ）又は他の金属酸化物などであってもよい。
例えば、好ましくは、前記金属窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属窒化物、例えば、窒化銅（ＣｕＮｙ）などである。
例えば、好ましくは、前記金属酸窒化物は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する銅金属酸窒化物、例えば、酸窒化銅（ＣｕＮｙＯｘ）である。
前記ストップ層の適用はＴＦＴ又はアレイ基板のみに限らなく、高拡散性の金属イオンを阻止するためのいかなる構造に適用できる。
以上のように、本発明で提供される薄膜トランジスターは、ソース・ドレイン電極層とゲート絶縁層との間に第１金属ストップ層を設けて、ソース・ドレイン電極層の金属イオンがゲート絶縁層及びゲート電極に拡散することを効果的に阻止して、ＴＦＴの性能及び画像の品質を向上させる。また、前記薄膜トランジスターは、ソース・ドレイン電極層と第１金属ストップ層との間に第２金属ストップ層を設けて、ソース・ドレイン電極層の金属イオンがゲート絶縁層及びゲート電極に拡散することをさらに阻止して、ＴＦＴの性能及び画像の品質を向上させる。本発明の実施例で提供されるアレイ基板及び表示装置は、それぞれ上記薄膜トランジスターを備え、画像の品質が向上され、信号の遅延が小さい表示装置を実現できる。ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止する機能を有する金属酸化物、金属窒化物又は金属酸窒化物であり、且つ、金属酸化物、金属窒化物又は金属酸窒化物は通常の材料である。
本発明に対して、当業者は本発明の旨を超えなく、いろいろな変更や変形を行うことができる。このような変更や変形が本発明の特許請求の範囲内にある限り、全部本発明の保護範囲内にあるべきである。
１ 基板
２ ゲート電極
３ ゲート絶縁層
４ 半導体層
５ 第１金属ストップ層
６ エッチングストップ層
７ 第２金属ストップ層
８ ソース電極
９ ドレイン電極
１０ パッシベーション層
１１ 画素電極
２１ ゲートライン
８１ データライン

Claims (44)

  1. 基板上に位置するゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層及び第１金属ストップ層を備え、前記ゲート絶縁層は前記ゲート電極と前記半導体層との間に位置し、前記第１金属ストップ層は前記ソース・ドレイン電極とゲート絶縁層との間に位置し、前記第１金属ストップ層及び前記半導体層は同一層に設けられ、前記第１金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止することを特徴とする薄膜トランジスター。
  2. 前記ソース・ドレイン電極と前記半導体層との間に位置するエッチングストップ層をさらに備えることを特徴とする請求項１に記載の薄膜トランジスター。
  3. 前記第１金属ストップ層と前記半導体層とは絶縁的に設けられることを特徴とする請求項２に記載の薄膜トランジスター。
  4. 前記ソース・ドレイン電極を形成する材料とゲート電極を形成する材料との少なくとも一方は、銅又は銅合金であることを特徴とする請求項１又は３に記載の薄膜トランジスター。
  5. 前記半導体層は金属酸化物半導体層であることを特徴とする請求項４に記載の薄膜トランジスター。
  6. 前記第１金属ストップ層は、前記半導体層と同じ材料を用いて製作されることを特徴とする請求項５に記載の薄膜トランジスター。
  7. 前記第１金属ストップ層は、酸化銅、窒化銅或は酸窒化銅の膜層であることを特徴とする請求項５に記載の薄膜トランジスター。
  8. 前記第１金属ストップ層は、前記半導体層と異なる金属酸化物半導体材料を用いて製作されることを特徴とする請求項５に記載の薄膜トランジスター。
  9. 前記薄膜トランジスターは第２金属ストップ層を備え、前記第２金属ストップ層が前記第１金属ストップ層と前記ソース・ドレイン電極との間に位置し、前記第２金属ストップ層は、ソース・ドレイン電極を形成する材料とゲート電極を形成する材料とがお互いに拡散することを阻止することを特徴とする請求項４に記載の薄膜トランジスター。
  10. 前記ソース・ドレイン電極を形成する材料は、銅又は銅合金であることを特徴とする請求項９に記載の薄膜トランジスター。
  11. 前記第２金属ストップ層は、酸化銅、窒化銅或は酸窒化銅の膜層であることを特徴とする請求項１０に記載の薄膜トランジスター。
  12. 前記第２金属ストップ層は、金属酸化物半導体材料を用いて製作されることを特徴とする請求項１０に記載の薄膜トランジスター。
  13. 前記薄膜トランジスターは、
    前記ゲート電極が前記基板上に位置し、
    前記ゲート絶縁層が前記ゲート電極上に位置し、
    前記半導体層及び第１金属ストップ層が前記ゲート絶縁層上に位置し、
    前記エッチングストップ層が前記半導体層上に位置し、
    前記第２金属ストップ層が前記半導体層及び第１金属ストップ層上に位置し、
    前記ソース・ドレイン電極層が前記第２金属ストップ層上に位置し、
    或は、前記薄膜トランジスターは、
    前記ソース・ドレイン電極層が前記基板上に位置し、
    前記第２金属ストップ層が前記ソース・ドレイン電極層上に位置し、
    前記エッチングストップ層が前記第２金属ストップ層上に位置し、
    前記半導体層及び第１金属ストップ層が前記エッチングストップ層上に位置し、
    前記ゲート絶縁層が前記半導体層上に位置し、
    前記ゲート電極が前記ゲート絶縁層上に位置するように構成された
    ことを特徴とする請求項９に記載の薄膜トランジスター。
  14. 前記薄膜トランジスターは、
    前記ゲート電極が前記基板上に位置し、
    前記ゲート絶縁層が前記ゲート電極上に位置し、
    前記半導体層及び第１金属ストップ層が前記ゲート絶縁層上に位置し、
    前記ソース・ドレイン電極が前記第１金属ストップ層上に位置し、
    或は、前記薄膜トランジスターは、
    前記ソース・ドレイン電極が前記基板上に位置し、
    前記半導体層及び第１金属ストップ層が前記ソース・ドレイン電極上に位置し、
    前記ゲート絶縁層が前記半導体層及び第１金属ストップ層上に位置し、
    前記ゲート電極が前記ゲート絶縁層上に位置するように構成された
    ことを特徴とする請求項１に記載の薄膜トランジスター。
  15. 前記薄膜トランジスターは、
    前記ゲート電極が前記基板上に位置し、
    前記ゲート絶縁層が前記ゲート電極上に位置し、
    前記半導体層及び第１金属ストップ層が前記ゲート絶縁層上に位置し、
    前記第２金属ストップ層が前記半導体層及び第１金属ストップ層上に位置し、
    前記ソース・ドレイン電極が前記第１金属ストップ層上に位置し、
    或は、前記薄膜トランジスターは、
    前記ソース・ドレイン電極が前記基板上に位置し、
    前記第２金属ストップ層が前記ソース・ドレイン電極上に位置し、
    前記半導体層及び第１金属ストップ層が前記第２金属ストップ層上に位置し、
    前記ゲート絶縁層が前記半導体層及び第１金属ストップ層上に位置し、
    前記ゲート電極が前記ゲート絶縁層上に位置するように構成された
    ことを特徴とする請求項９に記載の薄膜トランジスター。
  16. 前記第１金属ストップ層は、前記ソース・ドレイン電極に対応する位置にあることを特徴とする請求項４に記載の薄膜トランジスター。
  17. 前記第２金属ストップ層は、前記ソース・ドレイン電極に対応する位置にあることを特徴とする請求項９に記載の薄膜トランジスター。
  18. 請求項１〜８、１４、１６のいずれか一項に記載の薄膜トランジスターを備えることを特徴とするアレイ基板。
  19. 前記薄膜トランジスターのソース電極に接続されるデータライン及び前記薄膜トランジスターのゲート電極に接続されゲートラインをさらに備え、
    前記第１金属ストップ層は、前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、
    前記第１金属ストップ層は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、
    前記第１金属ストップ層は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にある
    ことを特徴とする請求項１８に記載のアレイ基板。
  20. 請求項９〜１３、１５、１７のいずれか一項に記載の薄膜トランジスターを備えることを特徴とするアレイ基板。
  21. 前記薄膜トランジスターのソース電極に接続されるデータライン及び前記薄膜トランジスターのゲート電極に接続されるゲートラインをさらに備え、
    前記第１金属ストップ層は、前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にあり、及び/又は、
    前記第２金属ストップ層は、前記ソース・ドレイン電極及びデータラインに対応する位置にあり、或は、前記ソース・ドレイン電極及びゲートラインに対応する位置にあり、或は、前記ソース・ドレイン電極、ゲートライン及びデータラインに対応する位置にあることを特徴とする請求項２０に記載のアレイ基板。
  22. 請求項１８又は１９に記載のアレイ基板を備えることを特徴とする表示装置。
  23. 請求項２０又は２１に記載のアレイ基板を備えることを特徴とする表示装置。
  24. 薄膜トランジスターを製作する方法であって、
    ゲート電極、ソース・ドレイン電極及び半導体層を含むパターンを形成し、
    ゲート絶縁層及び第１金属ストップ層を含むパターンを形成し、
    前記ゲート絶縁層は前記ゲート電極と半導体層との間に位置し、前記第１金属ストップ層は前記ソース・ドレイン電極とゲート絶縁層との間に位置し、前記第１金属ストップ層及び前記半導体層が同一層に設けられていることを特徴とする薄膜トランジスターの製作方法。
  25. エッチングストップ層を形成するパターンをさらに備え、前記エッチングストップ層は前記半導体層と前記ソース・ドレイン電極との間に位置することを特徴とする請求項２４に記載の薄膜トランジスターの製作方法。
  26. 前記第１金属ストップ層と前記半導体層とを絶縁的に設けることを特徴とする請求項２５に記載の薄膜トランジスターの製作方法。
  27. 前記半導体層は金属酸化物半導体層で製作されることを特徴とする請求項２６に記載の薄膜トランジスターの製作方法。
  28. 第２金属ストップ層を形成するパターンをさらに備え、前記第２金属ストップ層が前記第１金属ストップ層と前記ソース・ドレイン電極との間に位置することを特徴とする請求項２４又は２７に記載の薄膜トランジスターの製作方法。
  29. ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、及び第１金属ストップ層を含むパターンの形成は、
    パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
    パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
    同一回のパターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
    同一回のパターニング工程によって、前記半導体層と第１金属ストップ層とが形成されている基板上にソース・トレイン電極を含むパターン形成し、
    或は、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、及び第１金属ストップ層を含むパターンの形成は、
    同一回のパターニング工程によって、基板上にソース・ドレイン電極を含むパターンを形成し、
    同一回のパターニング工程によって、前記ソース・ドレイン電極が形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
    パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
    パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する
    ことを特徴とする請求項２４に記載の薄膜トランジスターの製作方法。
  30. ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、エッチングストップ層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
    パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
    パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
    同一回のパターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターン形成し、
    パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にエッチングストップ層を含むパターン形成し、
    同一回のパターニング工程によって、エッチングストップ層のパターンが形成されている基板上にソース・ドレイン電極と第２金属ストップ層とを含むパターンを形成し、
    或は、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、エッチングストップ層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
    同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンを形成し、
    パターニング工程によって、前記ソース・ドレイン電極及び第２金属ストップ層のパターンが形成されている基板上にエッチングストップ層を含むパターンを形成し、
    同一回のパターニング工程によって、前記エッチングストップ層のパターンが形成されている基板上に半導体層と第１金属ストップ層とを含むパターンを形成し、
    パターニング工程によって、前記半導体層と第１金属ストップ層とのパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
    パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する
    ことを特徴とする請求項２８に記載の薄膜トランジスターの製作方法。
  31. ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
    パターニング工程によって、基板上にゲート電極を含むパターンを形成し、
    パターニング工程によって、前記ゲート電極のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
    パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上に半導体層を含むパターンを形成し、
    パターニング工程によって、前記半導体層のパターンが形成されている基板上に第１金属ストップ層のパターンを形成し、
    同一回のパターニング工程によって、第１金属ストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターン形成し、
    或は、ゲート電極、ソース・ドレイン電極、半導体層、ゲート絶縁層、第１金属ストップ層及び第２金属ストップ層を含むパターンの形成は、
    同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンを形成し、
    パターニング工程によって、前記ソース・ドレイン電極及び第２金属ストップ層のパターンが形成されている基板上に半導体層を含むパターンを形成し、
    パターニング工程によって、前記半導体層のパターンが形成されている基板上に第１金属ストップ層のパターンを形成し、
    パターニング工程によって、前記第１金属ストップ層のパターンが形成されている基板上にゲート絶縁層を含むパターンを形成し、
    パターニング工程によって、前記ゲート絶縁層のパターンが形成されている基板上にゲート電極を含むパターンを形成する
    ことを特徴とする請求項２８に記載の薄膜トランジスターの製作方法。
  32. ソース・ドレイン電極を形成する前記材料は、銅又は銅合金であることを特徴とする請求項３０又は３１に記載の薄膜トランジスターの製作方法。
  33. 同一回のパターニング工程によって、エッチングストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
    成膜工程によって、前記エッチングストップ層のパターン又は第１金属ストップ層のパターンが形成されている基板上に前記銅金属又は銅合金の膜層を形成し、前記銅金属又は銅合金の膜層を形成する最初の時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成し、
    同一回のパターニング工程によって、第１金属ストップ層のパターンが形成されている基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
    成膜工程によって、前記エッチングストップ層のパターン又は第１金属ストップ層のパターンが形成されている基板上に前記銅金属又は銅合金の膜層を形成し、前記銅金属又は銅合金の膜層を形成する最初の時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを通過させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成する
    ことを特徴とする請求項３２に記載の薄膜トランジスターの製作方法。
  34. 同一回のパターニング工程によって、基板上にソース・ドレイン電極及び第２金属ストップ層を含むパターンの形成は、
    成膜工程によって、基板上に前記銅又は銅合金の膜層を形成し、前記銅又は銅合金の膜層の形成が完了する時間帯内に、チャンバー内に予め設定された比率の酸素、窒素、或は酸素と窒素との混合ガスを導入させ、第２金属ストップ層を形成するための銅又は銅合金の酸化物、窒化物、或は酸窒化物を形成し、前記第２金属ストップ層以外の銅金属又は銅合金の膜層はソース・ドレイン電極を形成するために用いられ、一回の露光、現像、フォトエッチングのステップで、前記ソース・ドレイン電極及び第２金属ストップ層のパターンを形成する
    ことを特徴とする請求項３２に記載の薄膜トランジスターの製作方法。
  35. 請求項１８又は１９に記載のアレイ基板において、銅又は銅合金の拡散を阻止するための第１金属ストップ層であることを特徴とするストップ層。
  36. 前記ストップ層の材料は、金属酸化物、金属窒化物、又は金属酸窒化物であることを特徴とする請求項３５に記載のストップ層。
  37. 前記金属酸化物は、インジウム・ガリウム・亜鉛酸化物又は酸化銅であることを特徴とする請求項３５に記載のストップ層。
  38. 前記金属窒化物は、銅金属窒化物であることを特徴とする請求項３５に記載のストップ層。
  39. 前記金属酸窒化物は、銅金属酸窒化物であることを特徴とする請求項３５に記載のストップ層。
  40. 請求項２０又は２１に記載のアレイ基板において、銅又は銅合金の拡散を阻止するための第１金属ストップ層及び/又は第２金属ストップ層であることを特徴とするストップ層。
  41. 前記ストップ層の材料は、金属酸化物、金属窒化物、又は金属酸窒化物であることを特徴とする請求項４０に記載のストップ層。
  42. 前記金属酸化物は、インジウム・ガリウム・亜鉛酸化物又は酸化銅であることを特徴とする請求項４０に記載のストップ層。
  43. 前記金属窒化物は、銅金属窒化物であることを特徴とする請求項４０に記載のストップ層。
  44. 前記金属酸窒化物は、銅金属酸窒化物であることを特徴とする請求項４０に記載のストップ層。
JP2015540036A 2012-11-02 2013-10-30 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層 Pending JP2016502264A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201220575529.2 2012-11-02
CN201210434914.X 2012-11-02
CN201210434914.XA CN102956715B (zh) 2012-11-02 2012-11-02 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN 201220575529 CN202855742U (zh) 2012-11-02 2012-11-02 一种薄膜晶体管、阵列基板和显示装置
PCT/CN2013/086250 WO2014067463A1 (zh) 2012-11-02 2013-10-30 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层

Publications (1)

Publication Number Publication Date
JP2016502264A true JP2016502264A (ja) 2016-01-21

Family

ID=50626502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015540036A Pending JP2016502264A (ja) 2012-11-02 2013-10-30 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層

Country Status (5)

Country Link
US (1) US9331165B2 (ja)
EP (1) EP2916360A4 (ja)
JP (1) JP2016502264A (ja)
KR (1) KR20140068918A (ja)
WO (1) WO2014067463A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR20160087469A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
US10234978B2 (en) * 2016-01-29 2019-03-19 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and display panel
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWI671913B (zh) * 2018-05-02 2019-09-11 友達光電股份有限公司 半導體裝置及其製造方法
KR20210040645A (ko) * 2019-10-04 2021-04-14 삼성전자주식회사 투명 전도성 산화물층을 포함하는 반도체 소자
CN110783266B (zh) * 2019-11-14 2022-11-04 Tcl华星光电技术有限公司 一种改善金属走线底切现象的制备方法
US20240102147A1 (en) * 2022-09-28 2024-03-28 nexTC Corporation Applying a transparent conductive film to fluorine-doped tin oxide

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
WO2011142064A1 (ja) * 2010-05-11 2011-11-17 シャープ株式会社 アクティブマトリクス基板及び表示パネル
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2012178545A (ja) * 2010-12-01 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086798A (ja) * 2001-09-13 2003-03-20 Nec Corp 半導体装置およびその製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR20110044633A (ko) 2009-10-23 2011-04-29 엘지디스플레이 주식회사 단일 구리 타겟을 이용한 박막트랜지스터 제조 방법 및 그 방법에 의한 박막 트랜지스터
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
CN102683593B (zh) * 2012-03-29 2015-02-18 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板的制作方法
CN102956713B (zh) 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN202855742U (zh) * 2012-11-02 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN102956715B (zh) * 2012-11-02 2015-04-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
WO2011142064A1 (ja) * 2010-05-11 2011-11-17 シャープ株式会社 アクティブマトリクス基板及び表示パネル
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2012178545A (ja) * 2010-12-01 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
EP2916360A4 (en) 2016-06-22
WO2014067463A1 (zh) 2014-05-08
EP2916360A1 (en) 2015-09-09
US9331165B2 (en) 2016-05-03
US20150214320A1 (en) 2015-07-30
KR20140068918A (ko) 2014-06-09

Similar Documents

Publication Publication Date Title
JP2016502264A (ja) 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
JP6215053B2 (ja) 表示装置及びその製造方法
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
US9240485B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US7923729B2 (en) Active matrix substrate and its manufacturing method
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
JP5172178B2 (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
US20070295963A1 (en) Tft array substrate and method of manufacturing the same
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JPWO2012117695A1 (ja) 半導体装置の製造方法
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN210272308U (zh) 阵列基板及显示面板
CN110690232A (zh) 阵列基板的制造方法、阵列基板及显示面板
KR20160044168A (ko) 표시 기판 및 이의 제조 방법
WO2023108608A1 (zh) 阵列基板及制作方法、显示面板
CN202905721U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN114236931B (zh) 阵列基板及制作方法、显示面板
CN210272361U (zh) 阵列基板及显示面板
TWI683152B (zh) 畫素結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171204