CN110690232A - 阵列基板的制造方法、阵列基板及显示面板 - Google Patents

阵列基板的制造方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN110690232A
CN110690232A CN201911013645.8A CN201911013645A CN110690232A CN 110690232 A CN110690232 A CN 110690232A CN 201911013645 A CN201911013645 A CN 201911013645A CN 110690232 A CN110690232 A CN 110690232A
Authority
CN
China
Prior art keywords
metal oxide
array substrate
semiconductor pattern
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911013645.8A
Other languages
English (en)
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN201911013645.8A priority Critical patent/CN110690232A/zh
Publication of CN110690232A publication Critical patent/CN110690232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板的制造方法、阵列基板及显示面板。阵列基板的制造方法包括：在衬底基板上形成第一栅极和遮光图形；在第一栅极和遮光图形上沉积至少一层缓冲层，并在缓冲层上形成位于第一栅极上方的金属氧化物半导体图形和位于遮光图形上方的低温多晶硅半导体图形；在金属氧化物半导体图形和低温多晶硅半导体图形上依次沉积栅极绝缘层和栅极金属层，并进行光刻工艺，以在低温多晶硅半导体图形的上方形成第二栅极；在第二栅极上沉积金属氧化物保护层，在金属氧化物保护层上形成与金属氧化物半导体图形连接的第一源极和第一漏极，并在金属氧化物保护层上形成与低温多晶硅半导体图形连接的第二源极和第二漏极。本发明能够降低显示面板的功耗。

Description

阵列基板的制造方法、阵列基板及显示面板
技术领域
本发明涉及平面显示技术领域，尤其涉及一种阵列基板的制造方法、阵列基板及显示面板。
背景技术
平面显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display，LCD)及有机发光二极管显示器件(Organic Light Emitting Display，OLED)。
目前，平板显示器件向大尺寸、高集成度、高分辨率、高驱动频率方向发展，对迁移率的要求越来越高，目前使用的多晶硅TFT不能进行大尺寸平板显示，因而基于LTPS(LowTemperature Poly-silicon，低温多晶硅)TFT(Thin Film Transistor，薄膜晶体管)的面板技术成为主流。在经历过去数年的改良，LTPS显示面板拥有高分辨率、高反应速度、高亮度、高开口率等优势，使其成为了当今市面上最成熟和主流的TFT面板技术方案。
然而，低温多晶硅TFT虽然迁移率高，但是TFT的关态电流大，用其驱动显示面板时，存在功耗较高的问题。
发明内容
本发明提供一种阵列基板的制造方法、阵列基板及显示面板，能够降低显示面板的功耗。
第一方面，本发明提供一种阵列基板的制造方法，包括：在衬底基板上间隔形成第一栅极和遮光图形，其中，第一栅极位于与阵列基板的显示区域对应的区域内；在第一栅极和遮光图形上沉积至少一层缓冲层，并在缓冲层上形成位于第一栅极上方的金属氧化物半导体图形、和位于遮光图形上方的低温多晶硅半导体图形；在金属氧化物半导体图形和低温多晶硅半导体图形上依次沉积栅极绝缘层和栅极金属层，并进行光刻工艺，以在低温多晶硅半导体图形的上方形成第二栅极；在第二栅极上沉积金属氧化物保护层，在金属氧化物保护层上形成与金属氧化物半导体图形连接的第一源极和第一漏极，并在金属氧化物保护层上形成与低温多晶硅半导体图形连接的第二源极和第二漏极。
第二方面，本发明提供一种阵列基板，采用上述的阵列基板的制造方法制造而成。
第三方面，本发明提供一种显示面板，包括上述的阵列基板。
本发明实施例提供的阵列基板的制造方法、阵列基板及显示面板，由于金属氧化物TFT形成在与显示区域对应的区域内，用于驱动像素电极，而金属氧化物TFT迁移率高，有非常好的关态电流，用其驱动像素电极可以降低显示面板的功耗，与低温多晶硅TFT配合使用，既可以满足显示面板高迁移率的要求也可以减小功耗，可以更好地满足大尺寸液晶显示器和有机发光二极管显示器件的需求。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的阵列基板的制造方法的流程示意图；
图2为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的结构示意图；
图3为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第二状态时的结构示意图；
图4为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第三状态时的结构示意图；
图5为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第四状态时的结构示意图；
图6为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第五状态时的结构示意图；
图7为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第六状态时的结构示意图；
图8为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第七状态时的结构示意图；
图9为本发明实施例二提供的阵列基板的结构示意图。
附图标记：
1-玻璃基板；2-遮光图形；3-第一缓冲层；4-金属氧化物半导体图形；5-低温多晶硅半导体图形；6-栅极绝缘层；7-第一栅极；8-第二栅极；9-金属氧化物保护层；10-第一源极；10’-第一漏极；11-第二源极；11’-第二漏极；12-导电过孔；13-钝化层；14-像素电极；15-第一过孔；16-第二过孔；17-氧化硅膜。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的阵列基板的制造方法的流程示意图，如图1所示，本实施例的阵列基板的制造方法，包括：
S10、在衬底基板上间隔形成第一栅极和遮光图形，其中，第一栅极位于与阵列基板的显示区域对应的区域内；
具体可选的，在玻璃基板1(也可以是有机基板，例如PI、PET等材料)上采用溅射或热蒸发的方法依次沉积上厚度约为
Figure BDA0002244977480000031
的栅金属层。栅金属层可以选用Cr、W、Cu、Ti、Ta、Mo、等金属或合金。通过一次普通的光刻工艺后，形成第一栅极7和低温多晶硅TFT区域的遮光图形2。
S20、在第一栅极7和遮光图形2上沉积至少一层缓冲层，并在缓冲层上形成位于第一栅极7上方的金属氧化物半导体图形4、和位于遮光图形2上方的低温多晶硅半导体图形5；
具体的，在第一栅极7和遮光图形2上通过等离子体增强化学的气相沉积法连续沉积厚度为
Figure BDA0002244977480000041
的缓冲层。并在缓冲层上形成位于第一栅极7上方的金属氧化物半导体图形4、和位于遮光图形2上方的低温多晶硅半导体图形5。
由于金属氧化物半导体图形4位于与阵列基板的显示区域对应的区域内，因此金属氧化物TFT形成在与显示区域对应的区域内，用于驱动像素电极14，金属氧化物TFT迁移率高，有非常好的关态电流，用其驱动像素电极14可以降低显示面板的功耗，也可以更好地满足大尺寸液晶显示器和有机发光二极管显示器件的需求。
可选的，在缓冲层上形成位于第一栅极7上方的金属氧化物半导体图形4、和位于遮光层上方的低温多晶硅半导体图形5，具体包括：
在形成有金属氧化物半导体图形4的缓冲层上沉积非晶硅膜；
利用退火工艺将非晶硅膜形成为多晶硅膜，并通过光刻工艺形成低温多晶硅半导体图形5。
首先，在缓冲层上通过溅射或热蒸发的方法沉积上厚度约为
Figure BDA0002244977480000042
的金属氧化物半导体层，金属氧化物半导体层可以是IGZO，也可以采用Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物，然后通过一次光刻工艺形成金属氧化物半导体图形4。
其次，在形成有金属氧化物半导体图形4的缓冲层上通过等离子体增强化学的气相沉积法连续沉积厚度为
Figure BDA0002244977480000043
的非晶硅，然后对非晶硅膜进行高温退火，如使用ELA退火(准分子激光退火)在短时间内，使非晶硅膜融化，重新结晶生长成多晶硅膜；当然，也可以使用快速的退火炉进行高温退火，如在600℃以上的温度退火，使非晶硅膜融化再次生长成多晶硅膜；通过一次光刻工艺形成低温多晶硅半导体图形5。
或者，作为另一种可选的实施方式，在缓冲层上形成位于第一栅极7上方的金属氧化物半导体图形4、和位于遮光层上方的低温多晶硅半导体图形5，具体包括：
在形成有金属氧化物半导体图形4的缓冲层上沉积氧化硅膜17，并在氧化硅薄膜17上沉积非晶硅膜；利用退火工艺将非晶硅膜形成为多晶硅膜，并通过光刻工艺形成低温多晶硅半导体图形5。
具体的，首先，在缓冲层上通过溅射或热蒸发的方法沉积上厚度约为
Figure BDA0002244977480000051
Figure BDA0002244977480000052
的金属氧化物半导体层，金属氧化物半导体层可以是IGZO，也可以采用Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物，然后通过一次光刻工艺形成金属氧化物半导体图形4。
接着在形成有金属氧化物半导体图形4的衬底基板上通过等离子体增强化学的气相沉积法低速、低温、沉积厚度为
Figure BDA0002244977480000053
的氧化硅，对应的反应气体采用SiH4，N2O，氧化硅薄膜H含量低于6％，优选在3％～4％之间，可以减少H对金属氧化物半导体图形4的影响；同时低速沉积的氧化硅薄膜致密性高，平坦性好，作为多晶硅TFT的界面，有利于载流子的传输，提升多晶硅TFT的迁移率，从而提升多晶硅TFT的驱动能力，低速沉积的氧化硅薄膜还可以在形成多晶硅图案时，保护其下的金属氧化物半导体图形4不受损伤，提升金属氧化物半导体层的性能，进一步优选的，氧化硅膜17的厚度范围为
Figure BDA0002244977480000054
然后，在氧化硅膜17上通过等离子体增强化学的气相沉积法连续沉积厚度为
Figure BDA0002244977480000055
的非晶硅，然后对非晶硅薄膜进行高温退火，如使用ELA退火(准分子激光退火)在短时间内，使非晶硅薄膜融化，重新结晶生长成多晶硅膜；当然，也可以使用快速的退火炉进行高温退火，如在600℃以上的温度退火，使非晶硅膜融化再次生长成多晶硅膜；通过一次光刻工艺形成低温多晶硅半导体图形5。
S30、在金属氧化物半导体图形4和低温多晶硅半导体图形5上依次沉积栅极绝缘层6和栅极金属层，并进行光刻工艺，以在低温多晶硅半导体图形5的上方形成第二栅极8。
具体可选的，在金属氧化物半导体图形4和低温多晶硅半导体图形5上通过等离子体增强化学的气相沉积法沉积厚度为
Figure BDA0002244977480000056
的栅极绝缘层6，可以选用氧化硅，对应的反应气体可以为SiH4，N2O；也可以使用金属氧化物，如磁控溅射形成Al2O3。
然后在栅极绝缘层6上采用溅射或热蒸发的方法依次沉积上厚度约为
Figure BDA0002244977480000057
的栅金属层，栅金属可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。由一次光刻工艺在低温多晶硅半导体图形5的上方形成第二栅极8。
S40、在第二栅极8上沉积金属氧化物保护层9，在金属氧化物保护层9上形成与金属氧化物半导体图形4连接的第一源极10和第一漏极10’，并在金属氧化物保护层9上形成与低温多晶硅半导体图形5连接的第二源极11和第二漏极11’。
具体可选的，在第二栅极8上通过等离子体增强化学的气相沉积法沉积厚度为
Figure BDA0002244977480000061
的金属氧化物保护层9，金属氧化物保护层9可以选用氧化物、或者氧氮化合物，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2；然后通过一次光刻工艺形成第一过孔15和第二过孔16，第一过孔15贯穿金属氧化物保护层9和栅极绝缘层6，延伸到金属氧化物半导体图形4上，用于形成金属氧化物TFT的源极和漏极，第二过孔16贯穿金属氧化物保护层9和栅极绝缘层6，延伸到低温多晶硅半导体图形5上，用于形成低温多晶硅TFT的源极和漏极。
在形成第一过孔15和第二过孔16后，在金属氧化物保护层9上采用溅射或热蒸发的方法依次沉积上厚度约为
Figure BDA0002244977480000062
的源漏金属层，源漏金属可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的金属层也能满足需要。由一次光刻工艺形成金属氧化物TFT的第一源极10、第一漏极10’，低温多晶硅TFT的第二源极11和第二漏极11’。其中，第一源极10、第一漏极10’沉积在第一过孔15中，以和金属氧化物半导体图形4接触，第二源极11和第二漏极11’沉积在第二过孔16中，以和低温多晶硅半导体图形5直接接触。
在上述方法中，由于金属氧化物TFT形成在与显示区域对应的区域内，用于驱动像素电极14，而金属氧化物TFT迁移率高，有非常好的关态电流，用其驱动像素电极14可以降低显示面板的功耗，也可以更好地满足大尺寸液晶显示器和有机发光二极管显示器件的需求。
可选的，至少一个缓冲层中，最靠近金属氧化物图形的第一缓冲层3为氧化硅层，进一步的，在形成第一缓冲层3后，对第一缓冲层3进行退火工艺。
具体的在形成有第一栅极7和遮光图形2的玻璃基板1上通过等离子体增强化学的气相沉积法连续沉积厚度为
Figure BDA0002244977480000063
的缓冲层，此处可以沉积两层缓冲层，靠近玻璃基板1一侧的底层为氮化物或者氧氮化合物，沉积厚度为
Figure BDA0002244977480000071
对应的反应气体应是SiH4、NH3、N2或SiH2Cl2、NH3、N2；最靠近金属氧化物半导体图形4的第一缓冲层3采用氧化硅，沉积厚度为
Figure BDA0002244977480000072
对应的气体为SiH4，N2O；这样与氧化物半导体图案接触的为氧化硅，若第一缓冲层3使用氮化硅或者氮氧化硅时，由于其氢含量较高，其中的氢将扩散到金属氧化物半导体图案中导致TFT器件失效。
为了提升器件的稳定性，在形成第一缓冲层3后，进行一次高温退火工艺，以进一步减少缓冲层中的氢，同时可以避免后续在进行ELA退火工艺中时，发生氢爆炸，在提升金属氧化物TFT性能同时，防止了在形成多晶硅TFT的过程中，大的氢爆炸产生。
进一步的，步骤S40之后还包括：
在第一漏极10’、第一源极10、第二漏极11’、第二源极11上沉积钝化层13，并通过光刻工艺在钝化层13上位于第一漏极10’上方的区域形成导电过孔12；
在形成有导电过孔12的钝化层13上沉积透明导电层，并通过光刻工艺形成像素电极14，并使像素电极14经由导电过孔12和第一漏极10’电连接。
具体可选的，在金属氧化物保护层9上通过等离子体增强化学的气相沉积法沉积厚度为
Figure BDA0002244977480000074
的钝化层13，钝化层13可以选用氧化物、或者氧氮化合物，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2；然后通过一次光刻工艺形成导电过孔12。
然后在钝化层13上厚度约为
Figure BDA0002244977480000075
的透明导电层，透明导电层可以是ITO或者IZO，或者其他的透明金属氧化物。通过一次普通的光刻工艺形成像素电极14，此处，像素电极14经由导电过孔12和第一漏极10’电连接。
此外，需要注意的是，在本实施例中，金属氧化物半导体图形4位于与阵列基板的显示区域对应的区域内，低温多晶硅半导体图形5位于与阵列基板的非显示区域对应的区域内。在这种情况下，对应于使用低温多晶硅TFT(具有高迁移率的特性)驱动周边电路，使用金属氧化物TFT驱动像素电极14，可以有效降低显示面板的功耗。
或者金属氧化物半导体图形4(第一栅极7)和部分低温多晶硅半导体图形5(遮光图形2)位于与阵列基板的显示区域对应的区域内，另一部分低温多晶硅半导体图形5(遮光图形2)位于与阵列基板的非显示区域对应的区域内。在这种情况下，对应于有机发光二极管显示器件中，在显示区域中，金属氧化物TFT作为驱动TFT使用，低温多晶硅TFT作为开关TFT使用，而在非显示区域中，使用低温多晶硅TFT驱动周边电路，同样可以达到可以有效降低显示面板的功耗的目的。
下面举出一个具体的例子来描述本发明的阵列基板的制造过程。
步骤一：在玻璃基板1上形成第一栅极7和遮光图形2。图2为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第一状态时的结构示意图，如图2所示，在玻璃基板1上通过溅射或热蒸发的方法沉积栅金属层，并通过一次普通的光刻工艺形成第一栅极7和遮光图形2。阵列基板成为如图2所示的第一状态。
步骤二：在形成有第一栅极7和遮光图形2的玻璃基板1上沉积至少一层缓冲层，并在缓冲层上形成金属氧化物半导体图形4。图3为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第二状态时的结构示意图，如图3所示，在图2所示的第一状态的阵列基板的基础上，通过等离子体增强化学的气相沉积法连续沉积两层缓冲层，并对位于上层的第一缓冲层3进行一次高温退火工艺。然后在第一缓冲层3上通过溅射或热蒸发的方法沉积金属氧化物半导体层，并通过一次光刻工艺形成金属氧化物半导体图形4。以形成图3所示的第二状态的阵列基板。
步骤三：图4为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第三状态时的结构示意图，首先在图3所示的第二状态的阵列基板上沉积氧化硅膜17，并在氧化硅膜17上沉积非晶硅膜，利用退火工艺将非晶硅膜形成为多晶硅膜，并通过光刻工艺形成低温多晶硅半导体图形5。以形成图4所示的第三状态的阵列基板。
步骤四：在金属氧化物半导体图形4和低温多晶硅半导体图形5上依次沉积栅极绝缘层6和栅极金属层，并进行光刻，以在低温多晶硅半导体图形5的上方形成第二栅极8。
图5为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第四状态时的结构示意图。在图4所示的第三状态的阵列基板的基础上，通过等离子体增强化学的气相沉积法沉积栅极绝缘层6，然后在栅极绝缘层6上通过溅射或热蒸发的方法依次沉积栅金属层，然后通过一次普通的光刻工艺，形成第二栅极8。以形成图5所示的第四状态的阵列基板。
步骤五：在第二栅极8上沉积金属氧化物保护层9，并形成第一过孔15和第二过孔16，图6为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第五状态时的结构示意图，在图5所示的第四状态的阵列基板的基础上，通过等离子体增强化学的气相沉积法沉积金属氧化物保护层9，并通过一次光刻工艺形成第一过孔15和第二过孔16，以形成图6所示的第五状态的阵列基板，其中，第一过孔15作为第一源极10和第一漏极10’与金属氧化物半导体图形4的接触过孔，第二过孔16作为第二源极11和第二漏极11’与低温多晶硅半导体图形5的接触过孔。
步骤六：在金属氧化物保护层9上形成第一漏极10’、第一源极10、第二漏极11’、第二源极11，并在第一漏极10’、第一源极10、第二漏极11’、第二源极11上沉积钝化层13，之后通过光刻工艺在钝化层13上位于第一漏极10’上方的区域形成导电过孔12。图7为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第六状态时的结构示意图，在图6所示的第五状态的阵列基板上通过溅射或热蒸发的方法依次沉积源漏金属层，并通过一次普通的光刻工艺形成第一漏极10’、第一源极10、第二漏极11’、第二源极11。接着在第一漏极10’、第一源极10、第二漏极11’、第二源极11上通过等离子体增强化学的气相沉积法沉积钝化层13，并通过一次普通的光刻工艺形成导电过孔12。以形成图7所示的处于第六状态的阵列基板。
步骤七：在形成有导电过孔12的钝化层13上沉积透明导电层，并通过光刻工艺形成像素电极14，并使像素电极14经由导电过孔12和第一漏极10’电连接。图8为本发明实施例一提供的阵列基板的制造方法中阵列基板处于第七状态时的结构示意图。在图7所示的第六状态的阵列基板的基础上，沉积透明导电层，并通过一次普通的光刻工艺形成像素电极14，透明导电层部分形成在导电过孔12中，以将第一漏极10’和像素电极14电连接。至此完成本实施例中的阵列基板的制造过程。
本实施例中，阵列基板的制造方法，包括：在衬底基板上间隔形成第一栅极和遮光图形，其中，第一栅极位于与阵列基板的显示区域对应的区域内；在第一栅极和遮光层上沉积至少一层缓冲层，并在缓冲层上形成位于第一栅极上方的金属氧化物半导体图形、和位于遮光层上方的低温多晶硅半导体图形；在金属氧化物半导体图形和低温多晶硅半导体图形上依次沉积栅极绝缘层和栅极金属层，并进行光刻，以在低温多晶硅半导体图形的上方形成第二栅极；在第二栅极上沉积金属氧化物保护层，在金属氧化物保护层上形成与金属氧化物半导体图形连接的第一源极和第一漏极，并在金属氧化物保护层上形成与低温多晶硅半导体图形连接的第二源极和第二漏极。由于金属氧化物TFT形成在与显示区域对应的区域内，用于驱动像素电极，而金属氧化物TFT迁移率高，有非常好的关态电流，用其驱动像素电极可以降低显示面板的功耗，与低温多晶硅TFT配合使用，既可以满足显示面板高迁移率的要求也可以减小功耗，可以更好地满足大尺寸液晶显示器和有机发光二极管显示器件的需求。
实施例二
本实施例提供一种阵列基板，该阵列基板采用实施例一所述的制造方法制造而成，图9为本发明实施例二提供的阵列基板的结构示意图，如图9所示，本实施例的阵列基板包括设置在玻璃基板1上的至少一个金属氧化物薄膜晶体管和至少一个低温多晶硅薄膜晶体管。金属氧化物薄膜晶体管包括金属氧化物半导体图形4、栅极绝缘层6、第一栅极7、金属氧化物保护层9、至少一个缓冲层、氧化硅膜17、第一源极10和第一漏极10’，至少一个缓冲层覆盖在第一栅极7上，金属氧化物半导体图形4设置在至少一个缓冲层上，且位于第一栅极7上方，氧化硅膜17和栅极绝缘层6覆盖在金属氧化物半导体图形4之上，金属氧化物保护层9覆盖在栅极绝缘层6上，且在金属氧化物保护层9和栅极绝缘层6、氧化硅膜17上设有第一过孔15，第一源极10和第一漏极10’通过所述第一过孔15而与金属氧化物半导体图形4接触。
低温多晶硅薄膜晶体管包括遮光图形2、至少一个缓冲层、氧化硅膜17、低温多晶硅半导体图形5、栅极绝缘层6、第二栅极8、金属氧化物保护层9、第二源极11和第二漏极11’，至少一个缓冲层、氧化硅膜17依次覆盖在遮光图形2之上，低温多晶硅半导体图形5设置在氧化硅膜17之上，且位于遮光图形2上方，栅极绝缘层6覆盖在低温多晶硅半导体图形5之上，第二栅极8设置在栅极绝缘层6上，且位于低温多晶硅半导体图形5上方，金属氧化物保护层9覆盖在栅极绝缘层6和第二栅极8上，且在金属氧化物保护层9和栅极绝缘层6上设有第二过孔16，第二源极11和第二漏极11’通过所述第二过孔16而与低温多晶硅半导体图形5接触。
另外，阵列基板还包括设置在金属氧化物保护层9上方的钝化层13，和像素电极14，在钝化层13上设有导电过孔12，像素电极14通过导电过孔12和第一漏极10’电连接。
本实施例的阵列基板采用实施例一中的制造方法制造而成，由于金属氧化物TFT形成在与显示区域对应的区域内，用于驱动像素电极，而金属氧化物TFT迁移率高，有非常好的关态电流，用其驱动像素电极可以降低显示面板的功耗，与低温多晶硅TFT配合使用，既可以满足显示面板高迁移率的要求也可以减小功耗，可以更好地满足大尺寸液晶显示器和有机发光二极管显示器件的需求。
实施例三
本实施例提供一种显示面板，包括实施例二中的阵列基板，其中，阵列基板的具体结构以及功能均已在前述实施例二中进行了详细说明，因而此处不再赘述。
显示面板可以为液晶显示面板，此时，显示面板包括彩膜基板、液晶层和实施例二所述的阵列基板，液晶层夹设在彩膜基板和阵列基板之间。
显示面板也可以为有机发光二极管显示面板，此时，显示面板包括实施例二所述的阵列基板、封装层和有机层，其中有机层夹设在阵列基板和封装层之间。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可包括第一和第二特征直接接触，也可包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上间隔形成第一栅极和遮光图形，其中，所述第一栅极位于与阵列基板的显示区域对应的区域内；
在所述第一栅极和所述遮光图形上沉积至少一层缓冲层，并在所述缓冲层上形成位于所述第一栅极上方的金属氧化物半导体图形、和位于所述遮光图形上方的低温多晶硅半导体图形；
在所述金属氧化物半导体图形和低温多晶硅半导体图形上依次沉积栅极绝缘层和栅极金属层，并进行光刻工艺，以在所述低温多晶硅半导体图形的上方形成第二栅极；
在所述第二栅极上沉积金属氧化物保护层，在金属氧化物保护层上形成与所述金属氧化物半导体图形连接的第一源极和第一漏极，并在金属氧化物保护层上形成与所述低温多晶硅半导体图形连接的第二源极和第二漏极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述缓冲层上形成位于所述第一栅极上方的金属氧化物半导体图形、和位于所述遮光图形上方的低温多晶硅半导体图形，具体包括：
在形成有金属氧化物半导体图形的缓冲层上沉积非晶硅膜；
利用退火工艺将所述非晶硅膜形成为多晶硅膜，并通过光刻工艺形成所述低温多晶硅半导体图形。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述缓冲层上形成位于所述第一栅极上方的金属氧化物半导体图形、和位于所述遮光图形上方的低温多晶硅半导体图形，具体包括：
在形成有金属氧化物半导体图形的缓冲层上沉积氧化硅膜，并在所述氧化硅膜上沉积非晶硅膜；
利用退火工艺将所述非晶硅膜形成为多晶硅膜，并通过光刻工艺形成所述低温多晶硅半导体图形。
4.根据权利要求1-3任一项所述的阵列基板的制造方法，其特征在于，
所述至少一个缓冲层中，最靠近所述金属氧化物图形的第一缓冲层为氧化硅层。
5.根据权利要求4所述的阵列基板的制造方法，其特征在于，
在形成所述第一缓冲层后，对所述第一缓冲进行退火工艺。
6.根据权利要求1-3任一项所述的阵列基板的制造方法，其特征在于，所述在所述金属氧化物保护层上形成第一漏极、第一源极、第二漏极、第二源极之后还包括：
在所述第一漏极、第一源极、第二漏极、第二源极上沉积钝化层，并通过光刻工艺在所述钝化层上位于所述第一漏极上方的区域形成导电过孔；
在形成有导电过孔的钝化层上沉积透明导电层，并通过光刻工艺形成像素电极，并使所述像素电极经由所述导电过孔和所述第一漏极电连接。
7.根据权利要求1-3任一项所述的阵列基板的制造方法，其特征在于，
所述遮光图形位于与阵列基板的非显示区域对应的区域内。
8.一种阵列基板，其特征在于，采用如权利要求1-7任一项所述的制造方法制造而成。
9.一种显示面板，其特征在于，包括权利要求8所述的阵列基板。
10.根据权利要求9所述的显示面板，其特征在于，所述显示面板为液晶显示面板或者为有机发光二极管显示面板。
CN201911013645.8A 2019-10-23 2019-10-23 阵列基板的制造方法、阵列基板及显示面板 Pending CN110690232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911013645.8A CN110690232A (zh) 2019-10-23 2019-10-23 阵列基板的制造方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911013645.8A CN110690232A (zh) 2019-10-23 2019-10-23 阵列基板的制造方法、阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN110690232A true CN110690232A (zh) 2020-01-14

Family

ID=69113738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911013645.8A Pending CN110690232A (zh) 2019-10-23 2019-10-23 阵列基板的制造方法、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN110690232A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185891A (zh) * 2020-09-28 2021-01-05 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
WO2022061523A1 (zh) * 2020-09-22 2022-03-31 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
US12022698B2 (en) 2020-09-22 2024-06-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552027A (zh) * 2016-02-14 2016-05-04 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
US20180076239A1 (en) * 2016-09-14 2018-03-15 Japan Display Inc. Display device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552027A (zh) * 2016-02-14 2016-05-04 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
US20180076239A1 (en) * 2016-09-14 2018-03-15 Japan Display Inc. Display device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022061523A1 (zh) * 2020-09-22 2022-03-31 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
US12022698B2 (en) 2020-09-22 2024-06-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
CN112185891A (zh) * 2020-09-28 2021-01-05 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102709239B (zh) 显示装置、阵列基板及其制造方法
JP5215543B2 (ja) 薄膜トランジスタ基板
CN110690170A (zh) 阵列基板的制作方法、阵列基板及显示面板
US20150295092A1 (en) Semiconductor device
CN102270604B (zh) 阵列基板的结构及其制造方法
US20140167034A1 (en) Display device, array substrate and manufacturing method thereof
JP2016519847A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
WO2007091405A1 (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100070081A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN102629585A (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN102543754A (zh) 氧化物薄膜晶体管及其制造方法
JP2007053363A5 (zh)
JP2016502264A (ja) 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層
US8558230B2 (en) Thin film transistor substrate and method of fabricating the same
US20210149261A1 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
CN210272308U (zh) 阵列基板及显示面板
KR102006273B1 (ko) 표시 기판 및 이의 제조 방법
CN110690232A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN110729235A (zh) 阵列基板的制作方法、阵列基板及显示面板
CN110620080A (zh) 阵列基板的制造方法、阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination