CN110729235A - 阵列基板的制作方法、阵列基板及显示面板 - Google Patents
阵列基板的制作方法、阵列基板及显示面板 Download PDFInfo
- Publication number
- CN110729235A CN110729235A CN201911013083.7A CN201911013083A CN110729235A CN 110729235 A CN110729235 A CN 110729235A CN 201911013083 A CN201911013083 A CN 201911013083A CN 110729235 A CN110729235 A CN 110729235A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- thin film
- film transistor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 128
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 128
- 239000010409 thin film Substances 0.000 claims abstract description 97
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 279
- 239000004065 semiconductor Substances 0.000 claims description 96
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 239000011241 protective layer Substances 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 35
- 238000000137 annealing Methods 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 21
- 238000000206 photolithography Methods 0.000 description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000012495 reaction gas Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 7
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 238000002207 thermal evaporation Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004408 titanium dioxide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- -1 etc. Substances 0.000 description 3
- 238000004880 explosion Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229940071182 stannate Drugs 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011246 composite particle Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229940110676 inzo Drugs 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制作方法、阵列基板及显示面板，阵列基板包括衬底基板以及位于所述衬底基板上的金属氧化物薄膜晶体管和多晶硅薄膜晶体管，所述金属氧化物薄膜晶体管与所述多晶硅薄膜晶体管间隔设置，所述金属氧化物薄膜晶体管位于第一区域，用于驱动像素电极，所述多晶硅薄膜晶体管位于第二区域，用于控制金属氧化物薄膜晶体管。本发明实施例提供的阵列基板的制作方法、阵列基板及显示面板同时采用多晶硅薄膜晶体管和金属氧化物薄膜晶体管，分区域设计，工艺上兼容，有效地解决了多晶硅薄膜晶体管的技术瓶颈，使其能应用于大尺寸显示面板，同时能有效降低显示面板的功耗。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示面板。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，简称LCD)等平面显示装置因具有高清画质、省电、机身薄、无辐射等优点，而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹持在阵列基板和彩膜基板之间的液晶分子层组成。通过在阵列基板和彩膜基板之间施加驱动电压，可控制液晶分子旋转，从而使背光模组的光线折射出来产生画面。
目前，平板显示器件向大尺寸、高集成度、高分辨率、高驱动频率方向发展，对迁移率的要求越来越高，因而基于LTPS(Low Temperature Poly-silicon，低温多晶硅)TFT(Thin Film Transistor，薄膜晶体管)的面板技术成为主流。
然而，上述现有技术提供的低温多晶硅薄膜晶体管虽然迁移率高，但是其关态电流大，用它驱动像素电极时，存在功耗高的问题。
发明内容
本发明提供一种阵列基板的制作方法、阵列基板及显示面板，同时采用多晶硅薄膜晶体管和金属氧化物薄膜晶体管，能有效降低显示面板的功耗。
本发明一方面提供一种阵列基板的制作方法，包括：在衬底基板上沉积第一金属层，通过第一次光刻，使所述第一金属层形成位于第一区域的第一栅极；
沉积缓冲层和金属氧化物半导体层，通过第二次光刻，使所述金属氧化物半导体层形成位于所述第一区域的第一半导体层；
沉积非晶硅层，进行一次高温退火工艺，使所述非晶硅层形成多晶硅层，通过第三次光刻，使所述多晶硅层形成位于第二区域的第二半导体层，并使所述多晶硅层形成位于所述第一半导体层上的源漏金属隔离层；
依次沉积绝缘层和第二金属层，通过第四次光刻，使所述第二金属层形成位于所述第二区域的第二栅极；
沉积第一金属氧化物保护层，通过第五次光刻，在所述绝缘层和所述第一金属氧化物保护层上形成多个过孔；
沉积第三金属层，通过第六次光刻，使所述第三金属层形成位于所述第一区域的第一源极、第一漏极以及位于所述第二区域的第二源极、第二漏极，并使所述第一源极和所述第一漏极分别通过所述过孔与所述第一半导体层连通，所述第二源极和所述第二漏极分别通过所述过孔与所述第二半导体层连通。
如上所述的制作方法，还包括：
沉积第二金属氧化物保护层，通过第七次光刻，在所述第二金属氧化物保护层上形成位于所述第一区域的接触过孔；
沉积透明导电层，通过第八次光刻，使所述透明导电层形成像素电极并使所述像素电极通过所述接触过孔与所述第一漏极连通。
如上所述的制作方法，所述沉积缓冲层具体包括：
依次沉积第一缓冲层和第二缓冲层，所述第一缓冲层为氮化硅，所述第二缓冲层为氧化硅，再进行一次高温退火工艺以减少所述第二缓冲层中的氢含量。
如上所述的制作方法，所述第一缓冲层的厚度为
所述第二缓冲层的厚度为
如上所述的制作方法，所述第一次光刻还包括：使所述第一金属层形成位于所述第二区域的遮光层。
如上所述的制作方法，所述第二源极和所述第二漏极在所述衬底基板上的投影，位于所述遮光层在所述衬底基板上的投影范围内。
如上所述的制作方法，所述第一区域为所述阵列基板的显示区域，所述第二区域为所述阵列基板的周边电路区。
如上所述的制作方法，所述高温退火工艺包括准分子激光退火工艺。
如上所述的制作方法，所述高温退火工艺包括使用快速退火炉在600℃以上的温度退火。
本发明另一方面提供一种阵列基板，所述阵列基板根据如上所述的制作方法制成，包括：衬底基板以及分别位于所述衬底基板的第一区域和第二区域上的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括第一栅极、缓冲层、第一半导体层、绝缘层、第一金属氧化物保护层和源漏金属隔离层，第一源极和第一漏极设置在所述源漏金属隔离层上，所述绝缘层和所述第一金属氧化物保护层上设置有多个过孔，所述第一源极和所述第一漏极通过所述过孔与所述第一半导体层连通；
所述第二薄膜晶体管包括依次设置的第二半导体层、绝缘层、第二栅极和第一金属氧化物保护层，第二源极和第二漏极设置在所述第一金属氧化物保护层上，所述第二半导体层位于所述第二区域且覆盖在所述缓冲层上，所述第二源极和所述第二漏极分别通过所述过孔与所述第二半导体层连通；
所述第一半导体层为金属氧化物半导体层，所述第二半导体层和所述源漏金属隔离层为多晶硅层。
本发明还提供一种显示面板，包括如上所述的阵列基板。
本发明实施例提供的阵列基板的制作方法、阵列基板及显示面板，通过将阵列基板设计为双薄膜晶体管结构，利用多晶硅薄膜晶体管高迁移率的特点，使多晶硅薄膜晶体管控制金属氧化物薄膜晶体管，同时使金属氧化物薄膜晶体管驱动像素电极，这样设计可以充分利用多晶硅薄膜晶体管和金属氧化物薄膜晶体管的优点，一方面可以满足周边区域集成度高，对迁移率要求高的需求，另一方面可以降低显示面板的功耗。同时采用氧化硅作为缓冲层与金属氧化物半导体层直接接触，避免氢扩散到金属氧化物半导体层中，在沉积缓冲层后，对缓冲层进行一次高温退火工艺，以减少缓冲层中的氢，进一步提升金属氧化物薄膜晶体管的性能；通过在第一源极、第一漏极与金属氧化物半导体层之间设置多晶硅薄膜，使第一源极、第一漏极通过多晶硅薄膜与金属氧化物半导体层接触，提升了金属氧化物薄膜晶体管的开态电流和性能；充分利用了金属氧化物薄膜晶体管的制备工艺和多晶硅薄膜晶体管的制备工艺的特点，在不增加工艺步骤的前提下，通过合理设计阵列基板的结构和工艺流程，提升了金属氧化物薄膜晶体管的性能和稳定性。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的制作方法的流程图；
图3为本发明实施例提供的阵列基板完成步骤S101后的结构示意图；
图4为本发明实施例提供的阵列基板完成步骤S102后的结构示意图；
图5为本发明实施例提供的阵列基板完成步骤S103后的结构示意图；
图6为本发明实施例提供的阵列基板完成步骤S104后的结构示意图；
图7为本发明实施例提供的阵列基板完成步骤S105后的结构示意图；
图8为本发明实施例提供的阵列基板完成步骤S106后的结构示意图；
图9为本发明实施例提供的阵列基板完成步骤S107后的结构示意图。
附图标记：
11-第一区域；
12-第二区域；
13-衬底基板；
141-第一栅极；
142-遮光层；
151-第一缓冲层；
152-第二缓冲层；
16-第一半导体层；
171-源漏金属隔离层；
172-第二半导体层；
18-绝缘层；
19-第二栅极；
20-第一金属氧化物保护层；
211-第一漏极；
212-第一源极；
213-第二源极；
214-第二漏极；
22-第二金属氧化物保护层；
23-像素电极；
241-过孔；
25-接触过孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例提供的阵列基板的结构示意图，参考图1所示，本发明实施例提供的阵列基板为双薄膜晶体管结构，包括衬底基板13,以及位于衬底基板13上的第一薄膜晶体管和第二薄膜晶体管，其中第一薄膜晶体管为金属氧化物薄膜晶体管，第二薄膜晶体管为多晶硅薄膜晶体管，两薄膜晶体管间隔设置。为了便于描述，图1中将阵列基板分为两个区域，左边虚线框为第一区域11，右边虚线框为第二区域12，金属氧化物晶体管位于第一区域11，多晶硅薄膜晶体管位于第二区域12。应当注意的是，虚线框并不是阵列基板中的实际结构，只是为了描述方便而在图1中示出，在后续附图中并不示出。
本发明提供实施例提供的阵列基板为双薄膜晶体管结构，利用多晶硅薄膜晶体管高迁移率的特点，使其控制金属氧化物薄膜晶体管，同时使金属氧化物薄膜晶体管驱动像素电极，这样设计可以充分利用多晶硅薄膜晶体管和金属氧化物薄膜晶体管的优点，一方面可以满足周边电路区域集成度高，对迁移率要求高的需求，另一方面可以降低显示面板的功耗。
金属氧化物薄膜晶体管包括依次设置在衬底基板13上的第一栅极141、缓冲层、第一半导体层16、绝缘层18、第一金属氧化物保护层20，第一漏极211和第一源极212设置在第一金属氧化物保护层20上，位于第一区域11的绝缘层18和第一金属氧化物保护层20上具有两个过孔241：第一漏极211通过和第一源极212通过过孔241与第一半导体层16连通。
第一栅极141可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，或者是黑色有机树脂，或者其他的不透光的材料，采用溅射或热蒸发的方法沉积形成，厚度约为
第一半导体层16为金属氧化物半导体层，通过溅射或热蒸发的方法沉积形成，厚度约为
金属氧化物半导体层可以采用铟镓锌氧化物IGZO，也可以采用锂铌酸盐铟锌氧化物Ln-IZO、铟锡锌氧化物ITZO、ITGZO、氢化铟锌氧化物HIZO、铟锌氧化物IZO(InZnO)、氟掺杂的氧化锌ZnO:F、锡掺杂三氧化铟In2O3:Sn、钼掺杂三氧化铟In2O3:Mo、锡酸镉Cd2SnO4、铝掺杂氧化锌ZnO:Al、铌掺杂二氧化钛TiO2:Nb、Cd-Sn-O或其他金属氧化物。
缓冲层分为两层，通过等离子体增强化学气相沉积(PECVD)的方法沉积形成，底层为第一缓冲层151，可以为氮化硅SiNx，厚度为
对应的反应气体为SiH4，NH3，N2或SiH2Cl2，NH3，N2，上层为第二缓冲层152，采用氧化硅，厚度为对应的反应气体为SiH4，N2O。与金属氧化物半导体层接触的为第二缓冲层152，由于氮化硅层中氢含量较高，金属氧化物半导体层直接与其接触的话，其中的氢将扩散到金属氧化物半导体中，从而导致金属氧化物薄膜晶体管失效。为了提升薄膜晶体管的稳定性，采用氧化硅作为第二缓冲层152与金属氧化物半导体层直接接触，在沉积缓冲层后，可以对缓冲层进行一次高温退火工艺，以减少缓冲层中的氢，同时可以避免在后续采用准分子激光退火(ELA)工艺形成多晶硅时发生氢的爆炸，在提升金属氧化物薄膜晶体管性能的同时，也防止了形成多晶硅时产生大的氢爆炸。
绝缘层18可以采用氧化硅，通过等离子体增强化学气相沉积(PECVD)的方法沉积形成，对应的反应气体可以为SiH4，N2O；也可以采用金属氧化物，如通过磁控溅射方法形成Al2O3。
第一漏极211和第一源极212采用溅射或热蒸发的方法沉积形成，可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的金属层也能满足需要。
第一漏极211和第一源极212与金属氧化物半导体层直接接触时，会与金属氧化物半导体层发生反应，夺取金属氧化物半导体层中的氧，金属氧化物半导体层对氧非常敏感，失去氧化后薄膜晶体管的性能变差，因此，在第一漏极211、第一源极212与金属氧化物半导体层之间设置有源漏金属隔离层171，第一漏极211、第一源极212并不直接与金属氧化物半导体层直接接触，而是先与源漏金属隔离层171接触，源漏金属隔离层171再与金属氧化物半导体层直接接触。源漏金属隔离层171为多晶硅层，其具有很好的导电能力，能减少第一漏极211、第一源极212与金属氧化物半导体层的接触电阻，提升金属氧化物薄膜晶体管的开态电流并增加其导通能力；多晶硅层还可以改善金属氧化物半导体层与源漏极的接触界面的特性，提升金属氧化物薄膜晶体管的性能。
金属氧化物薄膜晶体管用于驱动像素电极23，具体地，金属氧化物薄膜晶体管的第一栅极141与扫描线相连并接收扫描线传输的扫描信号，第一源极212与数据线相连并接收数据线传输的数据信号，进而实现为像素电极23提供工作电压。
多晶硅薄膜晶体管用于和周边电路连接以控制金属氧化物薄膜晶体管。由于多晶硅薄膜晶体管具有关断电流较低的特性，即只需较低的阈值电压即能够保证多晶硅薄膜晶体管的栅极源极间的电压为零，从而使得周边电路的多晶硅薄膜晶体管处于关断状态，保证阵列基板的周边电路正常工作。
需要说明的是，阵列基板上还设置有存储电容，存储电容形成在电极金属层和像素电极之间，同金属氧化物薄膜晶体管和多晶硅薄膜晶体管分别电连接，使两个薄膜晶体管分别起到开关和控制的作用。
多晶硅薄膜晶体管为顶栅结构，设置在第二缓冲层152上，包括依次设置在第二缓冲层152上的第二半导体层172、绝缘层18、第二栅极19、第一金属氧化物保护层20，第二源极213和第二漏极214设置在第一金属氧化物保护层20上，位于第二区域12的绝缘层18和第一金属氧化物半导体层上具有两个过孔241，第二源极213和第二漏极214过孔241与第二半导体层172连通。
第二半导体层172为多晶硅半导体层，通过对非晶硅层进行高温退火而形成，可以使用准分子激光退火工艺，在短时间内使非晶硅层融化，并重新结晶生长成多晶硅层，准分子激光退火是指采用一定线束形状的激光在镀有非晶硅的衬底表面上扫描，经过几纳秒的加热后，非晶硅融化并重新结晶为多晶硅，准分子就是一种处于激发态的复合粒子，在标准状态下，即在基态时，它处于分离状态，而在激发态时处于分子状态；也可以采用快速的退火炉进行高温退火，如在600℃以上的温度退火，使非晶硅融化再次生长成多晶硅层。源漏金属隔离层171和第二半导体层172是在同一次光刻中形成的。
第二栅极19通过溅射或热蒸发的方法沉积形成，厚度为
可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
第一金属氧化物保护层20可以选用氧化物或者氧氮化物，通过PECVD方法沉积形成，厚度为
硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2。
第二源极213、第二漏极214与第一漏极211、第一源极212在同一光刻中形成，所用材料也相同。
本发明实施例提供的阵列基板还包括设置于衬底基板13和第一缓冲层151之间的遮光层142，遮光层142位于第二半导体层172的下方。遮光层142与第一栅极141是在同一光刻中形成的，材料与第一栅极141一致。遮光层142设置在第二半导体层172的下方，能够遮挡环境光或者背光源，防止光照射到第二半导体层172上，影响多晶硅薄膜晶体管的性能。
第二源极213和第二漏极214在衬底基板13上的投影，位于遮光层142在衬底基板13上的投影范围内，这样设置可防止光照射到第二源极213和第二漏极214之间的沟道区域，避免产生额外电流。本发明实施例提供的阵列基板还包括第二金属氧化物保护层22和像素电极23，第二金属氧化物保护层22覆盖在第一漏极211、第一源极212、第二源极213和第二漏极214上，第二金属氧化物保护层22上具有接触过孔25，像素电极23覆盖在第二金属氧化物保护层22上且通过接触过孔25与第一漏极211连通。
第二金属氧化物保护层22通过PECVD方法沉积形成，厚度为
可以选用氧化物、或者氧氮化合物，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2。
像素电极23可以是氧化铟锡ITO或氧化铟锌IZO，或者其他的透明金属氧化物，厚度约为
本发明实施例提供的阵列基板，通过设计为双薄膜晶体管结构，利用多晶硅薄膜晶体管高迁移率的特点，使多晶硅薄膜晶体管控制金属氧化物薄膜晶体管，同时使金属氧化物薄膜晶体管驱动像素电极，这样设计可以充分利用多晶硅薄膜晶体管和金属氧化物薄膜晶体管的优点，一方面可以满足周边区域集成度高，对迁移率要求高的需求，另一方面可以降低显示面板的功耗；同时采用氧化硅作为第二缓冲层与金属氧化物半导体层直接接触，避免氢扩散到金属氧化物半导体层中，在沉积缓冲层后，对缓冲层进行一次高温退火工艺，以减少缓冲层中的氢，进一步提升金属氧化物薄膜晶体管的性能；在第一源极、第一漏极与金属氧化物半导体层之间设置多晶硅薄膜，使第一源极、第一漏极通过多晶硅薄膜与金属氧化物半导体层接触，提升了金属氧化物薄膜晶体管的开态电流和性能。
实施例二
图2为本发明实施例提供的阵列基板的制作方法流程图，参照图2所示，本发明实施例提供一种阵列基板的制作方法，包括以下步骤：
S101、在衬底基板13上沉积第一金属层，通过第一次光刻，使第一金属层形成位于第一区域11的第一栅极141和位于第二区域12的遮光层142。
图3为本发明实施例提供的阵列基板完成步骤S101后的结构示意图，参照图3所示，在衬底基板13上采用溅射或热蒸发的方法依次沉积厚度约为
的第一金属层。衬底基板13可以选用玻璃基板或者有机基板，如PI、PET等材料制成的基板；第一金属层可以选用Cr、W、Cu、Ti、Ta、Mo、等金属或合金，或者是黑色有机树脂，或者其他的不透光的材料。通过第一次光刻后，第一金属层形成位于第一区域11的第一栅极141和位于第二区域的遮光层142。
S102、沉积缓冲层，和金属氧化物半导体层，通过第二次光刻，使金属氧化物半导体层形成位于第一区域11的第一半导体层16。
图4为本发明实施例提供的阵列基板完成步骤S102后的结构示意图，如图3所示，在完成步骤S101的衬底基板13上通过PECVD方法连续沉积厚度为
的缓冲层，缓冲层分为双层，底层为第一缓冲层151，可以采用氮化硅SiNx，沉积厚度为
对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2；上层为第二缓冲层152，采用氧化硅，沉积厚度为
对应的气体采用SiH4，N2O。
然后再通过溅射或热蒸发的方法沉积厚度约为
的金属氧化物半导体层，金属氧化物半导体层可以采用铟镓锌氧化物IGZO，也可以采用锂铌酸盐铟锌氧化物Ln-IZO、铟锡锌氧化物ITZO、ITGZO、氢化铟锌氧化物HIZO、铟锌氧化物IZO(InZnO)、氟掺杂的氧化锌ZnO:F、锡掺杂三氧化铟In2O3:Sn、钼掺杂三氧化铟In2O3:Mo、锡酸镉Cd2SnO4、铝掺杂氧化锌ZnO:Al、铌掺杂二氧化钛TiO2:Nb、Cd-Sn-O或其他金属氧化物。通过第二次光刻，金属氧化物半导体层形成位于第一区域11的第一半导体层16。
图4中与金属氧化物半导体层接触的第二缓冲层152采用的是氧化硅，如果使用氮化硅或氮氧化硅，由于氮化硅或氮氧化硅氢含量较高，其中的氢将扩散到金属氧化物半导体层中，从而导致金属氧化物半导体层薄膜晶体管失效。为了提升薄膜晶体管的稳定性，对第一缓冲层和第二缓冲层进行一次高温退火工艺，以减少其中的氢含量，提升金属氧化物薄膜晶体管的性能，这样做同时可以防止后续对非晶硅进行高温退火工艺时发生大的氢爆炸。
S103、沉积非晶硅层，进行一次高温退火工艺，使非晶硅层形成多晶硅层，通过第三次光刻，使多晶硅层形成位于第二区域12的第二半导体层172。
图5为本发明实施例提供的阵列基板完成步骤S103后的结构示意图，如图5所示，在完成步骤S102的衬底基板13上通过PECVD方法连续沉积厚度为
的非晶硅层，然后进行一次高温退火工艺，例如使用准分子激光退火工艺在短时间内使非晶硅层融化、重新结晶生长成多晶硅层，也可以使用快速的退火炉进行高温退火，如在600℃以上的温度退火，使非晶硅层融化并再次生长成多晶硅层；通过第三次光刻，使非晶硅层形成位于第二区域12的第二半导体层172。
在进行沉积非晶硅时会有部分氢原子进入金属氧化物半导体层中，导致金属氧化物薄膜晶体管性能恶化，但是在后续形成多晶硅的高温退火工艺中，退火的温度高于450℃，扩散到金属氧化物半导体层的氢逸出，使金属氧化物薄膜晶体管回复原来的性能，甚至比原来的性能更好。
此外，与金属氧化物半导体层接触的源漏极一般是金属Mo、Ti或Mo合金、Ti合金，其会与金属氧化物半导体层发生反应，夺取金属氧化物半导体层中的氧，形成Mo的氧化物或Ti的氧化物，金属氧化物半导体层对氧非常敏感，失去氧化后薄膜晶体管的性能变差，因此，在第三次光刻中，在第一半导体层16上的源漏极接触区域保留多晶硅层，使得多晶硅层形成位于第一半导体层16上的源漏金属隔离层171，使源漏极通过源漏金属隔离层171与第一半导体层16接触，源漏金属隔离层171可以改善金属氧化半导体层与源漏极的接触界面的特性，提升金属氧化物薄膜晶体管的性能，源漏金属隔离层171还具有很好的导电能力，减少源漏极与金属氧化物半导体层的接触电阻，提升金属氧化物薄膜晶体管的开态电流，增加其导通能力。
S104、依次沉积绝缘层18、第二金属层，通过第四次光刻，使第二金属层形成位于第二区域12的第二栅极19。
图6为本发明实施例提供的阵列基板完成步骤S104后的结构示意图，如图6所示，在完成步骤S103后的衬底基板13上通过PECVD方法沉积厚度为
的绝缘层18，绝缘层18可以选用氧化硅，对应的反应气体可以为SiH4,N2O，也可以采用金属氧化物，如采用磁控溅射的方法形成Al2O3。然后再采用溅射或热蒸发的方法依次沉积厚度约为
的第二金属层，第二金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。通过第四次光刻，使第二金属层形成位于第二区域12的第二栅极19。
S105、沉积第一金属氧化物保护层20，通过第五次光刻，在绝缘层18和第一金属氧化物保护层20上形成多个过孔241。
图7为本发明实施例提供的阵列基板完成步骤S105后的结构示意图，如图7所示，在完成步骤S104的衬底基板13上通过PECVD方法沉积厚度为
的第一金属氧化物保护层20，第一金属氧化物保护层20可以选用氧化物、或者氧氮化合物，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2；通过第五次光刻，在绝缘层18和第一金属氧化物保护层20上形成多个过孔241。
S106、沉积第三金属层，通过第六次光刻，使第三金属层形成位于第一区域11的第一漏极211和第一源极212以及位于第二区域12的第二源极213和第二漏极214，第一漏极211和第一源极212分别通过过孔241与第一半导体层16连通，第二源极213和第二漏极214分别通过过孔241与第二半导体层172连通。
图8为本发明实施例提供的阵列基板完成步骤S106后的结构示意图，如图8所示，在完成步骤S105的衬底基板13上，通过溅射或热蒸发的方法依次沉积厚度约为
的第三金属层，第三金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要；通过第六次光刻，使第三金属层形成位于第一区域11的第一漏极211和第一源极212以及位于第二区域12的第二源极213和第二漏极214，第一漏极211和第一源极212分别通过过孔241与第一半导体层16连通，第二源极213和第二漏极214分别通过过孔241与第二半导体层172连通。
其中，第二源极213和第二漏极214在衬底基板13上的投影，位于遮光层142在衬底基板13上的投影范围内。
进一步地，当在第三次光刻中保留了位于第一半导体层16上的多晶硅层时，多晶硅层形成源漏金属隔离层171，那么在第六次光刻中，第一漏极211和第一源极212则是通过过孔241与源漏隔离层171接触并连通，而不是直接与第一半导体层16接触。
具体地，所述阵列基板的制作方法还包括以下步骤：
S107、沉积第二金属氧化物保护层22，通过第七次光刻，在第二金属氧化物保护层22上形成接触过孔25。
图9为本发明实施例提供的阵列基板完成步骤S106后的结构示意图，如图9所示，在完成步骤S106的衬底基板13上通过PECVD方法沉积厚度为的第二金属氧化物保护层22，可以选用氧化物、或者氧氮化合物，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2；通过第七次光刻，在第二金属氧化物保护层22上形成位于接触过孔25。
S108、沉积透明导电层，通过第八次光刻，使透明导电层形成像素电极23并使像素电极23通过接触过孔25与第一漏极211连通。
在完成步骤S107的衬底基板13上沉积厚度约为
的透明导电层，透明导电层可以是ITO或者IZO，或者其他的透明金属氧化物；通过第八次光刻，使透明导电层形成像素电极23并使像素电极23通过接触过孔25与第一漏极211连通。完成步骤S108后的阵列基板结构如图1所示。
本发明实施例提供的阵列基板的制作方法，充分利用了金属氧化物薄膜晶体管的制备工艺和多晶硅薄膜晶体管的制备工艺的影响，在不增加工艺步骤的前提下，通过合理设计阵列基板的结构和工艺流程，提升了金属氧化物薄膜晶体管的性能和稳定性。
实施例三
本实施例提供一种显示面板，其包括上述实施例中所述的阵列基板。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上沉积第一金属层，通过第一次光刻，使所述第一金属层形成位于第一区域的第一栅极；
沉积缓冲层和金属氧化物半导体层，通过第二次光刻，使所述金属氧化物半导体层形成位于所述第一区域的第一半导体层；
沉积非晶硅层，进行一次高温退火工艺，使所述非晶硅层形成多晶硅层，通过第三次光刻，使所述多晶硅层形成位于第二区域的第二半导体层，并使所述多晶硅层形成位于所述第一半导体层上的源漏金属隔离层；
依次沉积绝缘层和第二金属层，通过第四次光刻，使所述第二金属层形成位于所述第二区域的第二栅极；
沉积第一金属氧化物保护层，通过第五次光刻，在所述绝缘层和所述第一金属氧化物保护层上形成多个过孔；
沉积第三金属层，通过第六次光刻，使所述第三金属层形成位于所述第一区域的第一源极、第一漏极以及位于所述第二区域的第二源极、第二漏极，并使所述第一源极和所述第一漏极分别通过所述过孔与所述第一半导体层连通，所述第二源极和所述第二漏极分别通过所述过孔与所述第二半导体层连通。
2.根据权利要求1所述的制作方法，其特征在于，还包括：
沉积第二金属氧化物保护层，通过第七次光刻，在所述第二金属氧化物保护层上形成接触过孔；
沉积透明导电层，通过第八次光刻，使所述透明导电层形成像素电极并使所述像素电极通过所述接触过孔与所述第一漏极连通。
3.根据权利要求1所述的制作方法，其特征在于，所述沉积缓冲层具体包括：
依次沉积第一缓冲层和第二缓冲层，所述第一缓冲层为氮化硅，所述第二缓冲层为氧化硅，再进行一次高温退火工艺以减少所述第二缓冲层中的氢含量。
4.根据权利要求3所述的制作方法，其特征在于，所述第一缓冲层的厚度为
所述第二缓冲层的厚度为
5.根据权利要求1所述的制作方法，其特征在于，所述第一次光刻还包括：使所述第一金属层形成位于所述第二区域的遮光层。
6.根据权利要求5所述的制作方法，其特征在于，所述第二源极和所述第二漏极在所述衬底基板上的投影，位于所述遮光层在所述衬底基板上的投影范围内。
7.根据权利要求1所述的制作方法，其特征在于，所述高温退火工艺包括准分子激光退火工艺。
8.根据权利要求1所述的制作方法，其特征在于，所述高温退火工艺包括使用快速退火炉在600℃以上的温度退火。
9.一种阵列基板，其特征在于，采用如权利要求1-8任一项所述的制作方法制作而成，包括衬底基板以及位于所述衬底基板上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管位于第一区域，所述第二薄膜晶体管位于第二区域；
所述第一薄膜晶体管包括依次设置的第一栅极、缓冲层、第一半导体层、绝缘层、第一金属氧化物保护层和源漏金属隔离层，第一源极和第一漏极设置在所述源漏金属隔离层上，所述绝缘层和所述第一金属氧化物保护层上设置有多个过孔，所述第一源极和所述第一漏极通过所述过孔与所述第一半导体层连通；
所述第二薄膜晶体管包括依次设置的第二半导体层、所述绝缘层、第二栅极和所述第一金属氧化物保护层，第二源极和第二漏极设置在所述第一金属氧化物保护层上，所述第二半导体层位于所述第二区域且覆盖在所述缓冲层上，所述第二源极和所述第二漏极分别通过所述过孔与所述第二半导体层连通；
所述第一半导体层为金属氧化物半导体层，所述第二半导体层和所述源漏金属隔离层为多晶硅层。
10.一种显示面板，其特征在于，包括如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013083.7A CN110729235A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法、阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013083.7A CN110729235A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法、阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110729235A true CN110729235A (zh) | 2020-01-24 |
Family
ID=69221826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911013083.7A Pending CN110729235A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法、阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729235A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430386A (zh) * | 2020-04-01 | 2020-07-17 | 京东方科技集团股份有限公司 | 光电探测器、显示基板及光电探测器的制作方法 |
| WO2021077471A1 (zh) * | 2019-10-22 | 2021-04-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
| WO2023225993A1 (zh) * | 2022-05-27 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
-
2019
- 2019-10-23 CN CN201911013083.7A patent/CN110729235A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021077471A1 (zh) * | 2019-10-22 | 2021-04-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
| CN111430386A (zh) * | 2020-04-01 | 2020-07-17 | 京东方科技集团股份有限公司 | 光电探测器、显示基板及光电探测器的制作方法 |
| CN111430386B (zh) * | 2020-04-01 | 2023-11-10 | 京东方科技集团股份有限公司 | 光电探测器、显示基板及光电探测器的制作方法 |
| US11894398B2 (en) | 2020-04-01 | 2024-02-06 | Boe Technology Group Co., Ltd. | Photodetector, display substrate, and method of manufacturing photodetector |
| WO2023225993A1 (zh) * | 2022-05-27 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10895774B2 (en) | Array substrate, manufacturing method, display panel and display device | |
| CN110690170A (zh) | 阵列基板的制作方法、阵列基板及显示面板 | |
| US10490670B2 (en) | Manufacturing method of array substrate, array substrate with active layer being above first electrode, and display device | |
| CN109273404B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| KR101681483B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101412761B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN106847743B (zh) | Tft基板及其制作方法 | |
| TWI509799B (zh) | 半導體裝置 | |
| TWI534905B (zh) | 顯示裝置及顯示裝置之製造方法 | |
| US8377760B2 (en) | Thin film transistor | |
| KR20080093709A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| WO2017128557A1 (zh) | 阵列基板及液晶显示装置 | |
| KR20100070081A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN110729235A (zh) | 阵列基板的制作方法、阵列基板及显示面板 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| US9281324B2 (en) | Array substrate, fabrication method thereof and display device | |
| CN102064109B (zh) | 薄膜晶体管及其制造方法 | |
| JP2016502264A (ja) | 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層 | |
| CN113054036A (zh) | 薄膜晶体管及其制备方法、显示面板、显示装置 | |
| JP4993826B2 (ja) | 半導体装置の作製方法 | |
| CN210272308U (zh) | 阵列基板及显示面板 | |
| CN212517205U (zh) | 低温多晶氧化物阵列基板 | |
| US20130021551A1 (en) | Ips liquid crystal display panel and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |