JP2006148040A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006148040A
JP2006148040A JP2005074685A JP2005074685A JP2006148040A JP 2006148040 A JP2006148040 A JP 2006148040A JP 2005074685 A JP2005074685 A JP 2005074685A JP 2005074685 A JP2005074685 A JP 2005074685A JP 2006148040 A JP2006148040 A JP 2006148040A
Authority
JP
Japan
Prior art keywords
conductive oxide
forming
film transistor
thin film
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005074685A
Other languages
English (en)
Inventor
Seikun Lee
制 勳 李
Chang-Oh Jeong
敞 午 鄭
Beom-Seok Cho
範 錫 趙
Yang-Ho Bae
バエ，ヤン−ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006148040A publication Critical patent/JP2006148040A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 低抵抗性及び信頼性を同時に確保できる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】 本発明の薄膜トランジスタ表示板は、絶縁基板と、絶縁基板上に形成されるゲート線と、ゲート線上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成されるソース電極を含むデータ線と、ソース電極と対向しているドレイン電極と、ドレイン電極と接続される画素電極とを有し、ゲート線と、データ線及びドレイン電極とのうちの少なくとも一つは、導電性酸化物からなる第１導電層及び銅を含む第２導電層を有する。
【選択図】 図２

Description

本発明は、薄膜トランジスタ液晶表示装置（TFT−LCD）または有機発光表示素子（OLED）等で用いられる薄膜トランジスタ表示板及びその製造方法に関し、より詳細には、低抵抗性配線を有する薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置（Liquid Crystal Display）は、現在最も広く用いられている平板表示装置（Flat Panel Display）の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって、透過する光の量を調節する表示装置である。
液晶表示装置の中でも、電界生成電極が二つの表示板にそれぞれ具備されているものが現在主に使用されている。このうち、一つの表示板には複数の画素電極が行列状に配列され、他の表示板には一つの共通電極が表示板全面を覆っている構造の形態が主流である。このような液晶表示装置における画像表示は、各画素電極に別途の電圧を印加することによって行われる。そのために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線を表示板に形成する。薄膜トランジスタは、ゲート線を通じて伝達される走査信号によって、データ線を通じて伝達される画像信号を画素電極に伝達したり遮断するスイッチング素子としての役割をする。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子（AM−OLED）においても、各発光素子を個別的に制御するスイッチング素子としての役割をする。
薄膜トランジスタにおいて、ゲート電極を含むゲート線、ソース電極を含むデータ線及びドレイン電極などの材料には、クロム（Cr）が主に使われている。
ところが、液晶表示装置の面積が次第に大型化する傾向があり、ゲート線及びデータ線の長さが次第に長くなり、これにより、既存のクロム配線を使う場合、相対的に高い抵抗のため信号遅延などの問題が発生する。
このような問題に対処するものとして、低い比抵抗を有する銅（Cu）が、大面積の液晶表示装置に適する金属として知られているが、銅（Cu）は、ガラス基板との接着性（adhesion）及びエッチング工程の難しさなどのため、実際の工程では信頼性が低下する問題点がある。
本発明は、前記の問題点を解決するために、低抵抗性及び信頼性を同時に確保できる薄膜トランジスタ表示板及びその製造方法を提供する。
本発明による薄膜トランジスタ表示板は、絶縁基板と、絶縁基板上に形成されているゲート線と、ゲート線上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成されているソース電極を含むデータ線及びソース電極と対向するドレイン電極及びドレイン電極と接続されている画素電極とを有し、ゲート線とデータ線及びドレイン電極とのうちの少なくとも一つは、導電性酸化物からなる第１導電層及び銅（Cu）を含む第２導電層を有する。
また、第１導電層は、ITO、ITON、IZO及びIZONのうち少なくとも一つを含む。
また、本発明による薄膜トランジスタ表示板の製造方法は、絶縁基板上にゲート線を形成する段階と、ゲート線上にゲート絶縁膜及び半導体層を順次に形成する段階と、ゲート絶縁膜及び半導体層の上にソース電極を含むデータ線及びソース電極と所定間隔を置いて対向するドレイン電極を形成する段階と、ドレイン電極と接続される画素電極を形成する段階とを有し、ゲート線を形成する段階とデータ線及びドレイン電極を形成する段階とのうちの少なくとも一つは、導電性酸化膜を形成する段階及び銅（Cu）を含む導電層を形成する工程を有する。
また、ゲート線を形成する段階とデータ線及びドレイン電極を形成する段階とのうちの少なくと一つは、銅（Cu）を含む導電層を形成する段階の後に、導電性酸化膜を形成する工程をさらに有する。
また、導電性酸化膜は、ITOまたはIZOで形成される。
また、導電性酸化膜を形成する段階は、導電性酸化物を窒素供給気体に露出させる工程をさらに有する。
また、導電性酸化膜を形成する段階は、導電性酸化物を水素気体（H２）及び水蒸気（H２O）のうちの少なくとも一つに露出する工程を有する。
また、導電性酸化膜を形成する工程は、２５℃乃至１５０℃で実施する。
銅層の上部及び／または下部に導電性酸化膜を形成して配線を形成する場合、銅による配線の低抵抗性が維持されると共に、基板との接着性、拡散防止性及びエッチングプロファイルを向上させ、配線の信頼性を確保することができる。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似の部分については同一の図面符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとする時、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。ある部分が他の部分の「すぐ上に」あるとする時、これは中間に他の部分がない場合を意味する。
以下、本発明の実施例による液晶表示装置及び有機発光表示素子用薄膜トランジスタ表示板の製造方法について図面を参照して詳細に説明する。
実施例１
まず、図１及び図２を参照して、本発明の一実施例による液晶表示装置用の薄膜トランジスタ表示板の構造について詳細に説明する。
図１は本発明の一実施例による液晶表示装置用の薄膜トランジスタ表示板の構造を示した配置図であり、図２は図１に示す薄膜トランジスタ表示板のII−II’線に沿った断面図である。
図１及び図２に示すように、絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は、横方向にのびており、各ゲート線１２１の一部は、複数のゲート電極１２４をなす。また、各ゲート線１２１の一部は、下方に突出して複数の拡張部１２７を形成する。
ゲート線１２１は、例えばITOまたはIZOのような導電性酸化物からなる導電層１２４p、１２７p、１２９p（以下、導電性酸化膜と言う）と、銅（Cu）または銅合金（Cu−alloy）からなる導電層１２４q、１２７q、１２９q（以下、銅層と言う）とで形成される。また、銅層１２４q、１２７q、１２９qの上に、導電性酸化膜（図示せず）がさらに形成されることもできる。このとき、銅層１２４q、１２７q、１２９qの上に形成された導電性酸化膜は、銅（Cu）が上部のゲート絶縁膜１４０に拡散することを防止する。
前記のように、銅層の下に導電性酸化膜が形成される場合には、基板との接着性が向上され、配線が剥けたり剥離する現象を防止することができる。
特に、導電性酸化膜が、非晶質形態から形成されたITOである場合、基板との接着性は一層向上される。これは、低温で形成された非晶質形態のITOが、後続の工程であるゲート絶縁膜１４０及び半導体層１５１形成段階において、約２００℃以上の高温に露出され、結晶質のITOを形成するためである。
また、銅（Cu）と非晶質ITOまたはIZOは、同一条件でエッチングすることができる。一般的に銅（Cu）は、エッチング速度が速いため、弱酸でエッチングをする必要がある。ところが、従来、銅（Cu）層の下部層に主に利用されていたモリブデン（Mo）等は、銅（Cu）に比べてエッチング速度が極めて遅く、同一条件でエッチングすることができなかった。これに対し、非晶質ITOまたはIZOのような導電性酸化物は、銅（Cu）と同一エッチング条件でエッチングを実施して、一度のエッチングで良好なプロファイルを有するゲート線１２１を形成することができる。
なお、ITOまたはIZOを窒素雰囲気に露出させて形成するITONまたはIZONを用いるのも好ましい。この場合、銅層と導電性酸化膜との接触領域における銅の酸化を防止し、抵抗の急速な増加を防ぐことができる。
導電性酸化膜１２４p、１２７p、１２９p及び銅層１２４q、１２７q、１２９qの側面は、約３０度乃至８０度の傾斜角を有する。
ゲート線１２１上には窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成される。
ゲート絶縁膜１４０上には水素化非晶質シリコンなどからなる複数の線状の半導体層１５１が形成される。線状半導体層１５１は、縦方向にのびており、ここから複数の突出部１５４がゲート電極１２４に向けてのびている。また、線状半導体層１５１は、ゲート線１２１と出会う地点付近で幅が大きくなり、ゲート線１２１の広い面積を覆っている。
半導体層１５１上にはシリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質ケイ素などの物質からなる線状抵抗性接触層１６１及び複数の島状の抵抗性接触層１６３、１６５が形成されている。抵抗性接触層１６３、１６５は、対をなして半導体層１５１の突出部１５４上に位置している。半導体層１５１、１５４及び抵抗性接触層１６３、１６５の側面もまた傾斜しており、その傾斜角は基板１１０に対して４０°乃至８０°である。
島状抵抗性接触層１６３、１６５及びゲート絶縁膜１４０の上には、それぞれ複数のデータ線１７１と複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成される。
データ線１７１は、縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向けてのびる複数の分枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５とは互いに分離されており、ゲート電極１２４を中心にして互いに対向して位置する。
ソース電極１７３を含むデータ線１７１及びドレイン電極１７５は、導電性酸化物からなる導電層１７１p、１７３p、１７５p、１７７p、１７９p（以下、下部導電性酸化膜と言う）、銅（Cu）または銅合金（Cu−alloy）からなる導電層１７１q、１７３q、１７５q、１７７q、１７９q（以下、銅層と言う）、及び導電性酸化物からなる導電層１７１r、１７３r、１７５r、１７７r、１７９r（以下、上部導電性酸化膜と言う）の三重の膜で形成されている。
下部及び上部の導電性酸化膜は、例えばITOまたはIZOで形成できる。導電性酸化膜は、銅層１７１q、１７３q、１７５q、１７７q、１７９qの上部及び／または下部に形成され、半導体層１５１及び／または画素電極１９０で銅（Cu）が拡散することを防止する。特に、導電性酸化膜がITOからなる場合は、蒸着の際に非晶質形態のITOから形成されることが好ましい。非晶質形態のITOまたはIZOのような導電性酸化物は、銅（Cu）と同一エッチング条件で良好なプロファイルを有するデータ線１７１を形成することができる。
また、導電性酸化膜は、ITONまたはIZONのような窒素含有の導電性酸化物で形成されることも好ましい。この場合、銅（Cu）と導電性酸化物の接触領域において銅の酸化を防止し、抵抗の急速な増加を防ぐことができる。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、ソース電極１７３とドレイン電極１７５との間の半導体の突出部１５４の表面に形成される。ストレージキャパシタ用導電体１７７は、ゲート線１２１の拡張部１２７と重なっている。
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７もゲート線１２１と同様に、その側面が基板１１０に対して約３０°乃至８０°それぞれ傾斜している。
島状抵抗性接触層１６３、１６５は、下部の半導体層１５４とその上部のソース電極１７３及びドレイン電極１７５との間に存在し、接触抵抗を低くする役割をする。また、線状半導体層１５１は、ソース電極１７３とドレイン電極１７５との間を始めとして、データ線１７１及びドレイン電極１７５で覆われず露出された部分を有し、大部分の領域で線状半導体層１５１の幅がデータ線１７１の幅よりも小さいが、前記のように、ゲート線１２１と出会う部分で幅が大きくなり、ゲート線１２１とデータ線１７１との間の絶縁を強化する。
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及び露出された半導体層１５１の上には、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）法で形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成される。また、保護膜１８０を有機物質で形成する場合には、ソース電極１７３とドレイン電極１７５との間の半導体層１５４が露出された部分で、保護膜１８０の有機物質が接触するのを防止するために、有機膜の下部に窒化ケイ素（SiNx）または酸化ケイ素（SiO２）からなる絶縁膜（図示せず）がさらに形成されることもできる。
保護膜１８０には、ゲート線の端部１２９、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９をそれぞれ露出する複数の接触孔１８１、１８５、１８７、１８２が形成されている。
保護膜１８０上にはITOまたはIZOからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は、接触孔１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７とそれぞれ物理的・電気的に接続されドレイン電極１７５からデータ電圧の印加を受けて、ストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける別の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって液晶層の液晶分子を再配列する。
また、画素電極１９０と対向表示板に形成されている共通電極（図示せず）は、液晶キャパシタをなして、薄膜トランジスタがターンオフした後でも印加された電圧を維持し、電圧維持能力を強化するために、液晶キャパシタと並列に接続された別のキャパシタを設けるが、これをストレージキャパシタと言う。ストレージキャパシタは、画素電極１９０及びこれと隣接するゲート線１２１（これを前段ゲート線（previous gate line）と言う）の重畳などにより形成され、ストレージキャパシタの静電容量、つまり保持容量を増やすためにゲート線１２１を拡張した拡張部１２７を設けて重畳面積を大きくし、一方、画素電極１９０と接触し且つ拡張部１２７と重なるストレージキャパシタ用導電体１７７を、保護膜１８０の下に設けて、両者間の距離を近くする。
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９とデータ線の端部１７９にそれぞれ接続される。接触補助部材８１、８２は、ゲート線の端部１２９またはデータ線の端部１７９と駆動集積回路のような外部装置の接着性を補完し、それらを保護する。
以下、図１及び図２に示される薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３a乃至図６b、図１及び図２を参照して詳細に説明する。
まず、図３a及び図３bに示すように、絶縁基板１１０上にITOまたはIZOのような導電性酸化物を含む導電層（以下、導電性酸化膜と言う）及び銅（Cu）を含む導電層（以下、銅層と言う）を順次に積層する。
ここで、導電性酸化膜及び銅層は、共スパッタリング（Co-sputtering）法で形成する。本実施例では、共スパッタリングのターゲットとしてITOと銅（Cu）を使用した。共スパッタリングは、初期に銅（Cu）ターゲットには電力を印加せず、ITOターゲットにのみ電力を印加して、基板上にITOからなる導電層を形成する。この場合、約２５℃乃至１５０℃で水素気体（H２）または水蒸気（H２O）を供給しながらスパッタリングを実施する。前記のような条件でITOを蒸着する場合、非晶質形態のITOが形成される。導電層は、約５０Å乃至５００Åの厚さで形成する。
次に、ITOターゲットに印加される電力をオフ（off）した後、銅（Cu）に電力を印加して銅層を形成する。この場合、銅層は、約１５００Å乃至３０００Åの厚さで形成する。
次に、銅ターゲットの電力をオフした後、ITOターゲットに再び電力を印加して銅層上にITOからなる導電性酸化膜を形成する。この場合も前記と同様に、約２５℃乃至１５０℃の温度で水素気体（H２）または水蒸気（H２O）を供給しながらスパッタリングを行う。これで、非晶質形態のITOが形成される。または、非晶質形態のITOに窒化性を与えるために、窒素気体（N２）、亜酸化窒素（N２O）またはアンモニア（NH３）を共に供給してITONを形成することもできる。
導電性酸化膜は、約５０Å乃至５００Åの厚さで形成する。
前記のように、銅層の上部及び／または下部に導電性酸化膜を形成することによって、基板との接着性を向上させると同時に、後に形成されるゲート絶縁膜１４０に銅（Cu）が拡散することを防止することができる。
特に、非晶質形態のITOで形成する場合、結晶質形態のITOよりも基板１１０との接着性を著しく向上させることができる。これは、低温で形成された非晶質形態のITOが、後続工程のゲート絶縁膜１４０及び半導体層１５１の形成段階において、約２００℃以上の高温に露出され、結晶質のITOを形成するためである。このようなITOの結晶性変化によって、ITO層と基板の接着性が著しく向上される。
また、非晶質形態のITOまたはIZOの場合、弱酸でエッチングすることができる。一般に、銅（Cu）は内化学性が弱く、弱酸でエッチングすることが要求されるが、既存の銅層の下部層として主に利用されるモリブデン（Mo）のような金属は、銅（Cu）よりもエッチング速度が極めて遅く、それぞれの金属層に対して別途のエッチング工程を施す必要がある。これは、結晶質ITO／銅（Cu）の二重層の場合も同様である。非晶質形態のITOまたはIZOは、銅（Cu）と同じ弱酸で一括エッチングすることができる。
前記のように、低温で形成される非晶質形態のITOまたはIZOを銅層の下部に形成する場合、基板との接着性、拡散防止性及び一括エッチングにより、プロファイル側面において、著しく改善された配線を形成することができる。
または、非晶質形態のITOまたはIZOを窒化するために、スパッタリングの際に窒素気体（N２）、亜酸化窒素（N２O）またはアンモニア（NH３）を共に供給して、ITONまたはIZONを形成することができる。この場合、銅（Cu）と導電性酸化物の接触領域を窒化処理することによって、銅の酸化を防止することができる。これで、ゲート電極１２４を含むゲート線１２１は、銅層の上部及び下部に非晶質ITOまたはITONが形成される三重膜の形態で形成される。
次に、三重膜のゲート線１２１を同一エッチング液を利用した湿式エッチングで一度にエッチングする。この場合、エッチング液としては、過酸化水素（H２O２）エッチング液、またはリン酸（H２PO３）、硝酸（HNO３）及び酢酸（CH３COOH）が適正な割合で混合されている統合エッチング液を利用する。
エッチングを通じて、図３a及び図３bに示すように、ゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を含むゲート線１２１が形成される。
次に、図４a及び図４bに示すように、ゲート線１２１及びゲート電極１２４を覆うように窒化ケイ素（SiNx）または酸化ケイ素（SiO２）を蒸着して、ゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の積層温度は、約２５０℃乃至５００℃、厚さは２０００Å乃至５０００Å程度とする。本工程は、約２００℃以上の高温で行われるため、ゲート線をなす非晶質形態のITOが結晶質ITOに変化する。
次に、ゲート絶縁膜１４０上に真性非晶質シリコン層、不純物がドーピングされた非晶質シリコン層を連続して積層し、不純物がドーピングされた非晶質シリコン層及び真性非晶質シリコン層を写真エッチングして、複数の突出部１５４を含む線状真性半導体層１５１と、複数の不純物半導体パターン１６４を含む不純物がドーピングされた非晶質シリコン層１６１とを形成する。
次に、不純物がドーピングされた非晶質シリコン層１６１上に、スパッタリングなどの方法でITOなどの導電性酸化物からなる導電層（以下、下部導電性酸化膜と言う）と、銅を含む導電層（以下、銅層と言う）及びITOなどの導電性酸化物からなる導電層（以下、上部導電性酸化膜と言う）を順次に積層する。
前記のように、銅層の下部及び／または上部に導電性酸化膜を形成することによって、銅（Cu）が酸化されて下部の半導体層及び上部の画素電極に拡散することを防止することができる。
この場合、下部及び上部の導電性酸化膜は、例えばITOまたはIZOで形成することができる。特に、ITOで形成する場合には、約２５℃乃至１５０℃の温度で水素気体（H２）または水蒸気（H２O）を供給しながらスパッタリングを行うことが好ましい。低温で形成された非晶質形態のITOまたはIZOを銅層の下部及び／または上部に形成する場合、一括エッチングによってプロファイルを著しく改善することができる。
また、非晶質形態のITOまたはIZOに窒化性を与えるために、窒素気体（N２）、亜酸化窒素（N２O）またはアンモニア（NH３）を共に供給して、ITONまたはIZONを形成することができる。この場合、銅層と導電性酸化膜の接触領域を窒化処理することによって、銅が酸化して導電性酸化物に拡散することを防止することができる。この場合、導電性酸化膜は約５０Å乃至５００Å、銅層は約１５００乃至３０００Åの厚さで形成する。
次に、三重膜となったデータ線１７１を同一エッチング液を利用して一括エッチングする。この場合、エッチング液としては、過酸化水素（H２O２）エッチング液、またはリン酸（H２PO３）、硝酸（HNO３）及び酢酸（CH３COOH）が適正な割合で混合されているエッチング液を利用する。
これで、図５a及び図５bに示すような、三重層のソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９が形成される。
次に、ソース電極１７３、ドレイン電極１７５及びストレージキャパシタ用導電体１７７で覆われず露出された不純物半導体層１６１、１６５の部分を除去することによって、複数の突出部１６３をそれぞれ含む複数の線状抵抗性接触層１６１及び複数の島状抵抗性接触層１６５を完成させ、一方、その下の真性半導体１５４の部分を露出させる。この場合、露出された真性半導体１５４の部分の表面を安定化するために酸素プラズマ処理を実施する。
次に、図６a及び図６bに示すように、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素（SiNx）などを単一層若しくは複数層で形成して、保護膜１８０を形成する。本工程は、約２００℃以上の高温で行われるため、データ線１７１をなす非晶質形態のITOが結晶質ITOに変化する。
次に、保護膜１８０上に感光膜を塗布した後、光マスクを通じて感光膜に光を照射し、現像して、複数の接触孔１８１、１８５、１８７、１８２を形成する。この時、感光性を有する有機膜の場合には、写真工程のみで接触孔を形成でき、エッチングは、ゲート絶縁膜１４０と保護膜１８０に対して実質的に同一エッチング比を有するエッチング条件で実施することが好ましい。
次に、保護膜１８０上にITOの透明金属層をスパッタリング法で積層する。この時、透明金属層は、約４００Å乃至１５００Åの厚さで形成する。
本実施例では、導電性酸化膜としてITOを例に挙げて説明したが、IZOなどを含む全ての導電性酸化物を前記の工程に同様に適用することができる。また、本実施例では、銅層の上部及び下部に導電性酸化膜を形成する場合について説明したが、上部及び下部のうちのいずれか一つにのみ導電性酸化膜を形成することもできる。
実施例２
本実施例では、能動型有機発光表示装置（AM−OLED）用の薄膜トランジスタ表示板について説明する。
図７は本実施例による有機発光表示装置用の薄膜トランジスタ表示板の配置図であり、図８a及び図８bはそれぞれ図７に示す薄膜トランジスタ表示板のVIIIA−XVIIIA’線及びVIIIB−XVIIIB’線に沿った断面図である。
図７及び図８に示すように、絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成される。ゲート線１２１は、横方向にのびており、各ゲート線１２１の一部は突出して、複数の第１ゲート電極１２４aをなす。また、ゲート線１２１と同一層で第２ゲート電極１２４bが形成され、第２ゲート電極１２４bには縦方向にのびた維持電極１３３が接続される。
ゲート線１２１、第１及び第２ゲート電極１２４a、１２４b及び維持電極１３３は、例えばITOまたはIZOのような導電性酸化物からなる導電層１２４ap、１２４bp、１３３p（以下、導電性酸化膜と言う）と、銅（Cu）または銅合金（Cu-alloy）からなる導電層１２４aq、１２４bq、１３３q（以下、銅層と言う）とで形成されている。また、銅層１２４aq、１２４bq、１３３qの上に導電性酸化膜（図示せず）をさらに形成することができる。この場合、銅層１２４aq、１２４bq、１３３qの上に、導電性酸化膜を形成することによって、銅（Cu）が後に形成されるゲート絶縁膜１４０に拡散することを防止することができる。
前記のように、銅層１２４aq、１２４bq、１３３qの下に導電性酸化膜が形成される場合、基板との接着性が向上し、配線が剥けたり、剥離する現象を防止することができる。
特に、導電性酸化膜が、非晶質形態で形成されたITOからなる場合、基板との接着性が一層向上される。これは、低温で形成された非晶質形態のITOが、後続工程であるゲート絶縁膜１４０及び半導体層１５１の形成において、約２００℃以上の高温に露出され、結晶質のITOを形成するためである。
また、銅（Cu）及び非晶質ITOまたはIZOは、同一条件でエッチングすることができる。一般に銅（Cu）は、エッチング速度が速いため、弱酸でエッチングすることが要求される。しかし、既存の銅（Cu）層の下部層に主に利用されるモリブデン（Mo）等は、銅（Cu）に比べてエッチング速度が極めて遅く、同一条件でエッチングすることができなかった。これに対し、非晶質ITOまたはIZOのような導電性酸化物は、銅（Cu）と同一エッチング条件でエッチングを実施し、１度のエッチングで良好なプロファイルを有するゲート線１２１を形成することができる。
また、ITOまたはIZOを窒素雰囲気に露出させて形成されるITONまたはIZONを用いることも好ましい。この場合、銅層と導電性酸化膜の接触領域を窒化処理することによって、銅（Cu）が酸化して導電性酸化物内に拡散することを防止することができる。
導電性酸化膜１２４ap、１２４bp、１３３p及び銅層１２４aq、１２４bq、１３３qの側面は、約３０度乃至８０度の傾斜角を有する。
ゲート線１２１上には窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には水素化非晶質シリコンなどからなる複数の線状半導体１５１及び島状半導体１５４bが形成される。線状半導体１５１は、縦方向にのびており、ここから複数の突出部が第１ゲート電極１２４aに向けてのびて、第１ゲート電極１２４aと重なる第１チャンネル部１５４aをなしている。なお、線状半導体１５１は、ゲート線１２１と出会う地点付近で幅が拡張されている。島状半導体１５４bは、第２ゲート電極１２４bと交差する第２チャンネル部を含み、維持電極１３３と重なる維持電極部１５７を有する。
線状半導体１５１及び島状半導体１５４bの上には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の線状及び島状抗性接触層１６１、１６５a、１６３b、１６５bが形成される。線状接触層１６１は、複数の突出部１６３aを有し、この突出部１６３aと島状接触層１６５aとが対をなして線状半導体１５１の突出部１５４a上に位置している。また、島状接触層１６３b、１６５bは、第２ゲート電極１２４bを中心に対向して対をなし、島状半導体１５４b上に位置する。
半導体１５１、１５４b及び抵抗性接触層１６１、１６５a、１６３b、１６５bの側面もまた３０度乃至８０度の傾斜角を有する。
抵抗性接触層１６１、１６５a、１６３b、１６５b及びゲート絶縁膜１４０上には、それぞれ複数のデータ線１７１と複数の第１ドレイン電極１７５a、複数の電源線１７２及び第２ドレイン電極１７５bが形成されている。
データ線１７１及び電源線１７２は、縦方向にのびてゲート線１２１と交差し、データ電圧と電源電圧をそれぞれ伝達する。各データ線１７１から第１ドレイン電極１７５aに向けてのびる複数の分枝が、第１ソース電極１７３aをなし、各電源線１７２から第２ドレイン電極１７５bに向けてのびる複数の分枝が第２ソース電極１７３bをなす。一対の第１及び第２ソース電極１７３a、１７３bと第１及び第２ドレイン電極１７５a、１７５bは、互いに分離されており、それぞれ第１及び第２ゲート電極１２４a、１２４bに対し互いに対向して反対側に位置している。即ち、第１ソース電極１７３aと第１ドレイン電極１７５aは第１ゲート電極１２４aを中心に対向して位置し、第２ソース電極１７３bと第２ドレイン電極１７５bは、第２ゲート電極１２４bを中心に対向して位置している。 第１ゲート電極１２４a、第１ソース電極１７３a及び第１ドレイン電極１７５aは、線状半導体１５１の突出部１５４aと共にスイッチング用薄膜トランジスタをなし、第２ゲート電極１２４b、第２ソース電極１７３b及び第２ドレイン電極１７５bは、島状半導体１５４bと共に駆動用薄膜トランジスタをなす。この時、電源線１７２は、島状半導体１５４bの維持電極部１５７と重畳している。
データ線１７１、第１及び第２ドレイン電極１７５a、１７５b及び電源線１７２は、導電性酸化物からなる導電層１７１p、１７３ap、１７３bp、１７５ap、１７５bp、１７２p（以下、下部導電性酸化膜と言う）と、銅（Cu）または銅合金（Cu-alloy）からなる導電層１７１q、１７３aq、１７３bq、１７５aq、１７５bq、１７２q（以下、銅層と言う）と、導電性酸化膜からなる導電層１７１r、１７３ar、１７３br、１７５ar、１７５br、１７２r（以下、上部導電性酸化膜と言う）との三重膜で形成されている。
下部及び上部の導電性酸化膜は、例えばITOまたはIZOで形成できる。導電性酸化膜は、銅層１７１q、１７３aq、１７３bq、１７５aq、１７５bq、１７２qの上部及び／または下部に形成され、半導体層１５１及び／または画素電極１９０に銅（Cu）が拡散することを防止する。特に、導電性酸化膜がITOからなる場合は、蒸着の際に非晶質形態のITOで形成することが好ましい。非晶質形態のITOまたはIZOのような導電性酸化物は、銅（Cu）と同一エッチング条件で良好なプロファイルを有するデータ線１７１を形成することができる。
また、導電性酸化膜は、ITONまたはIZONのような窒素含有の導電性酸化物で形成されることも好ましい。この場合、銅層と導電性酸化膜の接触領域を窒化処理することによって、銅が酸化して導電性酸化物に拡散することを防止することができる。
データ線１７１、第１及び第２ドレイン電極１７５a、１７５b及び電源線１７２も、その側面が基板１１０に対して約３０°乃至８０°それぞれ傾斜している。
抵抗性接触層１６１、１６３b、１６５a、１６５bは、その下部の線状半導体１５１及び島状半導体１５４bと、その上部のデータ線１７１、第１ドレイン電極１７５a、１７５b、電源線１７２の間にのみ存在し、接触抵抗を低くする役割をする。線状半導体１５１は、第１ソース電極１７３aと第１ドレイン電極１７５aとの間に、データ線１７１及び第１ドレイン電極１７５aで覆われず露出された部分を有し、大部分の領域では、線状半導体１５１の幅がデータ線１７１の幅よりも小さいが、前記のように、ゲート線１２１と出会う部分で幅が大きくなり、ゲート線１２１による段差部分においてデータ線１７１が断線することを防止する。
データ線１７１、第１及び第２ドレイン電極１７５a、１７５b及び電源線１７２と、露出された半導体１５１、１５４bの部分との上には、平坦化特性が優れて感光性を有する有機物質またはプラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質などからなる保護膜１８０が、形成される。
保護膜１８０を有機物質で形成する場合には、線状半導体１５１及び島状半導体１５４bが露出された部分に有機物質が直接接触することを防止するために、有機膜の下に窒化ケイ素（SiNx）または酸化ケイ素（SiO２）からなる無機絶縁膜を更に形成することができる。
保護膜１８０には第１ドレイン電極１７５a、第２ドレイン電極１７５b、第２ゲート電極１２４b、ゲート線の端部１２９及びデータ線の端部１７９をそれぞれ露出する複数の接触孔１８５、１８３、１８１、１８２が形成されている。
ここで、保護膜１８０に形成されるデータ線の端部１２９及びゲート線の端部１７９をそれぞれ露出させる接触孔１８１、１８２は、外部の駆動回路出力端とゲート線の端部１２９及びデータ線の端部１７９とを接続するためのものである。駆動回路出力端とゲート線の端部１２９及びデータ線の端部１７９との間には、異方性導電フィルムが形成され物理的接着と電気的接続とを図る。しかし、基板１１０上に駆動回路を直接形成する場合には、ゲート線１２１及びデータ線１７１は、駆動回路の出力端と接続された状態で形成されるため、別途の接触孔は不要である。場合によっては、ゲート駆動回路は、基板１１０に直接形成し、データ駆動回路は、別途のチップ形態で配設することもできるが、その際には、データ線の端部１７９を露出する接触孔１８２のみを形成する。
保護膜１８０上には複数の画素電極１９０、複数の接続部材１９２及び複数の接触補助部材８１、８２が形成される。
画素電極１９０は、接触孔１８５を通じて第２ドレイン電極１７５bとそれぞれ物理的および電気的に接続され、接続部材１９２は、接触孔１８１、１８３を通じて第１ドレイン電極１７５aと第２ゲート電極１２４bを接続する。接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９にそれぞれ接続される。
画素電極１９０、接続部材１９２及び接触補助部材８１、８２は、ITOまたはIZOからなる。
保護膜１８０上には、有機絶縁物質または無機絶縁物質からなり、有機発光セルを分離させるための隔壁８０３が形成される。隔壁８０３は、画素電極１９０の周縁の周りを囲って有機発光層７０が形成される領域を限定する。
隔壁８０３で囲まれた画素電極１９０上の領域には、有機発光層７０が形成される。有機発光層７０は、赤色（R）、緑色（G）、青色（B）のうちのいずれか一つの光を発光する有機物質からなり、赤色、緑色及び青色の有機発光層７０が順に反復的に配置される。
隔壁８０３上には、隔壁８０３と同一形状のパターンからなり、低い比抵抗を有する導電物質からなる補助電極２７２が形成される。補助電極２７２は、後に形成される共通電極２７０と接触して、共通電極２７０の抵抗を低減する役割をする。
隔壁８０３、有機発光層７０及び補助電極２７２の上には、共通電極２７０が形成される。共通電極２７０は、アルミニウムなどの低い抵抗性を有する金属からなる。ここでは、背面発光型有機発光表示装置を例として示しているが、前面発光型有機発光表示装置または両面発光型有機発光表示装置の場合には、共通電極２７０をITOまたはIZOなどの透明な導電物質で形成する。
以下に、図７乃至図８bに示す有機発光表示装置用の薄膜トランジスタ表示板を製造する方法について、図９a乃至図２２b、図７乃至図８bを参照して詳細に説明する。
図９、図１１、図１３、図１５、図１７、図１９及び図２１は、図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順で示した配置図であり、図１０a及び図１０bは、それぞれ図９の薄膜トランジスタ表示板のXA−XA’線及びXB−XB’線に沿った断面図であり、図１２a及び図１２bは、それぞれ図１１の薄膜トランジスタ表示板のXIIA−XIIA’線及びXIIB−XIIB’線に沿った断面図であり、図１４a及び図１４bは、それぞれ図１３の薄膜トランジスタ表示板のXIVA−XIVA’線及びXIVB−XIVB’線に沿った断面図であり、図１６a及び図１６bは、それぞれ図１５の薄膜トランジスタ表示板のXVIA−XVIA’線及びXVIB−XVIB’線に沿った断面図であり、図１８a及び図１８bは、それぞれ図１７の薄膜トランジスタ表示板のXVIIIA−XVIIIA’線及びXVIIIB−XVIIIB’線に沿った断面図であり、図２０a及び図２０bは、それぞれ図１９の薄膜トランジスタ表示板のXXA−XXA’線及びXXB−XXB’線に沿った断面図であり、図２２a及び図２２bは、それぞれ図２１の薄膜トランジスタ表示板のXXIIA−XXIIA’線及びXXIIB−XXIIB’線に沿った断面図である。
まず、図９乃至図１０bのように、透明ガラスなどからなる絶縁基板１１０上にゲート用金属層を積層する。金属層は、共スパッタリング（Co-sputtering）法によって形成するが、本実施例では、共スパッタリングのターゲットとしてITO及び銅（Cu）を使用する。
共スパッタリング法は、初期に銅（Cu）ターゲットには電力を印加せず、ITOターゲットにのみ電力を印加して、基板上にITOからなる導電層（以下、下部導電性酸化膜と言う）を形成する。この場合、約２５℃乃至１５０℃の温度で水素気体（H２）または水蒸気（H２O）を供給しながらスパッタリングを実施する。前記のような条件でITOを蒸着する場合、非晶質形態のITOが形成される。導電層は、約５０Å乃至５００Åの厚さで形成する。
次に、ITOターゲットに印加される電力をオフした後、銅（Cu）に電力を印加して銅層を形成する。この場合、銅層は、約１５００Å乃至３０００Åの厚さで形成する。
次に、銅ターゲットの電力をオフした後、ITOターゲットに電力を印加して、基板上にITOからなる導電層（以下、上部導電性酸化膜と言う）を形成する。この場合も前記と同様に、約２５℃乃至１５０℃の温度で水素気体（H２）または水蒸気（H２O）を供給しながらスパッタリングを行う。この場合、非晶質形態のITOが形成される。導電層は、約５０Å乃至５００Åの厚さで形成する。
また、非晶質形態のITOに窒化性を与えるために、窒素気体（N２）、亜酸化窒素（N２O）またはアンモニア（NH３）を共に供給して、ITONを形成することもできる。
前記のように、銅層１２４aq、１２４bq、１３３qの下に導電性酸化膜が形成される場合、基板との接着性が向上して、配線が剥けたり、剥離する現象を防止することができる。また、銅層１２４aq、１２４bq、１３３qの上に導電性酸化膜を形成することによって、銅（Cu）が後に形成されるゲート絶縁膜１４０に拡散することを防止することができる。
特に、導電性酸化膜を非晶質形態のITOで形成する場合、結晶質形態のITOよりも基板１１０との接着性を著しく向上させることができる。これは、低温で形成された非晶質形態のITOが、後続工程であるゲート絶縁膜１４０及び半導体層１５１形成工程において、約２００℃以上の高温に露出され、結晶質のITOを形成するためである。このようなITOの結晶性変化によって、ITO層と基板の接着性が著しく向上される。
また、銅（Cu）と非晶質ITOまたはIZOは、同一条件でエッチングすることができる。一般に銅（Cu）は、エッチング速度が速いため、弱酸の条件でエッチングをすることが要求される。ところが、既存の銅（Cu）層の下部層として主に利用されるモリブデン（Mo）等は、銅（Cu）に比べてエッチング速度が極めて遅く、同一条件でエッチングすることができなかった。これは、結晶質ITO／銅（Cu）の二重層の場合も同様である。これに対し、非晶質ITOまたはIZOのような導電性酸化物は、銅（Cu）と同一エッチング条件でエッチングすることができ、１度のエッチングで良好なプロファイルを有するゲート線１２１を形成することができる。
前記のように、低温で形成された非晶質形態のITOまたはIZOを銅層の下部及び／または上部に形成する場合、基板との接着性、拡散防止性、及び一括エッチングによるプロファイル側面において、著しく改善された配線を形成することができる。
また、非晶質形態のITOまたはIZOに窒化性を与えるために、スパッタリングの際に、窒素気体（N２）、亜酸化窒素（N２O）またはアンモニア（NH３）を共に供給して、ITONまたはIZONを形成することもできる。このように、銅層と導電性酸化膜の接触領域を窒化処理することによって、銅の酸化を防止することができる。
これで、ゲート電極１２４a、１２４bを含むゲート線１２１は、銅層の上部及び下部に、非晶質ITOまたはITONが形成されている三重膜の形態で形成される。
次に、この三重膜を同一エッチング液で一度にエッチングして、複数のゲート電極１２４a、１２４bを含むゲート線１２１と、第２ゲート電極１２４b及び維持電極１３３とを形成する。この場合、エッチング液としては、過酸化水素（H２O２）エッチング液、またはリン酸（H２PO３）、硝酸（HNO３）及び酢酸（CH３COOH）が適正な割合で混合されているエッチング液を利用する。
次に、図１１乃至図１２bに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層の膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層を写真エッチングして、複数の線状不純物半導体１６４と複数の突出部１５４aをそれぞれ含む線状半導体１５１及び島状半導体１５４bを形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素（SiNx）が好ましく、積層温度は約２５０℃乃至５００℃、厚さは約２０００Å乃至５０００Å程度が好ましい。本工程は、約２００℃以上の高温で行うため、ゲート線をなす非晶質形態のITOが結晶質ITOに変化する。
次に、図１３乃至図１４bに示すように、ITOなどの導電性酸化物からなる導電層（以下、下部導電性酸化膜と言う）、銅を含む導電層（以下、銅層と言う）及びITOなどの導電性酸化物からなる導電層（以下、上部導電性酸化膜と言う）をスパッタリングなどの方法で順次に積層する。前記のように、銅層の下部及び／または上部に導電性酸化膜を形成することによって、銅（Cu）が酸化して、下部の半導体層及び上部の画素電極に拡散することを防止することができる。
この場合、導電性酸化膜は、例えばITOまたはIZOで形成することができる。特に、ITOで形成する場合には、約２５℃乃至１５０℃の温度で水素気体（H２）または水蒸気（H２O）を供給しながらスパッタリングを実施することが好ましい。低温で形成された非晶質形態のITOまたはIZOを銅層の下部に形成する場合、一括エッチングによりプロファイルを著しく改善することができる。
また、非晶質形態のITOまたはIZOに窒化性を与えるために、窒素気体（N２）、亜酸化窒素（N２O）またはアンモニア（NH３）を共に供給して、ITONまたはIZONを形成することもできる。この場合、銅層と導電性酸化膜の接触領域を窒化処理することによって、銅が酸化して導電性酸化物に拡散することを防止することができる。
この場合、導電性酸化膜は約５０Å乃至５００Å、銅層は約１５００Å乃至３０００Åの厚さで形成する。
次に、三重膜の複数の第１ソース電極１７３aを有する複数のデータ線１７１、複数の第１及び第２ドレイン電極１７５a、１７５b及び複数の第２ソース電極１７３bを有する電源線１７２を、同じエッチング液を利用して一括エッチングする。エッチング液としては、過酸化水素（H２O２）エッチング液、またはリン酸（H２PO３）、硝酸（HNO３）及び酢酸（CH３COOH）が適正な割合で混合されているエッチング液を利用する。
これにより、図１３乃至図１４bに示されるように、三重層の複数の第１ソース電極１７３aを有する複数のデータ線１７１、複数の第１及び第２ドレイン電極１７５a、１７５b及び複数の第２ソース電極１７３bを有する電源線１７２が形成される。
次に、データ線１７１、電源線１７２及び第１及び第２ドレイン電極１７５a、１７５bの上の感光膜を除去するか、若しくはそのままの状態で、露出された不純物半導体１６４の部分を除去することによって、複数の突出部１６３aをそれぞれ含む複数の線状抵抗性接触部材１６１と、複数の島状抵抗性接触層１６５a、１６５b、１６３bとを完成させ、一方、その下の線状真性半導体１５１及び島状真性半導体１５４bの一部分を露出させる。
次に、真性半導体１５１、１５４bの露出された表面を安定化するために酸素プラズマ処理を連続的に実施する。
次に、図１５乃至図１６bに示すように、有機絶縁物質または無機絶縁物質を塗布して保護膜１８０を形成する。本工程は、約２００℃以上の高温で実施するため、データ線１７１、電源線１７２及び第１及び第２ドレイン電極１７５a、１７５bをなす非晶質形態のITOが結晶質ITOに変化する。
次に、保護膜１８０を写真エッチングして複数の接触孔１８５、１８３、１８１、１８２を形成する。接触孔１８１、１８５、１８３、１８２は、第１及び第２ドレイン電極１７５a、１７５b、第２ゲート電極１２４bの一部、ゲート線の端部１２９及びデータ線の端部１７９をそれぞれ露出させる。
次に、図１７乃至図１８bに示すように、画素電極１９０、接続部材１９２及び接触補助部材８１、８２をITOまたはIZOで形成する。
次に、図１９乃至図２０bに示すように、一つのマスクを用いる写真エッチング工程で隔壁８０３と補助電極２７２を形成し、図２１乃至図２２bに示すように、有機発光層７０と共通電極２７０を形成する。
前記のように、銅層の上部及び／または下部に導電性酸化膜を形成して配線を形成する場合、銅による配線の低抵抗性が維持されると共に、基板との接着性、拡散防止性及びエッチングプロファイルを向上させ、配線の信頼性を確保することができる。
本実施例では、導電性酸化物に対してITOを例として示したが、IZOなどを含む全ての導電性酸化物を同様に適用することができる。また、本実施例では、銅層の上部及び下部に導電性酸化膜を形成する場合について説明したが、導電性酸化膜を上部及び下部のうちのいずれか一つにのみ形成することもできる。
以上、本発明の好ましい実施例に対して詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者に可能な様々な変形及び改良形態も本発明の権利範囲に属するものある。
本発明の一実施例による薄膜トランジスタ表示板の構造を示した配置図である。 図１に示す薄膜トランジスタ表示板のII−II’線に沿った断面図である。 図１及び図２に示す薄膜トランジスタ表示板を、本発明の一実施例に従って製造する方法を工程順で示す薄膜トランジスタ表示板の配置図の１つである。 図３aに示すIIIB−IIIB’線に沿った断面図である。 図１及び図２に示す薄膜トランジスタ表示板を、本発明の一実施例に従って製造する方法を工程順で示す薄膜トランジスタ表示板の配置図の１つである。 図４aに示すIVB−IVB’線に沿った断面図である。 図１及び図２に示す薄膜トランジスタ表示板を、本発明の一実施例に従って製造する方法を工程順で示す薄膜トランジスタ表示板の配置図の１つである。 図５aに示すVB−VB’線に沿った断面図である。 図１及び図２に示す薄膜トランジスタ表示板を、本発明の一実施例に従って製造する方法を工程順で示す薄膜トランジスタ表示板の配置図の１つである。 図６aに示すVIB−VIB’線に沿った断面図である。 本発明の別の一実施例による薄膜トランジスタ表示板の配置図である。 図７に示すVIIIA−VIIIA’線による断面図である。 図７に示すVIIIB−VIIIB’線による断面図である。 図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順に示す配置図の１つである。 図９に示す薄膜トランジスタ表示板のXA−XA’線に沿った断面図である。 図９に示す薄膜トランジスタ表示板のXB−XB’線に沿った断面図である。 図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順に示す配置図の１つである。 図１１に示す薄膜トランジスタ表示板のXIIA−XIIA’線に沿った断面図である。 図１１に示す薄膜トランジスタ表示板のXIIB−XIIB’線に沿った断面図である。 図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順に示す配置図の１つである。 図１３に示す薄膜トランジスタ表示板のXIVA−XIVA’線に沿った断面図である。 図１３に示す薄膜トランジスタ表示板のXIVB−XIVB’線に沿った断面図である。 図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順に示す配置図の１つである。 図１５に示す薄膜トランジスタ表示板のXVIA−XVIA’線に沿った断面図である。 図１５に示す薄膜トランジスタ表示板のXVIB−XVIB’線に沿った断面図である。 図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順に示す配置図の１つである。 図１７に示す薄膜トランジスタ表示板のXVIIIA−XVIIIA’線に沿った断面図である。 図１７に示す薄膜トランジスタ表示板のXVIIIB−XVIIIB’線に沿った断面図である。 図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順に示す配置図の１つである。 図１９に示す薄膜トランジスタ表示板のXXA−XXA’線に沿った断面図である。 図１９に示す薄膜トランジスタ表示板のXXB−XXB’線に沿った断面図である。 図７乃至図８bの薄膜トランジスタ表示板の製造方法を工程順に示す配置図の１つである。 図２１に示す薄膜トランジスタ表示板のXXIIA−XXIIA’線に沿った断面図である。 図２１に示す薄膜トランジスタ表示板のXXIIB−XXIIB’線に沿った断面図である。
符号の説明
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１３１ 維持電極線
１４０ ゲート絶縁膜
１５０ 真性非晶質シリコン層
１６０ 不純物非晶質シリコン層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７７ ストレージキャパシタ用導電体
１８０ 保護膜
１８１、１８２、１８５、１８７ 接触孔
１９０ 画素電極
８１、８２ 接触補助部材

Claims (13)

  1. 絶縁基板と、
    前記絶縁基板上に形成されているゲート線と、
    前記ゲート線上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されているソース電極を含むデータ線と、
    前記ソース電極と対向しているドレイン電極と、
    前記ドレイン電極と接続される画素電極と
    を備え、
    前記ゲート線と、前記データ線及びドレイン電極とのうちの少なくとも一方は、導電性酸化物からなる第１導電層及び銅を含む第２導電層を備える、
    薄膜トランジスタ表示板。
  2. 前記第１導電層は、ITO、ITON、IZO及びIZONから選択された少なくとも一つの材料を含む、請求項１に記載の薄膜トランジスタ表示板。
  3. 前記ITO及びITONは、非晶質形態から形成される、請求項２に記載の薄膜トランジスタ表示板。
  4. 前記第１導電層は、前記第２導電層の下部および上部のうちの少なくとも一方に形成される、請求項１ないし３の何れかに記載の薄膜トランジスタ表示板。
  5. 前記第２導電層は、前記第１導電層よりも厚い、請求項１ないし４の何れかに記載の薄膜トランジスタ表示板。
  6. 絶縁基板上にゲート線を形成する段階と、
    前記ゲート線上にゲート絶縁膜及び半導体層を順次に形成する段階と、
    前記ゲート絶縁膜及び前記半導体層上にソース電極を含むデータ線及び前記ソース電極と所定間隔を置いて対向しているドレイン電極を形成する段階と、
    前記ドレイン電極と接続される画素電極を形成する段階と
    を備え、
    前記ゲート線を形成する段階と前記データ線及びドレイン電極を形成する段階とのうちの少なくとも一方の段階は、導電性酸化物からなる導電性酸化膜を形成する工程及び銅（Cu）を含む導電層を形成する工程を備える、
    薄膜トランジスタ表示板の製造方法。
  7. 前記ゲート線を形成する段階と前記データ線及びドレイン電極を形成する段階とのうちの少なくとも一方の段階に備えられる、導電性酸化物からなる導電性酸化膜を形成する前記工程及び銅（Cu）を含む導電層を形成する前記工程は、銅（Cu）を含む導電層を形成する前記工程の後に、導電性酸化物からなる導電性酸化膜を形成する前記工程を行う、請求項６に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記導電性酸化膜は、ITOまたはIZOで形成する、請求項６または７に記載の薄膜トランジスタ表示板の製造方法。
  9. 前記導電性酸化膜を形成する前記段階は、前記導電性酸化物を窒素供給気体に露出する工程を含む、請求項６ないし８の何れかに記載の薄膜トランジスタ表示板の製造方法。
  10. 前記窒素供給気体は、窒素（N２）、亜酸化窒素（N２O）またはアンモニア（NH３）から選択された少なくとも一つの気体である、請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記導電性酸化膜を形成する前記段階は、前記導電性酸化物を水素気体（H２）及び水蒸気（H２O）のうちの少なくとも一つに露出する工程を含む、請求項６ないし１０の何れかに記載の薄膜トランジスタ表示板の製造方法。
  12. 前記導電性酸化膜を形成する前記段階は、２５℃乃至１５０℃で実施される、請求項６ないし１１の何れかに記載の薄膜トランジスタ表示板の製造方法。
  13. 前記ゲート線を形成する前記段階と前記データ線及び前記ドレイン電極を形成する前記段階とは、一度のエッチングで導電性酸化膜及び銅層を同時にエッチングする工程を含む、請求項６ないし１２の何れかに記載の薄膜トランジスタ表示板の製造方法。
JP2005074685A 2004-11-17 2005-03-16 薄膜トランジスタ表示板及びその製造方法 Pending JP2006148040A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093887A KR101054344B1 (ko) 2004-11-17 2004-11-17 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2006148040A true JP2006148040A (ja) 2006-06-08

Family

ID=36385321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005074685A Pending JP2006148040A (ja) 2004-11-17 2005-03-16 薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (5) US7619254B2 (ja)
JP (1) JP2006148040A (ja)
KR (1) KR101054344B1 (ja)
CN (1) CN1776513B (ja)
TW (1) TWI385803B (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
JP2008129155A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
JP2008129156A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
JP2008129157A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
WO2008081805A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2008281932A (ja) * 2007-05-14 2008-11-20 Hitachi Displays Ltd 液晶表示装置
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP2009088049A (ja) * 2007-09-28 2009-04-23 Hitachi Displays Ltd 液晶表示装置
JP2009198632A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP2009198634A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP2013004958A (ja) * 2011-06-14 2013-01-07 Samsung Electronics Co Ltd 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法
WO2013108326A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
JP2013254931A (ja) * 2012-06-05 2013-12-19 Samsung Display Co Ltd 薄膜トランジスタ基板
JP2014078700A (ja) * 2012-10-05 2014-05-01 Samsung Display Co Ltd 金属配線
JP2015525000A (ja) * 2012-07-25 2015-08-27 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ
JP2016502264A (ja) * 2012-11-02 2016-01-21 京東方科技集團股▲ふん▼有限公司 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層
JP2017152714A (ja) * 2009-03-05 2017-08-31 株式会社半導体エネルギー研究所 表示装置
JP2018006732A (ja) * 2016-03-04 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2019004172A (ja) * 2010-11-05 2019-01-10 株式会社半導体エネルギー研究所 半導体装置
JP2019503587A (ja) * 2016-01-14 2019-02-07 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 導電構造及び薄膜トランジスタアレイパネルの製造方法
JP2019140409A (ja) * 2009-07-10 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
JP2020038970A (ja) * 2008-07-31 2020-03-12 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置
JP2020170845A (ja) * 2009-08-07 2020-10-15 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI326379B (en) * 2005-09-20 2010-06-21 Au Optronics Corp A double-sided liquid crystal display
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101488925B1 (ko) * 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR100936881B1 (ko) * 2008-11-26 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20230141883A (ko) * 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP4852663B2 (ja) * 2010-02-09 2012-01-11 富士フイルム株式会社 光電変換素子及び撮像素子並びにそれらの駆動方法
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9103012B2 (en) 2011-02-11 2015-08-11 Headway Technologies, Inc. Copper plating method
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN105556944B (zh) 2012-11-28 2019-03-08 核心光电有限公司 多孔径成像系统和方法
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
CN109194849B (zh) 2013-06-13 2021-01-15 核心光电有限公司 双孔径变焦数字摄影机
KR101757101B1 (ko) 2013-07-04 2017-07-12 코어포토닉스 리미티드 소형 망원 렌즈 조립체
WO2015015383A2 (en) 2013-08-01 2015-02-05 Corephotonics Ltd. Thin multi-aperture imaging system with auto-focus and methods for using same
KR20150027342A (ko) * 2013-08-30 2015-03-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102247048B1 (ko) * 2013-12-04 2021-05-03 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103915452B (zh) * 2014-03-28 2016-04-06 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US9392188B2 (en) 2014-08-10 2016-07-12 Corephotonics Ltd. Zoom dual-aperture camera with folded lens
CN104157611B (zh) * 2014-08-21 2017-04-05 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
WO2016108093A1 (en) 2015-01-03 2016-07-07 Corephotonics Ltd. Miniature telephoto lens module and a camera utilizing such a lens module
KR20160087024A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
US10109651B2 (en) * 2015-03-19 2018-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd Manufacture method of TFT substrate and sturcture thereof
KR102088603B1 (ko) 2015-04-16 2020-03-13 코어포토닉스 리미티드 소형 접이식 카메라의 오토 포커스 및 광학 이미지 안정화
KR102007379B1 (ko) 2015-05-28 2019-08-05 코어포토닉스 리미티드 이중-조리개 디지털 카메라의 광학식 손떨림 방지 및 자동-초점을 위한 양-방향성 강성
KR102214287B1 (ko) 2015-08-13 2021-02-09 코어포토닉스 리미티드 비디오 지원 및 스위칭/비스위칭 동적 제어 기능이 있는 듀얼-애퍼처 줌 카메라
CN105161523B (zh) * 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
CN109946832B (zh) 2015-12-29 2021-01-19 核心光电有限公司 具有自动可调节长焦视场的双孔径变焦数字摄影机
KR101973163B1 (ko) 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
EP3758356B1 (en) 2016-05-30 2021-10-20 Corephotonics Ltd. Actuator
EP3381181B1 (en) 2016-06-19 2022-04-06 Corephotonics Ltd. Frame synchronization in a dual-aperture camera system
US10845565B2 (en) 2016-07-07 2020-11-24 Corephotonics Ltd. Linear ball guided voice coil motor for folded optic
WO2018007951A1 (en) 2016-07-07 2018-01-11 Corephotonics Ltd. Dual-camera system with improved video smooth transition by image blending
CN106784013A (zh) * 2016-11-29 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
EP3563193B1 (en) 2016-12-28 2021-03-31 Corephotonics Ltd. Folded camera structure with an extended light-folding-element scanning range
KR102164655B1 (ko) 2017-01-12 2020-10-13 코어포토닉스 리미티드 컴팩트 폴디드 카메라
CN110582724B (zh) 2017-03-15 2022-01-04 核心光电有限公司 具有全景扫描范围的照相装置
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
TWI630590B (zh) 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
WO2019048904A1 (en) 2017-09-06 2019-03-14 Corephotonics Ltd. STEREOSCOPIC DEPTH CARTOGRAPHY AND COMBINED PHASE DETECTION IN A DOUBLE-OPENING CAMERA
US10951834B2 (en) 2017-10-03 2021-03-16 Corephotonics Ltd. Synthetically enlarged camera aperture
CN113219614B (zh) 2017-11-23 2023-02-03 核心光电有限公司 摄影机及制法、移动电子设备及减小凸起占用空间的方法
CN114609746A (zh) 2018-02-05 2022-06-10 核心光电有限公司 折叠摄像装置
CN113568251B (zh) 2018-02-12 2022-08-30 核心光电有限公司 数字摄像机及用于提供聚焦及补偿摄像机倾斜的方法
US10694168B2 (en) 2018-04-22 2020-06-23 Corephotonics Ltd. System and method for mitigating or preventing eye damage from structured light IR/NIR projector systems
CN112367448B (zh) 2018-04-23 2022-04-19 核心光电有限公司 感测机构
CN108520856A (zh) * 2018-05-18 2018-09-11 中国科学院微电子研究所 一种ito薄膜的图案化方法
US11363180B2 (en) 2018-08-04 2022-06-14 Corephotonics Ltd. Switchable continuous display information system above camera
US11635596B2 (en) 2018-08-22 2023-04-25 Corephotonics Ltd. Two-state zoom folded camera
CN109273458A (zh) * 2018-09-21 2019-01-25 惠科股份有限公司 阵列基板及其制作方法，以及显示面板
US10360825B1 (en) * 2018-09-24 2019-07-23 Innolux Corporation Flexible electronic device
CN111919057B (zh) 2019-01-07 2021-08-31 核心光电有限公司 具有滑动接头的旋转机构
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3782363B1 (en) 2019-03-09 2023-06-07 Corephotonics Ltd. Method for dynamic stereoscopic calibration
US11056666B2 (en) * 2019-04-29 2021-07-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabricating method thereof, and display device
KR102640227B1 (ko) 2019-07-31 2024-02-22 코어포토닉스 리미티드 카메라 패닝 또는 모션에서 배경 블러링을 생성하는 시스템 및 방법
US11659135B2 (en) 2019-10-30 2023-05-23 Corephotonics Ltd. Slow or fast motion video using depth information
US11949976B2 (en) 2019-12-09 2024-04-02 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
WO2021116851A2 (en) 2019-12-09 2021-06-17 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
EP4052176A4 (en) 2020-02-22 2023-01-04 Corephotonics Ltd. SPLIT SCREEN FUNCTION FOR MACRO PHOTOGRAPHY
CN114144898B (zh) 2020-04-26 2022-11-04 核心光电有限公司 用于霍尔棒传感器校正的温度控制
WO2021234515A1 (en) 2020-05-17 2021-11-25 Corephotonics Ltd. Image stitching in the presence of a full field of view reference image
CN117572549A (zh) 2020-05-30 2024-02-20 核心光电有限公司 用于获得超微距图像的系统和方法
US11637977B2 (en) 2020-07-15 2023-04-25 Corephotonics Ltd. Image sensors and sensing methods to obtain time-of-flight and phase detection information
KR102672536B1 (ko) 2020-07-15 2024-06-04 코어포토닉스 리미티드 스캐닝 폴디드 카메라에서의 시점 수차-보정
CN114270145B (zh) 2020-07-31 2024-05-17 核心光电有限公司 用于大行程线性位置感测的霍尔传感器-磁体几何结构
CN116679419A (zh) 2020-08-12 2023-09-01 核心光电有限公司 用于光学防抖的装置和方法
KR20240025049A (ko) 2021-06-08 2024-02-26 코어포토닉스 리미티드 슈퍼-매크로 이미지의 초점면을 틸팅하기 위한 시스템 및 카메라

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150259A (ja) * 1991-11-27 1993-06-18 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ｉｔｏ導電膜およびその製造方法
JPH1062816A (ja) * 1996-08-26 1998-03-06 Toppan Printing Co Ltd 液晶表示装置用電極板
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2000164874A (ja) * 1998-11-25 2000-06-16 Furontekku:Kk 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2001196371A (ja) * 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2001223217A (ja) * 2000-02-10 2001-08-17 Lg Philips Lcd Co Ltd 銅配線基板及びその製造方法並びに液晶表示装置
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JPH08167608A (ja) 1994-12-15 1996-06-25 Furon Tec:Kk 配線構造および液晶素子
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6333518B1 (en) 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
KR100269521B1 (ko) 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP3955156B2 (ja) 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
KR100480368B1 (ko) 1998-12-19 2005-09-05 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100303141B1 (ko) 1999-02-23 2001-09-26 구본준, 론 위라하디락사 박막트랜지스터의 제조방법
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
KR100596468B1 (ko) 1999-07-28 2006-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터의 게이트전극 및 그 제조방법
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100710142B1 (ko) 2000-08-30 2007-04-20 엘지.필립스 엘시디 주식회사 저저항 배선 액정표시장치
KR100672623B1 (ko) 2000-08-30 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100843472B1 (ko) 2001-03-20 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP4391126B2 (ja) 2002-05-15 2009-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4620340B2 (ja) 2002-10-23 2011-01-26 信越半導体株式会社 発光素子及びその製造方法
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100537375B1 (ko) 2002-12-31 2005-12-19 엘지.필립스 엘시디 주식회사 인듐-틴-옥사이드를 포함하는 금속적층구조
KR100904524B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20040062193A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
JP4278034B2 (ja) * 2003-03-10 2009-06-10 シャープ株式会社 表示装置用基板及びその製造方法及びそれを備えた表示装置
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150259A (ja) * 1991-11-27 1993-06-18 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ｉｔｏ導電膜およびその製造方法
JPH1062816A (ja) * 1996-08-26 1998-03-06 Toppan Printing Co Ltd 液晶表示装置用電極板
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2000164874A (ja) * 1998-11-25 2000-06-16 Furontekku:Kk 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2001196371A (ja) * 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2001223217A (ja) * 2000-02-10 2001-08-17 Lg Philips Lcd Co Ltd 銅配線基板及びその製造方法並びに液晶表示装置
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
US10014355B2 (en) 2006-11-17 2018-07-03 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US10121836B2 (en) 2006-11-17 2018-11-06 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
JP2008129157A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
US10559636B2 (en) 2006-11-17 2020-02-11 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
JP2008129156A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
JP2008129155A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
US8976089B2 (en) 2006-11-17 2015-03-10 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US9997587B2 (en) 2006-11-17 2018-06-12 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US9577021B2 (en) 2006-11-17 2017-02-21 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US9336719B2 (en) 2006-11-17 2016-05-10 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US9135857B2 (en) 2006-11-17 2015-09-15 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US8760372B2 (en) 2006-11-17 2014-06-24 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US8836617B2 (en) 2006-11-17 2014-09-16 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
US7940234B2 (en) 2006-11-17 2011-05-10 Sony Corporation Pixel circuit, display device, and method of manufacturing pixel circuit
US7969391B2 (en) 2006-11-17 2011-06-28 Sony Corporation Pixel circuit, display device, and method of manufacturing pixel circuit
US8188941B2 (en) 2006-11-17 2012-05-29 Sony Corporation Pixel circuit and display device, and a method of manufacturing pixel circuit
JP5017282B2 (ja) * 2006-12-28 2012-09-05 株式会社アルバック 配線膜の形成方法
WO2008081805A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
US8218122B2 (en) 2006-12-28 2012-07-10 Ulvac, Inc. Method for forming wiring film, transistor and electronic device
JPWO2008081806A1 (ja) * 2006-12-28 2010-04-30 株式会社アルバック 配線膜の形成方法、トランジスタ、及び電子装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP2008281932A (ja) * 2007-05-14 2008-11-20 Hitachi Displays Ltd 液晶表示装置
US7847910B2 (en) 2007-07-10 2010-12-07 Mitsubishi Electric Corporation Display panel and method of manufacturing the same
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP2009088049A (ja) * 2007-09-28 2009-04-23 Hitachi Displays Ltd 液晶表示装置
JP2009198632A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP2009198634A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP2020038970A (ja) * 2008-07-31 2020-03-12 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置
JP2017152714A (ja) * 2009-03-05 2017-08-31 株式会社半導体エネルギー研究所 表示装置
JP2020038965A (ja) * 2009-03-05 2020-03-12 株式会社半導体エネルギー研究所 表示装置
JP2022050404A (ja) * 2009-03-05 2022-03-30 株式会社半導体エネルギー研究所 表示装置
JP2019140409A (ja) * 2009-07-10 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
US11374029B2 (en) 2009-07-10 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2021015983A (ja) * 2009-07-10 2021-02-12 株式会社半導体エネルギー研究所 半導体装置、発光表示装置
US10916566B2 (en) 2009-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020170845A (ja) * 2009-08-07 2020-10-15 株式会社半導体エネルギー研究所 表示装置
JP2019004172A (ja) * 2010-11-05 2019-01-10 株式会社半導体エネルギー研究所 半導体装置
JP2013004958A (ja) * 2011-06-14 2013-01-07 Samsung Electronics Co Ltd 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法
JPWO2013108326A1 (ja) * 2012-01-17 2015-05-11 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
WO2013108326A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
US9231038B2 (en) 2012-01-17 2016-01-05 Joled Inc Thin film transistor array and EL display employing thereof
CN103959470A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 薄膜晶体管阵列装置以及使用它的el显示装置
JP2013254931A (ja) * 2012-06-05 2013-12-19 Samsung Display Co Ltd 薄膜トランジスタ基板
JP2015525000A (ja) * 2012-07-25 2015-08-27 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ
JP2014078700A (ja) * 2012-10-05 2014-05-01 Samsung Display Co Ltd 金属配線
JP2016502264A (ja) * 2012-11-02 2016-01-21 京東方科技集團股▲ふん▼有限公司 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層
JP2019503587A (ja) * 2016-01-14 2019-02-07 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 導電構造及び薄膜トランジスタアレイパネルの製造方法
JP2018006732A (ja) * 2016-03-04 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置

Also Published As

Publication number Publication date
US20130056740A1 (en) 2013-03-07
US20140167054A1 (en) 2014-06-19
US20100022041A1 (en) 2010-01-28
US8372701B2 (en) 2013-02-12
US7619254B2 (en) 2009-11-17
TWI385803B (zh) 2013-02-11
KR20060053505A (ko) 2006-05-22
CN1776513B (zh) 2012-07-04
US20150357349A1 (en) 2015-12-10
CN1776513A (zh) 2006-05-24
TW200618311A (en) 2006-06-01
US8637869B2 (en) 2014-01-28
US20060102907A1 (en) 2006-05-18
US9431426B2 (en) 2016-08-30
US9111802B2 (en) 2015-08-18
KR101054344B1 (ko) 2011-08-04

Similar Documents

Publication Publication Date Title
JP4977352B2 (ja) 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法
JP2006148040A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5230909B2 (ja) 薄膜トランジスタ表示板の製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4748473B2 (ja) 導電体用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
US7564512B2 (en) Electro-optical device and method for manufacturing the same
JP4859469B2 (ja) エッチング液組成物及び薄膜トランジスタ表示板の製造方法
JP2006165520A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006221162A (ja) 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
US20120015487A1 (en) Thin film transistor array panel and method for manufacturing the same including forming a temperature dependent gate insulating layer
JP4732722B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5144001B2 (ja) 多結晶シリコン半導体素子及びその製造方法
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060064262A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108