JP4278034B2 - 表示装置用基板及びその製造方法及びそれを備えた表示装置 - Google Patents
表示装置用基板及びその製造方法及びそれを備えた表示装置 Download PDFInfo
- Publication number
- JP4278034B2 JP4278034B2 JP2003063710A JP2003063710A JP4278034B2 JP 4278034 B2 JP4278034 B2 JP 4278034B2 JP 2003063710 A JP2003063710 A JP 2003063710A JP 2003063710 A JP2003063710 A JP 2003063710A JP 4278034 B2 JP4278034 B2 JP 4278034B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- substrate
- gate terminal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 187
- 238000004519 manufacturing process Methods 0.000 title description 46
- 239000011347 resin Substances 0.000 claims description 94
- 229920005989 resin Polymers 0.000 claims description 94
- 239000003870 refractory metal Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 32
- 229910000838 Al alloy Inorganic materials 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 description 206
- 230000001681 protective effect Effects 0.000 description 72
- 229910052751 metal Inorganic materials 0.000 description 70
- 239000002184 metal Substances 0.000 description 70
- 238000000034 method Methods 0.000 description 48
- 229910021417 amorphous silicon Inorganic materials 0.000 description 40
- 239000004973 liquid crystal related substance Substances 0.000 description 32
- 238000003860 storage Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 27
- 239000010936 titanium Substances 0.000 description 22
- 239000011521 glass Substances 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 15
- 238000005260 corrosion Methods 0.000 description 13
- 230000007797 corrosion Effects 0.000 description 13
- 239000007789 gas Substances 0.000 description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 13
- 238000002161 passivation Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 10
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- 229910001069 Ti alloy Inorganic materials 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 7
- 229910052801 chlorine Inorganic materials 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910001316 Ag alloy Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000001055 blue pigment Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000001056 green pigment Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000001054 red pigment Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置用基板及びその製造方法及びそれを備えた表示装置に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。
また本発明は、スイッチング素子が形成されたアレイ基板に絶縁性有機樹脂材料からなる保護絶縁層（絶縁樹脂層）を備えた液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。
さらに本発明は、画素電極が光反射性材料で形成された反射型液晶表示装置に用いられる液晶表示装置用基板及びその製造方法、又はアレイ基板上に樹脂カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ；ＣＦ）層が形成されたＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
ＴＦＴをスイッチング素子として用いたアクティブマトリクス型の液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）は、例えば特許文献４に開示されている。特許文献４には、以下に概説するように、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤの構成が記載されている。
【０００３】
ＴＦＴが形成されたアレイ基板（以下、「ＴＦＴ基板」ともいう）のほぼ全面には、無機絶縁材料からなるパッシベーション膜が形成されている。パッシベーション膜上には、透明電極材料で形成された画素電極が形成されている。画素電極は、パッシベーション膜を開口したコンタクトホールを介してＴＦＴのソース電極に接続されている。
【０００４】
ドレインバスラインに接続される外部接続端子（以下、「ドレイン端子」と略称する）は、ＴＦＴのソース／ドレイン電極及びドレインバスラインと共通の層をなすｎ+ａ−Ｓｉ層及び金属層で形成された下部電極を有している。下部電極上には、パッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にドレインバスライン駆動回路の接続端子が接続されて各ドレインバスラインに所定の階調電圧が印加されるようになっている。
【０００５】
また、ゲートバスラインに接続される外部接続端子（以下、「ゲート端子」と略称する）は、ゲート電極及びゲートバスラインと共通の層をなす金属層で形成された下部電極を有している。下部電極上には、ゲート絶縁膜と共通の層をなす絶縁膜及びパッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にゲートバスライン駆動回路の接続端子が接続されて各ゲートバスラインに所定のゲートパルスが順次印加されるようになっている。ゲート端子及びドレイン端子の上部電極は、下部電極の酸化を防止している。これにより、ゲート端子及びドレイン端子の長期信頼性が向上し、また両端子での接続不良を防止できる。
【０００６】
次に、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤの製造方法について概説する。ガラス基板等の透明絶縁性基板上に複数のゲートバスライン及びゲート端子下部電極を形成する。次に、基板全面に絶縁膜（以下、成膜部位により「ゲート絶縁膜」ともいう）を形成する。続いて、絶縁膜上にアモルファスシリコン（ａ−Ｓｉ）層を形成し、次いでチャネル保護膜を形成する。次に、ｎ+ａ−Ｓｉ層を成膜した後、金属層を成膜する。次に、チャネル保護膜をエッチングストッパとして用いて金属層、ｎ+ａ−Ｓｉ層及びａ−Ｓｉ層を一括エッチングする。これにより、ａ−Ｓｉ層からなる動作半導体層をＴＦＴ部のゲート絶縁膜上に形成するとともに、チャネル保護膜の両側にソース電極及びドレイン電極を形成してＴＦＴが完成する。また、ソース電極及びドレイン電極の形成と同時に、ドレインバスライン及びドレインバスラインに接続されるドレイン端子下部電極が形成される。
【０００７】
次いで、無機絶縁性材料であるシリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ2膜）、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜を基板全面に成膜する。次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極、ドレイン端子下部電極、及びゲート端子下部電極上にそれぞれ開口部を持つレジストパターンを形成する。このレジストパターンをマスクとしてパッシベーション膜、あるいはパッシベーション膜と絶縁膜とをエッチングし、コンタクトホールをそれぞれ開口する。
【０００８】
次いで、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ（インジウム・ティン・オキサイド）等からなる透明導電膜を基板全面に成膜する。次いで、透明導電膜を所定の形状にパターニングし、コンタクトホールを介してソース電極に接続される画素電極を形成する。また同時に、他のコンタクトホールを介してドレイン端子下部電極に接続されるドレイン端子上部電極を形成し、さらに他のコンタクトホールを介してゲート端子下部電極に接続されるゲート端子上部電極を形成する。
【０００９】
このように特許文献４の記載によれば、ゲート端子及びドレイン端子を形成する場合、ゲート端子下部電極及びドレイン端子下部電極を形成し、ゲート端子下部電極及びドレイン端子下部電極の上部を覆うパッシベーション膜を成膜し、パッシベーション膜をエッチングしてコンタクトホールを開口し、コンタクトホールを介してゲート端子下部電極に接続される透明導電膜からなるゲート端子上部電極と、ドレイン端子下部電極に接続される透明導電膜からなるドレイン端子上部電極とを画素電極の形成と同時に形成するようにしている。
【００１０】
また、特許文献５には、スイッチング素子が形成されたアレイ基板上に、絶縁性有機樹脂材料からなるオーバーコート層（以下、「ＯＣ層」という）が形成された液晶表示装置が開示されている。上述のパッシベーション膜は、ＳｉＮ膜等の無機絶縁膜からなり、一般に膜厚３００〜４００ｎｍで形成されている。それに対してＯＣ層は、パッシベーション膜に比較して極めて厚い膜厚１０００〜３０００ｎｍで形成されている点に特徴を有する。またＯＣ層は、形成材料である樹脂の誘電率が比較的小さい（約３あるいはそれ以下）という特徴を有する。この２つの特徴により、ＯＣ層が形成された液晶表示装置は、ＴＦＴ特性を劣化させる寄生容量を低減できるという利点を有している。また、ＯＣ層が形成された液晶表示装置は、感光性材料からなるＯＣ層をエッチングマスクとして用いてコンタクトホールを開口しているため、製造工程を簡略化できるという利点を有している。
【００１１】
図１６は、ＯＣ層が形成された従来の反射型液晶表示装置のＴＦＴ基板の構成を示している。図１６（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１６（ｂ）は図１６（ａ）のＸ−Ｘ線で切断した断面を示している。図１６（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０は一般に積層構造を有し、下層には比較的低抵抗のアルミニウム（Ａｌ）系金属層１３０ａが形成され、上層には高融点金属層１３０ｂが形成されることが多い。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上にはＯＣ層１３６が形成されている。ＯＣ層１３６の表面は、例えば凹凸状又は皺状に形成されている。
【００１２】
ゲート端子下部電極１３０上のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。ＯＣ層１３６上には、画素電極（反射電極）と同一の形成材料からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、例えばＩＴＯ層１４０ａ、銀（Ａｇ）合金層１４０ｂ、及びＩＴＯ層１４０ａの積層構造を有している。またゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１３】
図１７は、従来のＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図１７（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１７（ｂ）は図１７（ａ）のＺ−Ｚ線で切断した断面を示している。図１７（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか１色の樹脂ＣＦ層１４４が形成されている。樹脂ＣＦ層１４４上には、ＯＣ層１３６が形成されている。
【００１４】
ゲート端子下部電極１３０上のＯＣ層１３６、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。樹脂ＣＦ層１４４上には、画素電極と同一の形成材料（例えばＩＴＯ）からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１５】
【特許文献１】
特開２００１−３２４７２５号公報
【特許文献２】
特開２００１−５３２８３号公報
【特許文献３】
特開平１１−２８１９９３号公報
【特許文献４】
特開平６−２０２１５３号公報
【特許文献５】
特開２０００−２３１１２３号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、ＯＣ層１３６や樹脂ＣＦ層１４４等の樹脂層は、ＩＴＯ等の電極材料で上層に形成されるゲート端子上部電極１４０との密着性がパッシベーション膜に比較して劣っている。このため、ＯＣ層１３６上又は樹脂ＣＦ層１４４上に直接形成されたゲート端子上部電極１４０が剥がれてしまい、導通不良や隣接端子間の短絡等が発生してしまうという問題が生じる。また、ゲート端子上部電極１４０をパターニングする際に、隣接端子間の短絡の要因になる電極材の残渣や、抵抗の上昇の要因になる配線幅の細り等のエッチング不良が生じ易いという問題が生じる。
【００１７】
液晶表示装置は、ＴＦＴアレイ工程、ＣＦ工程、パネル工程及びユニット工程を経て製造される。ユニット工程では、ドライバＩＣがゲート端子及びドレイン端子に例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装される。このとき、実装する際のドライバＩＣの位置ずれ等により接続不良が生じた液晶表示装置は、ＴＡＢ端子を剥離した後に再度貼り付けるリペアが行われる。上記の構成では、ＴＡＢ端子を剥離する際に、上部電極がＯＣ層１３６又は樹脂ＣＦ層１４４とともに剥がれてしまうため、リペアが困難になるという問題が生じる。
【００１８】
図１８及び図１９は、上記の問題を解決するＴＦＴ基板の構成を示している。図１８は、ＯＣ層が形成された反射型液晶表示装置のＴＦＴ基板の構成を示している。図１８（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１８（ｂ）は図１８（ａ）のＹ−Ｙ線で切断した断面を示している。図１８（ａ）、（ｂ）に示すように、隣接するゲート端子間のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子下部電極１３０端面にほぼ一致する端面を有している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側（図１８（ａ）では左側）に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００１９】
図１９は、ＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図１９（ａ）はＴＦＴ基板の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１９（ｂ）は図１９（ａ）のＷ−Ｗ線で切断した断面を示している。図１９（ａ）、（ｂ）に示すように、隣接するゲート端子間のＯＣ層１３６、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子上部電極１４０端面より表示領域側（図１９（ａ）、（ｂ）では右側）に端面を有している。すなわち、ＯＣ層１３６、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２の端面より基板端部側（図１９（ａ）、（ｂ）では左側）の隣接するゲート端子間では、ガラス基板１０６表面が露出している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００２０】
図１８（ａ）、（ｂ）及び図１９（ａ）、（ｂ）に示すＴＦＴ基板では、ＯＣ層１３６を除去してゲート端子上部電極１４０をガラス基板１０６上に直接接触させて形成することにより、ゲート端子上部電極１４０の剥離を防止している。ところが上記の構成では、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側端面の基板面に対する急峻な形状により、当該端面上の段差部でゲート端子上部電極１４０に段切れが生じ、ゲート端子の抵抗が高くなってしまうという問題が生じる。また、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側の端面では、下層のＡｌ系金属層１３０ａと、ＩＴＯ等からなるゲート端子上部電極１４０とが接触しているため腐食等が起こり易く、断線をひき起こすおそれがあるという問題が生じる。このように、電極繋ぎ換え領域１３８では、ゲート端子上部電極１４０の段切れや、ゲート端子上部電極１４０とゲート端子下部電極１３０との間の電気的接続を十分考慮する必要がある。
【００２１】
本発明の目的は、製造工程を簡略化でき、かつ高い信頼性を有する表示装置用基板及びその製造方法及びそれを備えた表示装置を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、前記バスライン上に形成された絶縁樹脂層と、前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、Ａｌ又はＡｌ合金で形成され第１の端面を有する第１層と、前記第１層上に高融点金属で形成され前記第１の端面より外側に第２の端面を有する第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１の端面に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子とを有することを特徴とする表示装置用基板によって達成される。
【００２３】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による表示装置用基板及びその製造方法及びそれを備えた表示装置について図１乃至図７を用いて説明する。図１は、本実施の形態による反射型液晶表示装置の概略構成を示している。図１に示すように、反射型液晶表示装置は、光反射性材料からなる画素電極やＴＦＴ等が画素領域毎に形成されたＴＦＴ基板２と、共通電極等が形成された対向基板４とを対向させて貼り合わせ、その間に液晶を封止した構造を有している。
【００２４】
ＴＦＴ基板２には、複数のゲートバスライン１２を駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスライン１４を駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが設けられている。両駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスライン１２あるいはドレインバスライン１４に出力するようになっている。
【００２５】
対向基板４は、Ｒ、Ｇ、Ｂのいずれか１色が画素領域毎に形成された樹脂ＣＦ層を有している。両基板２、４の対向面には、液晶分子を所定方向に配向させる配向膜が形成されている。対向基板４の対向面と反対側の面には、偏光板８７が貼り付けられている。
【００２６】
図２は、ＴＦＴ基板２上に形成された素子の等価回路を模式的に示している。図３はＴＦＴ基板２の１画素の構成を示し、図４は図３のＡ−Ａ線で切断したＴＦＴ基板２の断面を示している。図２乃至図４に示すように、ＴＦＴ基板２のガラス基板６上には、図２又は図３の左右方向に延びるゲートバスライン１２が互いに並列して複数形成されている。ゲートバスライン１２は、例えば高融点金属層１２ｂと、比較的低抵抗の例えばＡｌ系金属層１２ａと、高融点金属層１２ｂとがこの順に積層された構造を有している。Ａｌ系金属には、ＡｌやＡｌ合金が含まれる。Ａｌ系金属層１２ａの端面は、高融点金属層１２ｂの端面より内側に形成されている。
【００２７】
ゲートバスライン１２上の全面には絶縁膜（ゲート絶縁膜）３２が形成されている。ゲートバスライン１２に絶縁膜３２を介して交差して、図２及び図３の上下方向に延びるドレインバスライン１４が互いに並列して複数形成されている。ゲートバスライン１２とドレインバスライン１４の交差位置近傍には、ＴＦＴ２０が形成されている。
【００２８】
ＴＦＴ２０は、絶縁膜３２上に、ａ−Ｓｉ層からなる動作半導体層５０を有している。動作半導体層５０上にはチャネル保護膜２３が形成されている。チャネル保護膜２３上には、隣接するドレインバスライン１４から引き出されたドレイン電極２１及びその下層のオーミックコンタクト層となるｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。このような構成において、チャネル保護膜２３直下のゲートバスライン１２が当該ＴＦＴ２０のゲート電極として機能するようになっている。
【００２９】
ＴＦＴ基板２上にマトリクス状に配列された各画素領域のほぼ中央を横切って、ゲートバスライン１２に並列して図２及び図３の左右方向に延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８は、ゲートバスライン１２と同一の形成材料で形成されている。蓄積容量バスライン１８上には、絶縁膜３２を介して蓄積容量電極（中間電極）２５が画素領域毎に形成されている。蓄積容量電極２５は、ドレインバスライン１４と同一の形成材料で形成されている。ドレインバスライン１４、ドレイン電極２１、ソース電極２２及び蓄積容量電極２５上には、保護膜３４が形成されている。保護膜３４上には、絶縁樹脂層であるＯＣ層３６が形成されている。ＯＣ層３６の表面は、例えば凹凸状又は皺状に形成されている。
【００３０】
ＯＣ層３６上には、画素電極（反射電極）１６が画素領域毎に形成されている。画素電極１６は光反射材料等で形成され、例えばＩＴＯ層１６ａ、Ａｇ合金層１６ｂ、及びＩＴＯ層１６ａの積層構造を有している。画素電極１６の表面は、ＯＣ層３６表面の形状に倣い、凹凸状又は皺状に形成されている。表示画面側から入射する光を画素電極１６の凹凸状又は皺状表面で散乱反射させることにより、良好な表示特性が得られるようになっている。画素電極１６は、ソース電極２２上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。これらのＴＦＴ２０や各バスライン１２、１４、１８等はフォトリソグラフィ工程で形成され、「成膜→レジスト塗布→露光→現像→エッチング→レジスト剥離」という一連の半導体プロセスを繰り返して形成される。
【００３１】
図５（ａ）は本実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図５（ｂ）は図５（ａ）のＢ−Ｂ線で切断した断面を示している。図５（ａ）、（ｂ）に示すように、ＴＦＴ基板２の額縁領域には、複数のゲート端子８（図５（ａ）では２つ示している）が形成されている。複数のゲート端子８は、表示領域（図示していないが図５（ａ）、（ｂ）では右方）に形成された複数のゲートバスライン１２にそれぞれ電気的に接続されている。ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子上部電極４０（第２の端子電極）と、両電極３０、４０が接続される電極繋ぎ換え領域３８とを有している。
【００３２】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料で形成されている。すなわちゲート端子下部電極３０は、高融点金属層（第３層）１２ｂと、Ａｌ系金属層（第１層）１２ａと、高融点金属層（第２層）１２ｂとがこの順に積層された構造を有している。電極繋ぎ換え領域３８のゲート端子下部電極３０は、外周の長さが長くなるように、例えば複数の凹凸を有する平面形状にパターニングされている。ゲート端子下部電極３０のＡｌ系金属層１２ａの端面６２は、上層の高融点金属層１２ｂの端面６３や、下層の高融点金属層１２ｂの端面６４より内側に形成されている。
【００３３】
ゲート端子下部電極３０上には、図４に示す絶縁膜３２と同一層である絶縁膜３２が形成されている。絶縁膜３２上には、図４に示す保護膜３４及びＯＣ層３６とそれぞれ同一層である保護膜３４及びＯＣ層３６がこの順に形成されている。電極繋ぎ換え領域３８近傍のＯＣ層３６、保護膜３４及び絶縁膜３２は、ＴＦＴ２０のソース電極２２上のコンタクトホール２４を形成する際のパターニングにより除去されている。ＯＣ層３６、保護膜３４及び絶縁膜３２は、電極繋ぎ換え領域３８より表示領域側に端面を有している。ＯＣ層３６、保護膜３４及び絶縁膜３２の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、以下に述べるゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。
【００３４】
繋ぎ換え領域３８のゲート端子下部電極３０を覆うように、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料で形成されている。図５（ｂ）に示すゲート端子上部電極４０は、ゲート端子下部電極３０の端部近傍で段切れが生じている。このため段切れ部６０で、ゲート端子上部電極４０、４０’が互いに分離されている。ゲート端子上部電極４０のＩＴＯ層１６ａは、ゲート端子下部電極３０下層の高融点金属層１２ｂの端面６４に接触している。ゲート端子上部電極４０’のＩＴＯ層１６ａは、ゲート端子下部電極３０上層の高融点金属層１２ｂの端面６３及び表面に接触している。このため、ゲート端子上部電極４０、４０’は、ゲート端子下部電極３０を介して互いに電気的に接続されている。ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が各高融点金属層１２ｂの端面６３、６４より内側に形成されているため、ゲート端子上部電極４０、４０’のＩＴＯ層１６ａには接触していない。
【００３５】
ゲート端子下部電極３０下層の高融点金属層１２ｂは外周の長さが長くなるようにパターニングされている。このため、ゲート端子上部電極４０とゲート端子下部電極３０とは、ゲート端子下部電極３０下層の高融点金属層１２ｂの端面６４のみで接触しているものの、より広い接触面積が確保されている。したがって、両電極３０、４０間に接続不良が生じることはなく、接触抵抗が高くなることもない。
【００３６】
なお、図示は省略しているが、ドレイン端子はゲート端子８と同様の構造を有している。すなわち、ドレイン端子下部電極はゲート端子下部電極３０と同一層で形成され、ドレイン端子上部電極はゲート端子上部電極４０と同一層で形成されている。ドレインバスライン１４とドレイン端子下部電極とは、例えば絶縁膜３２を開口して形成された別の繋ぎ換え領域を介してそれぞれ電気的に接続されている。また、ドレイン端子下部電極は、ドレインバスライン１４と同一の形成材料（例えば高融点金属層、Ａｌ系金属層及び高融点金属層の積層）で形成されていてもよい。
【００３７】
本実施の形態では、ゲート端子上部電極４０のＩＴＯ層１６ａと、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００３８】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなくガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６に特別な樹脂を用いることなく、ＴＡＢ端子を剥離する際のゲート端子上部電極４０及びＯＣ層３６の剥がれを防止できる。
【００３９】
次に、本実施の形態による表示装置用基板の製造方法について図６及び図７を用いて説明する。図６（ａ）〜（ｅ）及び図７（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図５（ｂ）に対応する断面を示している。まず、図６（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚３０ｎｍのチタン（Ｔｉ）層又はＴｉ合金層と、例えば膜厚１３０ｎｍのＡｌ層又はＡｌ合金層と、例えば膜厚７０ｎｍのＴｉ層又はＴｉ合金層と、例えば膜厚１５ｎｍのＴｉ層又はＴｉ合金層とをこの順にスパッタリングにより全面に成膜する。これにより、高融点金属層１２ｂとＡｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２４５ｎｍの金属層を形成する。高融点金属としては、Ｔｉ以外にも例えばクロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びこれらの合金を用いることができる。Ａｌ合金としては、ネオジム（Ｎｄ）、ケイ素（Ｓｉ）、銅（Ｃｕ）、Ｔｉ、Ｗ、Ｔａ、スカンジウム（Ｓｃ）等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００４０】
次いで、金属層上の全面にレジストを塗布する。次に、フォトマスクあるいはレチクル（以下、単に「マスク」という）を用いて露光して現像し、所定形状のレジストパターンを形成する。次に、塩素系ガスを用いたドライエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図６（ａ）では図示せず）が形成される。さらに、燐酸系エッチャントを用いたウエットエッチングにより、Ａｌ系金属層１２ａ側面のサイドエッチングを行う。これによって、高融点金属層１２ｂの端面６３、６４より内側にＡｌ系金属層１２ａの端面６２が形成される。なお、ドライエッチングの条件によっては、ウエットエッチングを行わなくてもＡｌ系金属層１２ａのサイドエッチングが可能である。
【００４１】
次に、図６（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚３０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜２３を形成するための例えば膜厚１２０ｎｍのＳｉＮ膜２３’をプラズマＣＶＤ法により基板全面に成膜する。
【００４２】
次に、スピンコート等によりＳｉＮ膜２３’上の全面にレジストを塗布する。次に、ゲート端子及びドレイン端子が形成される額縁領域を遮光するマスクを用い、またゲートバスライン１２をマスクとして、ガラス基板６の裏面側（図６（ｂ）では下方）から背面露光を行う。続いて、ガラス基板６の表面側（図６（ｂ）では上方）から別のマスクを用いて露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ゲートバスライン１２上のチャネル保護膜２３形成領域上に自己整合的にレジストパターン（図示せず）が形成される。
【００４３】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図６（ｃ）に示すように、繋ぎ換え領域３８となる領域近傍のＳｉＮ膜２３’が全面エッチングされて除去されるとともに、ＴＦＴ２０毎にチャネル保護膜２３（図６（ｃ）では図示せず）が形成される。
【００４４】
次に、図６（ｄ）に示すように、希フッ酸を用いてａ−Ｓｉ層５０’表面を洗浄（自然酸化膜の除去）した後、速やかに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。次いで、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層（又はＴｉ合金層）５３ａ、Ａｌ層（又はＡｌ合金層）５３ｂ及びＴｉ層（又はＴｉ合金層）５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。Ｔｉ層５３ａに代えて、例えばＣｒ、Ｍｏ、Ｔａ、Ｗ及びこれらの合金等からなる高融点金属層を用いることもできる。
【００４５】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３、ｎ+ａ−Ｓｉ層５１及びａ−Ｓｉ層５０’に対して行う。これにより、図６（ｅ）に示すように、繋ぎ換え領域３８となる領域近傍の金属層５３、ｎ+ａ−Ｓｉ層５１及びａ−Ｓｉ層５０’が全面エッチングされて除去されるとともに、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図６（ｅ）では図示せず）が形成される。このエッチング処理において、チャネル保護膜２３はエッチングストッパとして機能し、その下層のａ−Ｓｉ層５０’はエッチングされずに残存する。
【００４６】
次に、図７（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００４７】
次に、図７（ｂ）に示すように、感光性を有する絶縁性有機樹脂を保護膜３４上の全面に塗布してＯＣ層３６を形成する。次に、ハーフ露光や２回露光等を用いて、凹凸状又は皺状のＯＣ層３６表面を形成するとともに、ＯＣ層３６をパターニングする。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側では、ＯＣ層３６が除去されており、保護膜３４表面が露出している。またＯＣ層３６は、コンタクトホール２４、２６形成領域上が開口されている。
【００４８】
続いて、図７（ｃ）に示すように、パターニングされたＯＣ層３６をエッチングマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングによって、ゲート端子上部電極４０形成領域では保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面及びガラス基板６表面が露出する。同時に、ＴＦＴ２０のソース電極２２上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２４が形成される。同様に、蓄積容量電極２５上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２６が形成される。
【００４９】
なお、本実施の形態ではゲート端子下部電極３０を形成した直後（図６（ａ）参照）にＡｌ系金属層１２ａのサイドエッチングを行っているが、ＯＣ層３６、保護膜３４及び絶縁膜３２をパターニングしてゲート端子下部電極３０が露出した後にＡｌ系金属層１２ａのサイドエッチングを行ってもよい。ゲート端子下部電極３０を形成した直後にＡｌ系金属層１２ａのサイドエッチングを行うと、表示領域のゲートバスライン１２のＡｌ系金属層１２ａもエッチングされてしまう。Ａｌ系金属層１２ａの端面が高融点金属層１２ｂの端面より内側に形成されると、ゲートバスライン１２全体としての端面は凹状になる（図４参照）。このため、絶縁膜３２の被覆性が低下し、ＴＦＴ２０のゲート電極（ゲートバスライン）１２とドレイン電極２１及びソース電極２２との間の絶縁性が低下するおそれがある。ＯＣ層３６、保護膜３４及び絶縁膜３２をパターニングしてゲート端子下部電極３０が露出した後にＡｌ系金属層１２ａのサイドエッチングを行えば、表示領域のゲートバスライン１２のＡｌ系金属層１２ａがエッチングされることはないため、上記の問題が生じない。
【００５０】
また、本実施の形態では、パターニングされたＯＣ層３６をエッチングマスクとして用いて保護膜３４がパターニングされているが、保護膜３４をパターニングした後にＯＣ層３６を形成してもよい。
【００５１】
続いて、図７（ｄ）に示すように、透明酸化物導電材料である例えば膜厚５０ｎｍのＩＴＯ層１６ａと、例えば膜厚１００ｎｍのＡｇ合金層１６ｂと、例えば膜厚５０ｎｍのＩＴＯ層１６ａとをスパッタリング等の薄膜形成方法により基板全面にこの順に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをエッチングマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、電極繋ぎ換え領域３８でゲート端子下部電極３０に電気的に接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。このとき、ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が各高融点金属層１２ｂの端面６３、６４より内側に形成されているため、ゲート端子上部電極４０、４０’のＩＴＯ層１６ａには接触しない。このため、端子部の腐食や、腐食に起因する断線を防止でき、端子部の信頼性が向上する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００５２】
以上説明したように、本実施の形態によれば、製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００５３】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による表示装置用基板及びその製造方法について図８乃至図１２を用いて説明する。図８は、本実施の形態による透過型液晶表示装置に用いられるＴＦＴ基板２の１画素の構成を示している。図９は、図８のＣ−Ｃ線で切断したＴＦＴ基板２の断面を示している。図８及び図９に示すように、本実施の形態によるＴＦＴ基板２のＴＦＴ２０は、チャネル保護膜を有していないチャネルエッチ型である。また、本実施の形態によるＴＦＴ基板２は、顔料分散型の樹脂ＣＦ層４４が形成され、樹脂ＣＦ層４４上に絶縁性有機樹脂材料からなるＯＣ層３６が形成されたＣＦ−ｏｎ−ＴＦＴ構造である。
【００５４】
ＴＦＴ２０は、絶縁膜３２上に動作半導体層５０を有している。動作半導体層５０上には、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。動作半導体層５０のチャネル領域表面は、両電極２１、２２間の分離絶縁を確実にするために一部エッチングされている。
【００５５】
ＴＦＴ２０上及び蓄積容量電極２５上を含む各画素領域には、樹脂ＣＦ層４４Ｒ（赤）、４４Ｇ（緑）、４４Ｂ（青）のいずれかが形成されている。ＣＦ−ｏｎ−ＴＦＴ構造では、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４ＢによりＴＦＴ２０の遮光が可能なため、特別な遮光パターンを有さない構成であっても良好な表示特性が得られるようになっている。また、対向基板４に遮光膜を形成する必要がないため、対向基板４の製造工程を簡略化できるだけでなく、ＴＦＴ基板２と対向基板４との間の高い貼り合わせ精度が要求されない。したがって、バスライン１２、１４と画素電極１６端部とを重ねて形成せずに、高開口率で高精細の液晶表示装置を量産できるようになっている。
【００５６】
樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上にはＯＣ層３６が形成されている。各画素のＯＣ層３６上には、ＩＴＯ等の透明酸化電極材料からなる画素電極１６が形成されている。画素電極１６は、ソース電極２２上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。
【００５７】
図１０（ａ）は本実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１０（ｂ）は図１０（ａ）のＤ−Ｄ線で切断した断面を示している。図１０（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子上部電極４０（第２の端子電極）と、両電極３０、４０が接続される電極繋ぎ換え領域３８とを有している。
【００５８】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料で形成されている。すなわちゲート端子下部電極３０は、Ａｌ系金属層（第１層）１２ａと、高融点金属層（第２層）１２ｂとがこの順に積層された構造を有している。ゲート端子下部電極３０のＡｌ系金属層１２ａの端面６２は、高融点金属層１２ｂの端面６３より内側に形成されている。
【００５９】
ゲート端子下部電極３０上には、図９に示す絶縁膜３２と同一層である絶縁膜３２が形成されている。絶縁膜３２上には、図９に示す保護膜３４、樹脂ＣＦ層４４Ｒ（４４Ｇ、４４Ｂ）及びＯＣ層３６とそれぞれ同一層である保護膜３４、樹脂ＣＦ層４４Ｒ（又は４４Ｇ、４４Ｂ）及びＯＣ層３６がこの順に形成されている。電極繋ぎ換え領域３８近傍のＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、ＴＦＴ２０のソース電極２２上のコンタクトホール２４を形成する際のパターニングにより除去されている。ＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、電極繋ぎ換え領域３８より表示領域側に端面を有している。
【００６０】
繋ぎ換え領域３８のゲート端子下部電極３０上には、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料（ＩＴＯ等）で形成されている。ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が高融点金属層１２ｂの端面６３より内側に形成されているため、ゲート端子上部電極４０には接触していない。
【００６１】
本実施の形態では、ＩＴＯ等からなるゲート端子上部電極４０と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００６２】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなくガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂに特別な樹脂を用いることなく、ＴＡＢ端子を剥離する際のゲート端子上部電極４０、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂの剥がれを防止できる。
【００６３】
次に、本実施の形態による表示装置用基板の製造方法について図１１及び図１２を用いて説明する。図１１（ａ）〜（ｅ）及び図１２（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図１０（ｂ）に対応する断面を示している。まず、図１１（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ層又はＡｌ合金層と、例えば膜厚７０ｎｍのＴｉ層又はＴｉ合金層とをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２００ｎｍの金属層を形成する。高融点金属としては、Ｔｉ以外にも例えばＣｒ、Ｍｏ、Ｔａ、Ｗ、及びこれらの合金を用いることができる。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００６４】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、塩素系ガスを用いたドライエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１１（ａ）では図示せず）が形成される。さらに、燐酸系エッチャントを用いたウエットエッチングにより、Ａｌ系金属層１２ａ側面のサイドエッチングを行う。これによって、高融点金属層１２ｂの端面６３より内側にＡｌ系金属層１２ａの端面６２が形成される。なお、ドライエッチングの条件によっては、ウエットエッチングを行わなくても、Ａｌ系金属層１２ａのサイドエッチングが可能である。
【００６５】
次に、図１１（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚１５０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により全面に成膜する。さらに、オーミックコンタクト層を形成するための例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。
【００６６】
次に、スピンコート等によりｎ+ａ−Ｓｉ層５１上の全面にレジストを塗布する。続いて、マスクを用いて順方向（図１１（ｂ）では上方）から露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ＴＦＴ２０の動作半導体層５０を形成する領域にレジストパターン（図示せず）が形成される。
【００６７】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１１（ｃ）に示すように、繋ぎ換え領域３８となる領域近傍のｎ+ａ−Ｓｉ層５１及びＳｉＮ膜２３’が全面エッチングされて除去されるとともに、ＴＦＴ２０のチャネル領域となる領域、及びドレイン電極２１とソース電極２２とが形成される領域にｎ+ａ−Ｓｉ層５１及び動作半導体層５０が島状に形成される。
【００６８】
次に、図１１（ｄ）に示すように、希フッ酸を用いてｎ+ａ−Ｓｉ層５１表面を洗浄した後、速やかに、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層（又はＴｉ合金層）５３ａ、Ａｌ層（又はＡｌ合金層）５３ｂ及びＴｉ層（又はＴｉ合金層）５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。Ｔｉ層５３ａに代えて、例えばＣｒ、Ｍｏ、Ｔａ、Ｗ及びこれらの合金等からなる高融点金属層を用いることもできる。
【００６９】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３に対して行う。これにより、図１１（ｅ）に示すように、繋ぎ換え領域３８となる領域近傍の金属層５３が全面エッチングされて除去されるとともに、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、及び蓄積容量電極２５（いずれも図１１（ｅ）では図示せず）が形成される。続いて、ドレイン電極２１とソース電極２２との間に残存するｎ+ａ−Ｓｉ層５１に対して、塩素系ガスを用いたドライエッチングを行う。このエッチングでは、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１との間を確実に分離させるため、動作半導体層５０表面までエッチング（チャネルエッチング）される。
【００７０】
次に、図１２（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００７１】
次に、各画素領域毎に樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのいずれかを形成する。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂは、例えば図８の上下方向に隣接する画素が同一色になるようにストライプ状に形成される。まず、図１２（ｂ）に示すように、保護膜３４上の全面に、例えば赤色の顔料を分散させたアクリル系ネガ型感光性樹脂をスピンコータやスリットコータ等を用いて例えば膜厚１７０ｎｍに塗布する。次いで、大型マスクを用いた近接露光（プロキシミティ露光）により、図８の上下方向に隣接する複数列の画素領域にストライプ状にネガ型感光性樹脂が残るように露光する。次いで、ＫＯＨなどのアルカリ現像液を用いて現像して赤色樹脂ＣＦ層４４Ｒが形成される。これにより、赤色画素領域に対して赤色の分光特性が付与されるとともに、赤色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能を付加することができる。
【００７２】
同様に、青色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒに隣接する画素領域にストライプ状の青色樹脂ＣＦ層４４Ｂを形成する。これにより、青色画素領域に対して青色の分光特性が付与されるとともに、青色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００７３】
さらに、緑色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒ及び青色樹脂ＣＦ層４４Ｂに隣接する画素領域にストライプ状の緑色樹脂ＣＦ層４４Ｇを形成する。これにより、緑色画素領域に対して緑色の分光特性が付与されるとともに、緑色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００７４】
次に、ＴＦＴ２０のソース電極２２上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２４を開口する。同様に、蓄積容量電極２５上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２６を開口する。
【００７５】
次に、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上の全面にスピンコータやスリットコータ等を用いてＯＣ樹脂を塗布し、１４０℃以下の温度で加熱処理してＯＣ層３６を形成する。ＯＣ樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。次いで、大型マスクを用いて近接露光し、ＫＯＨなどのアルカリ現像液を用いて現像してＯＣ層３６をパターニングする。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側では、ＯＣ層３６が除去されており、保護膜３４表面が露出している。またＯＣ層３６には、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのコンタクトホール２４、２６に位置合わせされたコンタクトホール２４、２６が形成される。
【００７６】
続いて、図１２（ｃ）に示すように、パターニングされたＯＣ層３６をエッチングマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域では保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面及びガラス基板６表面が露出する。同時に、ＴＦＴ２０のソース電極２２上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２４が形成される。同様に、蓄積容量電極２５上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２６が形成される。
【００７７】
なお、本実施の形態ではゲート端子下部電極３０を形成した直後（図１１（ａ）参照）にＡｌ系金属層１２ａのサイドエッチングを行っているが、第１の実施の形態と同様に、ＯＣ層３６、保護膜３４及び絶縁膜３２をパターニングしてゲート端子下部電極３０が露出した後にＡｌ系金属層１２ａのサイドエッチングを行ってもよい。
【００７８】
続いて、図１２（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをエッチングマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、電極繋ぎ換え領域３８でゲート端子下部電極３０に電気的に接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。このとき、ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が高融点金属層１２ｂの端面６３より内側に形成されているため、ＩＴＯからなるゲート端子上部電極４０には接触しない。このため、端子部の腐食や、腐食に起因する断線を防止でき、端子部の信頼性が向上する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００７９】
以上説明したように、本実施の形態によれば、製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００８０】
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による表示装置用基板及びその製造方法について図１３乃至図１５を用いて説明する。図１３（ａ）は本実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１３（ｂ）は図１３（ａ）のＥ−Ｅ線で切断した断面を示している。図１３（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子上部電極４０（第２の端子電極）と、両電極３０、４０が接続される電極繋ぎ換え領域３８とを有している。
【００８１】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料で形成され、Ａｌ系金属層（第１層）１２ａと、高融点金属層（第２層）１２ｂとがこの順に積層された構造を有している。ゲート端子下部電極３０のＡｌ系金属層１２ａは、ガラス基板６側の幅が広い順テーパ形状を有している。Ａｌ系金属層１２ａの端面６２は、表面側では高融点金属層１２ｂの端面６３にほぼ一致して形成され、ガラス基板６側では高融点金属層１２ｂの端面６３より外側に形成されている。Ａｌ系金属層１２ａの端面６２には、酸化Ａｌ膜や窒化Ａｌ膜等の端面絶縁膜６６が形成されている。端面絶縁膜６６は、例えば３０ｎｍ以下の膜厚を有している。
【００８２】
ゲート端子下部電極３０上には、絶縁膜３２が形成されている。絶縁膜３２上には、保護膜３４、樹脂ＣＦ層４４Ｒ（又は４４Ｇ、４４Ｂ）及びＯＣ層３６がこの順に形成されている。電極繋ぎ換え領域３８近傍のＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、ＴＦＴ２０のソース電極２２上のコンタクトホール２４を形成する際のパターニングにより除去されている。ＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、電極繋ぎ換え領域３８より表示領域側に端面を有している。
【００８３】
繋ぎ換え領域３８のゲート端子下部電極３０上には、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料（ＩＴＯ等）で形成されている。ゲート端子下部電極３０のＡｌ系金属層１２ａは、端面に端面絶縁膜６６が形成されているため、ゲート端子上部電極４０には接触していない。
【００８４】
本実施の形態では、ＩＴＯ等からなるゲート端子上部電極４０と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００８５】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなくガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂに特別な樹脂を用いることなく、ＴＡＢ端子を剥離する際のゲート端子上部電極４０、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂの剥がれを防止できる。
【００８６】
次に、本実施の形態による表示装置用基板の製造方法について図１４及び図１５を用いて説明する。図１４（ａ）〜（ｅ）及び図１５（ａ）〜（ｄ）は、チャネルエッチ型のＴＦＴを有するＴＦＴ基板の製造工程を示す工程断面図であり、図１３（ｂ）に対応する断面を示している。まず、図１４（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ層又はＡｌ合金層と、例えば膜厚７０ｎｍのＭｏ層又はＭｏ合金層と、例えば膜厚１０ｎｍのＭｏ層又はＭｏ合金層とをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１０ｎｍの金属層を形成する。高融点金属としては、Ｍｏ以外にも例えばＣｒ、Ｔｉ、Ｔａ、Ｗ、及びこれらの合金を用いることができる。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００８７】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１４（ａ）では図示せず）が形成される。このとき、Ａｌ系金属層１２ａの端面６２は、順テーパ状に形成される。
【００８８】
次に、図１４（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚１５０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により全面に成膜する。さらに、オーミックコンタクト層を形成するための例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。
【００８９】
次に、スピンコート等によりｎ+ａ−Ｓｉ層５１上の全面にレジストを塗布する。続いて、マスクを用いて順方向（図１４（ｂ）では上方）から露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ＴＦＴ２０の動作半導体層５０を形成する領域にレジストパターン（図示せず）が形成される。
【００９０】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１４（ｃ）に示すように、繋ぎ換え領域３８となる領域近傍のｎ+ａ−Ｓｉ層５１及びＳｉＮ膜２３’が全面エッチングされて除去されるとともに、ＴＦＴ２０のチャネル領域となる領域、及びドレイン電極２１とソース電極２２とが形成される領域にｎ+ａ−Ｓｉ層５１及び動作半導体層５０が島状に形成される。
【００９１】
次に、図１４（ｄ）に示すように、希フッ酸を用いてｎ+ａ−Ｓｉ層５１表面を洗浄した後、速やかに、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層（又はＴｉ合金層）５３ａ、Ａｌ層（又はＡｌ合金層）５３ｂ及びＴｉ層（又はＴｉ合金層）５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。Ｔｉ層５３ａに代えて、例えばＣｒ、Ｍｏ、Ｔａ、Ｗ及びこれらの合金等からなる高融点金属層を用いることもできる。
【００９２】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３に対して行う。これにより、図１４（ｅ）に示すように、繋ぎ換え領域３８となる領域近傍の金属層５３が全面エッチングされて除去されるとともに、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、及び蓄積容量電極２５（いずれも図１４（ｅ）では図示せず）が形成される。続いて、ドレイン電極２１とソース電極２２との間に残存するｎ+ａ−Ｓｉ層５１に対して塩素系ガスを用いたドライエッチングを行う。このエッチングでは、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１との間を確実に分離させるため、動作半導体層５０表面までエッチング（チャネルエッチング）される。
【００９３】
次に、図１５（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００９４】
次に、各画素領域毎に樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのいずれかを形成する。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂは、例えば表示画面上の上下方向に隣接する画素が同一色になるようにストライプ状に形成される。まず、図１５（ｂ）に示すように、保護膜３４上の全面に、例えば赤色の顔料を分散させたアクリル系ネガ型感光性樹脂をスピンコータやスリットコータ等を用いて例えば膜厚１７０ｎｍに塗布する。次いで、大型マスクを用いた近接露光により、表示画面上の上下方向に隣接する複数列の画素領域にストライプ状にネガ型感光性樹脂が残るように露光する。次いで、ＫＯＨなどのアルカリ現像液を用いて現像して赤色樹脂ＣＦ層４４Ｒが形成される。これにより、赤色画素領域に対して赤色の分光特性が付与されるとともに、赤色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能を付加することができる。
【００９５】
同様に、青色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒに隣接する画素領域にストライプ状の青色樹脂ＣＦ層４４Ｂを形成する。これにより、青色画素領域に対して青色の分光特性が付与されるとともに、青色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００９６】
さらに、緑色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒ及び青色樹脂ＣＦ層４４Ｂに隣接する画素領域にストライプ状の緑色樹脂ＣＦ層４４Ｇを形成する。これにより、緑色画素領域に対して緑色の分光特性が付与されるとともに、緑色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００９７】
次に、ＴＦＴ２０のソース電極２２上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２４を開口する。同様に、蓄積容量電極２５上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２６を開口する。
【００９８】
次に、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上の全面にスピンコータやスリットコータ等を用いてＯＣ樹脂を塗布し、１４０℃以下の温度で加熱処理してＯＣ層３６を形成する。ＯＣ樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。次いで、大型マスクを用いて近接露光し、ＫＯＨなどのアルカリ現像液を用いて現像してＯＣ層３６をパターニングする。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側では、ＯＣ層３６が除去されており、保護膜３４表面が露出している。またＯＣ層３６には、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのコンタクトホール２４、２６に位置合わせされたコンタクトホール２４、２６が形成される。
【００９９】
続いて、図１５（ｃ）に示すように、パターニングされたＯＣ層３６をエッチングマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域では保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面及びガラス基板６表面が露出する。同時に、ＴＦＴ２０のソース電極２２上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２４が形成される。同様に、蓄積容量電極２５上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２６が形成される。
【０１００】
続いて、露出したゲート端子下部電極３０のＡｌ系金属層１２ａの端面６２を例えばＯ2アッシング処理により酸化し、Ａｌ系金属層の酸化膜からなる端面絶縁膜６６を形成する。端面絶縁膜６６の形成は、高圧酸化、熱処理等によっても可能である。また、Ａｌ系金属層１２ａの端面６２を窒素プラズマにより窒化し、Ａｌ系金属層の窒化膜からなる端面絶縁膜６６を形成することも可能である。
【０１０１】
次に、図１５（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをエッチングマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、電極繋ぎ換え領域３８でゲート端子下部電極３０に電気的に接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。このとき、ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２に端面絶縁膜６６が形成されているため、ＩＴＯからなるゲート端子上部電極４０には接触しない。このため、端子部の腐食や、腐食に起因する断線を防止でき、端子部の信頼性が向上する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【０１０２】
以上説明したように、本実施の形態によれば、製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【０１０３】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、透過型及び反射型の液晶表示装置を例に挙げたが、本発明はこれに限らず、半透過型の液晶表示装置にも適用できる。
【０１０４】
以上説明した実施の形態による表示装置用基板及びその製造方法及びそれを備えた表示装置は、以下のようにまとめられる。
（付記１）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
Ａｌ又はＡｌ合金で形成され第１の端面を有する第１層と、前記第１層上に高融点金属で形成され前記第１の端面より外側に第２の端面を有する第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１の端面に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする表示装置用基板。
【０１０５】
（付記２）
付記１記載の表示装置用基板において、
前記第１の端子電極は、前記第１層の下層に高融点金属で形成された第３層をさらに有すること
を特徴とする表示装置用基板。
【０１０６】
（付記３）
付記２記載の表示装置用基板において、
前記第３層は、前記第１の端面より外側に第３の端面を有し、
前記第２の端子電極は、少なくとも前記第３の端面に接触していること
を特徴とする表示装置用基板。
【０１０７】
（付記４）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
Ａｌ又はＡｌ合金で形成された第１層と、前記第１層の端面に形成された端面絶縁膜と、前記第１層上に高融点金属で形成された第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１層に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする表示装置用基板。
【０１０８】
（付記５）
付記４記載の表示装置用基板において、
前記端面絶縁膜は、前記Ａｌ又はＡｌ合金の窒化膜又は酸化膜であること
を特徴とする表示装置用基板。
【０１０９】
（付記６）
付記４又は５に記載の表示装置用基板において、
前記端面絶縁膜は、３０ｎｍ以下の膜厚を有していること
を特徴とする表示装置用基板。
【０１１０】
（付記７）
付記１乃至６のいずれか１項に記載の表示装置用基板において、
前記第１の端子電極は、前記複数のバスラインのいずれかと同一の形成材料で形成されていること
を特徴とする表示装置用基板。
【０１１１】
（付記８）
複数のバスラインを有する基板を備えた表示装置において、
前記基板として、付記１乃至７のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【０１１２】
（付記９）
基板上にＡｌ又はＡｌ合金を成膜して第１層を形成する第１の工程と、
前記第１層上に高融点金属を成膜して第２層を形成する第２の工程と、
前記第２層及び前記第１層をパターニングして第１の端子電極を形成する第３の工程と、
前記基板上に絶縁樹脂層を形成する第４の工程と、
前記第１の端子電極上の前記絶縁樹脂層を除去する第５の工程と、
前記第１層の端面が前記第２層の端面より内側になるようにサイドエッチングする第６の工程と、
前記第１の端子電極に電気的に接続する第２の端子電極を前記第１層に接触させずに形成する第７の工程と
を有することを特徴とする表示装置用基板の製造方法。
【０１１３】
（付記１０）
付記９記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第５の工程より後に行うこと
を特徴とする表示装置用基板の製造方法。
【０１１４】
（付記１１）
付記９記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第４の工程より前に行うこと
を特徴とする表示装置用基板の製造方法。
【０１１５】
（付記１２）
基板上にＡｌ又はＡｌ合金を成膜して第１層を形成する第１の工程と、
前記第１層上に高融点金属を成膜して第２層を形成する第２の工程と、
前記第２層及び前記第１層をパターニングして第１の端子電極を形成する第３の工程と、
前記基板上に絶縁樹脂層を形成する第４の工程と、
前記第１の端子電極上の前記絶縁樹脂層を除去する第５の工程と、
前記第１層の端面に端面絶縁膜を形成する第６の工程と、
前記第１の端子電極に電気的に接続する第２の端子電極を前記第１層に接触させずに形成する第７の工程と
を有することを特徴とする表示装置用基板の製造方法。
【０１１６】
（付記１３）
付記１２記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第１層の端面を酸化処理又は窒化処理して前記端面絶縁膜を形成すること
を特徴とする表示装置用基板の製造方法。
【０１１７】
（付記１４）
付記１２又は１３に記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第５の工程の後に行うこと
を特徴とする表示装置用基板の製造方法。
【０１１８】
（付記１５）
付記９乃至１４のいずれか１項に記載の表示装置用基板の製造方法において、前記第１の端子電極は、複数のバスラインのいずれかと同時に形成されること
を特徴とする表示装置用基板の製造方法。
【０１１９】
（付記１６）
付記９乃至１５のいずれか１項に記載の表示装置用基板の製造方法において、
前記第２の端子電極は、画素電極と同時に形成されること
を特徴とする表示装置用基板の製造方法。
【０１２０】
【発明の効果】
以上の通り、本発明によれば、製造工程を簡略化でき、かつ高い信頼性を有する表示装置用基板及びその製造方法及びそれを備えた表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による表示装置用基板の等価回路を模式的に示す図である。
【図３】本発明の第１の実施の形態による表示装置用基板の１画素の構成を示す図である。
【図４】図３のＡ−Ａ線で切断した表示装置用基板の構成を示す断面図である。
【図５】本発明の第１の実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図６】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図７】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図８】本発明の第２の実施の形態による表示装置用基板の１画素の構成を示す図である。
【図９】図８のＣ−Ｃ線で切断した表示装置用基板の構成を示す断面図である。
【図１０】本発明の第２の実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１１】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１３】本発明の第３の実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１４】本発明の第３の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１５】本発明の第３の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１６】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１７】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１８】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１９】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
６ ガラス基板
８ ゲート端子
１２ ゲートバスライン
１２ａ Ａｌ系金属層
１２ｂ 高融点金属層
１４ ドレインバスライン
１６ 画素電極
１６ａ ＩＴＯ層
１６ｂ Ａｇ合金層
１８ 蓄積容量バスライン
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ チャネル保護膜
２４、２６ コンタクトホール
２５ 蓄積容量電極
３０ ゲート端子下部電極
３２ 絶縁膜
３４ 保護膜
３６ ＯＣ層
３８ 電極繋ぎ換え領域
４０、４０’ ゲート端子上部電極
４２ 突起
４４ 樹脂ＣＦ層
５０ 動作半導体層
５０’ ａ−Ｓｉ層
５１ ｎ+ａ−Ｓｉ層
５３ 金属層
５３ａ Ｔｉ層
５３ｂ Ａｌ層
６０ 段切れ部
６２、６３、６４ 端面
６６ 端面絶縁膜
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８７ 偏光板
８８ バックライトユニット
【発明の属する技術分野】
本発明は、表示装置用基板及びその製造方法及びそれを備えた表示装置に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。
また本発明は、スイッチング素子が形成されたアレイ基板に絶縁性有機樹脂材料からなる保護絶縁層（絶縁樹脂層）を備えた液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。
さらに本発明は、画素電極が光反射性材料で形成された反射型液晶表示装置に用いられる液晶表示装置用基板及びその製造方法、又はアレイ基板上に樹脂カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ；ＣＦ）層が形成されたＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
ＴＦＴをスイッチング素子として用いたアクティブマトリクス型の液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）は、例えば特許文献４に開示されている。特許文献４には、以下に概説するように、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤの構成が記載されている。
【０００３】
ＴＦＴが形成されたアレイ基板（以下、「ＴＦＴ基板」ともいう）のほぼ全面には、無機絶縁材料からなるパッシベーション膜が形成されている。パッシベーション膜上には、透明電極材料で形成された画素電極が形成されている。画素電極は、パッシベーション膜を開口したコンタクトホールを介してＴＦＴのソース電極に接続されている。
【０００４】
ドレインバスラインに接続される外部接続端子（以下、「ドレイン端子」と略称する）は、ＴＦＴのソース／ドレイン電極及びドレインバスラインと共通の層をなすｎ+ａ−Ｓｉ層及び金属層で形成された下部電極を有している。下部電極上には、パッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にドレインバスライン駆動回路の接続端子が接続されて各ドレインバスラインに所定の階調電圧が印加されるようになっている。
【０００５】
また、ゲートバスラインに接続される外部接続端子（以下、「ゲート端子」と略称する）は、ゲート電極及びゲートバスラインと共通の層をなす金属層で形成された下部電極を有している。下部電極上には、ゲート絶縁膜と共通の層をなす絶縁膜及びパッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にゲートバスライン駆動回路の接続端子が接続されて各ゲートバスラインに所定のゲートパルスが順次印加されるようになっている。ゲート端子及びドレイン端子の上部電極は、下部電極の酸化を防止している。これにより、ゲート端子及びドレイン端子の長期信頼性が向上し、また両端子での接続不良を防止できる。
【０００６】
次に、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤの製造方法について概説する。ガラス基板等の透明絶縁性基板上に複数のゲートバスライン及びゲート端子下部電極を形成する。次に、基板全面に絶縁膜（以下、成膜部位により「ゲート絶縁膜」ともいう）を形成する。続いて、絶縁膜上にアモルファスシリコン（ａ−Ｓｉ）層を形成し、次いでチャネル保護膜を形成する。次に、ｎ+ａ−Ｓｉ層を成膜した後、金属層を成膜する。次に、チャネル保護膜をエッチングストッパとして用いて金属層、ｎ+ａ−Ｓｉ層及びａ−Ｓｉ層を一括エッチングする。これにより、ａ−Ｓｉ層からなる動作半導体層をＴＦＴ部のゲート絶縁膜上に形成するとともに、チャネル保護膜の両側にソース電極及びドレイン電極を形成してＴＦＴが完成する。また、ソース電極及びドレイン電極の形成と同時に、ドレインバスライン及びドレインバスラインに接続されるドレイン端子下部電極が形成される。
【０００７】
次いで、無機絶縁性材料であるシリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ2膜）、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜を基板全面に成膜する。次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極、ドレイン端子下部電極、及びゲート端子下部電極上にそれぞれ開口部を持つレジストパターンを形成する。このレジストパターンをマスクとしてパッシベーション膜、あるいはパッシベーション膜と絶縁膜とをエッチングし、コンタクトホールをそれぞれ開口する。
【０００８】
次いで、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ（インジウム・ティン・オキサイド）等からなる透明導電膜を基板全面に成膜する。次いで、透明導電膜を所定の形状にパターニングし、コンタクトホールを介してソース電極に接続される画素電極を形成する。また同時に、他のコンタクトホールを介してドレイン端子下部電極に接続されるドレイン端子上部電極を形成し、さらに他のコンタクトホールを介してゲート端子下部電極に接続されるゲート端子上部電極を形成する。
【０００９】
このように特許文献４の記載によれば、ゲート端子及びドレイン端子を形成する場合、ゲート端子下部電極及びドレイン端子下部電極を形成し、ゲート端子下部電極及びドレイン端子下部電極の上部を覆うパッシベーション膜を成膜し、パッシベーション膜をエッチングしてコンタクトホールを開口し、コンタクトホールを介してゲート端子下部電極に接続される透明導電膜からなるゲート端子上部電極と、ドレイン端子下部電極に接続される透明導電膜からなるドレイン端子上部電極とを画素電極の形成と同時に形成するようにしている。
【００１０】
また、特許文献５には、スイッチング素子が形成されたアレイ基板上に、絶縁性有機樹脂材料からなるオーバーコート層（以下、「ＯＣ層」という）が形成された液晶表示装置が開示されている。上述のパッシベーション膜は、ＳｉＮ膜等の無機絶縁膜からなり、一般に膜厚３００〜４００ｎｍで形成されている。それに対してＯＣ層は、パッシベーション膜に比較して極めて厚い膜厚１０００〜３０００ｎｍで形成されている点に特徴を有する。またＯＣ層は、形成材料である樹脂の誘電率が比較的小さい（約３あるいはそれ以下）という特徴を有する。この２つの特徴により、ＯＣ層が形成された液晶表示装置は、ＴＦＴ特性を劣化させる寄生容量を低減できるという利点を有している。また、ＯＣ層が形成された液晶表示装置は、感光性材料からなるＯＣ層をエッチングマスクとして用いてコンタクトホールを開口しているため、製造工程を簡略化できるという利点を有している。
【００１１】
図１６は、ＯＣ層が形成された従来の反射型液晶表示装置のＴＦＴ基板の構成を示している。図１６（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１６（ｂ）は図１６（ａ）のＸ−Ｘ線で切断した断面を示している。図１６（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０は一般に積層構造を有し、下層には比較的低抵抗のアルミニウム（Ａｌ）系金属層１３０ａが形成され、上層には高融点金属層１３０ｂが形成されることが多い。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上にはＯＣ層１３６が形成されている。ＯＣ層１３６の表面は、例えば凹凸状又は皺状に形成されている。
【００１２】
ゲート端子下部電極１３０上のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。ＯＣ層１３６上には、画素電極（反射電極）と同一の形成材料からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、例えばＩＴＯ層１４０ａ、銀（Ａｇ）合金層１４０ｂ、及びＩＴＯ層１４０ａの積層構造を有している。またゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１３】
図１７は、従来のＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図１７（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１７（ｂ）は図１７（ａ）のＺ−Ｚ線で切断した断面を示している。図１７（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか１色の樹脂ＣＦ層１４４が形成されている。樹脂ＣＦ層１４４上には、ＯＣ層１３６が形成されている。
【００１４】
ゲート端子下部電極１３０上のＯＣ層１３６、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。樹脂ＣＦ層１４４上には、画素電極と同一の形成材料（例えばＩＴＯ）からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１５】
【特許文献１】
特開２００１−３２４７２５号公報
【特許文献２】
特開２００１−５３２８３号公報
【特許文献３】
特開平１１−２８１９９３号公報
【特許文献４】
特開平６−２０２１５３号公報
【特許文献５】
特開２０００−２３１１２３号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、ＯＣ層１３６や樹脂ＣＦ層１４４等の樹脂層は、ＩＴＯ等の電極材料で上層に形成されるゲート端子上部電極１４０との密着性がパッシベーション膜に比較して劣っている。このため、ＯＣ層１３６上又は樹脂ＣＦ層１４４上に直接形成されたゲート端子上部電極１４０が剥がれてしまい、導通不良や隣接端子間の短絡等が発生してしまうという問題が生じる。また、ゲート端子上部電極１４０をパターニングする際に、隣接端子間の短絡の要因になる電極材の残渣や、抵抗の上昇の要因になる配線幅の細り等のエッチング不良が生じ易いという問題が生じる。
【００１７】
液晶表示装置は、ＴＦＴアレイ工程、ＣＦ工程、パネル工程及びユニット工程を経て製造される。ユニット工程では、ドライバＩＣがゲート端子及びドレイン端子に例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装される。このとき、実装する際のドライバＩＣの位置ずれ等により接続不良が生じた液晶表示装置は、ＴＡＢ端子を剥離した後に再度貼り付けるリペアが行われる。上記の構成では、ＴＡＢ端子を剥離する際に、上部電極がＯＣ層１３６又は樹脂ＣＦ層１４４とともに剥がれてしまうため、リペアが困難になるという問題が生じる。
【００１８】
図１８及び図１９は、上記の問題を解決するＴＦＴ基板の構成を示している。図１８は、ＯＣ層が形成された反射型液晶表示装置のＴＦＴ基板の構成を示している。図１８（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１８（ｂ）は図１８（ａ）のＹ−Ｙ線で切断した断面を示している。図１８（ａ）、（ｂ）に示すように、隣接するゲート端子間のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子下部電極１３０端面にほぼ一致する端面を有している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側（図１８（ａ）では左側）に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００１９】
図１９は、ＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図１９（ａ）はＴＦＴ基板の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１９（ｂ）は図１９（ａ）のＷ−Ｗ線で切断した断面を示している。図１９（ａ）、（ｂ）に示すように、隣接するゲート端子間のＯＣ層１３６、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子上部電極１４０端面より表示領域側（図１９（ａ）、（ｂ）では右側）に端面を有している。すなわち、ＯＣ層１３６、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２の端面より基板端部側（図１９（ａ）、（ｂ）では左側）の隣接するゲート端子間では、ガラス基板１０６表面が露出している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００２０】
図１８（ａ）、（ｂ）及び図１９（ａ）、（ｂ）に示すＴＦＴ基板では、ＯＣ層１３６を除去してゲート端子上部電極１４０をガラス基板１０６上に直接接触させて形成することにより、ゲート端子上部電極１４０の剥離を防止している。ところが上記の構成では、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側端面の基板面に対する急峻な形状により、当該端面上の段差部でゲート端子上部電極１４０に段切れが生じ、ゲート端子の抵抗が高くなってしまうという問題が生じる。また、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側の端面では、下層のＡｌ系金属層１３０ａと、ＩＴＯ等からなるゲート端子上部電極１４０とが接触しているため腐食等が起こり易く、断線をひき起こすおそれがあるという問題が生じる。このように、電極繋ぎ換え領域１３８では、ゲート端子上部電極１４０の段切れや、ゲート端子上部電極１４０とゲート端子下部電極１３０との間の電気的接続を十分考慮する必要がある。
【００２１】
本発明の目的は、製造工程を簡略化でき、かつ高い信頼性を有する表示装置用基板及びその製造方法及びそれを備えた表示装置を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、前記バスライン上に形成された絶縁樹脂層と、前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、Ａｌ又はＡｌ合金で形成され第１の端面を有する第１層と、前記第１層上に高融点金属で形成され前記第１の端面より外側に第２の端面を有する第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１の端面に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子とを有することを特徴とする表示装置用基板によって達成される。
【００２３】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による表示装置用基板及びその製造方法及びそれを備えた表示装置について図１乃至図７を用いて説明する。図１は、本実施の形態による反射型液晶表示装置の概略構成を示している。図１に示すように、反射型液晶表示装置は、光反射性材料からなる画素電極やＴＦＴ等が画素領域毎に形成されたＴＦＴ基板２と、共通電極等が形成された対向基板４とを対向させて貼り合わせ、その間に液晶を封止した構造を有している。
【００２４】
ＴＦＴ基板２には、複数のゲートバスライン１２を駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスライン１４を駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが設けられている。両駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスライン１２あるいはドレインバスライン１４に出力するようになっている。
【００２５】
対向基板４は、Ｒ、Ｇ、Ｂのいずれか１色が画素領域毎に形成された樹脂ＣＦ層を有している。両基板２、４の対向面には、液晶分子を所定方向に配向させる配向膜が形成されている。対向基板４の対向面と反対側の面には、偏光板８７が貼り付けられている。
【００２６】
図２は、ＴＦＴ基板２上に形成された素子の等価回路を模式的に示している。図３はＴＦＴ基板２の１画素の構成を示し、図４は図３のＡ−Ａ線で切断したＴＦＴ基板２の断面を示している。図２乃至図４に示すように、ＴＦＴ基板２のガラス基板６上には、図２又は図３の左右方向に延びるゲートバスライン１２が互いに並列して複数形成されている。ゲートバスライン１２は、例えば高融点金属層１２ｂと、比較的低抵抗の例えばＡｌ系金属層１２ａと、高融点金属層１２ｂとがこの順に積層された構造を有している。Ａｌ系金属には、ＡｌやＡｌ合金が含まれる。Ａｌ系金属層１２ａの端面は、高融点金属層１２ｂの端面より内側に形成されている。
【００２７】
ゲートバスライン１２上の全面には絶縁膜（ゲート絶縁膜）３２が形成されている。ゲートバスライン１２に絶縁膜３２を介して交差して、図２及び図３の上下方向に延びるドレインバスライン１４が互いに並列して複数形成されている。ゲートバスライン１２とドレインバスライン１４の交差位置近傍には、ＴＦＴ２０が形成されている。
【００２８】
ＴＦＴ２０は、絶縁膜３２上に、ａ−Ｓｉ層からなる動作半導体層５０を有している。動作半導体層５０上にはチャネル保護膜２３が形成されている。チャネル保護膜２３上には、隣接するドレインバスライン１４から引き出されたドレイン電極２１及びその下層のオーミックコンタクト層となるｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。このような構成において、チャネル保護膜２３直下のゲートバスライン１２が当該ＴＦＴ２０のゲート電極として機能するようになっている。
【００２９】
ＴＦＴ基板２上にマトリクス状に配列された各画素領域のほぼ中央を横切って、ゲートバスライン１２に並列して図２及び図３の左右方向に延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８は、ゲートバスライン１２と同一の形成材料で形成されている。蓄積容量バスライン１８上には、絶縁膜３２を介して蓄積容量電極（中間電極）２５が画素領域毎に形成されている。蓄積容量電極２５は、ドレインバスライン１４と同一の形成材料で形成されている。ドレインバスライン１４、ドレイン電極２１、ソース電極２２及び蓄積容量電極２５上には、保護膜３４が形成されている。保護膜３４上には、絶縁樹脂層であるＯＣ層３６が形成されている。ＯＣ層３６の表面は、例えば凹凸状又は皺状に形成されている。
【００３０】
ＯＣ層３６上には、画素電極（反射電極）１６が画素領域毎に形成されている。画素電極１６は光反射材料等で形成され、例えばＩＴＯ層１６ａ、Ａｇ合金層１６ｂ、及びＩＴＯ層１６ａの積層構造を有している。画素電極１６の表面は、ＯＣ層３６表面の形状に倣い、凹凸状又は皺状に形成されている。表示画面側から入射する光を画素電極１６の凹凸状又は皺状表面で散乱反射させることにより、良好な表示特性が得られるようになっている。画素電極１６は、ソース電極２２上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。これらのＴＦＴ２０や各バスライン１２、１４、１８等はフォトリソグラフィ工程で形成され、「成膜→レジスト塗布→露光→現像→エッチング→レジスト剥離」という一連の半導体プロセスを繰り返して形成される。
【００３１】
図５（ａ）は本実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図５（ｂ）は図５（ａ）のＢ−Ｂ線で切断した断面を示している。図５（ａ）、（ｂ）に示すように、ＴＦＴ基板２の額縁領域には、複数のゲート端子８（図５（ａ）では２つ示している）が形成されている。複数のゲート端子８は、表示領域（図示していないが図５（ａ）、（ｂ）では右方）に形成された複数のゲートバスライン１２にそれぞれ電気的に接続されている。ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子上部電極４０（第２の端子電極）と、両電極３０、４０が接続される電極繋ぎ換え領域３８とを有している。
【００３２】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料で形成されている。すなわちゲート端子下部電極３０は、高融点金属層（第３層）１２ｂと、Ａｌ系金属層（第１層）１２ａと、高融点金属層（第２層）１２ｂとがこの順に積層された構造を有している。電極繋ぎ換え領域３８のゲート端子下部電極３０は、外周の長さが長くなるように、例えば複数の凹凸を有する平面形状にパターニングされている。ゲート端子下部電極３０のＡｌ系金属層１２ａの端面６２は、上層の高融点金属層１２ｂの端面６３や、下層の高融点金属層１２ｂの端面６４より内側に形成されている。
【００３３】
ゲート端子下部電極３０上には、図４に示す絶縁膜３２と同一層である絶縁膜３２が形成されている。絶縁膜３２上には、図４に示す保護膜３４及びＯＣ層３６とそれぞれ同一層である保護膜３４及びＯＣ層３６がこの順に形成されている。電極繋ぎ換え領域３８近傍のＯＣ層３６、保護膜３４及び絶縁膜３２は、ＴＦＴ２０のソース電極２２上のコンタクトホール２４を形成する際のパターニングにより除去されている。ＯＣ層３６、保護膜３４及び絶縁膜３２は、電極繋ぎ換え領域３８より表示領域側に端面を有している。ＯＣ層３６、保護膜３４及び絶縁膜３２の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、以下に述べるゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。
【００３４】
繋ぎ換え領域３８のゲート端子下部電極３０を覆うように、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料で形成されている。図５（ｂ）に示すゲート端子上部電極４０は、ゲート端子下部電極３０の端部近傍で段切れが生じている。このため段切れ部６０で、ゲート端子上部電極４０、４０’が互いに分離されている。ゲート端子上部電極４０のＩＴＯ層１６ａは、ゲート端子下部電極３０下層の高融点金属層１２ｂの端面６４に接触している。ゲート端子上部電極４０’のＩＴＯ層１６ａは、ゲート端子下部電極３０上層の高融点金属層１２ｂの端面６３及び表面に接触している。このため、ゲート端子上部電極４０、４０’は、ゲート端子下部電極３０を介して互いに電気的に接続されている。ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が各高融点金属層１２ｂの端面６３、６４より内側に形成されているため、ゲート端子上部電極４０、４０’のＩＴＯ層１６ａには接触していない。
【００３５】
ゲート端子下部電極３０下層の高融点金属層１２ｂは外周の長さが長くなるようにパターニングされている。このため、ゲート端子上部電極４０とゲート端子下部電極３０とは、ゲート端子下部電極３０下層の高融点金属層１２ｂの端面６４のみで接触しているものの、より広い接触面積が確保されている。したがって、両電極３０、４０間に接続不良が生じることはなく、接触抵抗が高くなることもない。
【００３６】
なお、図示は省略しているが、ドレイン端子はゲート端子８と同様の構造を有している。すなわち、ドレイン端子下部電極はゲート端子下部電極３０と同一層で形成され、ドレイン端子上部電極はゲート端子上部電極４０と同一層で形成されている。ドレインバスライン１４とドレイン端子下部電極とは、例えば絶縁膜３２を開口して形成された別の繋ぎ換え領域を介してそれぞれ電気的に接続されている。また、ドレイン端子下部電極は、ドレインバスライン１４と同一の形成材料（例えば高融点金属層、Ａｌ系金属層及び高融点金属層の積層）で形成されていてもよい。
【００３７】
本実施の形態では、ゲート端子上部電極４０のＩＴＯ層１６ａと、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００３８】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなくガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６に特別な樹脂を用いることなく、ＴＡＢ端子を剥離する際のゲート端子上部電極４０及びＯＣ層３６の剥がれを防止できる。
【００３９】
次に、本実施の形態による表示装置用基板の製造方法について図６及び図７を用いて説明する。図６（ａ）〜（ｅ）及び図７（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図５（ｂ）に対応する断面を示している。まず、図６（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚３０ｎｍのチタン（Ｔｉ）層又はＴｉ合金層と、例えば膜厚１３０ｎｍのＡｌ層又はＡｌ合金層と、例えば膜厚７０ｎｍのＴｉ層又はＴｉ合金層と、例えば膜厚１５ｎｍのＴｉ層又はＴｉ合金層とをこの順にスパッタリングにより全面に成膜する。これにより、高融点金属層１２ｂとＡｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２４５ｎｍの金属層を形成する。高融点金属としては、Ｔｉ以外にも例えばクロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びこれらの合金を用いることができる。Ａｌ合金としては、ネオジム（Ｎｄ）、ケイ素（Ｓｉ）、銅（Ｃｕ）、Ｔｉ、Ｗ、Ｔａ、スカンジウム（Ｓｃ）等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００４０】
次いで、金属層上の全面にレジストを塗布する。次に、フォトマスクあるいはレチクル（以下、単に「マスク」という）を用いて露光して現像し、所定形状のレジストパターンを形成する。次に、塩素系ガスを用いたドライエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図６（ａ）では図示せず）が形成される。さらに、燐酸系エッチャントを用いたウエットエッチングにより、Ａｌ系金属層１２ａ側面のサイドエッチングを行う。これによって、高融点金属層１２ｂの端面６３、６４より内側にＡｌ系金属層１２ａの端面６２が形成される。なお、ドライエッチングの条件によっては、ウエットエッチングを行わなくてもＡｌ系金属層１２ａのサイドエッチングが可能である。
【００４１】
次に、図６（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚３０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜２３を形成するための例えば膜厚１２０ｎｍのＳｉＮ膜２３’をプラズマＣＶＤ法により基板全面に成膜する。
【００４２】
次に、スピンコート等によりＳｉＮ膜２３’上の全面にレジストを塗布する。次に、ゲート端子及びドレイン端子が形成される額縁領域を遮光するマスクを用い、またゲートバスライン１２をマスクとして、ガラス基板６の裏面側（図６（ｂ）では下方）から背面露光を行う。続いて、ガラス基板６の表面側（図６（ｂ）では上方）から別のマスクを用いて露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ゲートバスライン１２上のチャネル保護膜２３形成領域上に自己整合的にレジストパターン（図示せず）が形成される。
【００４３】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図６（ｃ）に示すように、繋ぎ換え領域３８となる領域近傍のＳｉＮ膜２３’が全面エッチングされて除去されるとともに、ＴＦＴ２０毎にチャネル保護膜２３（図６（ｃ）では図示せず）が形成される。
【００４４】
次に、図６（ｄ）に示すように、希フッ酸を用いてａ−Ｓｉ層５０’表面を洗浄（自然酸化膜の除去）した後、速やかに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。次いで、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層（又はＴｉ合金層）５３ａ、Ａｌ層（又はＡｌ合金層）５３ｂ及びＴｉ層（又はＴｉ合金層）５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。Ｔｉ層５３ａに代えて、例えばＣｒ、Ｍｏ、Ｔａ、Ｗ及びこれらの合金等からなる高融点金属層を用いることもできる。
【００４５】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３、ｎ+ａ−Ｓｉ層５１及びａ−Ｓｉ層５０’に対して行う。これにより、図６（ｅ）に示すように、繋ぎ換え領域３８となる領域近傍の金属層５３、ｎ+ａ−Ｓｉ層５１及びａ−Ｓｉ層５０’が全面エッチングされて除去されるとともに、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図６（ｅ）では図示せず）が形成される。このエッチング処理において、チャネル保護膜２３はエッチングストッパとして機能し、その下層のａ−Ｓｉ層５０’はエッチングされずに残存する。
【００４６】
次に、図７（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００４７】
次に、図７（ｂ）に示すように、感光性を有する絶縁性有機樹脂を保護膜３４上の全面に塗布してＯＣ層３６を形成する。次に、ハーフ露光や２回露光等を用いて、凹凸状又は皺状のＯＣ層３６表面を形成するとともに、ＯＣ層３６をパターニングする。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側では、ＯＣ層３６が除去されており、保護膜３４表面が露出している。またＯＣ層３６は、コンタクトホール２４、２６形成領域上が開口されている。
【００４８】
続いて、図７（ｃ）に示すように、パターニングされたＯＣ層３６をエッチングマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングによって、ゲート端子上部電極４０形成領域では保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面及びガラス基板６表面が露出する。同時に、ＴＦＴ２０のソース電極２２上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２４が形成される。同様に、蓄積容量電極２５上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２６が形成される。
【００４９】
なお、本実施の形態ではゲート端子下部電極３０を形成した直後（図６（ａ）参照）にＡｌ系金属層１２ａのサイドエッチングを行っているが、ＯＣ層３６、保護膜３４及び絶縁膜３２をパターニングしてゲート端子下部電極３０が露出した後にＡｌ系金属層１２ａのサイドエッチングを行ってもよい。ゲート端子下部電極３０を形成した直後にＡｌ系金属層１２ａのサイドエッチングを行うと、表示領域のゲートバスライン１２のＡｌ系金属層１２ａもエッチングされてしまう。Ａｌ系金属層１２ａの端面が高融点金属層１２ｂの端面より内側に形成されると、ゲートバスライン１２全体としての端面は凹状になる（図４参照）。このため、絶縁膜３２の被覆性が低下し、ＴＦＴ２０のゲート電極（ゲートバスライン）１２とドレイン電極２１及びソース電極２２との間の絶縁性が低下するおそれがある。ＯＣ層３６、保護膜３４及び絶縁膜３２をパターニングしてゲート端子下部電極３０が露出した後にＡｌ系金属層１２ａのサイドエッチングを行えば、表示領域のゲートバスライン１２のＡｌ系金属層１２ａがエッチングされることはないため、上記の問題が生じない。
【００５０】
また、本実施の形態では、パターニングされたＯＣ層３６をエッチングマスクとして用いて保護膜３４がパターニングされているが、保護膜３４をパターニングした後にＯＣ層３６を形成してもよい。
【００５１】
続いて、図７（ｄ）に示すように、透明酸化物導電材料である例えば膜厚５０ｎｍのＩＴＯ層１６ａと、例えば膜厚１００ｎｍのＡｇ合金層１６ｂと、例えば膜厚５０ｎｍのＩＴＯ層１６ａとをスパッタリング等の薄膜形成方法により基板全面にこの順に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをエッチングマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、電極繋ぎ換え領域３８でゲート端子下部電極３０に電気的に接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。このとき、ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が各高融点金属層１２ｂの端面６３、６４より内側に形成されているため、ゲート端子上部電極４０、４０’のＩＴＯ層１６ａには接触しない。このため、端子部の腐食や、腐食に起因する断線を防止でき、端子部の信頼性が向上する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００５２】
以上説明したように、本実施の形態によれば、製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００５３】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による表示装置用基板及びその製造方法について図８乃至図１２を用いて説明する。図８は、本実施の形態による透過型液晶表示装置に用いられるＴＦＴ基板２の１画素の構成を示している。図９は、図８のＣ−Ｃ線で切断したＴＦＴ基板２の断面を示している。図８及び図９に示すように、本実施の形態によるＴＦＴ基板２のＴＦＴ２０は、チャネル保護膜を有していないチャネルエッチ型である。また、本実施の形態によるＴＦＴ基板２は、顔料分散型の樹脂ＣＦ層４４が形成され、樹脂ＣＦ層４４上に絶縁性有機樹脂材料からなるＯＣ層３６が形成されたＣＦ−ｏｎ−ＴＦＴ構造である。
【００５４】
ＴＦＴ２０は、絶縁膜３２上に動作半導体層５０を有している。動作半導体層５０上には、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。動作半導体層５０のチャネル領域表面は、両電極２１、２２間の分離絶縁を確実にするために一部エッチングされている。
【００５５】
ＴＦＴ２０上及び蓄積容量電極２５上を含む各画素領域には、樹脂ＣＦ層４４Ｒ（赤）、４４Ｇ（緑）、４４Ｂ（青）のいずれかが形成されている。ＣＦ−ｏｎ−ＴＦＴ構造では、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４ＢによりＴＦＴ２０の遮光が可能なため、特別な遮光パターンを有さない構成であっても良好な表示特性が得られるようになっている。また、対向基板４に遮光膜を形成する必要がないため、対向基板４の製造工程を簡略化できるだけでなく、ＴＦＴ基板２と対向基板４との間の高い貼り合わせ精度が要求されない。したがって、バスライン１２、１４と画素電極１６端部とを重ねて形成せずに、高開口率で高精細の液晶表示装置を量産できるようになっている。
【００５６】
樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上にはＯＣ層３６が形成されている。各画素のＯＣ層３６上には、ＩＴＯ等の透明酸化電極材料からなる画素電極１６が形成されている。画素電極１６は、ソース電極２２上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。
【００５７】
図１０（ａ）は本実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１０（ｂ）は図１０（ａ）のＤ−Ｄ線で切断した断面を示している。図１０（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子上部電極４０（第２の端子電極）と、両電極３０、４０が接続される電極繋ぎ換え領域３８とを有している。
【００５８】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料で形成されている。すなわちゲート端子下部電極３０は、Ａｌ系金属層（第１層）１２ａと、高融点金属層（第２層）１２ｂとがこの順に積層された構造を有している。ゲート端子下部電極３０のＡｌ系金属層１２ａの端面６２は、高融点金属層１２ｂの端面６３より内側に形成されている。
【００５９】
ゲート端子下部電極３０上には、図９に示す絶縁膜３２と同一層である絶縁膜３２が形成されている。絶縁膜３２上には、図９に示す保護膜３４、樹脂ＣＦ層４４Ｒ（４４Ｇ、４４Ｂ）及びＯＣ層３６とそれぞれ同一層である保護膜３４、樹脂ＣＦ層４４Ｒ（又は４４Ｇ、４４Ｂ）及びＯＣ層３６がこの順に形成されている。電極繋ぎ換え領域３８近傍のＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、ＴＦＴ２０のソース電極２２上のコンタクトホール２４を形成する際のパターニングにより除去されている。ＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、電極繋ぎ換え領域３８より表示領域側に端面を有している。
【００６０】
繋ぎ換え領域３８のゲート端子下部電極３０上には、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料（ＩＴＯ等）で形成されている。ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が高融点金属層１２ｂの端面６３より内側に形成されているため、ゲート端子上部電極４０には接触していない。
【００６１】
本実施の形態では、ＩＴＯ等からなるゲート端子上部電極４０と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００６２】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなくガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂに特別な樹脂を用いることなく、ＴＡＢ端子を剥離する際のゲート端子上部電極４０、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂの剥がれを防止できる。
【００６３】
次に、本実施の形態による表示装置用基板の製造方法について図１１及び図１２を用いて説明する。図１１（ａ）〜（ｅ）及び図１２（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図１０（ｂ）に対応する断面を示している。まず、図１１（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ層又はＡｌ合金層と、例えば膜厚７０ｎｍのＴｉ層又はＴｉ合金層とをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２００ｎｍの金属層を形成する。高融点金属としては、Ｔｉ以外にも例えばＣｒ、Ｍｏ、Ｔａ、Ｗ、及びこれらの合金を用いることができる。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００６４】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、塩素系ガスを用いたドライエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１１（ａ）では図示せず）が形成される。さらに、燐酸系エッチャントを用いたウエットエッチングにより、Ａｌ系金属層１２ａ側面のサイドエッチングを行う。これによって、高融点金属層１２ｂの端面６３より内側にＡｌ系金属層１２ａの端面６２が形成される。なお、ドライエッチングの条件によっては、ウエットエッチングを行わなくても、Ａｌ系金属層１２ａのサイドエッチングが可能である。
【００６５】
次に、図１１（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚１５０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により全面に成膜する。さらに、オーミックコンタクト層を形成するための例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。
【００６６】
次に、スピンコート等によりｎ+ａ−Ｓｉ層５１上の全面にレジストを塗布する。続いて、マスクを用いて順方向（図１１（ｂ）では上方）から露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ＴＦＴ２０の動作半導体層５０を形成する領域にレジストパターン（図示せず）が形成される。
【００６７】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１１（ｃ）に示すように、繋ぎ換え領域３８となる領域近傍のｎ+ａ−Ｓｉ層５１及びＳｉＮ膜２３’が全面エッチングされて除去されるとともに、ＴＦＴ２０のチャネル領域となる領域、及びドレイン電極２１とソース電極２２とが形成される領域にｎ+ａ−Ｓｉ層５１及び動作半導体層５０が島状に形成される。
【００６８】
次に、図１１（ｄ）に示すように、希フッ酸を用いてｎ+ａ−Ｓｉ層５１表面を洗浄した後、速やかに、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層（又はＴｉ合金層）５３ａ、Ａｌ層（又はＡｌ合金層）５３ｂ及びＴｉ層（又はＴｉ合金層）５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。Ｔｉ層５３ａに代えて、例えばＣｒ、Ｍｏ、Ｔａ、Ｗ及びこれらの合金等からなる高融点金属層を用いることもできる。
【００６９】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３に対して行う。これにより、図１１（ｅ）に示すように、繋ぎ換え領域３８となる領域近傍の金属層５３が全面エッチングされて除去されるとともに、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、及び蓄積容量電極２５（いずれも図１１（ｅ）では図示せず）が形成される。続いて、ドレイン電極２１とソース電極２２との間に残存するｎ+ａ−Ｓｉ層５１に対して、塩素系ガスを用いたドライエッチングを行う。このエッチングでは、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１との間を確実に分離させるため、動作半導体層５０表面までエッチング（チャネルエッチング）される。
【００７０】
次に、図１２（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００７１】
次に、各画素領域毎に樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのいずれかを形成する。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂは、例えば図８の上下方向に隣接する画素が同一色になるようにストライプ状に形成される。まず、図１２（ｂ）に示すように、保護膜３４上の全面に、例えば赤色の顔料を分散させたアクリル系ネガ型感光性樹脂をスピンコータやスリットコータ等を用いて例えば膜厚１７０ｎｍに塗布する。次いで、大型マスクを用いた近接露光（プロキシミティ露光）により、図８の上下方向に隣接する複数列の画素領域にストライプ状にネガ型感光性樹脂が残るように露光する。次いで、ＫＯＨなどのアルカリ現像液を用いて現像して赤色樹脂ＣＦ層４４Ｒが形成される。これにより、赤色画素領域に対して赤色の分光特性が付与されるとともに、赤色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能を付加することができる。
【００７２】
同様に、青色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒに隣接する画素領域にストライプ状の青色樹脂ＣＦ層４４Ｂを形成する。これにより、青色画素領域に対して青色の分光特性が付与されるとともに、青色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００７３】
さらに、緑色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒ及び青色樹脂ＣＦ層４４Ｂに隣接する画素領域にストライプ状の緑色樹脂ＣＦ層４４Ｇを形成する。これにより、緑色画素領域に対して緑色の分光特性が付与されるとともに、緑色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００７４】
次に、ＴＦＴ２０のソース電極２２上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２４を開口する。同様に、蓄積容量電極２５上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２６を開口する。
【００７５】
次に、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上の全面にスピンコータやスリットコータ等を用いてＯＣ樹脂を塗布し、１４０℃以下の温度で加熱処理してＯＣ層３６を形成する。ＯＣ樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。次いで、大型マスクを用いて近接露光し、ＫＯＨなどのアルカリ現像液を用いて現像してＯＣ層３６をパターニングする。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側では、ＯＣ層３６が除去されており、保護膜３４表面が露出している。またＯＣ層３６には、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのコンタクトホール２４、２６に位置合わせされたコンタクトホール２４、２６が形成される。
【００７６】
続いて、図１２（ｃ）に示すように、パターニングされたＯＣ層３６をエッチングマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域では保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面及びガラス基板６表面が露出する。同時に、ＴＦＴ２０のソース電極２２上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２４が形成される。同様に、蓄積容量電極２５上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２６が形成される。
【００７７】
なお、本実施の形態ではゲート端子下部電極３０を形成した直後（図１１（ａ）参照）にＡｌ系金属層１２ａのサイドエッチングを行っているが、第１の実施の形態と同様に、ＯＣ層３６、保護膜３４及び絶縁膜３２をパターニングしてゲート端子下部電極３０が露出した後にＡｌ系金属層１２ａのサイドエッチングを行ってもよい。
【００７８】
続いて、図１２（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをエッチングマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、電極繋ぎ換え領域３８でゲート端子下部電極３０に電気的に接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。このとき、ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２が高融点金属層１２ｂの端面６３より内側に形成されているため、ＩＴＯからなるゲート端子上部電極４０には接触しない。このため、端子部の腐食や、腐食に起因する断線を防止でき、端子部の信頼性が向上する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００７９】
以上説明したように、本実施の形態によれば、製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００８０】
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による表示装置用基板及びその製造方法について図１３乃至図１５を用いて説明する。図１３（ａ）は本実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１３（ｂ）は図１３（ａ）のＥ−Ｅ線で切断した断面を示している。図１３（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子上部電極４０（第２の端子電極）と、両電極３０、４０が接続される電極繋ぎ換え領域３８とを有している。
【００８１】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料で形成され、Ａｌ系金属層（第１層）１２ａと、高融点金属層（第２層）１２ｂとがこの順に積層された構造を有している。ゲート端子下部電極３０のＡｌ系金属層１２ａは、ガラス基板６側の幅が広い順テーパ形状を有している。Ａｌ系金属層１２ａの端面６２は、表面側では高融点金属層１２ｂの端面６３にほぼ一致して形成され、ガラス基板６側では高融点金属層１２ｂの端面６３より外側に形成されている。Ａｌ系金属層１２ａの端面６２には、酸化Ａｌ膜や窒化Ａｌ膜等の端面絶縁膜６６が形成されている。端面絶縁膜６６は、例えば３０ｎｍ以下の膜厚を有している。
【００８２】
ゲート端子下部電極３０上には、絶縁膜３２が形成されている。絶縁膜３２上には、保護膜３４、樹脂ＣＦ層４４Ｒ（又は４４Ｇ、４４Ｂ）及びＯＣ層３６がこの順に形成されている。電極繋ぎ換え領域３８近傍のＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、ＴＦＴ２０のソース電極２２上のコンタクトホール２４を形成する際のパターニングにより除去されている。ＯＣ層３６、保護膜３４、樹脂ＣＦ層４４Ｒ及び絶縁膜３２は、電極繋ぎ換え領域３８より表示領域側に端面を有している。
【００８３】
繋ぎ換え領域３８のゲート端子下部電極３０上には、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料（ＩＴＯ等）で形成されている。ゲート端子下部電極３０のＡｌ系金属層１２ａは、端面に端面絶縁膜６６が形成されているため、ゲート端子上部電極４０には接触していない。
【００８４】
本実施の形態では、ＩＴＯ等からなるゲート端子上部電極４０と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００８５】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなくガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂに特別な樹脂を用いることなく、ＴＡＢ端子を剥離する際のゲート端子上部電極４０、ＯＣ層３６及び樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂの剥がれを防止できる。
【００８６】
次に、本実施の形態による表示装置用基板の製造方法について図１４及び図１５を用いて説明する。図１４（ａ）〜（ｅ）及び図１５（ａ）〜（ｄ）は、チャネルエッチ型のＴＦＴを有するＴＦＴ基板の製造工程を示す工程断面図であり、図１３（ｂ）に対応する断面を示している。まず、図１４（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ層又はＡｌ合金層と、例えば膜厚７０ｎｍのＭｏ層又はＭｏ合金層と、例えば膜厚１０ｎｍのＭｏ層又はＭｏ合金層とをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１０ｎｍの金属層を形成する。高融点金属としては、Ｍｏ以外にも例えばＣｒ、Ｔｉ、Ｔａ、Ｗ、及びこれらの合金を用いることができる。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００８７】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１４（ａ）では図示せず）が形成される。このとき、Ａｌ系金属層１２ａの端面６２は、順テーパ状に形成される。
【００８８】
次に、図１４（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚１５０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により全面に成膜する。さらに、オーミックコンタクト層を形成するための例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。
【００８９】
次に、スピンコート等によりｎ+ａ−Ｓｉ層５１上の全面にレジストを塗布する。続いて、マスクを用いて順方向（図１４（ｂ）では上方）から露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ＴＦＴ２０の動作半導体層５０を形成する領域にレジストパターン（図示せず）が形成される。
【００９０】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１４（ｃ）に示すように、繋ぎ換え領域３８となる領域近傍のｎ+ａ−Ｓｉ層５１及びＳｉＮ膜２３’が全面エッチングされて除去されるとともに、ＴＦＴ２０のチャネル領域となる領域、及びドレイン電極２１とソース電極２２とが形成される領域にｎ+ａ−Ｓｉ層５１及び動作半導体層５０が島状に形成される。
【００９１】
次に、図１４（ｄ）に示すように、希フッ酸を用いてｎ+ａ−Ｓｉ層５１表面を洗浄した後、速やかに、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層（又はＴｉ合金層）５３ａ、Ａｌ層（又はＡｌ合金層）５３ｂ及びＴｉ層（又はＴｉ合金層）５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。Ｔｉ層５３ａに代えて、例えばＣｒ、Ｍｏ、Ｔａ、Ｗ及びこれらの合金等からなる高融点金属層を用いることもできる。
【００９２】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３に対して行う。これにより、図１４（ｅ）に示すように、繋ぎ換え領域３８となる領域近傍の金属層５３が全面エッチングされて除去されるとともに、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、及び蓄積容量電極２５（いずれも図１４（ｅ）では図示せず）が形成される。続いて、ドレイン電極２１とソース電極２２との間に残存するｎ+ａ−Ｓｉ層５１に対して塩素系ガスを用いたドライエッチングを行う。このエッチングでは、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１との間を確実に分離させるため、動作半導体層５０表面までエッチング（チャネルエッチング）される。
【００９３】
次に、図１５（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００９４】
次に、各画素領域毎に樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのいずれかを形成する。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂは、例えば表示画面上の上下方向に隣接する画素が同一色になるようにストライプ状に形成される。まず、図１５（ｂ）に示すように、保護膜３４上の全面に、例えば赤色の顔料を分散させたアクリル系ネガ型感光性樹脂をスピンコータやスリットコータ等を用いて例えば膜厚１７０ｎｍに塗布する。次いで、大型マスクを用いた近接露光により、表示画面上の上下方向に隣接する複数列の画素領域にストライプ状にネガ型感光性樹脂が残るように露光する。次いで、ＫＯＨなどのアルカリ現像液を用いて現像して赤色樹脂ＣＦ層４４Ｒが形成される。これにより、赤色画素領域に対して赤色の分光特性が付与されるとともに、赤色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能を付加することができる。
【００９５】
同様に、青色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒに隣接する画素領域にストライプ状の青色樹脂ＣＦ層４４Ｂを形成する。これにより、青色画素領域に対して青色の分光特性が付与されるとともに、青色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００９６】
さらに、緑色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒ及び青色樹脂ＣＦ層４４Ｂに隣接する画素領域にストライプ状の緑色樹脂ＣＦ層４４Ｇを形成する。これにより、緑色画素領域に対して緑色の分光特性が付与されるとともに、緑色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００９７】
次に、ＴＦＴ２０のソース電極２２上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２４を開口する。同様に、蓄積容量電極２５上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２６を開口する。
【００９８】
次に、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上の全面にスピンコータやスリットコータ等を用いてＯＣ樹脂を塗布し、１４０℃以下の温度で加熱処理してＯＣ層３６を形成する。ＯＣ樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。次いで、大型マスクを用いて近接露光し、ＫＯＨなどのアルカリ現像液を用いて現像してＯＣ層３６をパターニングする。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側では、ＯＣ層３６が除去されており、保護膜３４表面が露出している。またＯＣ層３６には、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのコンタクトホール２４、２６に位置合わせされたコンタクトホール２４、２６が形成される。
【００９９】
続いて、図１５（ｃ）に示すように、パターニングされたＯＣ層３６をエッチングマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域では保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面及びガラス基板６表面が露出する。同時に、ＴＦＴ２０のソース電極２２上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２４が形成される。同様に、蓄積容量電極２５上の保護膜３４及び絶縁膜３２が開口され、コンタクトホール２６が形成される。
【０１００】
続いて、露出したゲート端子下部電極３０のＡｌ系金属層１２ａの端面６２を例えばＯ2アッシング処理により酸化し、Ａｌ系金属層の酸化膜からなる端面絶縁膜６６を形成する。端面絶縁膜６６の形成は、高圧酸化、熱処理等によっても可能である。また、Ａｌ系金属層１２ａの端面６２を窒素プラズマにより窒化し、Ａｌ系金属層の窒化膜からなる端面絶縁膜６６を形成することも可能である。
【０１０１】
次に、図１５（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをエッチングマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、電極繋ぎ換え領域３８でゲート端子下部電極３０に電気的に接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。このとき、ゲート端子下部電極３０のＡｌ系金属層１２ａは、その端面６２に端面絶縁膜６６が形成されているため、ＩＴＯからなるゲート端子上部電極４０には接触しない。このため、端子部の腐食や、腐食に起因する断線を防止でき、端子部の信頼性が向上する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【０１０２】
以上説明したように、本実施の形態によれば、製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【０１０３】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、透過型及び反射型の液晶表示装置を例に挙げたが、本発明はこれに限らず、半透過型の液晶表示装置にも適用できる。
【０１０４】
以上説明した実施の形態による表示装置用基板及びその製造方法及びそれを備えた表示装置は、以下のようにまとめられる。
（付記１）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
Ａｌ又はＡｌ合金で形成され第１の端面を有する第１層と、前記第１層上に高融点金属で形成され前記第１の端面より外側に第２の端面を有する第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１の端面に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする表示装置用基板。
【０１０５】
（付記２）
付記１記載の表示装置用基板において、
前記第１の端子電極は、前記第１層の下層に高融点金属で形成された第３層をさらに有すること
を特徴とする表示装置用基板。
【０１０６】
（付記３）
付記２記載の表示装置用基板において、
前記第３層は、前記第１の端面より外側に第３の端面を有し、
前記第２の端子電極は、少なくとも前記第３の端面に接触していること
を特徴とする表示装置用基板。
【０１０７】
（付記４）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
Ａｌ又はＡｌ合金で形成された第１層と、前記第１層の端面に形成された端面絶縁膜と、前記第１層上に高融点金属で形成された第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１層に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする表示装置用基板。
【０１０８】
（付記５）
付記４記載の表示装置用基板において、
前記端面絶縁膜は、前記Ａｌ又はＡｌ合金の窒化膜又は酸化膜であること
を特徴とする表示装置用基板。
【０１０９】
（付記６）
付記４又は５に記載の表示装置用基板において、
前記端面絶縁膜は、３０ｎｍ以下の膜厚を有していること
を特徴とする表示装置用基板。
【０１１０】
（付記７）
付記１乃至６のいずれか１項に記載の表示装置用基板において、
前記第１の端子電極は、前記複数のバスラインのいずれかと同一の形成材料で形成されていること
を特徴とする表示装置用基板。
【０１１１】
（付記８）
複数のバスラインを有する基板を備えた表示装置において、
前記基板として、付記１乃至７のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【０１１２】
（付記９）
基板上にＡｌ又はＡｌ合金を成膜して第１層を形成する第１の工程と、
前記第１層上に高融点金属を成膜して第２層を形成する第２の工程と、
前記第２層及び前記第１層をパターニングして第１の端子電極を形成する第３の工程と、
前記基板上に絶縁樹脂層を形成する第４の工程と、
前記第１の端子電極上の前記絶縁樹脂層を除去する第５の工程と、
前記第１層の端面が前記第２層の端面より内側になるようにサイドエッチングする第６の工程と、
前記第１の端子電極に電気的に接続する第２の端子電極を前記第１層に接触させずに形成する第７の工程と
を有することを特徴とする表示装置用基板の製造方法。
【０１１３】
（付記１０）
付記９記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第５の工程より後に行うこと
を特徴とする表示装置用基板の製造方法。
【０１１４】
（付記１１）
付記９記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第４の工程より前に行うこと
を特徴とする表示装置用基板の製造方法。
【０１１５】
（付記１２）
基板上にＡｌ又はＡｌ合金を成膜して第１層を形成する第１の工程と、
前記第１層上に高融点金属を成膜して第２層を形成する第２の工程と、
前記第２層及び前記第１層をパターニングして第１の端子電極を形成する第３の工程と、
前記基板上に絶縁樹脂層を形成する第４の工程と、
前記第１の端子電極上の前記絶縁樹脂層を除去する第５の工程と、
前記第１層の端面に端面絶縁膜を形成する第６の工程と、
前記第１の端子電極に電気的に接続する第２の端子電極を前記第１層に接触させずに形成する第７の工程と
を有することを特徴とする表示装置用基板の製造方法。
【０１１６】
（付記１３）
付記１２記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第１層の端面を酸化処理又は窒化処理して前記端面絶縁膜を形成すること
を特徴とする表示装置用基板の製造方法。
【０１１７】
（付記１４）
付記１２又は１３に記載の表示装置用基板の製造方法において、
前記第６の工程は、前記第５の工程の後に行うこと
を特徴とする表示装置用基板の製造方法。
【０１１８】
（付記１５）
付記９乃至１４のいずれか１項に記載の表示装置用基板の製造方法において、前記第１の端子電極は、複数のバスラインのいずれかと同時に形成されること
を特徴とする表示装置用基板の製造方法。
【０１１９】
（付記１６）
付記９乃至１５のいずれか１項に記載の表示装置用基板の製造方法において、
前記第２の端子電極は、画素電極と同時に形成されること
を特徴とする表示装置用基板の製造方法。
【０１２０】
【発明の効果】
以上の通り、本発明によれば、製造工程を簡略化でき、かつ高い信頼性を有する表示装置用基板及びその製造方法及びそれを備えた表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による表示装置用基板の等価回路を模式的に示す図である。
【図３】本発明の第１の実施の形態による表示装置用基板の１画素の構成を示す図である。
【図４】図３のＡ−Ａ線で切断した表示装置用基板の構成を示す断面図である。
【図５】本発明の第１の実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図６】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図７】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図８】本発明の第２の実施の形態による表示装置用基板の１画素の構成を示す図である。
【図９】図８のＣ−Ｃ線で切断した表示装置用基板の構成を示す断面図である。
【図１０】本発明の第２の実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１１】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１３】本発明の第３の実施の形態による表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１４】本発明の第３の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１５】本発明の第３の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１６】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１７】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１８】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１９】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
６ ガラス基板
８ ゲート端子
１２ ゲートバスライン
１２ａ Ａｌ系金属層
１２ｂ 高融点金属層
１４ ドレインバスライン
１６ 画素電極
１６ａ ＩＴＯ層
１６ｂ Ａｇ合金層
１８ 蓄積容量バスライン
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ チャネル保護膜
２４、２６ コンタクトホール
２５ 蓄積容量電極
３０ ゲート端子下部電極
３２ 絶縁膜
３４ 保護膜
３６ ＯＣ層
３８ 電極繋ぎ換え領域
４０、４０’ ゲート端子上部電極
４２ 突起
４４ 樹脂ＣＦ層
５０ 動作半導体層
５０’ ａ−Ｓｉ層
５１ ｎ+ａ−Ｓｉ層
５３ 金属層
５３ａ Ｔｉ層
５３ｂ Ａｌ層
６０ 段切れ部
６２、６３、６４ 端面
６６ 端面絶縁膜
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８７ 偏光板
８８ バックライトユニット
Claims (5)
- 基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
Ａｌ又はＡｌ合金で形成され第１の端面を有する第１層と、前記第１層上に高融点金属で形成され前記第１の端面より外側に第２の端面を有する第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１の端面に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする表示装置用基板。 - 基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上に配列した画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
Ａｌ又はＡｌ合金で形成された第１層と、前記第１層の端面に形成された端面絶縁膜と、前記第１層上に高融点金属で形成された第２層とを有し、前記バスラインに電気的に接続された第１の端子電極と、前記画素電極と同一の形成材料で前記第１の端子電極上に形成され、前記第１層に接触せずに前記第１の端子電極に電気的に接続された第２の端子電極とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする表示装置用基板。 - 複数のバスラインを有する基板を備えた表示装置において、
前記基板として、請求項１又は２に記載の表示装置用基板が用いられていること
を特徴とする表示装置。 - 基板上にＡｌ又はＡｌ合金を成膜して第１層を形成する第１の工程と、
前記第１層上に高融点金属を成膜して第２層を形成する第２の工程と、
前記第２層及び前記第１層をパターニングして第１の端子電極を形成する第３の工程と、
前記基板上に絶縁樹脂層を形成する第４の工程と、
前記第１の端子電極上の前記絶縁樹脂層を除去する第５の工程と、
前記第１層の端面が前記第２層の端面より内側になるようにサイドエッチングする第６の工程と、
前記第１の端子電極に電気的に接続する第２の端子電極を前記第１層に接触させずに形成する第７の工程と
を有することを特徴とする表示装置用基板の製造方法。 - 基板上にＡｌ又はＡｌ合金を成膜して第１層を形成する第１の工程と、
前記第１層上に高融点金属を成膜して第２層を形成する第２の工程と、
前記第２層及び前記第１層をパターニングして第１の端子電極を形成する第３の工程と、
前記基板上に絶縁樹脂層を形成する第４の工程と、
前記第１の端子電極上の前記絶縁樹脂層を除去する第５の工程と、
前記第１層の端面に端面絶縁膜を形成する第６の工程と、
前記第１の端子電極に電気的に接続する第２の端子電極を前記第１層に接触させずに形成する第７の工程と
を有することを特徴とする表示装置用基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003063710A JP4278034B2 (ja) | 2003-03-10 | 2003-03-10 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| US10/785,652 US6972434B2 (en) | 2003-03-10 | 2004-02-24 | Substrate for display, method of manufacturing the same and display having the same |
| US11/238,547 US7253439B2 (en) | 2003-03-10 | 2005-09-29 | Substrate for display, method of manufacturing the same and display having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003063710A JP4278034B2 (ja) | 2003-03-10 | 2003-03-10 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004271989A JP2004271989A (ja) | 2004-09-30 |
| JP4278034B2 true JP4278034B2 (ja) | 2009-06-10 |
Family
ID=32959096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003063710A Expired - Lifetime JP4278034B2 (ja) | 2003-03-10 | 2003-03-10 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6972434B2 (ja) |
| JP (1) | JP4278034B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4278034B2 (ja) * | 2003-03-10 | 2009-06-10 | シャープ株式会社 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| JP4275644B2 (ja) * | 2004-06-23 | 2009-06-10 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、並びに電子装置 |
| JP2006053405A (ja) * | 2004-08-13 | 2006-02-23 | Sharp Corp | アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 |
| KR101054344B1 (ko) * | 2004-11-17 | 2011-08-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4805587B2 (ja) * | 2005-02-24 | 2011-11-02 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| TWI271865B (en) * | 2005-04-06 | 2007-01-21 | Au Optronics Corp | Thin film transistor |
| KR20070019458A (ko) * | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 |
| JP4948896B2 (ja) * | 2006-05-16 | 2012-06-06 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4932602B2 (ja) * | 2006-11-14 | 2012-05-16 | 三菱電機株式会社 | 多層薄膜パターン及び表示装置の製造方法 |
| JP2009294633A (ja) | 2007-09-26 | 2009-12-17 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP5875014B2 (ja) * | 2007-09-26 | 2016-03-02 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| KR100874458B1 (ko) * | 2007-11-22 | 2008-12-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치의 제조방법 |
| US20100224878A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI440187B (zh) * | 2011-11-07 | 2014-06-01 | Chunghwa Picture Tubes Ltd | 畫素結構、陣列基板及其製作方法 |
| CN102508385A (zh) * | 2011-11-17 | 2012-06-20 | 华映视讯（吴江）有限公司 | 像素结构、阵列基板及其制作方法 |
| JP2019091673A (ja) * | 2017-11-17 | 2019-06-13 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| CN112951845A (zh) * | 2021-01-25 | 2021-06-11 | 武汉华星光电技术有限公司 | 阵列基板 |
| TWI779899B (zh) * | 2021-10-25 | 2022-10-01 | 友達光電股份有限公司 | 顯示裝置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2741773B2 (ja) * | 1989-03-15 | 1998-04-22 | 株式会社日立製作所 | 液晶表示装置 |
| JPH0398345A (ja) | 1989-09-12 | 1991-04-23 | Fujitsu Ltd | 基準クロック発生回路 |
| JP3098345B2 (ja) | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| JPH06208130A (ja) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | 液晶表示装置 |
| JPH0766422A (ja) * | 1993-08-31 | 1995-03-10 | Toshiba Corp | 液晶表示装置用アレイ基板 |
| JP3372882B2 (ja) | 1998-01-30 | 2003-02-04 | シャープ株式会社 | 反射型液晶表示装置における基板の製造方法 |
| JP3736105B2 (ja) * | 1998-03-02 | 2006-01-18 | セイコーエプソン株式会社 | アクティブマトリクス基板およびその製造方法ならびに液晶パネル |
| US6297519B1 (en) * | 1998-08-28 | 2001-10-02 | Fujitsu Limited | TFT substrate with low contact resistance and damage resistant terminals |
| JP3267271B2 (ja) | 1998-12-10 | 2002-03-18 | 日本電気株式会社 | 液晶表示装置およびその製造法 |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2001324725A (ja) | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP3952672B2 (ja) * | 2000-08-03 | 2007-08-01 | 株式会社日立製作所 | 液晶表示装置 |
| JP4278034B2 (ja) * | 2003-03-10 | 2009-06-10 | シャープ株式会社 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
-
2003
- 2003-03-10 JP JP2003063710A patent/JP4278034B2/ja not_active Expired - Lifetime
-
2004
- 2004-02-24 US US10/785,652 patent/US6972434B2/en not_active Expired - Fee Related
-
2005
- 2005-09-29 US US11/238,547 patent/US7253439B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040178411A1 (en) | 2004-09-16 |
| US20060022203A1 (en) | 2006-02-02 |
| US7253439B2 (en) | 2007-08-07 |
| US6972434B2 (en) | 2005-12-06 |
| JP2004271989A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253439B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| JP4478077B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| KR100804345B1 (ko) | 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치 | |
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100372579B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100803177B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7692193B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US8969876B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| JP2004318063A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP5080978B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US7132688B2 (en) | Thin film transistor substrate using a horizontal electric field and fabricating method thereof | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100342860B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP4072015B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
| KR100942265B1 (ko) | 씨오티 구조 액정표시장치 및 제조방법 | |
| JP5342731B2 (ja) | 液晶表示装置とその製造方法 | |
| JP4628693B2 (ja) | 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100531486B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 | |
| JP2010231233A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| JP2007193373A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |