KR100804345B1 - 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치 - Google Patents

액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치 Download PDF

Info

Publication number
KR100804345B1
KR100804345B1 KR1020020059110A KR20020059110A KR100804345B1 KR 100804345 B1 KR100804345 B1 KR 100804345B1 KR 1020020059110 A KR1020020059110 A KR 1020020059110A KR 20020059110 A KR20020059110 A KR 20020059110A KR 100804345 B1 KR100804345 B1 KR 100804345B1
Authority
KR
South Korea
Prior art keywords
layer
liquid crystal
substrate
electrode
resin
Prior art date
Application number
KR1020020059110A
Other languages
English (en)
Other versions
KR20030027861A (ko
Inventor
아쯔유끼 호시노
시로 히로따
나오또 곤도
데쯔야 후지까와
마사히로 기하라
가쯔노리 미사끼
세이지 도이
도모시게 오다
아끼라 고모리따
아끼히로 마쯔이
마나부 사와사끼
마사히로 이께다
다까시 다까기
도모노리 다노세
다꾸야 사구찌
히데또시 스께노리
히로야스 이노우에
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030027861A publication Critical patent/KR20030027861A/ko
Application granted granted Critical
Publication of KR100804345B1 publication Critical patent/KR100804345B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 스위칭 소자가 형성된 어레이 기판측에 컬러 필터를 형성한 CF-on-TFT 구조의 액정 표시 장치용 기판에 관한 것으로, 포토리소그래피 공정을 대표로 하는 제조 프로세스를 간략화할 수 있으며, 또한 높은 신뢰성을 갖는 액정 표시 장치용 기판을 제공하는 것을 목적으로 한다. 유리 기판(3) 위에 매트릭스 형상으로 배열된 복수의 화소 영역 P로부터 인출된 게이트 버스 라인(6)에 전기적으로 접속된 제1 단자 전극(52a)과, 화소 전극의 형성 재료로 유리 기판(3) 위에 직접 형성된 제2 단자 전극(52b)과, 제1 및 제2 단자 전극(52a, 52b)을 전기적으로 접속하는 전극 연결 전환 영역(52c)을 포함하며, 외부 회로와 게이트 버스 라인(6)을 전기적으로 접속하는 외부 접속 단자를 갖도록 구성한다.
절연성 기판, 화소 전극, 스위칭 소자, 외부 접속 단자, 오버코트층

Description

액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치{SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 구성을 도시하는 도면.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 TFT 기판측의 등가 회로를 도시하는 도면.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 유리 기판(3) 위의 1화소를 액정층측으로부터 본 상태를 도시하는 도면.
도 4는 도 3의 A-A선을 따라 절단한 단면을 도시하는 도면.
도 5는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 TFT 기판(1)을 액정층측으로부터 본 상태로서 테두리 영역 근방의 구성을 도시하는 도면.
도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 유리 기판(3) 위의 게이트 단자 근방의 구조를 도시하는 도면.
도 7은 도 6의 C-C선을 따라 절단한 단면을 도시하는 도면.
도 8은 도 6의 D-D선을 따라 절단한 단면을 도시하는 도면.
도 9는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 유리 기판(3) 위의 드레인 단자 근방의 구조를 도시하는 도면.
도 10은 도 9의 E-E선을 따라 절단한 단면을 도시하는 도면.
도 11은 도 9의 F-F선을 따라 절단한 단면을 도시하는 도면.
도 12는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도(그 1).
도 13은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도(그 2).
도 14는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도(그 3).
도 15는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도(그 4).
도 16은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도(그 5).
도 17은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도(그 6).
도 18은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도(그 7).
도 19는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도(그 1).
도 20은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도(그 2).
도 21은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도(그 3).
도 22는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도(그 4).
도 23은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도(그 5).
도 24는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도(그 6).
도 25는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도(그 7).
도 26은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 C-C선을 따라 절단한 게이트 단자(52)의 제2 단자 전극(52b)의 영역의 제조 공정 단면도(그 1).
도 27은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 C-C선을 따라 절단한 게이트 단자(52)의 제2 단자 전극(52b)의 영역의 제조 공정 단면도(그 2).
도 28은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 C-C선을 따라 절단한 게이트 단자(52)의 제2 단자 전극(52b)의 영역의 제조 공정 단면도(그 3).
도 29는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 C-C선을 따라 절단한 게이트 단자(52)의 제2 단자 전극(52b)의 영역의 제조 공정 단면도(그 4).
도 30은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 D-D선을 따라 절단한 게이트 단자(52)의 전극 연결 전환 영역(52c)의 제조 공정 단면도(그 1).
도 31은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 D-D선을 따라 절단한 게이트 단자(52)의 전극 연결 전환 영역(52c)의 제조 공정 단면도(그 2).
도 32는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 D-D선을 따라 절단한 게이트 단자(52)의 전극 연결 전환 영역(52c)의 제조 공정 단면도(그 3).
도 33은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 D-D선을 따라 절단한 게이트 단자(52)의 전극 연결 전환 영역(52c)의 제조 공정 단면도(그 4).
도 34는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 6의 D-D선을 따라 절단한 게이트 단자(52)의 전극 연결 전환 영역(52c)의 제조 공정 단면도(그 5).
도 35는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 E-E선을 따라 절단한 드레인 단자(54)의 제2 단자 전극(54b)의 제조 공정 단면도(그 1).
도 36은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 E-E선을 따라 절단한 드레인 단자(54)의 제2 단자 전극(54b)의 제조 공정 단면도(그 2).
도 37은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 E-E선을 따라 절단한 드레인 단자(54)의 제2 단자 전극(54b)의 제조 공정 단면도(그 3).
도 38은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 E-E선을 따라 절단한 드레인 단자(54)의 제2 단자 전극(54b)의 제조 공정 단면도(그 4).
도 39는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 F-F선을 따라 절단한 드레인 단자(54) 전극 연결 전환 영역(54c)의 제조 공정 단면 도(그 1).
도 40은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 F-F선을 따라 절단한 드레인 단자(54) 전극 연결 전환 영역(54c)의 제조 공정 단면도(그 2).
도 41은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 F-F선을 따라 절단한 드레인 단자(54) 전극 연결 전환 영역(54c)의 제조 공정 단면도(그 3).
도 42는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 F-F선을 따라 절단한 드레인 단자(54) 전극 연결 전환 영역(54c)의 제조 공정 단면도(그 4).
도 43은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 도 9의 F-F선을 따라 절단한 드레인 단자(54) 전극 연결 전환 영역(54c)의 제조 공정 단면도(그 5).
도 44는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 수지 CF층(42R, 42G, 42B)이 형성된 복수의 화소 영역 P를 유리 기판(3)의 기판면 법선 방향에서 본 상태를 도시하는 도면.
도 45는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 컨택트홀(46) 근방의 변형예를 도시하는 도면.
도 46은 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판에서의 OC층(44), 수지 CF층(42) 및 SiN막(40)의 컨택트홀(46)에서의 대소 관계를 도시하 고 있으며, 제1 실시예의 도 1에 대응하는 도면.
도 47은 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판에서 SiN막(40)이 층간 절연막으로서 형성되어 있는 것을 도시하며, 제1 실시예의 도 8에 대응하는 도면.
도 48은 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판에서 SiN막(40)이 층간 절연막으로서 형성되어 있는 것을 도시하며, 제1 실시예의 도 11에 대응하는 도면.
도 49는 본 발명의 제3 실시예에 따른 액정 표시 장치용 기판을 도시하는 도면.
도 50은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판에서의 TFT 기판(1)의 테두리 영역(56) 근방의 단면 구성을 도시하고 있으며, 게이트 버스 라인(6)또는 드레인 버스 라인(8) 중 어느 하나의 연장 방향을 따른 단면을 도시하는 도면.
도 51은 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판과 대향 기판을 접합하여 액정을 밀봉한 상태를 도시하는 단면도.
도 52는 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판과 대향 기판을 접합하여 액정을 밀봉한 상태의 다른 예를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : TFT 기판
2 : TFT
3 : 유리 기판
4 : 대향 기판
4' : 대향 기판(4)의 엣지
6 : 게이트 버스 라인
8 : 드레인 버스 라인
10 : 화소 전극
12 : 축적 용량 버스 라인
14 : 게이트 버스 라인 구동 회로
16 : 드레인 버스 라인 구동 회로
18 : 제어 회로
20, 24 : 편광판
22 : 백 라이트 유닛
26 : 드레인 전극
28 : 채널 보호막
30 : 소스 전극
32 : 게이트 절연막
34 : 동작 반도체층
36 : 오믹 컨택트층
38 : 축적 용량 전극
40 : SiN막(층간 절연막)
42 : 수지 CF층
44 : OC층
46, 48 : 컨택트홀
50 : 표시 영역
51 : 게이트 단자 형성 영역
52 : 게이트 단자
52a, 54a : 제1 단자 전극
52b, 54b : 제2 단자 전극
52c, 54c : 전극 연결 전환 영역
53 : 드레인 단자 형성 영역
54 : 드레인 단자
56 : 테두리 영역
58 : 메인 시일
60 : 돌기
62 : 금속층
64 : 제1 개구 패턴
66 : 제2 개구 패턴
68 : 제3 개구 패턴
70 : 보호막
80 : 공통 전극
82 : 구형 스페이서
84 : 액정
86 : 기둥형 스페이서
본 발명은 액정 표시 장치용 기판 및 그 제조 방법과 그것을 이용한 액정 표시 장치에 관한 것으로, 특히 박막 트랜지스터(Thin Film Transistor; TFT) 등의 스위칭 소자를 이용한 액티브 매트릭스형의 액정 표시 장치에 이용되는 액정 표시 장치용 기판 및 그 제조 방법에 관한 것이다. 또한, 스위칭 소자가 형성된 어레이 기판측에 컬러 필터(Color Filter; CF)를 형성한 CF-on-TFT 구조의 액정 표시 장치용 기판 및 그 제조 방법과 그것을 이용한 액정 표시 장치에 관한 것이다.
TFT를 스위칭 소자로서 이용한 액티브 매트릭스형의 액정 표시 장치(Liquid Crystal Display; LCD)는, 예를 들면, 특개평6-202153호 공보에 개시되어 있다. 이 공보에는, 이하에 개략적으로 설명한 바와 같이, 채널 보호막이 형성된 역스태거형의 TFT-LCD가 개시되어 있다.
개시된 TFT-LCD에는, TFT가 형성된 기판의 거의 전면에 무기 절연 재료로 이루어지는 패시베이션막이 형성되어 있다. 패시베이션막 위에는, 투명 전극 재료로 형성된 화소 전극이 형성되어 있다. 화소 전극은 패시베이션막을 개구한 컨택트홀을 통해 TFT의 소스 전극에 접속되어 있다.
드레인 버스 라인에 접속되는 외부 접속 단자(이하, 드레인 단자로 약칭함)는, n+형 a-Si층 및 금속층으로 형성된 하부 전극을 갖고 있다. 하부 전극 위에는, 패시베이션막에 개구된 컨택트홀을 통해, 화소 전극과 동일 재료의 산화 도전막으로 이루어지는 상부 전극이 적층되어 하부 전극의 산화를 방지하고 있다. 상부 전극에는 드레인 버스 라인 구동 회로의 접속 단자가 접속되어 각 드레인 버스 라인에 소정의 계조 전압이 인가되도록 되어 있다.
또한, 게이트 버스 라인에 접속되는 외부 접속 단자(이하, 게이트 단자로 약칭함)는, 게이트 전극 및 게이트 버스 라인과 공통의 층을 이루는 금속층으로 형성된 하부 전극을 갖고 있다. 하부 전극 위에는, 게이트 절연막과 공통의 층을 이루는 절연막 및 패시베이션막에 개구된 컨택트홀을 통해, 화소 전극과 동일 재료의 산화 도전막으로 이루어지는 상부 전극이 적층되어, 하부 전극의 산화를 방지하고 있다. 상부 전극에 게이트 버스 라인 구동 회로의 접속 단자가 접속되어 각 게이트 버스 라인에 소정의 게이트 펄스가 순차적으로 인가되도록 되어 있다.
다음으로, 상기 채널 보호막이 형성된 역스태거형 TFT-LCD의 제조 방법에 대하여 개략적으로 설명한다. 유리 기판 등의 투명 절연성 기판 위에 복수의 게이트 버스 라인 및 게이트 단자 하부 전극을 형성한다. 다음으로, 전면에 절연막을 형성한다. 또한, 이 절연막에서 게이트 전극 상부는 특히 게이트 절연막으로 칭한다. 계속해서, 절연막 위에 a-Si층을 형성하고, 다음에 채널 보호막을 형성한다. 이어서, n+형 a-Si층을 성막한 후, 금속층을 성막하고, 채널 보호막을 에칭 스토퍼 로 하여 일괄 에칭하여, TFT부의 게이트 절연막 위에 a-Si층의 동작 반도체층을 형성함과 함께, 채널 보호막의 양측에 소스 전극 및 드레인 전극을 형성하여 TFT가 완성된다.
또한 이와 동시에, 드레인 버스 라인에 접속하는 n+형 a-Si층 및 금속층으로 이루어지는 드레인 단자 하부 전극을 형성한다.
계속해서, 전면에 걸쳐서 무기 절연성 재료인 SiN막, SiO2막, 또는 이들의 복합막으로 이루어지는 두께 400㎚의 패시베이션막을 성막한다. 다음에, 레지스트를 도포한 후, 포토리소그래피법을 이용하여, 소스 전극, 드레인 단자 하부 전극 및 게이트 단자 하부 전극 위에 각각 개구부를 갖는 레지스트 패턴을 형성한다. 그리고 이 레지스트 패턴을 마스크로 하여 패시베이션막 또는 패시베이션막 및 절연막을 에칭하여, 컨택트홀을 각각 개구한다.
이어서, 전면에 걸쳐서, 스퍼터링법 등을 이용하여, 두께 100㎚의 ITO 등으로 이루어지는 투명 도전막을 성막한다. 계속해서, 투명 도전막을 소정 형상으로 패터닝하여, 컨택트홀을 통해 소스 전극에 접속하는 화소 전극을 형성한다. 또한 이와 동시에, 별도의 컨택트홀을 통해 드레인 단자의 하부 전극에 접속하는 드레인 단자 상부 전극을 형성하고, 또 다른 컨택트홀을 통해 게이트 단자의 하부 전극에 접속하는 게이트 단자 상부 전극을 형성한다.
이와 같이 상기 공보의 기재에 따르면, 게이트 단자 및 드레인 단자를 형성하는 경우, 게이트 단자 하부 전극 및 드레인 단자 하부 전극을 형성하고, 게이트 단자 하부 전극 및 드레인 단자 하부 전극 상부를 피복하는 패시베이션막을 성막하며, 패시베이션막을 에칭하여 컨택트홀을 개구하고, 컨택트홀을 통해 게이트 단자 하부 전극에 접속하는 투명 도전막으로 이루어지는 게이트 단자 상부 전극 및 드레인 단자 하부 전극에 접속하는 투명 도전막으로 이루어지는 드레인 단자 상부 전극을, 화소 전극과 동시에 형성하도록 하고 있다.
또한, 특개2000-231123호 공보에는, 기판면에 대해 법선 방향에서 볼 때, 화소간 영역 및 화소 내를 가로지르는 축적 용량 버스 라인을 차광하는 차광막(블랙 매트릭스; BM) 위에, 각 화소마다 형성된 컬러 필터의 엣지부를 중첩하는 기술이 개시되어 있다.
또한, 특개소54-092022호 공보에는, TFT의 광전도성에 의한 누설 전류의 발생을 억제하기 위해 어레이 기판 또는 대향 기판 위에 차광막을 형성하는 기술이 개시되어 있다.
또한, 어레이 기판측에 컬러 필터를 형성하는 CF-on-TFT 구조에 대하여, 예를 들면 특개소56-140324호 공보에는, 인접 화소간의 분광 특성이 다른 것과, 화소간에서 컬러 필터를 중첩하여 기둥형 스페이서를 형성하는 기술이 개시되어 있다.
또한, CF-on-TFT 구조에서, 색 수지를 중첩하여 차광 기능을 갖게 하거나, 배선을 차광막으로서 이용하여 개구율을 확보하거나, 차광막의 엣지에 색 수지를 중첩하는 구조 등은 공지되어 있다.
또한, 특개평01-068726호 공보에는, TFT 상부는 얇고, 다른 영역은 두껍고 평탄한 투명 절연막 위에 화소를 형성하는 기술이 개시되어 있다.
또한, 매트릭스 형상으로 배열된 복수의 화소로 구성되는 표시 영역의 테두리부의 테두리 영역은, 백 라이트로부터의 누설 광을 차광하는 차광 영역으로서 기능시킬 필요가 있다. 이를 위해, 대향 기판측에 CF가 형성된 LCD인 경우에는, 테두리 영역에 수지 CF층을 적층하거나, 혹은 저반사 Cr(크롬)막을 성막하여 차광 기능을 갖도록 하고 있다. 또한, CF-on-TFT 구조의 LCD에서는, 테두리 영역에 수지 CF를 적층시켜 차광 기능을 갖도록 하고 있다.
그러나, 상기 특개평6-202153호 공보에 개시된 무기 절연막의 패시베이션막 대신에, 절연성 유기 수지 재료에 의한 오버코트(OC)층을 이용하는 경우에 대해 검토한다. 실리콘 질화막(SiN) 등의 무기 절연막의 막 두께는 일반적으로 300∼400㎚로 박막인 것에 비하여, OC층은 막 두께가 1000∼3000㎚로 매우 두꺼워지는 특징을 갖는다. 또한, OC층은 그 층을 형성하는 수지의 유전률이 약 3 혹은 그 이하로 비교적 작기 때문에, 막 두께가 두꺼울 뿐만 아니라, TFT 특성을 열화시키는 기생 용량을 저감할 수 있다고 하는 이점을 갖고 있다.
그러나, 한편으로는 OC층의 경우에는 상층에 형성된 전극재와의 밀착성이 무기 절연 재료로 이루어지는 패시베이션막에 비해 뒤떨어지며, 또한 막 두께가 두꺼워 큰 단차가 형성되기 때문에, 상층에 형성되는 전극재의 단차의 끊김 등에 의한 도통 불량이 발생하거나, 전극재의 잔사(殘渣) 또는 전극 폭이 가늘어 지는 현상이 발생하는 등 에칭 불량의 문제가 발생하기 쉽다.
또한, OC층에 컨택트홀을 개구하여 하층 전극과 전기적 접속을 취하는 경우 에도, OC층이 두꺼운 수지층에 형성하는 컨택트홀의 형상이나 홀 위치와 상하 전극과의 위치 관계를 충분히 고려할 필요가 있다.
또한, 액정 표시 장치용 기판에 형성된 배선 패턴의 검사 공정에서, 수지 CF층의 막 두께가 두껍기 때문에, 낙사(落射) 광학계를 구비한 측정 장치로 수지 CF층 하층의 배선 패턴에 초점을 맞추는 것이 곤란하다고 하는 문제도 발생하고 있다.
또한, 테두리 영역의 차광에 BM막을 이용하는 경우, BM막으로서 통상, 저반사 Cr막이나 흑색 수지막이 이용되지만, 이들의 형성 공정은 패널 제조의 비용 상승의 요인이 된다. 수지 CF층을 중첩하여 차광층으로 하는 경우에는, 차광 능력을 높이기 위해 R, G, B의 3층의 적층 구조나, 혹은 액정층의 차광 능력을 병용한 CF 수지층 2층 구조가 있지만 누설 광의 문제가 발생할 가능성이 있다.
또한, CF-on-TFT 구조에서, 예를 들면 색 성분으로서 안료를 분산한 수지를 CF층에 이용하는 경우에는, 안료의 무기 성분이 액정층 및 반도체층을 오염시킬 가능성이 있는 점에 유의할 필요가 있다. CF-on-TFT 구조에 따르면, 대향 기판측에는 기본적으로 공통 전극 및 배향막만을 형성하면 되므로 기판 간략화를 실현할 수 있지만, 종래 대향 전극측에 있던 차광 기능까지 생략되기 때문에, 어레이 기판 위에 어떻게 최적으로 차광 기능을 갖게 할지가 중요한 과제가 된다.
CF-on-TFT 구조에서의 차광 기능에 관해서는, 실내등이나 태양 광 등의 외광의 입사에 의한 TFT의 광전도성에 기인하는 오동작의 문제와, 투과형 표시 장치에서의 백 라이트로부터의 누설 광에 의한 주변의 테두리부의 눈부심 및 화소의 콘트 라스트 저하가 문제로 된다. 표시 영역 주변의 테두리부에 대해서는, 백 라이트의 광이 강력하기 때문에, 수지 CF층을 최저 2색 이상 적층한 차광막이 필요한 것을 실험 결과 알 수 있었다. 그러나, 테두리부에는 수지 CF층을 2층 적층하고 표시 영역의 화소에는 각 1층의 CF층을 형성하면, 표시 영역과 테두리부의 높이가 달라지게 되어, 셀 갭 두께가 변동된다고 하는 문제가 발생한다. 전면에 OC층을 형성하여 평탄화를 도모해도 테두리부의 적층된 수지 CF층(42)의 높이가 비교적 높기 때문에 충분한 평탄화 효과는 얻어지지 않는다.
본 발명의 목적은, 포토리소그래피 공정을 대표로 하는 제조 프로세스를 간략화할 수 있으며, 또한 높은 신뢰성을 갖는 액정 표시 장치용 기판 및 그 제조 방법과 그것을 이용한 액정 표시 장치를 제공하는 것에 있다.
상기 목적은, 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과, 상기 절연성 기판 위에 매트릭스 형상으로 배열된 복수의 화소 영역에 형성된 화소 전극과, 상기 화소 전극과 버스 라인에 접속된 스위칭 소자와, 상기 버스 라인에 전기적으로 접속된 제1 단자 전극과, 상기 화소 전극의 형성 재료로 상기 절연성 기판 위에 형성된 제2 단자 전극과, 상기 제1 및 제2 단자 전극을 전기적으로 접속하는 전극 연결 전환 영역을 구비하며, 외부 회로와 상기 버스 라인을 전기적으로 접속하는 외부 접속 단자를 포함하는 것을 특징으로 하는 액정 표시 장치용 기판에 의해 달성된다.
기판 전면에 수지층을 형성하고, 그 수지층 위에 예를 들면 투명 산화 전극 재 등으로 이루어지는 전극 배선 등을 형성하면, 해당 배선 등의 수지층과의 밀착성은 유리 기판 위보다 뒤떨어지는 경우가 많아, 박리가 발생하는 경우가 있다. 이 때문에, 수지층을 개구하여 배선 등을 유리 기판에 직접 접촉시켜 패터닝함으로써 배선 등의 박리를 억제할 수 있다. 또한, 수지층의 개구부가 직선적인 형상을 갖는 경우, 단차가 심해 전극 배선간에서 투명 산화 전극재 등의 에칭 잔사가 생기게 되는 경우가 있다. 이에 대하여, 전극 단자간의 수지층의 개구 패턴을 선단이 뾰족한 형상으로 함으로써, 선택부의 단차 형상을 완화하여 에칭 잔사의 발생을 억제할 수 있다.
대향 전극에 차광막을 갖지 않은 CF-on-TFT 구조에서, 표시 영역 주변의 테두리 영역은, 백 라이트 유닛으로부터의 강렬한 광 누설이 문제가 된다. 그 때문에, 테두리 영역은 2색 이상의 색 수지 중첩에 의한 차광이 필요하다. 그러나, 오버코트(OC)층을 구비한 구성에서는, 테두리 영역은 2층 적층의 CF층과 OC층이 적층된 막 두께로 되어, 표시 영역의 CF층 1층과 OC층이 적층된 막 두께보다 두껍게 되어 단차가 커진다. 이에 의해 액정의 셀 두께가 변동되어, 소위 테두리 얼룩으로 불리는 표시 얼룩을 초래하게 된다. 이에 대응하기 위해, 테두리 영역에서 CF 수지를 3층 중첩하도록 하고, 또한 해당 영역에서는 OC층을 형성하지 않도록 하여 개구 영역을 형성해 놓는다. 그리고, 게이트 절연막 등의 에칭에 의해 해당 테두리 영역이 노출됨으로써, CF 수지 중첩부의 최상부 CF층을 에칭 제거하여 테두리 영역 전체의 막 두께를 수지 CF층 2층+α로 함으로써, 표시 영역과의 사이에서 현저한 단차가 발생하지 않도록 할 수 있다.
또한, 테두리 영역 전체의 막 두께를 수지 CF층 2층+α로 한 후, 필요에 따라 그 상부에 화소 전극의 형성과 동일한 공정으로 투명 전극 패턴에 의해 컬러 필터층의 노출 영역을 피복한다. 또한, 해당 투명 전극을 대향 전극(공통 전극)과 동일한 전위로 함으로써, 테두리 영역 위의 액정층을 전압 무인가 상태로 할 수 있기 때문에, MVA(Multi-domain Vertical Alignment)-LCD 등의 노멀 블랙(NB)형의 표시 방식에서는 충분한 차광이 가능해진다.
MVA-LCD 등의 NB형의 표시 방식에서는, TFT가 오프일 때에 액정층이 외광에 대한 차광 기능을 실질적으로 갖기 때문에, 수지 CF층 중 가장 투과율이 높은 녹색의 수지 CF층이 1층이라도 차광 영역에 존재하면 충분히 차광 기능이 작용하므로 광전도성에 의한 TFT의 오동작은 발생하지 않는다.
또한, 최근 대향 기판측의 배향 규제용 구조물인 뱅크의 형성을 생략하고, 대향 기판과 어레이 기판 사이에 모노머를 배합한 액정을 주입한 후에 공통 전극과 화소 전극 사이에 전압을 인가하면서, 해당 액정에 UV광을 조사하여 모노머를 중합시켜, 액정 분자에 프리틸트각을 부여하는 MVA-LCD가 등장하고 있다. 이 폴리머를 이용한 프리틸트각 부여 기술을 이용한 MVA-LCD의 경우도, 테두리 영역의 차광 영역 표면의 컬러 필터층의 노출 영역에 화소 전극의 형성과 동일한 공정으로 투명 전극 패턴을 형성하는 것이 바람직하다. 또한, 해당 투명 전극을 대향 전극 혹은 공통 전극과 동일한 전위로 함으로써, 테두리 영역의 차광 영역 위의 액정층을 전압 무인가 상태로 하여, 해당 영역의 액정 분자에 프리틸트각을 부여하지 않도록 할 수 있기 때문에 NB형의 표시 방식에서 충분한 차광 능력이 얻어진다.
역스태거형의 TFT는 NSI(채널 에치)형과 ISI(채널 보호막)형의 2종류의 대표적 구조를 갖고 있지만, 어느 구조에서도 수지 CF층에 포함되는 안료 성분에 의한 a-Si 등의 동작 반도체층에의 오염이 문제가 된다. TFT 위에 직접 수지 CF층을 형성하는 경우의 오염의 문제에 관하여, 수지 CF층의 형성 재료의 체적 저항율이 상이하므로 오염의 정도가 다른 것으로 발견되었다.
체적 저항율이 작은 재료는 전하를 축적하여 소부(燒付)를 발생시킨다. 따라서 체적 저항율은 가능한 한 큰 CF재가 바람직하다. 게다가, SiN 등의 무기 절연막을 TFT 위에 층간 절연막으로서 형성하는 것이 바람직하다. 이 경우, 종래의 LCD에 이용되고 있는 게이트 절연막이나 보호막 등의 300∼400㎚의 막 두께에 비해 매우 얇은 막 두께, 예를 들면, 막 두께 10∼150㎚ 정도가 무방하고, 적합하게는 50∼120㎚ 정도가 무방하다.
CF-on-TFT 구조에서는, 종래의 수십∼수백㎚ 정도의 단차가 아니라, 수천㎚의 단차가 형성되는 OC층이 존재함으로써, 낙사 광학계의 검사 장치에서의 포커스 불량이 발생하거나, CF 수지의 존재에 의해 패턴의 식별 불량이 발생하기도 한다.
이들 문제에 대하여, 예를 들면, 축적 용량 전극에 개구 패턴을 형성하고, 또한 그 상층의 CF층에도 마찬가지의 개구 패턴을 형성함으로써, 오토포커스의 장해가 되는 CF층에 의한 낙사 광의 흡수를 배제할 수 있으며, 또한, 축적 용량 전극의 개구 패턴과 화소 전극에 개구한 개구 패턴과의 중첩을 측정할 수 있게 된다.
TFT의 소스 전극과 화소 전극의 전기적 접속을 취하는 컨택트홀의 형상에 대해서는, 소스 전극 위에 존재하는 CF층, SiN층, OC층의 컨택트홀 직경의 관계를 CF 층 > SiN층 > OC층으로 함으로써, OC층으로 CF 수지를 위 아래로부터 피복하는 구조가 가능하게 되어, 수지 CF층 내의 안료 등에 의한 액정 혹은 TFT에의 오염의 영향을 배제할 수 있다.
또한, CF 수지의 체적 저항율이 커서 오염 등의 문제가 없는 경우에는, 화소 전극의 단 끊김을 방지하기 위해, 컨택트홀 직경을 OC층 > CF층 > SiN층으로 하는 것이 바람직하다.
OC층이나 CF층은 유기 수지로 이루어지고, 그 열팽창 계수는 유리보다 1자릿수 만큼 작다. 또한, 열팽창율은 화소 전극에 이용되는 투명 산화 도전막에 대해서도 1자릿수 만큼 차이가 나기 때문에, 열 스트레스에 의해 화소 전극에 크랙이 발생하는 경우가 있었다.
열팽창율이 다른 것에 기인하는 크랙은, 단차부인 컨택트홀에 발생하기 쉽기 때문에, 스트레스를 완화시킬 수 있는 컨택트홀 구조가 필요로 된다.
컨택트홀에서의 크랙을 감소시키기 위해서는, 화소 전극 엣지와 컨택트홀의 거리를 충분히 둘 필요가 있고, 바람직하게는 6㎛ 이상 필요하다. 이 거리는 수지막의 막 두께와도 관계가 있다.
수지막과 컨택트홀의 위치 관계가 중요하며, OC층의 막 두께와 화소 단부의 거리의 관계를 2.5배 이상으로 하고, 컨택트홀 끝의 테이퍼부의 거리를 막 두께의 1.5배 이상 혹은 각도를 45° 이하로 함으로써 크랙의 발생을 억제할 수 있다.
<실시예>
본 발명의 제1 실시예에 따른 액정 표시 장치용 기판 및 그 제조 방법과 그 것을 이용한 액정 표시 장치에 대하여 도 1 내지 도 45 및 도 50을 이용하여 설명한다. 우선, 본 실시예에 따른 액정 표시 장치의 개략적인 구성에 대하여 도 1을 이용하여 설명한다. 본 실시예에 따른 액정 표시 장치는, TFT(2) 등이 형성된 TFT 기판(어레이 기판)(1)과 공통 전극 등이 형성된 대향 기판(4)을 대향시켜 접합하고, 그 사이에 액정을 봉입한 구조를 갖고 있다. TFT 기판(1)은, TFT(2) 형성면측에 예를 들면 안료 분산형의 수지 CF층이 형성되고, 그 상층에 절연성 유기 수지 재료로 이루어지는 OC층이 형성된 CF-on-TFT 구조를 갖고 있다.
도 2는 TFT 기판(1) 위에 형성된 소자의 등가 회로를 도시하고 있다. TFT 기판(1) 위에는, 도면에서 좌우 방향으로 연장되는 게이트 버스 라인(6)이 서로 평행하게 복수 형성되고, 이들에 거의 직각으로 교차하여 도면에서 상하 방향으로 연장되는 드레인 버스 라인(8)이 서로 평행하게 복수개 형성되어 있다. 복수의 게이트 버스 라인(6)과 드레인 버스 라인(8)으로 둘러싸인 각 영역이 화소 영역이 된다. 각 화소 영역에는 TFT(2)와 화소 전극(10)이 형성되어 있다. 각 TFT(2)의 드레인 전극은 인접하는 드레인 버스 라인(8)에 접속되고, 게이트 전극은 인접하는 게이트 버스 라인(6)에 접속되며, 소스 전극은 화소 전극(10)에 접속되어 있다. 각 화소 영역의 거의 중앙에는, 게이트 버스 라인(6)과 평행하게 축적 용량 버스 라인(12)이 형성되어 있다. 이들 TFT(2)나 화소 전극(10), 각 버스 라인(6, 8, 12)은, 포토리소그래피 공정으로 형성되며, 「성막→레지스트 도포→노광→현상→에칭→레지스트 박리」라는 일련의 반도체 프로세스를 반복하여 형성된다.
도 1을 다시 참조하면, 액정을 밀봉하여 대향 기판(4)과 대향 배치된 TFT 기 판(1)에는, 복수의 게이트 버스 라인(6)을 구동하는 드라이버 IC가 실장된 게이트 버스 라인 구동 회로(14)와, 복수의 드레인 버스 라인(8)을 구동하는 드라이버 IC가 실장된 드레인 버스 라인 구동 회로(16)가 설치되어 있다. 이들 구동 회로(14, 16)는, 제어 회로(18)로부터 출력된 소정의 신호에 기초하여, 주사 신호나 데이터 신호를 소정의 게이트 버스 라인(6) 혹은 드레인 버스 라인(8)에 출력하도록 되어 있다. TFT 기판(1)의 소자 형성면과 반대측의 기판면에는 편광판(20)이 장착되고, 편광판(20)의 TFT 기판(1)과 반대측의 면에는 백 라이트 유닛(22)이 설치되어 있다. 대향 기판(4)의 공통 전극 형성면과 반대측 면에는 편광판(20)과 이와 교차하여 배치된 편광판(24)이 접착되어 있다.
다음으로, 본 실시예에 따른 액정 표시 장치용 기판으로서의 TFT 기판(1)의 구성에 대하여 도 3 내지 도 11 및 도 50을 이용하여 설명한다. 도 3은 유리 기판(3) 위의 1화소를 액정층측으로부터 본 상태를 도시하고 있다. 도 4는 도 3의 A-A선을 따라 절단한 단면을 도시하고 있다. 도 5는 TFT 기판(1)을 액정층측으로부터 본 상태로서 테두리 영역 근방의 구성을 도시하고 있다. 도 6은 유리 기판(3) 위의 게이트 단자 근방의 구조를 도시하고 있다. 도 7 및 도 8은 도 6의 C-C선 및 D-D선을 따라 절단한 단면을 도시하고 있다. 도 9는 유리 기판(3) 위의 드레인 단자 근방의 구조를 도시하고 있다. 도 10 및 도 11은 도 9의 E-E선 및 F-F선을 따라 절단한 단면을 도시하고 있다. 도 50은 도 5에 도시한 테두리 영역(56) 근방의 단면 구성을 도시하고 있으며, 게이트 버스 라인(6) 또는 드레인 버스 라인(8) 중 어느 하나의 연장 방향을 따른 단면을 도시하고 있다.
우선, 도 3 및 도 4에 도시한 바와 같이, 투명 절연성 기판으로서의 유리 기판(3) 위에는 도면에서 좌우 방향으로 연장되는 복수의 게이트 버스 라인(6)(도 3에서는 1개만 도시하고 있음)이 형성되어 있다. 또한 유리 기판(3) 위에는, 게이트 버스 라인(6)과 절연막(게이트 버스 라인(6) 바로 위에서는 「게이트 절연막」으로 하기로 함)(32)을 통해 교차하여 도 3에서 상하 방향으로 연장되는 복수의 드레인 버스 라인(8)(도 3에서는 2개만 도시하고 있음)이 형성되어 있다. 이들 게이트 버스 라인(6)과 드레인 버스 라인(8)으로 정의되는 영역이 화소 영역으로 된다. 그리고, 각 게이트 버스 라인(6)과 드레인 버스 라인(8)의 교차 위치 근방에 TFT(2)가 형성되어 있다. 도 3 및 도 4에 도시한 바와 같이, 상부 금속층(62) 및 오믹(ohmic) 컨택트층(36)으로 이루어지는 TFT(2)의 드레인 전극(26)은, 도 3에서 좌측의 드레인 버스 라인(8)으로부터 인출되어, 그 단부가 게이트 버스 라인(6) 위에 형성된 채널 보호막(28) 위의 일측 단변에 위치하도록 형성되어 있다. 상부 금속층(62) 및 오믹 컨택트층(36)으로 이루어지는 소스 전극(30)은, 드레인 전극(26)에 대향하도록 채널 보호막(28) 위의 타측 단변에 형성되어 있다. 이러한 구성에서 채널 보호막(28) 바로 아래의 게이트 버스 라인(6) 영역이 TFT(2)의 게이트 전극으로서 기능하도록 되어 있다. 도 4에 도시한 바와 같이, 게이트 버스 라인(6) 위에는 게이트 절연막(32)이 형성되고, 게이트 절연막(32)과 상층의 채널 보호막(28) 사이에는 채널을 구성하는 예를 들면 비정질 실리콘(a-Si)으로 이루어지는 동작 반도체층(34)이 형성되어 있다. 동작 반도체층(34)은 드레인/소스 전극(26, 30)의 예를 들면 n+형 a-Si층의 오믹 컨택트층(36)과 접속되어 있다.
또한, 도 3에 도시한 바와 같이, 화소 영역 거의 중앙에서 좌우로 연장되는 축적 용량 버스 라인(12)이 형성되어 있다. 화소 영역 내의 축적 용량 버스 라인(12)의 상층에는 절연막(32)을 통해 축적 용량 전극(38)이 형성되어 있다.
도 4에 도시한 TFT(2) 상층 및 도시하지 않는 축적 용량 전극(38) 상층을 포함하는 화소 영역 전면에는 화소마다 소정의 수지 CF층(42R(적), 42G(녹), 42B(청))이 형성되어 있다.
화소 영역의 수지 CF층(42R, 42G, 42B) 위에는 OC층(44)이 형성되어 있다. 각 화소의 OC층(44) 위에는, 투명 산화 전극재의 패터닝에 의해 화소 전극(10)이 형성된다. 화소 전극(10)은, OC층(44) 및 수지 CF층(42R, 42G, 42B) 중 어느 하나를 개구하여 형성된 컨택트홀(46)을 통해 소스 전극(30)과 전기적으로 접속되어 있다. 마찬가지로 화소 전극(10)은, OC층(44) 및 수지 CF층(42R, 42G, 42B) 중 어느 하나를 개구하여 형성된 컨택트홀(48)을 통해 축적 용량 전극(38)과 전기적으로 접속되어 있다.
다음으로, 도 5 및 도 50을 이용하여 TFT 기판(1)의 테두리 영역 근방의 구조에 대하여 설명한다. 또한 도 5에서, 각 구성 요소를 명확하게 표시하기 위해, 표시 영역(50)이나 테두리 영역(56) 및 게이트 단자/드레인 단자의 형성 영역(51, 53) 등의 치수의 비율은 실제와는 다르게 되어 있다. 도 5에 도시한 바와 같이, TFT 기판(1)은, 매트릭스 형상으로 배치된 복수의 화소 영역 P가 형성되고, 각 화 소 영역 P 내에는 TFT(2)가 형성되어 있다. 복수의 화소 영역 P로 화상의 표시 영역(50)이 구성되어 있다. 각 게이트 버스 라인(6)은, TFT 기판(1)의 외주의 게이트 단자 형성 영역(51)에 형성된 복수의 게이트 단자(52)에 각각 접속되어, 외부에 설치된 게이트 버스 라인 구동 회로(14)(도 1 참조)에 접속되도록 되어 있다.
마찬가지로 하여, 각 드레인 버스 라인(8)은, TFT 기판(1)의 외주의 드레인 단자 형성 영역(53)에 형성된 복수의 드레인 단자(54)에 각각 접속되어, 외부에 설치된 드레인 버스 라인 구동 회로(16)(도 1 참조)에 접속되도록 되어 있다.
도 5에서, 참조 부호 4'는 TFT 기판(1)과 대향 기판(4)을 접합하였을 때의 대향 기판(4)의 엣지 위치를 도시하고 있다. 엣지(4')는, TFT 기판(1)의 단변으로부터 거의 게이트 단자/드레인 단자의 형성 영역분 만큼 안쪽에 위치하도록 되어 있다.
표시 영역(50) 내의 각 화소 영역 P의 테두리부는 수지 CF층(42)이 적어도 1층 형성되어 있어 차광층(BM)으로서 기능하도록 되어 있다. BM층은 표시 영역(50) 내의 복수의 화소 영역 P를 각각 정의하여 콘트라스트를 확보하기 위해서 이용되고, 또한 TFT(2)를 차광하여 광 누설 전류의 발생을 방지시키기 위해서 이용된다.
도 50에 도시한 바와 같이, 표시 영역(50)의 외주의 테두리 영역(56)에는, 백 라이트 유닛(22)(도 1 참조)으로부터의 표시 영역(50) 외주의 불필요한 광을 차광하기 위해, 수지 CF층(42R, 42G, 42B) 중, 적어도 어느 하나를 2층 적층하여 형성된 BM층이 형성되어 있다. 도 50에 도시한 예에서는, 수지 CF층(42R, 42G)이 이 순서대로 적층되고, 다시, 수지 CF층(42B)의 얇은 층이 적층되어 있다.
또한, TFT 기판(1)을 대향 기판(4)과 접합하기 위해, 광경화성 수지로 이루어지는 메인 시일(시일제)(58)가 TFT 기판(1)의 테두리 영역 주위에 형성되어 있다.
OC층(44)은, 테두리 영역(56)에는 형성되어 있지 않고, 도 5에 도시한 표시 영역(50) 및 메인 시일(58), 게이트 단자/드레인 단자의 형성 영역(51, 53) 내의 양 화살표(44)로 표시하는 영역에 형성되어 있다.
테두리 영역(56)의 OC층(44)이 형성되어 있지 않은 영역에는, 수지 CF층(42)에 의한 액정의 오염을 방지하기 위해, 화소 전극(10)에 이용하는 예를 들면 ITO 등의 투명 도전막 재료로 보호막(70)이 형성되어 있다.
도전성을 갖는 보호막(70)은, 양 기판을 접합할 때는, 도시하지 않는 대향 기판(4)의 공통 전극에 접속되도록 되어 있다. 또한, 공통 전극은 양 기판의 접합 시에는 축적 용량 버스 라인(12)과는 전기적으로 분리되어 있거나, 혹은 적어도 고저항 상태로 접속되어 있다.
대향 기판(4)의 공통 전극과 TFT 기판(1)의 축적 용량 버스 라인(12)은, 게이트 버스 라인 구동 회로(14)와 드레인 버스 라인 구동 회로(16)가 실장됨으로써 트랜스퍼를 통해 동일한 전위로 유지되도록 되어 있다.
다음으로, 게이트 단자(52)의 구성에 대하여, 도 6 내지 도 8을 이용하여 설명한다. 도 6은 도 5에 도시한 복수의 게이트 단자(52) 중 2개를 확대하여 도시하고 있다. 도 5 및 도 6에서, 게이트 단자(52)는, 제1 단자 전극(52a)과 제2 단자 전극(52b)을 갖고 있다. 또한, 이들 전극(52a, 52b)을 전기적으로 접속하는 전극 연결 전환 영역(52c)이 형성되어 있다. 제1 단자 전극(52a)은, 게이트 버스 라인(6)의 형성과 동시에 게이트 버스 라인(6)의 형성 재료로 형성되어 있다. 한편, 제2 단자 전극(52b)은, OC층(44) 위에 형성되는 화소 전극(10)의 형성과 동시에 화소 전극(10)의 형성 재료로 형성되어 있다.
도 6 및 도 6의 D-D선에서의 단면을 나타내는 도 8에 도시한 바와 같이, 전극 연결 전환 영역(52c)에서 OC층(44)은 개구되어 있고, 또한, 하층의 게이트 절연막(32)도 개구되어, 제1 단자 전극(52a) 표면이 노출되어 있다.
또한, 인접하는 게이트 단자(52)간의 OC층(44)은, 전극 연결 전환 영역(52c)측의 제1 단자 전극(52a) 단부면에 거의 일치하는 단부면을 갖고 있다. 또한, OC층(44)은, 해당 단부면의 거의 중앙부로부터 돌출되어, 유리 기판(3)의 기판면에 평행한 단면 형상이 예를 들면 예각의 꼭지각을 갖는 삼각형 형상으로 형성된 돌기(60)를 갖고 있다.
도 8에 도시한 바와 같이, 전극 연결 전환 영역(52c)에서, 제1 단자 전극(52a) 바로 위에 제2 단자 전극(52b)이 형성되어, 이들 전극(52a, 52b)이 전기적으로 접속되어 있다.
이러한 구성에 의해, OC층(44)은 게이트 단자 형성 영역(51) 내의 제2 단자 전극(52b)의 형성 영역 위에 존재하지 않기 때문에, 도 6의 C-C선에서의 단면을 나타내는 도 7에 도시한 바와 같이, 제2 단자 전극(52b)은 전극 연결 전환 영역(52c)으로부터 유리 기판(3)의 단변에 향하는 방향으로 유리 기판(3) 위에 직접 형성되어 있다.
이상은 게이트 단자 형성 영역(51)에 대하여 설명하였지만, 드레인 단자 형성 영역(53)도 거의 마찬가지의 구조를 갖고 있다. 다음으로, 드레인 단자(54)의 구성에 대하여, 도 9 내지 도 11을 이용하여 설명한다. 도 9는 도 5에 도시한 복수의 드레인 단자(54) 중 2개를 확대하여 도시하고 있다. 도 5 및 도 9에서, 드레인 단자(54)는 제1 단자 전극(54a)과 제2 단자 전극(54b)을 갖고 있다. 또한, 이들 전극(54a, 54b)을 전기적으로 접속하는 전극 연결 전환 영역(54c)이 형성되어 있다. 제1 단자 전극(54a)은, 드레인 버스 라인(8)의 형성과 동시에 드레인 버스 라인(8)의 형성 재료로 형성되어 있다. 한편, 제2 단자 전극(54b)은, OC층(44) 위에 형성되는 화소 전극(10)의 형성과 동시에 화소 전극(10)의 형성 재료로 형성되어 있다.
도 9 및 도 9의 F-F선에서의 단면을 나타내는 도 11에 도시한 바와 같이, 전극 연결 전환 영역(54c)에서의 OC층(44)은 개구되어 있어, 제1 단자 전극(54a) 표면이 노출되어 있다.
또한, 인접하는 드레인 단자(54)간의 OC층(44)은, 전극 연결 전환 영역(54c)측의 제1 단자 전극(54a) 단부면에 거의 일치하는 단부면을 갖고 있다. 또한, OC층(44)은, 해당 단부면의 거의 중앙부로부터 돌출되어, 유리 기판(3)의 기판면에 평행한 단면 형상이 예를 들면 예각의 꼭지각을 갖는 삼각형 형상으로 형성된 돌기(60)를 갖고 있다.
도 11에 도시한 바와 같이, 전극 연결 전환 영역(54c)에서, 제1 단자 전극(54a) 바로 위에 제2 단자 전극(54b)이 형성되어, 이들 전극(54a, 54b)이 전기 적으로 접속되어 있다.
이러한 구성에 의해, OC층(44)은 드레인 단자 형성 영역(53) 내의 제2 단자 전극(54b)의 형성 영역 위에 존재하지 않기 때문에, 도 9의 E-E선에서의 단면을 나타내는 도 10에 도시한 바와 같이, 제2 단자 전극(54b)은, 전극 연결 전환 영역(54c)으로부터 유리 기판(3)의 단변에 향하는 방향으로 유리 기판(3) 위에 직접 형성되어 있다.
또한, 상기 구성을 갖는 드레인 단자(54)의 구조에 한정되지 않고, 예를 들면, 게이트 버스 라인(6)의 형성 재료를 이용하여 게이트 단자(52)의 형성과 동시에 드레인 단자 형성 영역(53)에 게이트 단자(52)와 동일한 층의 배선층을 포함하는 드레인 단자(54)를 형성해도 된다. 이 경우에는 전극 연결 전환 영역이 2개소로 되며, 예를 들면, 드레인 버스 라인(8)과 동일한 층 금속으로 형성되어 드레인 버스 라인(8)으로부터 연장되는 배선과, 해당 배선 단부에 제1 전극 연결 전환 영역에서 접속되어 그 앞으로 연장되는 화소 전극(10)의 형성 재료로 형성된 배선으로 제1 단자 전극(54a)이 구성된다. 그리고, 제2 전극 연결 전환 영역으로부터 최선단부를 향하여, 제1 단자 전극(54a)으로부터 연장되는 화소 전극(10)의 형성 재료가 게이트 버스 라인(6)의 형성 재료로 형성된 단자 전극 위 표면에 적층된 제2 단자 전극(54b)이 형성되는 구성으로 된다.
다음으로, 도 1 내지 도 11 및 도 50에 도시한 액정 표시 장치의 제조 방법에 대하여 도 12 내지 도 45를 이용하여 설명한다. 또한, 도 12 내지 도 45에서, 도 1 내지 도 11 및 도 50에 도시한 구성 요소와 동일한 구성 요소에 대해서는 동 일한 부호를 붙이고 있다. 여기서, 도 12 내지 도 45 중, 도 12 내지 도 18은 도 3의 A-A선을 따라 절단한 TFT 형성 영역의 제조 공정 단면도이다. 또한, 도 19 내지 도 25는 도 3의 B-B선을 따라 절단한 축적 용량 형성 영역으로서 컨택트홀(48)을 통과하는 영역의 제조 공정 단면도이다. 또한, 도 26 내지 도 29는 도 6의 C-C선을 따라 절단한 게이트 단자(52)의 제2 단자 전극(52b)의 영역의 제조 공정 단면도이다. 도 30 내지 도 34는 도 6의 D-D선을 따라 절단한 게이트 단자(52)의 전극 연결 전환 영역(52c)의 제조 공정 단면도이다. 또한, 도 35 내지 도 38은 도 9의 E-E선을 따라 절단한 드레인 단자(54)의 제2 단자 전극(54b)의 제조 공정 단면도이다. 도 39 내지 도 43은 도 9의 F-F선을 따라 절단한 드레인 단자(54)의 전극 연결 전환 영역(54c)의 제조 공정 단면도이다.
우선, 투명 절연성 기판으로서의 유리 기판(3) 위에 직접, 또는 필요에 따라 SiOx 등의 보호막을 형성한 후, 예를 들면 Al(알루미늄) 합금을 막 두께 예를 들면 130㎚로, MoN(질화 몰리브덴)을 막 두께 예를 들면 70㎚로, Mo(몰리브덴)을 막 두께 예를 들면 15㎚로 이 순서대로 스퍼터링에 의해 전면에 성막하여, 두께 약 215㎚의 금속층을 형성한다. Al 합금으로서는, Al에 Nd(네오디뮴), Si(규소), Cu(구리), Ti(티탄), W(텅스텐), Ta(탄탈), Sc(스칸듐) 등을 하나 또는 복수 포함하는 재료를 이용할 수 있다.
계속해서, 전면에 레지스트층을 형성하고 나서 제1 마스크(포토마스크 혹은 레티클, 이하 마스크라고 함)를 이용하여 노광하여 레지스트 마스크를 형성하고, 인산계 에칭제를 이용한 습식 에칭에 의해, 게이트 버스 라인(6)(도 12 참조) 및 축적 용량 버스 라인(12)(도 19 참조) 및 게이트 단자(52)의 제1 단자 전극(52a)(도 26 참조)을 형성한다.
계속해서, 예를 들면 실리콘 질화막(SiN)을 플라즈마 CVD법에 의해 약 400㎚의 두께로 기판 전면에 성막하여 게이트 절연막(성막의 부위에 따라 층간 절연막; 이하, 성막 부위에 따라 게이트 절연막 또는 절연막이라고 함)(32)을 형성한다. 다음으로, 동작 반도체층(34)을 형성하기 위해 예컨대 비정질 실리콘(a-Si)층(34')을 플라즈마 CVD법에 의해 약 30㎚의 두께로 기판 전면에 성막한다. 또한, 채널 보호막(에칭 스토퍼)(28)를 형성하기 위한 예를 들면 실리콘 질화막(SiN)(28')을 플라즈마 CVD법에 의해 약 120㎚의 막 두께로 전면에 형성한다(도 12, 도 19, 도 26, 도 30, 도 35 및 도 39 참조).
다음으로, 스핀 코팅 등에 의해 전면에 포토레지스트(도시 생략)를 도포한 후, 게이트 버스 라인(6) 및 축적 용량 버스 라인(12)을 마스크로 하여, 투명 유리 기판(3)에 대하여 배면 노광을 행한다. 노광된 영역의 레지스트층을 용해함으로써, 게이트 버스 라인(6) 및 축적 용량 버스 라인(12)과 게이트 단자(52)의 제1 단자 전극(52a) 위에 자기 정합적으로 레지스트 패턴(도시 생략)이 형성된다. 이 레지스트 패턴에 대하여 다시 순방향으로부터 제2 마스크를 이용하여 노광함으로써, 채널 보호막(28)의 형성 영역 위에만 레지스트층이 잔존하는 레지스트 패턴이 형성된다. 이것을 에칭 마스크로 하여 실리콘 질화막(28')에 대하여 불소계 가스를 이용한 드라이 에칭을 실시함으로써 채널 보호막(28)이 형성된다(도 13, 도 20, 도 27, 도 31, 도 36, 및 도 40 참조).
다음으로, 희불산을 이용하여 비정질 실리콘층(34') 표면을 세정(자연 산화막의 제거)한 후, 신속하게, 도 14, 도 21, 도 28, 도 32, 도 37 및 도 41에 도시한 바와 같이, 오믹 컨택트층(36)을 형성하기 위한 예를 들면 n+형 a-Si층(36')을 플라즈마 CVD법에 의해 약 30㎚의 두께로 투명 유리 기판(3) 전면에 형성한다. 계속해서, 드레인 전극(26), 소스 전극(30), 축적 용량 전극(38), 드레인 버스 라인(8) 및 드레인 단자(54)의 제1 단자 전극(54a)을 형성하기 위한 예를 들면 Ti/Al/Ti로 이루어지는 금속층(62)을 스퍼터링에 의해 각각 20/75/40㎚의 두께로 성막한다. 금속층(62)은, Ti/Al/Ti 등의 복합막 이외에도, 예를 들면, Cr(크롬), Mo(몰리브덴), Ta(탄탈), Ti(티탄), Al(알루미늄) 등의 단체 혹은 이들의 복합막을 이용할 수 있다.
다음으로, 기판 전면에 포토레지스트층(도시 생략)을 형성하고, 제3 마스크를 이용하여 레지스트를 노광한 후 현상하여 레지스트층을 패터닝한다. 패터닝된 레지스트층을 에칭 마스크(도시 생략)로 하여, 금속층(62), n+형 a-Si층(36'), 비정질 실리콘층(34')에 대하여 염소계 가스를 이용한 드라이 에칭을 실시하여, 도 15, 도 22, 도 29, 도 33, 도 38, 및 도 42에 도시한 바와 같이, 드레인 버스 라인(8), 드레인 단자(54)의 제1 단자 전극(54a), 드레인 전극(26), 소스 전극(30), 축적 용량 전극(38) 및 오믹층(36)과 동작 반도체층(34)을 형성한다. 이 에칭 처리에서, 채널 보호막(28)은 에칭 스토퍼로서 기능하기 때문에, 그 하층의 비정질 실리콘층(34')은 에칭되지 않고 잔존하여 원하는 동작 반도체층(34)이 형성된다.
이상의 공정이 종료되면, 도 42에 도시한 바와 같이, 드레인 단자(54)에는, 비정질 실리콘층(34'), n+형 a-Si층(36'), 금속층(62)이 이 순서대로 적층된 제1 단자 전극(54a)이 형성된다. 또한, 도 15에 도시한 바와 같이, 게이트 버스 라인(6) 위에 게이트 절연막(32)을 개재하여 동작 반도체층(34)이 형성되고, 동작 반도체층(34) 위에 채널 보호막(28) 및 드레인 전극(26), 소스 전극(30)을 구비한 TFT 구조의 원형(原型)이 형성된다. 드레인 전극(26) 및 소스 전극(30)은, 오믹 컨택트층(36), 금속층(62)이 이 순서대로 적층된 구조로서 형성된다. 또한, 도 22에 도시한 바와 같이, 축적 용량 버스 라인(12) 위에 절연막(32)을 개재하여 비정질 실리콘층(34')이 형성되고, 그 위에 n+형 a-Si층(36'), 금속층(62)이 이 순서대로 적층된 축적 용량 전극(38)이 형성되어 있다.
다음으로, R, G, B 각각의 화소 영역 P에 대하여, 수지 CF층(42R, 42G, 42B)을 각각 형성한다. 각 수지 CF층(42R, 42G, 42B)은, 도 5의 화소 영역 P에 도시한 바와 같이, 상하 방향으로 동일한 색이 되도록 스트라이프 형상으로 형성된다.
우선, 예를 들면, 적색(R)의 안료를 분산시킨 아크릴계 네가티브형 감광성 수지를 스핀 코터나 슬릿 코터 등을 이용하여 유리 기판(3) 위 전면에 예를 들면 막 두께 170㎚로 도포한다. 계속해서, 대형 마스크를 이용한 근접(proximity) 노광에 의해 소정의 복수 열의 화소 영역 P에 스트라이프 형상으로 수지가 남도록 패턴을 노광한다. 계속해서, KOH 등의 알칼리 현상액을 이용하여 현상함으로써 적색 수지 CF층(42R)이 형성된다. 이에 의해, 해당 적색 화소 영역 P에 대하여 적색의 분광 특성이 부여됨과 함께, 외광의 TFT(2)로의 입사를 저해하는 차광 기능을 부가할 수 있다(도 16 및 도 23 참조).
상기와 마찬가지로 하여, 청색(B)의 안료를 분산시킨 아크릴계 네가티브형 감광성 수지를 도포하여 패터닝하여, 적색 수지 CF층(42R)의 인접하는 열의 화소 영역 P에 스트라이프 형상의 청색 수지 CF층(42B)을 형성한다. 이에 의해 해당 청색 화소 영역 P에 대하여 청색의 분광 특성이 부여됨과 함께, 외광의 TFT(2)로의 입사를 저해하는 차광 기능이 부가된다.
또한, 녹색(B)의 안료를 분산시킨 아크릴계 네가티브형 감광성 수지를 도포하여 패터닝하여, 적색 수지 CF층(42R) 및 청색 수지 CF층(52B)에 인접하는 화소 영역 P에 스트라이프 형상의 녹색 수지 CF층(42G)을 형성한다. 이에 의해 해당 녹색 화소 영역 P에 대하여 녹색의 분광 특성이 부여됨과 함께, 외광의 TFT(2)로의 입사를 저해하는 차광 기능이 부가된다.
수지 CF층(42R, 42G, 42B)은, 도 5 및 도 50에 도시한 표시 영역(50) 내 및 메인 시일 내측의 테두리 영역(56)에 형성된다. 테두리 영역(56)에는 수지 CF층(42R, 42G, 42B)의 3층이 적층되어 있다.
상기 공정에서는, 각 화소 영역 P에 대하여 수지 CF층(42R, 42G, 42B) 중 어느 하나가 1층을 형성하도록 하고 있지만, 예를 들면, 도 44에 도시한 바와 같은 적층 구조를 채용하는 것이 바람직하다. 도 44는, 수지 CF층(42R, 42G, 42B)이 형성된 복수의 화소 영역 P를 유리 기판(3)의 기판면 법선 방향에서 본 상태를 도시 하고 있다. 도 44의 제(A)행에 예시하는 수지 CF층(42)은, 우측의 인접하는 화소의 TFT(2) 위를 덮도록 뻗어나온 ┣ 형상(ト자 형상) 패턴을 갖고 있다. 이에 의해 각 화소 영역 P의 TFT(2) 위는 수지 CF층의 2층 적층 구조로 되기 때문에, 보다 차광 능력을 향상시킬 수 있다.
도 44의 제(B)행의 예시는, 가장 가시광 투과율이 높은 녹색의 수지 CF층(42G)이, 양쪽의 인접하는 화소의 TFT(2) 위를 피복하도록 뻗어나온 T자 형상(혹은 +자 형상) 패턴을 갖고 있다. 이에 의해 적색 및 청색의 화소 영역 P의 TFT(2) 위는 녹색의 수지 CF층(42G)이 중첩된 2층 적층 구조로 되기 때문에, 보다 차광 능력을 향상시킬 수 있다.
도 44의 제(C)행의 예시는, 가장 가시광 투과율이 높은 녹색의 수지 CF층(42G)이, TFT(2) 위를 덮도록 행 방향 전체로 뻗어나온 패턴을 갖고 있다. 이에 의해 적색 및 청색의 화소 영역 P의 TFT(2) 위는 녹색의 수지 CF층(42G)이 중첩된 2층 적층 구조로 되기 때문에, 보다 차광 능력을 향상시킬 수 있다.
차광 기능에 관한 것으로, NB(노멀 블랙) 모드의 LCD에서는 외광의 문제는 그다지 중요하지 않고, 화소와 버스 라인이 중첩되지 않아도 화소 배선간에는 전계가 인가되지 않기 때문에 흑 표시로 되므로, 콘트라스트의 저하는 거의 발생하지 않는다. 그러나, TFT(2) 상방은 광전도성의 영향을 방지하기 위해 최소한의 차광이 필요로 된다. 실험의 결과 R, G, B의 3색을 수지 CF층(42)으로 실현하는 경우, 가장 가시광 투과율이 높은 G(녹)의 수지 CF층(42G)이라도 1층만으로 충분히 광전도성에 대한 차광 효과가 있는 것이 판명되었다.
따라서, 가장 가시광 투과율이 높은 녹색의 수지 CF층(42G)에서 인접 화소로 뻗어나온 ┣ 형상(ト자 형상) 패턴이나 T자 형상 혹은 +자 형상 패턴을 형성하고, 해당 패턴의 상하층에는 다른 수지 CF층(42R)이나 CF층(42B)을 형성하지 않은 수지 CF층(42G)만의 단층 구성의 차광층으로 할 수도 있다. 이 경우의 차광용 수지 CF층(42G) 단층 패턴은, 기판면 법선 방향에서 볼 때, 게이트 버스 라인(6) 근방 필요 영역만을 피복하고, 화소 영역 내의 수지 CF층(42R)이나 CF층(42B)의 형성 영역을 침식하지 않도록 형성하는 것이 바람직하다.
이상의 것을 감안하여 차광 기능을 만족시키도록 TFT(2) 위를 선택적으로 수지 CF층(42)에 의해 차광하면 된다.
이러한 수지 CF층의 적층 구조에서의 색 수지의 형성 순서는 임의이며, 본 예에서는 R, G, B의 순서로 형성하고 있다. 그러나, 수지 CF가 액정층이나 TFT(2)에 대하여 오염 등의 악영향을 미칠 가능성을 고려할 필요가 있고, 이 관점에서 TFT(2)에 직접 접촉하는 수지 CF층에는, 수지 CF층(42R, 42G, 42B) 중 가장 체적 저항이 큰 재료로 형성된 수지 CF층을 이용하는 것이 바람직하다. 바람직한 저항율로서는 1016Ω·㎝ 이상이고, 적합하게는 2.0×1016∼2.2×1016Ω·㎝ 이상이다.
수지 CF층(42R, 42G, 42B)이 형성되면, 계속해서, TFT(2)의 소스 전극(30) 상층의 수지 CF층(42R, 42G, 42B)에 컨택트홀(46)을 개구한다(도 16 참조). 마찬가지로, 축적 용량 전극(38) 위의 수지 CF층(42R, 42G, 42B)에 컨택트홀(48)을 개구한다(도 23 참조).
다음으로, 도 17 및 도 24에 도시한 바와 같이 OC층(44)을 형성한다. 수지 CF층의 형성과 마찬가지로 하여, OC 수지를 스핀 코터나 슬릿 코터 등을 이용하여 유리 기판(3) 위 전면에 도포하고, 140℃ 이하의 온도로 가열 처리한다. 사용하는 OC 수지는 네가티브형의 감광성을 갖는 아크릴계 수지이다. 계속해서, 대형 마스크를 이용하여 근접 노광하고, KOH 등의 알칼리 현상액을 이용하여 현상함으로써 OC층(44)이 형성된다.
패터닝된 OC층(44)은, 도 34에 도시한 바와 같이, 게이트 단자 형성 영역(51)의 전극 연결 전환 영역(52c)에서 개구되어 있어, 바닥부에 절연막(32)이 노출되어 있다.
또한, OC층(44)은, 인접하는 게이트 단자(52)간에서, 전극 연결 전환 영역(52c) 측의 제1 단자 전극(52a) 단부면에 거의 일치하도록 단부면이 형성되어 있다. 또한, 해당 OC층(44) 단부면의 거의 중앙부로부터 돌출되어, 유리 기판(3)의 기판면에 평행한 단면 형상이 예를 들면 예각의 꼭지각을 갖는 삼각형 형상으로 패터닝된 돌기(60)가 형성된다.
마찬가지로, 드레인 단자 형성 영역(53)의 OC층(44)은, 도 43에 도시한 바와 같이, 전극 연결 전환 영역(54c)에서 개구되어 있어, 제1 단자 전극(54a)의 표면이 노출되어 있다.
또한, OC층(44)은, 인접하는 드레인 단자(54)간에서, 전극 연결 전환 영역(54c)측의 제1 단자 전극(54a) 단부면에 거의 일치하도록 단부면이 형성되어 있다. 또한, 해당 OC층(44) 단부면의 거의 중앙부로부터 돌출되어, 유리 기판(3) 의 기판면에 평행한 단면 형상이 예를 들면 예각의 꼭지각을 갖는 삼각형 형상으로 패터닝된 돌기(60)가 형성되어 있다.
돌기(60)는, OC층(44)을 마스크로 한 에칭 프로세스에서, 게이트 단자(52)간이나 드레인 단자(54)간과 같이, 상부 배선으로 되는 제2 단자 전극(52b, 54b)의 패터닝에서 그들의 잔사가 단락 불량으로 되는 경우에 유효하게 기능한다. OC층(44)을 마스크로 하는 경우 뿐만 아니라 포지티브형/네가티브형 모두 레지스트의 레지스트 패턴을 마스크로 한 에칭 프로세스에서도, 돌기(60)의 형상 효과에 의해 선단부만큼 단차 형상이 완화되기 때문에, 상부 배선의 잔사 발생을 억제하는 데 돌기(60)는 효과를 발휘한다.
또한, OC층(44)의 패터닝으로 테두리 영역(56) 위의 OC층(44)은 박리 제거되어 있어, 테두리 영역(56)에는 OC층(44)은 존재하지 않는다(도 50 참조). 표시 영역 외주의 테두리 영역(56)에 대해서는, 백 라이트 유닛(22)으로부터의 광이 강력하기 때문에, 수지 CF층(42)의 적층에 의해 최저 2색 이상으로의 차광이 필요한 것이 실험 결과로부터 명백해졌다. 이 때문에, 테두리 영역(56)에 적층 구조의 수지 CF층(42)을 형성하고, 다시 OC층(44)을 적층하게 되면 표시 영역(50)과 테두리 영역(56)의 높이가 다르게 되어 액정의 셀 두께에 영향을 미친다고 하는 문제가 발생한다.
따라서, 기본적으로 수지 CF층(42)이 1층의 표시 영역(50)과 2층 이상의 테두리 영역의 높이를 동일하게 하기 위해서는, 표시 영역(50)의 수지 CF층(42)+OC층(44)에 대하여, 테두리 영역(56)을 수지 CF층(42)의 2층 구조 혹은 그보다 조금 높은 정도의 구조로 하면 된다.
또한, OC층(44)의 패터닝에서, TFT(2)의 소스 전극(30) 상층의 수지 CF층(42)에 형성된 컨택트홀(46)에 위치 정렬하여 OC층(44)에도 컨택트홀(46)이 형성된다(도 17 참조). 마찬가지로, 축적 용량 전극(38) 상층의 수지 CF층(42)에 형성된 컨택트홀(48)에 위치 정렬하여 OC층(44)에도 컨택트홀(48)이 형성된다(도 24 참조).
계속해서, OC층(44)을 마스크로 하여 불소계 가스를 이용한 드라이 에칭에 의해 하층의 절연막(32)을 제거한다. 이 에칭에 의해, 도 5에 도시한 게이트 단자(52)의 제2 단자 전극(52b)의 형성 영역(전극 연결 전환 영역(52c)을 포함함)과, 드레인 단자(54)의 제2 단자 전극(54b)의 형성 영역의 절연막(32)이 제거된다.
이 절연막(32)의 에칭 시, 테두리 영역(56)은 에칭 프로세스에 의해 노출되기 때문에 막 감소가 발생한다. 수지 CF층(42)을 이용하고 있는 경우에는, 거의 모든 색에서 1층의 막 두께 감소가 발생한다. 이에 의해, 수지 CF층 3층을 적층한 테두리 영역은, 거의 수지 CF층 2층 적층의 두께로 감소된다(도 50 참조).
또한, 컨택트홀(46, 48) 하방의 소스 전극(30) 및 축적 용량 전극(38)의 금속층(62)을 구성하는 Ti(혹은 Mo)는 불소계 가스에 대한 내성이 낮기 때문에 일부, 주로 중앙부측으로부터 Al이 박리되지만, 테두리부에는 Ti(혹은 Mo)가 잔존하기 때문에, 그 후의 화소 전극(10)과의 접속은 문제없다. 마찬가지로, 게이트 단자 형성 영역(51)의 전극 연결 전환 영역(52c)의 제1 단자 전극(52b) 및 드레인 단자 형성 영역(54)의 전극 연결 전환 영역(54c)의 제1 단자 전극(54b)의 금속층 Ti(혹은 Mo)도 불소계 가스에 대한 내성이 낮기 때문에, 일부 주로 중앙부측으로부터 Al이 박리되지만, 테두리부에는 Ti(혹은 Mo)가 잔존하기 때문에, 그 후의 제2 단자 전극(52b, 54b)과의 각 접속에 문제는 발생하지 않는다.
상기 에칭 프로세스가 종료되면, 200∼230℃의 범위 내에서 열 처리를 행한다.
계속해서, 투명 산화물 도전 재료인 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(10) 형성용의 ITO막(두께 70㎚)을 스퍼터링 등의 박막 형성 방법에 의해 기판 위 전면에 형성한 후, 소정 패턴의 레지스트 마스크를 형성하여 옥살산계 에칭제를 이용한 습식 에칭에 의해, 컨택트홀(46, 48)을 통해 소스 전극(30) 및 축적 용량 전극(48)과 전기적으로 접속된 화소 전극(10)을 형성한다(도 18 및 도 25 참조). 또한, 동시에, 도 5 및 도 8에 도시한 바와 같이, 게이트 단자 형성 영역(51)에 제1 단자 전극(52a)과 전극 연결 전환 영역(52c)에서 접속되는 제2 단자 전극(52b)을 패터닝하고, 도 5 및 도 11에 도시한 바와 같이, 드레인 단자 형성 영역(54)에 제1 단자 전극(54a)과 전극 연결 전환 영역(54c)에서 접속되는 제2 단자 전극(54b)을 패터닝한다. 이 후, 150∼230℃의 범위 내, 바람직하게는 200℃에서 열 처리를 한다.
또한, 동시에, 도 50에 도시한 바와 같이, 테두리 영역(56)의 OC층(44)이 형성되어 있지 않은 영역에 노출되어 있는 수지 CF층(42)을 피복하도록 보호막(70)을 패터닝한다.
도 45는 컨택트홀(46) 근방의 변형예를 도시하고 있다. 도 45에 도시한 바 와 같이, 수지 CF층(42)을 형성한 후, 사전에 수지 CF층(42)에 넓은 컨택트홀(46')을 형성해 둔다. 그리고, OC층(44)을 성막하여 컨택트홀(46)을 개구할 때, 컨택트홀(46') 내벽에 OC층(44)을 잔존시키도록 한다. 이렇게 함으로써, 컨택트홀(46) 내벽에서도, 수지 CF층(42)을 OC층(44)으로 피복할 수 있다.
또한, 본 실시예에서, 도 3에 폭 α로 나타내는 컨택트홀(46) 엣지로부터 게이트 버스 라인(6)까지의 기판면 방향의 거리는, 화소 영역의 크기가 세로 300㎛, 가로 100㎛ 정도인 경우, 6㎛ 이상 떨어져 있는 것이 중요하다.
이와 같은, 컨택트홀(46) 내벽에 OC층(44)을 잔존시키고, 또한 폭 α를 6㎛ 이상 취함으로써, 프로세스 상에서 컨택트홀(46)에 열팽창율의 차이에 의한 스트레스로부터의 크랙 등이 발생할 가능성을 매우 낮게 억제할 수 있게 된다.
OC층(44) 위에 화소 전극(10)을 배치하는 경우, 상기한 바와 같이 열팽창율의 차이로부터 크랙 불량이 발생하기 쉬워지지만, 평탄부가 아니라 컨택트홀 등의 단차를 갖는 부위 부근에서 특징적으로 발생한다. 따라서 OC층(44)과 컨택트홀의 관계가 중요하며, 화소 영역의 평탄부의 거리나 면적과 컨택트홀을 형성하는 수지층의 막 두께·구멍 직경 및 컨택트홀의 테이퍼 길이의 관계를 조정함으로써 상기 불량을 개선할 수 있다. 바람직하게는, OC층(44)의 막 두께와 화소 단부의 거리의 관계를 2.5배 이상으로 하거나, 컨택트홀 끝의 테이퍼부의 거리를 막 두께의 1.5배 이상 혹은 각도를 45° 이하로 한다.
또한, 도 3에 도시한 바와 같이, 본 실시예에 따른 화소 영역의 화소 전극(10)은, TFT(2)의 소스 전극(30) 및 축적 용량 전극(38)을 제외하고, 기판면 법선 방향에서 볼 때, 게이트 버스 라인(6)이나 드레인 버스 라인(8) 등의 하부 전극 배선과 중첩되지 않은 구조로 되어 있다. 이 때문에, 크로스토크의 발생도 충분히 억제할 수 있어, 우수한 표시 품질을 얻을 수 있다.
이상에 의해, 본 실시예에 따른 액정 표시 장치용 기판(TFT 기판(1))이 완성된다. 이 후, 패널 유닛 공정을 거쳐 도 1에 도시한 액정 표시 장치가 완성된다. 본 실시예에 따른 차광 기능을 보다 효과적으로 기능시키기 위해서는 노멀 블랙(NB) 모드를 채용하는 것이 바람직하고, 더욱 바람직하게는 MVA로 대표되는 수직 배향의 네가티브형 액정을 이용하는 것이 바람직하다.
상기 구성 및 그 제조 방법을 이용한 본 실시예에 따르면, 외부 접속 단자는, 산화 도전 재료로 이루어지는 제2 단자 전극(52b, 54b)이 유리 기판(3)에 양호하게 밀착되도록 직접 형성되기 때문에, 단자 박리 등에 의한 인접하는 단자간에서의 단락 불량을 방지할 수 있다.
또한, 본 실시예의 차광 구조에 따르면, 화소 영역의 모든 TFT(2) 위에 적어도 녹색의 수지 CF층을 형성하는 것이 가능하기 때문에, 충분한 차광 성능의 차광막을 형성할 수 있다. 또한, 테두리 영역(56)에는, 2층 구조의 수지 CF층(42)을 형성할 수 있기 때문에, 백 라이트 유닛으로부터의 광 누설에 대하여 충분한 차광이 가능해진다. 한편, 화소 영역 P는 1층의 수지 CF층(42)과 OC층(44)의 적층 구조로 할 수 있기 때문에, 2층 구조의 수지 CF층(42)의 막 두께와 1층의 수지 CF층(42)과 OC층(44)의 적층 구조의 막 두께를 대략 동일하게 형성하면, 균일한 셀 갭이 얻어지는 액정 표시 장치용 기판을 실현할 수 있다.
또한, 패널 유닛 공정에서, 폴리머를 이용하여 액정 분자에 프리틸트각을 부여하는 경우에는, 액정 봉입 후에 대향 기판(4)의 공통 전극과 TFT 기판(1)의 화소 전극(10) 사이에 소정의 전압을 인가하면서 UV광을 액정에 조사하여 액정 내의 모노머를 중합시킨다. 이에 의해, 액정 분자에 소정의 프리틸트각을 부여할 수 있다. 이 때, 테두리 영역(56) 위에도 전압이 인가되면, 모노머의 중합에 의해 테두리 영역(56) 위의 액정 분자에도 프리틸트각이 부여되게 되어, NB 모드인 경우에는 액정층에 의한 차광 성능이 저하된다. 이것을 억제하기 위해, 테두리 영역(56) 위의 도전성의 보호막(70)을 공통 전극에 접속하여 테두리 영역(56) 위의 액정에 전압이 인가되지 않은 상태가 되도록 한다.
이 프리틸트각의 부여 시에 축적 용량 버스 라인(12)에 인가되는 전압은 공통 전압과는 다르기 때문에, 테두리 영역(56) 위의 보호막(70)은 축적 용량 버스 라인(12)에 대해서는 전기적으로 분리되어 있거나, 고저항 접속으로 되어 있는 것이 중요하다.
다음으로, 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판 및 그 제조 방법과 그것을 이용한 액정 표시 장치에 대하여 도 46 내지 도 48과 도 51 및 도 52를 이용하여 설명한다. 본 실시예에서는, TFT(2)와 수지 CF층(42) 사이에 층간 절연막으로서 SiN막(40)이 형성되어 있는 경우에 대해 설명한다. 또한, 제1 실시예와 동일한 기능 작용을 발휘하는 구성 요소에는 동일한 부호를 붙이고 그 설명은 생략한다.
우선, 제1 실시예에 따른 액정 표시 장치용 기판의 제조 방법에서의 TFT(2) 의 제조 공정을 나타내는 도 12 내지 도 15와 마찬가지의 공정을 거쳐 TFT(2)의 원형이 완성된다. 계속해서, 보호막으로서 무기 절연막인 SiN막(40)을 플라즈마 CVD에 의해 막 두께 10∼150㎚ 이하, 바람직하게는 50㎚ 정도 형성한다.
SiN막(40)의 바람직한 성막 조건 및 막질 조건은 이하와 같다.
성막 온도 : 게이트 절연막(SiN막)(32) > 270℃ ≥ SiN막(40)
굴절율(R.I.) : 게이트 절연막(SiN막)(32)의 굴절율이 1.82∼1.92일 때, SiN막(40)의 굴절율은 1.92를 초과한 것
에칭 레이트(E.R.) : (SiN막(40))/(게이트 절연막(SiN막)(32)) ≥ 0.7
이어서, 색 수지의 형성 공정으로 이행하며, 이 공정은 제1 실시예와 마찬가지이기 때문에 그 설명은 생략한다. 계속해서, OC층(44)을 형성하는데, 이 형성 공정은 제1 실시예와 마찬가지이기 때문에 그 설명은 생략하지만, OC층(44), 수지 CF층(42) 및 SiN막(40)의 컨택트홀(46)에서의 대소 관계는, 도 46에 도시한 바와 같이 되어 있다. 즉, 수지 CF층(42) > SiN막(40) > OC층(44)으로 되며, 수지 CF층(42)은 OC층(44)으로 피복된 구조로 되어 있다. 이렇게 함으로써 색 수지 오염의 영향을 방지하는 것이 가능해진다.
본 실시예에 따른 액정 표시 장치용 기판의 특징적인 구성을 도 46 내지 도 48에 도시한다. 도 46 내지 도 48은, 제1 실시예에서의 도 1, 도 8 및 도 11에 각각 대응하고 있다. 도 46 내지 도 48에 도시한 바와 같이, TFT(2)와 수지 CF층(42) 사이에 색 수지에 의한 오염 방지용으로서 SiN막(40)이 층간 절연막으로서 형성되어 있다.
본 실시예에 따른 액정 표시 장치용 기판에 의해서도, 제1 실시예와 마찬가지의 효과를 발휘할 수 있다. 또한, TFT(2) 위에 층간 보호막을 배치함으로써 색 수지에 의한 오염을 방지할 수 있기 때문에, 색 수지의 선택 자유도를 넓힐 수 있다. 또한, 제1 및 제2 실시예에 따른 채널 보호 타입(ISI)의 TFT 구조 뿐만 아니라, 보다 오염의 영향을 받기 쉬운 에치백 타입(NSI)의 TFT 구조의 TFT 기판에 이용해도 적합하다. 또한, 액정층에 대해서도 OC층(44)이 색 수지를 피복하고 있는 구조이기 때문에 액정에 대한 오염을 방지하는 것이 가능하다.
도 51은, 본 실시예에 따른 TFT 기판(1)과 대향 기판(4)을 접합하여 액정(84)을 밀봉한 상태로, 도 3의 A-A선과 B-B선을 통과하는 선을 따라 절단한 단면을 도시하고 있다. 도 51에 도시한 바와 같이, 본 실시예에 따른 CF-on-TFT 구조의 TFT 기판(1)을 이용하면, 대향 기판(4)은 유리 기판 위에 공통 전극(80)과 배향막(도시 생략)만을 형성하면 된다. 셀 갭은 유리제나 수지제의 구형 스페이서(비즈)(82)에 의해 얻어진다. 도 52는, 구형 스페이서(82) 대신에, 포토리소그래피 공정을 이용하여 기둥형 스페이서(86)를 형성하고, 기둥형 스페이서(86)에 의해 소정의 셀 갭을 얻도록 한 LCD를 도시하고 있다. 도 52에서는, 기둥형 스페이서(86)는 대향 기판(4)측에 형성되어 있지만, TFT 기판(1)측에 형성해도 물론 무방하다. 또한, 도 51 및 도 52에 도시한 구성은 제1 실시예 및 후술하는 제3 실시예에도 물론 적용 가능하다.
다음으로, 본 발명의 제3 실시예에 따른 액정 표시 장치용 기판 및 그 제조 방법과 그것을 이용한 액정 표시 장치에 대하여 도 49를 이용하여 설명한다. 본 실시예에 따른 액정 표시 장치용 기판은, 제1 및 제2 실시예에서 설명한 TFT 기판(1)에 대하여, 도 49에 도시한 바와 같이, 위치 어긋남 확인용의 버니어 패턴(Vernier Pattern)을 추가한 점에 특징을 갖고 있다.
도 49에 도시한 바와 같이, 위치 어긋남 확인용의 버니어 패턴은, 축적 용량 전극(38)을 개구하여 형성된 장방 형상의 제1 개구 패턴(64)과, 화소 전극(10)을 개구하여 형성되며, 제1 개구 패턴 내에 들어가는 크기의 장방 형상의 제2 개구 패턴(66)과, 수지 CF층(42)을 개구하여 형성되며, 제1 및 제2 개구 패턴(64, 66)을 포함하는 크기의 장방 형상의 제3 개구 패턴을 갖고 있다.
이렇게 함으로써, 낙사 광학계를 구비한 치수 측정기의 오토포커스 에러나, 수지 CF층(42)에서의 낙사 광 흡수를 없앨 수 있어, 화소 전극(10)과 하층 메탈 패턴과의 중첩 측정을 용이하고 정확하게 행할 수 있게 된다. 또한, OC층(44)과 컨택트홀(46) 등의 형성을 별도로 행하도록 하면, 위치 어긋남 확인용 버니어 패턴 위의 OC층(44)을 제거하는 것도 가능하여, 검사 장치의 포커스 어긋남을 개선할 수 있다.
본 발명은 상기 실시예에 한정되지 않고 다양한 변형이 가능하다.
예를 들면, 상기 실시예에서의 예시에 한정되지 않고, 본 발명은 배선 금속의 종류나 구조 및 막 두께나 형성 방법, 혹은 에칭 방법이 달라도 물론 적용 가능하다.
또한, 상기 실시예에서는 TFT(2)가 ISI형이지만, 본 발명은 이에 한정되지 않고, NSI나 정(正)스태거형, 혹은 코플레너형 등에도 물론 적용 가능하다. 또한 본 발명은, TFT의 채널을 형성하는 반도체를 a-Si 대신에 폴리실리콘(P-Si)으로 해도 물론 적용 가능하다. 또한, 절연막의 구성이나 절연성 기판이 유리 기판 대신에 플라스틱 기판이어도 본 발명은 물론 적용 가능하다.
또한, 상기 실시예에서는, 축적 용량(CS) 버스 라인(12)이 화소 중앙을 가로지르는 소위 독립 CS 방식의 화소 구조를 예로 들어 설명하였지만, 본 발명은 이에 한정되지 않고, 독립 CS 방식 대신에, 다음 단의 게이트 버스 라인을 축적 용량 버스 라인으로서 이용하는 소위 CS 온 게이트 방식의 화소 구조에도 물론 적용 가능하다.
이상 설명한 실시예에 따른 액정 표시 장치 및 그 결함 복구 방법은, 이하와 같이 정리된다.
(부기 1)
대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
상기 절연성 기판 위에 매트릭스 형상으로 배열된 복수의 화소 영역에 형성된 화소 전극과,
상기 화소 전극과 버스 라인에 접속된 스위칭 소자와,
상기 버스 라인에 전기적으로 접속된 제1 단자 전극과, 상기 화소 전극의 형성 재료로 상기 절연성 기판 위에 형성된 제2 단자 전극과, 상기 제1 및 제2 단자 전극을 전기적으로 접속하는 전극 연결 전환 영역을 구비하며, 외부 회로와 상기 버스 라인을 전기적으로 접속하는 외부 접속 단자를 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 2)
부기 1에 기재된 액정 표시 장치용 기판으로서,
상기 스위칭 소자와 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층을 더 구비하며,
상기 오버코트층은, 적어도 상기 제2 단자 전극과 상기 절연성 기판 사이에 형성되지 않는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 3)
부기 2에 기재된 액정 표시 장치용 기판으로서,
상기 오버코트층은, 상기 전극 연결 전환 영역 근방에 돌기를 갖고 있는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 4)
대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와 수지 컬러 필터층과 화소 전극이 이 순서대로 형성된 복수의 화소 영역으로 이루어지는 표시 영역과,
상기 표시 영역 외주에 상기 수지 컬러 필터층을 적층하여 형성한 차광층을 구비한 테두리 영역과,
상기 표시 영역의 상기 수지 컬러 필터층과 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 5)
대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자가 형성된 복수의 화소 영역과,
상기 스위칭 소자 상방을 피복하여 상기 화소 영역 위에 형성되는 적어도 1층의 수지 컬러 필터층을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 6)
부기 5에 기재된 액정 표시 장치용 기판으로서,
상기 수지 컬러 필터층은, 상기 스위칭 소자 상방에서, 복수 색의 층이 적층되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 7)
부기 5 또는 6에 기재된 액정 표시 장치용 기판으로서,
상기 복수 색의 수지 컬러 필터층 중 적어도 1층은, 기판면 법선 방향에서 볼 때, 인접하는 화소의 상기 스위칭 소자 위를 피복하도록 뻗어나온 T자 형상 패턴 또는 ┣ 형상(ト자 형상) 패턴을 갖고 있는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 8)
부기 6에 기재된 액정 표시 장치용 기판으로서,
상기 스위칭 소자에 직접 접촉하는 상기 수지 컬러 필터층은, 상기 복수 색의 수지 컬러 필터층 중에서 가장 체적 저항이 큰 재료로 형성되어 있는 것을 특징 으로 하는 액정 표시 장치용 기판.
(부기 9)
부기 8에 기재된 액정 표시 장치용 기판으로서,
상기 스위칭 소자에 직접 접촉하는 상기 수지 컬러 필터층은, 상기 체적 저항이, 2.0×1016 내지 2.2×1016Ω·㎝ 또는 그 이상인 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 10)
부기 5 내지 9 중 어느 한 항에 기재된 액정 표시 장치용 기판으로서,
상기 스위칭 소자와 상기 수지 컬러 필터층 사이에 SiN의 층간 절연막이 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 11)
부기 10에 기재된 액정 표시 장치용 기판으로서,
상기 층간 절연막의 굴절율은, 상기 스위칭 소자의 게이트 절연막의 굴절율이 1.82∼1.92일 때, 1.92를 초과하고 있는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 12)
부기 10 또는 11에 기재된 액정 표시 장치용 기판으로서,
상기 층간 절연막의 막 두께는 10㎚ 이상 150㎚ 이하인 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 13)
부기 10 내지 12 중 어느 한 항에 기재된 액정 표시 장치용 기판으로서,
상기 층간 절연막의 패터닝 시의 에칭 레이트는, (상기 층간 절연막의 에칭 시간)/(상기 게이트 절연막의 에칭 시간) ≥ 0.7인 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 14)
대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
상기 절연성 기판 위에 매트릭스 형상으로 배열된 복수의 화소 영역에 형성된 수지 컬러 필터층과,
상기 수지 컬러 필터층의 상층에 형성된 화소 전극과,
상기 수지 컬러 필터층의 하방에 형성되며, 상기 화소 전극과 접속된 축적 용량 전극과,
상기 축적 용량 전극에 개구한 제1 개구 패턴과, 상기 제1 개구 패턴 상방에서 상기 화소 전극에 개구되며, 상기 제1 개구 패턴에 내포되는 크기의 제2 개구 패턴과, 상기 수지 컬러 필터층에 상기 제1 개구 패턴을 내포하는 위치 및 크기로 개구된 제3 개구 패턴을 구비한 위치 어긋남 확인용 버니어 패턴을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 15)
대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와, 실리콘 질화막과, 수지 컬러 필터층과, 화소 전극이 이 순서대로 형성된 복수의 화소 영역으로 이루어지는 표시 영역과,
상기 표시 영역의 상기 수지 컬러 필터층과 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층과,
개구 면적이, 상기 수지 컬러 필터층 > 상기 실리콘 질화막 > 상기 오버코트층으로 되도록 상기 스위칭 소자 위에 개구된 컨택트홀을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 16)
대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와, 실리콘 질화막과, 수지 컬러 필터층과, 화소 전극이 이 순서대로 형성된 복수의 화소 영역으로 이루어지는 표시 영역과,
상기 표시 영역의 상기 수지 컬러 필터층과 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층과,
개구 면적이, 상기 오버코트층 > 상기 수지 컬러 필터층 > 상기 실리콘 질화막으로 되도록 상기 스위칭 소자 위에 개구된 컨택트홀을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 17)
부기 15 또는 16에 기재된 액정 표시 장치용 기판으로서,
상기 컨택트홀 끝과 상기 화소 영역 단부와의 최단 거리는 6㎛ 이상인 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 18)
부기 15 내지 17 중 어느 한 항에 기재된 액정 표시 장치용 기판으로서,
상기 컨택트홀은, 테이퍼부의 거리가 상기 오버코트층의 막 두께의 1.5배 이상, 또는 테이퍼 각도가 45° 이하인 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 19)
부기 15 내지 17 중 어느 한 항에 기재된 액정 표시 장치용 기판으로서,
상기 컨택트홀 끝과 상기 화소 영역 단부와의 최단 거리는, 상기 오버코트층의 막 두께의 2.5배 이상인 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 20)
대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와 수지 컬러 필터층과 화소 전극이 이 순서대로 형성된 복수의 화소 영역으로 이루어지는 표시 영역과,
상기 표시 영역 외주에 상기 수지 컬러 필터층을 적층하여 형성한 차광층과, 상기 화소 전극의 형성 재료로 형성되어 상기 차광층의 상기 컬러 필터층 상층을 피복하는 보호막을 구비한 테두리 영역을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 21)
부기 20에 기재된 액정 표시 장치용 기판으로서,
상기 보호막은 상기 대향 기판에 배치된 공통 전극과 전기적으로 접속되는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 22)
부기 20에 기재된 액정 표시 장치용 기판으로서,
상기 보호막은, 상기 화소 영역에 설치된 축적 용량을 구성하는 축적 용량 배선에 대하여 절연되거나, 혹은 고저항으로 접속되는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 23)
한쌍의 기판과, 상기 한쌍의 기판간에 봉입된 액정을 갖는 액정 표시 장치로서,
상기 기판의 한쪽에, 부기 1 내지 22 중 어느 한 항에 기재된 액정 표시 장치용 기판을 이용하는 것을 특징으로 하는 액정 표시 장치.
(부기 24)
부기 23에 기재된 액정 표시 장치로서,
상기 액정은 액정 분자에 프리틸트각을 부여하는 폴리머를 포함하고 있는 것을 특징으로 하는 액정 표시 장치.
이상과 같이, 본 발명에 따르면, CF층이나 OC층에 신규 수지를 이용하는 경우도 없고, 또한, 배선층과 화소 영역 단부를 중첩하거나 하지 않고 또한 특별한 차광 패턴을 갖지 않은 구조이어도, 표시 특성이 우수하고, 또한 신뢰성이 높은 고 성능의 액정 표시 장치를 실현할 수 있다.
또한, 본 발명에 따르면, 어레이 기판측에 수지 CF층을 형성함과 함께 차광 기능도 구비하도록 하였기 때문에, 액정 표시 장치의 제조 공정을 전체적으로 간략화할 수 있을 뿐만 아니라, 대향 기판과의 접합 정밀도가 다소 낮아도 고개구율로 고정밀의 패널을 양산할 수 있게 된다.
또한, 본 발명에 따르면, 테두리 영역과 표시 영역 사이에서 현저한 단차가 발생하지 않고 테두리 영역에 충분한 차광 기능을 갖게 할 수 있다. 또한, 차광층을 구성하는 수지 CF가 직접 액정층에 접하지 않도록 할 수 있기 때문에, 액정에의 오염을 방지할 수 있다.
또한, 본 발명에 따르면, 테두리 영역 위의 액정층을 차광층으로서 효율적으로 이용할 수 있다.

Claims (12)

  1. 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 형상으로 배열된 복수의 화소 영역에 형성된 화소 전극과,
    상기 화소 전극과 버스 라인에 접속된 스위칭 소자와,
    상기 버스 라인에 전기적으로 접속된 제1 단자 전극과, 상기 화소 전극의 형성 재료로 상기 절연성 기판 위에 형성된 제2 단자 전극과, 상기 제1 및 제2 단자 전극을 전기적으로 접속하는 전극 연결 전환 영역을 구비하며, 외부 회로와 상기 버스 라인을 전기적으로 접속하는 외부 접속 단자
    를 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  2. 제1항에 있어서,
    상기 스위칭 소자와 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층을 더 구비하며,
    상기 오버코트층은, 적어도 상기 제2 단자 전극과 상기 절연성 기판 사이에 형성되지 않는 것을 특징으로 하는 액정 표시 장치용 기판.
  3. 제2항에 있어서,
    상기 오버코트층은 상기 전극 연결 전환 영역 근방에 돌기를 갖고 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  4. 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와 수지 컬러 필터층과 화소 전극이 이 순서대로 형성된 복수의 화소 영역으로 이루어지는 표시 영역과,
    상기 표시 영역 외주에 상기 수지 컬러 필터층을 적층하여 형성한 차광층을 구비한 테두리 영역과,
    상기 테두리 영역에는 형성되지 않고, 상기 표시 영역의 상기 수지 컬러 필터층과 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층
    을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  5. 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자가 형성된 복수의 화소 영역과,
    상기 스위칭 소자 상방을 피복하여 상기 화소 영역 위에 형성되는 적어도 1층의 수지 컬러 필터층을 포함하고,
    상기 수지 컬러 필터층 중 적어도 1층은, 기판면 법선 방향에서 볼 때, 인접하는 화소의 상기 스위칭 소자 위를 피복하도록 뻗어나온 T자 형상 패턴 또는 ┣ 형상 패턴을 갖고 있는 것을 특징으로 하는 액정 표시 장치용 기판.
  6. 삭제
  7. 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 형상으로 배열된 복수의 화소 영역에 형성된 수지 컬러 필터층과,
    상기 수지 컬러 필터층의 상층에 형성된 화소 전극과,
    상기 수지 컬러 필터층의 하방에 형성되며, 상기 화소 전극과 접속된 축적 용량 전극과,
    상기 축적 용량 전극에 개구한 제1 개구 패턴과, 상기 제1 개구 패턴 상방에서 상기 화소 전극에 개구되며 상기 제1 개구 패턴에 내포되는 크기의 제2 개구 패턴과, 상기 수지 컬러 필터층에 상기 제1 개구 패턴을 내포하는 위치 및 크기로 개구된 제3 개구 패턴을 구비한 위치 어긋남 확인용 버니어 패턴(Vernier Pattern)
    을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  8. 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와, 실리콘 질화막과, 수지 컬러 필터층과, 화소 전극이 이 순서대로 형성된 복수의 화소 영역 으로 이루어지는 표시 영역과,
    상기 표시 영역의 상기 수지 컬러 필터층과 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층과,
    개구 면적이, 상기 수지 컬러 필터층 > 상기 실리콘 질화막 > 상기 오버코트층으로 되도록 상기 스위칭 소자 위에 개구된 컨택트홀
    을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  9. 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와, 실리콘 질화막과, 수지 컬러 필터층과, 화소 전극이 이 순서대로 형성된 복수의 화소 영역으로 이루어지는 표시 영역과,
    상기 표시 영역의 상기 수지 컬러 필터층과 상기 화소 전극 사이에 형성된 절연성 수지 재료로 이루어지는 오버코트층과,
    개구 면적이, 상기 오버코트층 > 상기 수지 컬러 필터층 > 상기 실리콘 질화막으로 되도록 상기 스위칭 소자 위에 개구된 컨택트홀
    을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  10. 대향 배치되는 대향 기판과 함께 액정을 협지하는 절연성 기판과,
    상기 절연성 기판 위에 매트릭스 형상으로 배열되며, 스위칭 소자와 수지 컬러 필터층과 화소 전극이 이 순서대로 형성된 복수의 화소 영역으로 이루어지는 표 시 영역과,
    상기 표시 영역 외주에 상기 수지 컬러 필터층을 적층하여 형성한 차광층과, 상기 화소 전극의 형성 재료로 형성되며 상기 차광층의 상기 컬러 필터층 상층을 피복하는 보호막을 구비한 테두리 영역
    을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  11. 한쌍의 기판과, 상기 한쌍의 기판 사이에 봉입된 액정을 갖는 액정 표시 장치로서,
    상기 기판의 한쪽에, 제1항 내지 제5항 또는 제7항 내지 제10항 중 어느 한 항의 액정 표시 장치용 기판을 이용하는 것을 특징으로 하는 액정 표시 장치.
  12. 제11항에 있어서,
    상기 액정은 액정 분자에 프리틸트각을 부여하는 폴리머를 포함하고 있는 것을 특징으로 하는 액정 표시 장치.
KR1020020059110A 2001-09-28 2002-09-28 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치 KR100804345B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001299894 2001-09-28
JPJP-P-2001-00299894 2001-09-28
JP2002120489A JP2003172946A (ja) 2001-09-28 2002-04-23 液晶表示装置用基板及びそれを用いた液晶表示装置
JPJP-P-2002-00120489 2002-04-23

Publications (2)

Publication Number Publication Date
KR20030027861A KR20030027861A (ko) 2003-04-07
KR100804345B1 true KR100804345B1 (ko) 2008-02-15

Family

ID=26623245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020059110A KR100804345B1 (ko) 2001-09-28 2002-09-28 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치

Country Status (4)

Country Link
US (4) US7050137B2 (ko)
JP (1) JP2003172946A (ko)
KR (1) KR100804345B1 (ko)
TW (1) TWI227807B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110052159A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860523B1 (ko) * 2002-10-11 2008-09-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
JP2004302297A (ja) 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示パネル
JP2005164854A (ja) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd 液晶表示装置
JP2005275144A (ja) 2004-03-25 2005-10-06 Sharp Corp 液晶表示装置
TWI307437B (en) * 2004-06-30 2009-03-11 Chi Mei Optoelectronics Corp Liquid crystal display panel and method of manufacturing the same
KR100626008B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판표시장치
KR101087398B1 (ko) 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
JP4042725B2 (ja) 2004-08-17 2008-02-06 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP4016977B2 (ja) 2004-09-03 2007-12-05 セイコーエプソン株式会社 液晶表示装置、電子機器
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
EP2924498A1 (en) * 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
TWI338183B (en) * 2006-07-06 2011-03-01 Au Optronics Corp Thin film transistor substrate and liquid crystal display device using the same
WO2008007485A1 (fr) * 2006-07-11 2008-01-17 Sharp Kabushiki Kaisha Procédé de production d'un matériau de base d'écran à cristaux liquides et de panneau à cristaux liquides
JP2008026752A (ja) * 2006-07-24 2008-02-07 Nec Lcd Technologies Ltd カラーフィルタ基板、カラーフィルタ基板の修正方法及びカラー液晶表示装置
JP4225336B2 (ja) * 2006-09-25 2009-02-18 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法、電子機器及びプロジェクタ
TWI369556B (en) * 2007-03-27 2012-08-01 Sony Corp Electro-optic device
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4490461B2 (ja) * 2007-08-02 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置
JP2009122244A (ja) 2007-11-13 2009-06-04 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法、及び表示装置
KR101456946B1 (ko) * 2008-01-10 2014-10-31 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101490482B1 (ko) * 2008-04-23 2015-02-06 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR101386577B1 (ko) * 2008-06-25 2014-04-18 엘지디스플레이 주식회사 면적이 최소화된 액정표시소자
KR101513645B1 (ko) * 2008-09-17 2015-04-21 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
JP2010072529A (ja) * 2008-09-22 2010-04-02 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP5427552B2 (ja) * 2009-10-30 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置
CN102667589B (zh) * 2009-12-29 2014-10-22 夏普株式会社 液晶显示装置
TWI451178B (zh) * 2011-11-07 2014-09-01 Hannstar Display Corp 陣列基板與具有該陣列基板的液晶面板及其製造方法
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
US20130155353A1 (en) * 2011-12-15 2013-06-20 Shenzhen China Star Opoelectronics Technology Co., Ltd. LCD Panel and Manufacturing Method Thereof
US10141497B2 (en) * 2012-07-31 2018-11-27 Hewlett-Packard Development Company, L.P. Thin film stack
CN104704627B (zh) * 2012-10-16 2017-02-15 夏普株式会社 基板装置及其制造方法
US9048256B2 (en) * 2012-11-16 2015-06-02 Apple Inc. Gate insulator uniformity
US9904130B2 (en) * 2014-05-22 2018-02-27 Sharp Kabushiki Kaisha Connecting wire
CN104597642B (zh) * 2015-02-16 2017-09-22 合肥京东方光电科技有限公司 一种液晶显示装置及其制备方法
KR102334811B1 (ko) 2015-04-30 2021-12-03 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6550912B2 (ja) * 2015-05-11 2019-07-31 凸版印刷株式会社 液晶表示装置及びヘッドアップディスプレイ装置
KR102343411B1 (ko) * 2015-05-15 2021-12-24 삼성디스플레이 주식회사 표시 장치
CN106019732B (zh) * 2016-07-25 2020-01-03 深圳市华星光电技术有限公司 一种ffs模式的阵列基板及其制备方法
KR102392670B1 (ko) * 2017-06-07 2022-04-29 삼성디스플레이 주식회사 표시 장치
CN107507840B (zh) * 2017-08-29 2020-10-16 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
JP2019191403A (ja) * 2018-04-26 2019-10-31 シャープ株式会社 配線基板及び表示パネル
US11112634B1 (en) * 2020-04-07 2021-09-07 Tcl China Star Optoelectronics Technology Co., Ltd. Substrate and display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112828A (ja) * 1997-06-10 1999-01-06 Matsushita Electric Ind Co Ltd 液晶画像表示装置およびその製造方法
JPH11271757A (ja) * 1999-01-12 1999-10-08 Asahi Glass Co Ltd カラー液晶表示素子及びその製造方法
KR20000035691A (ko) * 1998-11-26 2000-06-26 가나이 쓰토무 액정표시장치
JP2000187209A (ja) * 1998-12-22 2000-07-04 Advanced Display Inc 反射型液晶表示装置およびその製造方法
KR20000048021A (ko) * 1998-12-10 2000-07-25 카네코 히사시 액정표시장치 및 그 제조방법
KR20000066398A (ko) * 1999-04-16 2000-11-15 윤종용 티에프티 엘시디 판넬 제조방법
JP2001183648A (ja) * 1999-12-24 2001-07-06 Nec Corp カラー液晶表示装置及びその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5492022A (en) 1977-12-29 1979-07-20 Matsushita Electric Ind Co Ltd Picture display device
JPS56140324A (en) 1980-04-02 1981-11-02 Canon Inc Display device
JP2598420B2 (ja) 1987-09-09 1997-04-09 カシオ計算機株式会社 薄膜トランジスタ及びその製造方法
JP3018524B2 (ja) 1991-03-07 2000-03-13 セイコーエプソン株式会社 カラーフィルターの製造方法
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH06235929A (ja) * 1993-02-10 1994-08-23 Seiko Epson Corp 液晶表示装置の製造方法および液晶表示装置
KR100367869B1 (ko) * 1993-09-20 2003-06-09 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치
JPH08110528A (ja) * 1994-10-12 1996-04-30 Casio Comput Co Ltd アクティブマトリックスパネルおよびその製造方法
WO1996014599A1 (fr) * 1994-11-08 1996-05-17 Citizen Watch Co., Ltd. Affichage a cristaux liquides
US5831700A (en) * 1995-05-19 1998-11-03 Kent State University Polymer stabilized four domain twisted nematic liquid crystal display
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
TW373098B (en) * 1995-09-06 1999-11-01 Toshiba Corp Liquid crystal exposure component and its fabricating method
JPH0980447A (ja) * 1995-09-08 1997-03-28 Toshiba Electron Eng Corp 液晶表示素子
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
US5721599A (en) * 1996-01-16 1998-02-24 Industrial Technology Research Institute Black matrix for liquid crystal display
JPH09244045A (ja) * 1996-03-13 1997-09-19 Canon Inc 液晶表示装置およびその製造方法
JPH1039292A (ja) * 1996-07-24 1998-02-13 Toshiba Electron Eng Corp 液晶表示素子
JP3480791B2 (ja) * 1996-12-25 2003-12-22 三菱電機株式会社 薄膜トランジスタの製造方法
JP3420675B2 (ja) 1996-12-26 2003-06-30 シャープ株式会社 液晶表示装置およびその製造方法
JP3264364B2 (ja) 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
JP3674232B2 (ja) * 1997-04-03 2005-07-20 カシオ計算機株式会社 液晶表示装置
KR100262402B1 (ko) 1997-04-18 2000-08-01 김영환 박막 트랜지스터 액정표시소자 및 그의 제조방법
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3305235B2 (ja) * 1997-07-01 2002-07-22 松下電器産業株式会社 アクティブ素子アレイ基板
JP3304289B2 (ja) * 1997-07-18 2002-07-22 シャープ株式会社 液晶表示装置の製造方法
JPH1184404A (ja) * 1997-09-01 1999-03-26 Hitachi Ltd 液晶表示素子
JP4234820B2 (ja) 1998-09-24 2009-03-04 三菱電機株式会社 液晶表示装置およびその製造方法
JP3509057B2 (ja) * 1998-12-15 2004-03-22 シャープ株式会社 液晶表示装置及びその製造方法
JP2000187223A (ja) 1998-12-22 2000-07-04 Toshiba Corp 液晶表示素子
JP4242963B2 (ja) 1999-02-10 2009-03-25 三洋電機株式会社 カラー液晶表示装置
JP3512665B2 (ja) * 1999-03-03 2004-03-31 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶パネル及びその製造方法
JP2000338525A (ja) 1999-05-31 2000-12-08 Toshiba Corp マトリクスアレイ基板及びその製造方法
JP3420135B2 (ja) * 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
JP3792485B2 (ja) * 2000-06-02 2006-07-05 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP4609679B2 (ja) * 2000-07-19 2011-01-12 日本電気株式会社 液晶表示装置
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
JP3793402B2 (ja) * 2000-07-28 2006-07-05 株式会社日立製作所 カラー液晶表示装置
JP2005100270A (ja) * 2003-09-26 2005-04-14 Minolta Co Ltd プリント制御プログラムおよび印刷装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112828A (ja) * 1997-06-10 1999-01-06 Matsushita Electric Ind Co Ltd 液晶画像表示装置およびその製造方法
KR20000035691A (ko) * 1998-11-26 2000-06-26 가나이 쓰토무 액정표시장치
KR20000048021A (ko) * 1998-12-10 2000-07-25 카네코 히사시 액정표시장치 및 그 제조방법
JP2000187209A (ja) * 1998-12-22 2000-07-04 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JPH11271757A (ja) * 1999-01-12 1999-10-08 Asahi Glass Co Ltd カラー液晶表示素子及びその製造方法
KR20000066398A (ko) * 1999-04-16 2000-11-15 윤종용 티에프티 엘시디 판넬 제조방법
JP2001183648A (ja) * 1999-12-24 2001-07-06 Nec Corp カラー液晶表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110052159A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101682092B1 (ko) * 2009-11-12 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Also Published As

Publication number Publication date
TWI227807B (en) 2005-02-11
US7050137B2 (en) 2006-05-23
US7405781B2 (en) 2008-07-29
US20060125993A1 (en) 2006-06-15
US20060125994A1 (en) 2006-06-15
KR20030027861A (ko) 2003-04-07
JP2003172946A (ja) 2003-06-20
US20100066955A1 (en) 2010-03-18
US20030063249A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
KR100804345B1 (ko) 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치
US7751021B2 (en) Liquid crystal display and fabricating method thereof
US7102168B2 (en) Thin film transistor array panel for display and manufacturing method thereof
US7859639B2 (en) Liquid crystal display device and fabricating method thereof using three mask process
US8411244B2 (en) Liquid crystal display device and fabricating method thereof with a simplified mask process
US7248323B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8179510B2 (en) Liquid crystal display device and fabricating method thereof
US7656500B2 (en) Liquid crystal display device and fabricating method thereof
KR101258903B1 (ko) 액정표시장치 및 액정표시장치 제조방법
US8263442B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US7446337B2 (en) Thin film transistor substrate using a horizontal electric field
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
US7990510B2 (en) Liquid crystal display device
JP4646539B2 (ja) 液晶表示装置とその製造方法
JP2004271989A (ja) 表示装置用基板及びその製造方法及びそれを備えた表示装置
JP2010231233A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2007193373A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
KR20080050711A (ko) 액정표시패널의 제조 방법
KR20050110369A (ko) 액정 표시 장치 및 그의 제조 방법
KR20040084597A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee