KR20080050711A - 액정표시패널의 제조 방법 - Google Patents

액정표시패널의 제조 방법 Download PDF

Info

Publication number
KR20080050711A
KR20080050711A KR1020060121291A KR20060121291A KR20080050711A KR 20080050711 A KR20080050711 A KR 20080050711A KR 1020060121291 A KR1020060121291 A KR 1020060121291A KR 20060121291 A KR20060121291 A KR 20060121291A KR 20080050711 A KR20080050711 A KR 20080050711A
Authority
KR
South Korea
Prior art keywords
gate
substrate
insulating layer
metal pattern
hole
Prior art date
Application number
KR1020060121291A
Other languages
English (en)
Inventor
김재성
강훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060121291A priority Critical patent/KR20080050711A/ko
Publication of KR20080050711A publication Critical patent/KR20080050711A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

제조 공정을 단순화 하기 위한 액정표시패널의 제조 방법이 개시된다. 액정표시 패널의 제조 방법은 표시 영역과 주변 영역이 정의된 제1 기판 상에 게이트 배선들 및 상기 게이트 배선들에 연결되어 주변 영역에 형성되는 게이트 패드를 포함하는 제1 금속패턴을 형성한다. 제1 금속패턴이 형성된 제1 기판 상에는 게이트 절연막을 형성한다. 게이트 절연막 상에는 게이트 배선들과 교차하여 표시 영역에 복수의 단위 화소들을 정의하는 데이터 배선들 및 데이터 배선들에 연결된 데이터 패드를 포함하는 제2 금속패턴을 형성한다. 제2 금속패턴이 형성된 제1 기판 상에는, 게이트 패드 영역에 형성된 제1 홀 및 데이터 패드를 노출시키는 제2 홀이 형성된 유기 절연막을 형성한다. 유기 절연막 상에는 단위 화소에 대응하는 화소 전극 및 제2 홀에 의해 노출된 데이터 패드를 커버하는 커버 전극을 형성한다. 이어서, 제1 홀에 의해 노출된 게이트 절연막을 식각하고 표시 영역에 대응하여 제2 기판을 결합시킨다. 이와 같이, 패시베이션층을 생략한 유기막 4매 공정 중에 게이트 패드를 노출시키기 위한 식각 공정을 화소 전극 형성 이후에 진행하므로써 표시 기판의 제조 공정을 단순화 할 수 있다.
Figure P1020060121291
유기막 4매, 표시 기판, 액정표시패널, 패시베이션층 생략,

Description

액정표시패널의 제조 방법{METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY PANEL}
도 1은 본 발명의 실시예에 따른 액정표시패널의 평면도이다.
도 2는 도 1의 단위 화소 및 주변 영역을 확대하여 도시한 확대도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 4 내지 도 11은 도 3에 도시된 본 발명의 실시예에 따른 액정표시패널의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 제1 기판 200 : 제2 기판
300 : 액정층 400 : 액정표시패널
PA : 표시 영역 SA : 주변 영역
130 : 게이트 절연막 170 : 유기 절연막
172 : 콘택홀 174 : 제1 홀
GPH : 게이트 패드홀 DPG : 데이터 패드홀
PE : 화소 전극 CE : 커버 전극
본 발명은 액정표시패널의 제조 방법에 관한 것으로, 보다 상세하게는 신규 유기막 4매 공정으로 제조된 어레이 기판을 포함하는 액정표시패널의 제조 방법에 관한 것이다.
일반적으로, 유기막을 적용한 어레이 기판의 4매 마스크 공정에서는 게이트 배선, 스토리지 공통배선 및 게이트 패드를 포함하는 게이트 금속패턴 형성 시 제1 마스크를 사용하고, 게이트 금속패턴이 형성된 기판 상에 게이트 절연막을 형성하고, 게이트 절연막 상에 데이터 배선 및 데이터 패드를 포함하는 데이터 금속패턴과 액티브층 형성 시 제2 마스크를 사용한다. 또한, 패시베이션막 및 유기막 패터닝 시 제3 마스크를 사용하고, 화소 전극 형성 시 제4 마스크를 사용한다.
상기 패시베이션막은 제3 마스크를 이용하여 유기막을 패터닝 한 후, 유기막을 식각 방지막으로 이용한 건식 식각 공정을 통해 패터닝된다. 이때, 상기 유기막 내에는 스토리지 공통배선 상에 형성된 게이트 절연막 및 패시베이션막을 건식 식각 가스로부터 보호하기 위한 얇은 두께의 잔막을 형성한다. 그러나, 실질적으로는 상기 잔막의 적절한 두께 조절에 공정적 난점이 있으므로 잔막 형성을 생략할 수 있는 신규한 제조 공정이 요구된다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제조 공정을 단순화시키기 위한 액정표시패널의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 액정표시패널의 제조 방법은, 표시 영역과 주변 영역이 정의된 제1 기판 상에 게이트 배선 및 상기 게이트 배선에 연결되어 상기 주변 영역에 형성되는 게이트 패드를 포함하는 제1 금속패턴을 형성하는 단계와, 상기 제1 금속패턴이 형성된 상기 제1 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 상기 게이트 배선과 교차하여 상기 표시 영역에 복수의 단위 화소들을 정의하는 데이터 배선 및 상기 데이터 배선에 연결된 데이터 패드를 포함하는 제2 금속패턴을 형성하는 단계와, 상기 제2 금속패턴이 형성된 제1 기판 상에, 상기 게이트 패드 영역에 형성된 제1 홀 및 상기 데이터 패드를 노출시키는 제2 홀이 형성된 유기 절연막을 형성하는 단계와, 상기 유기 절연막 상에 상기 단위 화소에 대응하는 화소 전극 및 상기 제2 홀에 의해 노출된 상기 데이터 패드를 커버하는 커버 전극을 형성하는 단계와, 상기 제1 홀에 의해 노출된 상기 게이트 절연막을 식각하는 단계 및 상기 표시 영역에 대응하여 제2 기판을 결합시키는 단계를 포함한다.
이러한 액정표시패널의 제조 방법에 의하면, 패시베이션층을 생략한 유기막 4매 공정 중에 게이트 패드를 노출시키기 위한 식각 공정을 화소 전극 형성 이후에 진행하므로써 표시 기판의 제조 공정을 단순화 할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 액정표시패널의 평면도이다.
도 2는 도 1의 단위 화소 및 주변 영역을 확대하여 도시한 확대도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 액정표시패널(400)은 제1 기판(100), 제2 기판(200) 및 액정층(미도시)을 포함한다.
상기 제1 기판(100)은 서로 교차하는 신호 배선들(GL,DL)에 의해 복수의 단위 화소(P)들이 정의되고 각 단위 화소(P)에는 박막트랜지스터(TFT) 및 화소 전극(PE)이 형성된 어레이 기판이다. 상기 제2 기판(200)은 상기 어레이 기판(100)과 결합하여 상기 액정층(미도시)을 개제하는 대향 기판이다.
도 1 내지 도 3을 참조하면, 상기 제1 기판(100)은 제1 베이스 기판(110), 게이트 배선(GL)들, 게이트 패드(GP)들, 스토리지 공통배선(STL), 게이트 절연막(130), 데이터 배선(DL)들, 데이터 패드(DP)들, 박막 트랜지스터(TFT), 유기 절연막(170) 및 화소 전극(PE)을 포함한다.
상기 제1 베이스 기판(110)은 상기 복수의 단위 화소(P)들이 정의되는 표시 영역(PA)과 상기 표시 영역(PA)을 둘러싸는 주변 영역(SA)을 포함한다.
상기 게이트 배선(GL)들은 상기 표시 영역(PA) 내에서 제1 방향(X)으로 연장된다. 상기 게이트 패드(GP)들은 상기 게이트 배선(GL)들에 각각 연결되어 상기 주변영역(SA)에 형성된다.
도 1에는 도시하지 않았으나, 상기 스토리지 공통배선(STL)은 상기 게이트 배선(GL)들 사이에서 상기 제1 방향(X)으로 연장된다. 상기 스토리지 공통배선(STL)에 연결된 스토리지 패드(STP)들 역시 상기 주변 영역(SA)에 형성된다.
상기 게이트 배선(GL)들, 게이트 패드(GP)들, 스토리지 공통배선(STL), 스토리지 패드(STP)들을 포함하는 게이트 금속패턴이 형성된 제1 베이스 기판(110) 상에는 상기 게이트 절연막(130)이 형성된다. 상기 게이트 절연막(130)은 일례로, 질화 실리콘(SiNx)으로 이루어진다. 이때, 상기 게이트 절연막(130) 내에는 상기 게이트 패드(GP)를 노출시키는 게이트 패드홀(GPH)이 형성된다.
상기 게이트 절연막(130) 상에는 상기 데이터 배선(DL)들 및 데이터 패드(DP)들을 포함하는 데이터 금속패턴이 형성된다.
상기 데이터 배선(DP)들은 상기 표시 영역(PA)내에서 상기 제1 방향(X)에 교차하는 제2 방향(Y)으로 연장된다. 상기 데이터 배선(DL)들은 상기 게이트 배선(GL)들과 교차하여 상기 표시 영역(PA)에 복수의 단위 화소(P)들을 정의한다. 상기 데이터 패드(DP)들은 상기 데이터 배선(DL)들에 각각 연결되어 상기 주변 영역(SA)에 형성된다.
한편, 상기 데이터 금속패턴과 상기 게이트 절연막(130) 사이에는 상기 데이터 금속패턴과 동일하게 패터닝되며 반도체층(140a) 및 오믹 콘택층(140b)이 적층된 구조의 액티브층(140)이 형성된다. 상기 반도체층(140a)은 일례로, 비정질 실리콘(Amorphous silicon)으로 이루어진다. 상기 오믹 콘택층(140b)은 일례로 이온 도핑된 비정질 실리콘으로 이루어진다.
상기 단위 화소(P) 내에는 상기 게이트 배선(GL) 및 상기 데이터 배선(DL)에 연결된 상기 박막 트랜지스터(TFT)가 형성된다.
구체적으로, 상기 박막 트랜지스터(TFT)는 상기 게이트 배선(GL)으로부터 단 위 화소(P) 내로 돌출된 게이트 전극(120), 상기 데이터 배선(DL)으로부터 돌출되어 상기 게이트 전극(120)과 일부 겹치는 소스 전극(154), 상기 소스 전극(154)으로부터 소정 간격 이격되어 형성되며 상기 게이트 전극(120)과 일부 겹치는 드레인 전극(156) 및 상기 소스 전극(154)과 상기 드레인 전극(156)의 하부에 형성된 상기 액티브층(140)을 포함한다. 이때, 상기 소스 전극(154)과 상기 드레인 전극(156)의 이격부에는 상기 반도체층(140a)이 형성되어 상기 소스 전극(154) 하부의 액티브층(140)과 상기 드레인 전극(156) 하부의 액티브층(140)을 전기적으로 연결시킨다.
상기 박막 트랜지스터(TFT)가 형성된 제1 베이스 기판(110) 상에는 상기 유기 절연막(170)이 형성된다. 상기 유기 절연막(170)은 감광성 유기 조성물로 이루어지며 상기 박막 트랜지스터(TFT)가 형성된 제1 베이스 기판(110)의 표면을 평탄화시킨다. 또한 후술하는 화소 전극(PE)과 상기 데이터 금속패턴을 전기적으로 절연시키는 기능을 한다.
이때, 상기 유기 절연막(170) 내에는 상기 단위 화소(P) 내에서 상기 스토리지 공통배선(STL)에 대응하는 제1 홀(174), 상기 드레인 전극(156)의 일단부를 노출시키는 콘택홀(172), 상기 데이터 패드(DP)를 노출시키는 데이터 패드홀(DPH) 및 상기 게이트 패드(GP)를 노출시키는 게이트 패드홀(GPH)이 형성된다.
상기 제1 홀(174)에서는 상기 게이트 절연막(130)이 노출된다. 본 발명의 실시예에서는 종래의 유기막 4매 공정의 어레이 기판에서와 달리, 상기 박막 트랜지스터(TFT)와 유기 절연막(170) 사이에 패시베이션층이 생략되므로 상기 콘택홀(172) 및 데이터 패드홀(DPH)에서는 상기 드레인 전극(156)과 데이터 패드(DP)가 바로 노출된다.
또한, 상기 게이트 패드홀(GPH)은 상기 게이트 절연막(130) 및 상기 유기 절연막(170)을 관통하여 형성되므로 상기 게이트 패드홀(GPH)에서는 상기 게이트 패드(GP)가 노출된다.
상기 유기 절연막(170) 상에는 상기 단위 화소(P)에 대응하여 형성되며 상기 콘택홀(172)을 통해 상기 드레인 전극(156)과 접촉하는 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 예를들어, 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide), 비정질 인듐 틴 옥사이드(Amorphous Indium Tin Oxide) 등과 같은 투명한 도전성 물질로 이루어진다.
또한, 상기 데이터 패드(DP)에 대응하는 유기 절연막(170) 상에는 상기 화소 전극(PE)과 동일 재질로 커버 전극(CE)이 형성되어 상기 데이터 패드홀(DP)에서 노출된 상기 데이터 패드(DP)를 커버한다. 이때, 상기 게이트 패드(GP)에 대응하는 유기 절연막(170) 상에는 상기 커버 전극(CE)이 형성되지 않는다.
상기 제2 기판(200)은 상기 제1 기판(100)의 표시 영역(PA)에 대응하는 면적으로 형성되어 상기 제1 기판(100)의 표시 영역(PA)과 결합한다. 상기 제2 기판(200)은 제2 베이스 기판(210), 블랙 매트릭스(220), 컬러필터(230),오버코트층(240) 및 공통 전극(250)을 포함한다. 상기 제2 베이스 기판(210)은 광이 투과할 수 있는 투명 재질로 형성된다. 상기 블랙 매트릭스(220)는 상기 제1 기판(100) 상에 형성된 게이트 배선(GL)들, 데이터 배선(DL)들 및 박막트랜지스터(TFT)에 대응하여 형성되며, 표시 영역(PA)내 화소 전극(PE) 미형성부에서 발생하는 빛샘을 방 지한다. 상기 컬러 필터(230)는 상기 표시 영역(PA)에 정의된 단위 화소(P)에 대응하여 형성되며 상기 블랙 매트릭스(220)와 일부 중첩될 수도 있다. 상기 컬러 필터(230)는 일례로 적색 필터, 녹색필터 및 청색 필터를 포함한다.
상기 오버 코트층(240)은 광이 투과할 수 있는 투명 재질로 이루어지며 상기 블랙 매트릭스(220) 및 컬러필터(230)가 형성된 제2 베이스 기판(210)의 표면을 평탄화 시킨다.
상기 공통 전극(250)은 상기 오버 코트층(240) 상에 형성되며 투명한 도전성 물질로 이루어진다. 상기 투명한 도전성 물질로는 예를들어 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등을 이용할 수 있다.
상기 공통 전극(250)은 외부의 구동 신호 인가부로 부터 공통 전압을 인가 받으며, 상기 제1 기판(100)에 형성된 화소 전극(PE)과 전계를 형성하여 상기 액정층(300)에 포함된 액정 분자의 배열각을 변화시킨다.
이하, 본 발명의 실시예에 따른 액정표시패널(400)의 제조 방법을 설명하도록 한다.
도 4 내지 도 11은 도 3에 도시된 액정표시패널의 제조 방법을 도시한 공정도들이다.
도 3 및 도 4를 참조하면, 제1 베이스 기판(110) 상에 제1 금속층(미도시)을 형성한다. 상기 제1 금속층은 예를들어, 예를들어, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 금속층(미도시)은 물리적 성질 이 다른 두 개 이상의 층으로 형성될 수 있다.
이어서, 제1 마스크(MASK 1)를 이용한 사진-식각 공정으로 상기 금속층(미도시)을 패터닝하여 게이트 배선(GL), 게이트 전극(120), 게이트 패드(GP), 스토리지 공통배선(STL) 및 스토리지 패드(STP)를 포함하는 게이트 금속패턴을 형성한다.
이때, 상기 게이트 금속패턴을 형성하는 식각 공정은 일례로, 습식 식각 공정으로 진행된다.
도 1 및 도 5를 참조하면, 상기 제1 금속패턴이 형성된 베이스 기판(110) 상에 화학 기상 증착 방법을 이용하여 게이트 절연막(130), 반도체층(140a) 및 오믹 콘택층(140b)을 연속적으로 형성한다.
상기 게이트 절연막(130)은 예를들어, 질화 실리콘 내지는 산화 실리콘으로 이루어진다. 상기 반도체층(140a)은 일례로, 비정질 실리콘으로 이루어진다. 상기 오믹 콘택층(140b)은 일례로, 이온 도핑된 비정질 실리콘으로 이루어진다.
이어서, 상기 오믹 콘택층(140b) 상에 제2 금속층(150)을 형성한다. 상기 제2 금속층(150)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 제2 금속층(150)은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
이어서, 상기 제2 금속층(150) 전면에 포토레지스트막(미도시)을 도포한다. 상기 포토레지스트막(미도시)은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 이루어진다. 상기 포토레지스트막(미도시)이 형성된 베이스 기판(110) 상에는 제2 마스크(MASK2)를 정렬한다. 상기 제2 마스크(MASK2)는 차광부(10) 및 개구부(20)를 포함하며, 상기 차광부(10) 내 일부 영역에는 슬릿 패턴(Slit)이 형성된다. 상기 차광부(10)는 광을 차단하고, 상기 개구부(20)는 광을 투과 시키며, 상기 차광부(10) 내에 형성된 슬릿 패턴(Slit)은 광을 회절시킨다.
상기 차광부(10)는 데이터 배선(DL), 소스 전극(154), 드레인 전극(156) 및 상기 소스 전극(154)과 드레인 전극(156)의 이격부에 대응하여 형성된다. 이때, 상기 슬릿 패턴(Slit)은 상기 소스 전극(154)과 드레인 전극(156)의 이격부에 대응하여 상기 차광부(10) 내에 형성된다. 상기 차광부(10)를 제외한 나머지 영역에는 상기 개구부(20)가 배치된다.
이어서, 상기 제2 마스크(MASK2)를 이용하여 상기 포토레지스트막(미도시)을 노광한다. 상기 개구부(20)를 통과하는 광을 제1 광이라고 하면, 상기 슬릿 패턴(Slit) 에서는 광이 회절되므로 상기 제1 광의 절반 정도인 제2 광이 통과한다.
따라서, 노광된 상기 포토레지스트막(미도시)을 현상하면 개구부(20)에 의해 노광된 영역은 모두 제거되고, 상기 차광부(10)에 대응하는 영역의 포토레지스트막(미도시)만 잔류한다. 이때, 상기 슬릿 패턴(Slit)에 대응하는 영역은 상기 제2 광에 의해 노광되었으므로, 상대적으로 얇은 두께로 잔류한다. 이에 따라, 상기 차광부(10)에 대응하여 형성된 제1 패턴부(12)와, 상기 슬릿 패턴(Slit)에 대응하여 상기 제1 패턴부(12) 보다 얇은 두께의 제2 패턴부(14)가 형성된다. 바람직하게는 상기 제2 패턴부(14)는 상기 제1 패턴부(12)의 절반 가량의 두께로 형성된다.
상기 제1 패턴부(12)는 데이터 배선(DL)과, 박막 트랜지스터(TFT)의 소스 전극(154) 및 드레인 전극(156)에 대응되는 패턴부이다. 상기 제2 패턴부(14)는 소스 전극(154)과 드레인 전극(156)의 이격부에 대응되는 패턴부이다.
도 1 및 도 5를 참조하면, 상기 제1 및 제2 패턴부(12,14)를 이용하여 상기 제2 금속층(150)을 식각한다. 이에 따라, 데이터 배선(DL) 및 전극 패턴(152)을 포함하는 데이터 금속패턴이 형성된다.
평면상에서 도시하지는 않았으나, 상기 전극 패턴(152)은 소스 전극(154)과 드레인 전극(156)이 서로 연결된 형상을 갖는다. 즉, 상기 전극 패턴(152)은 상기 소스 전극(154)과 드레인 전극(156)을 이격시키기 전의 형상이다.
이어서, 상기 전극 패턴(152) 및 데이터 배선(DL)을 포함하는 데이터 금속패턴을 식각 마스크로 하여 상기 반도체층(140a) 및 오믹 콘택층(140b)을 식각한다. 상기 반도체층(140a) 과 오믹 콘택층(140b)의 식각은 일례로서 건식 식각으로 진행된다. 이에 따라, 상기 전극 패턴(152) 및 데이터 배선(DL)을 포함하는 데이터 금속패턴의 하부에는 상기 데이터 금속패턴과 동일하게 패터닝된 채널층(140)이 형성된다.
도 7을 참조하면, 산소 플라즈마를 이용하여 상기 제1 패턴부(12) 및 제2 패턴부(14)의 일정 두께를 제거하는 제1 애싱 공정을 수행한다. 따라서, 상기 제1 패턴부(12) 보다 얇은 두께로 형성되었던 상기 제2 패턴부(14)가 제거되며, 상기 제1 패턴부(12)는 소정 두께로 잔류한다. 상기 제2 패턴부(14)가 제거된 영역에는 상기 전극 패턴(152)이 노출된다.
도 7 및 도 8을 참조하면, 잔류하는 상기 제1 패턴부(12)를 이용하여 상기 전극 패턴(152)을 식각 한다. 이에 따라, 소스 전극(154)과, 상기 소스 전극(154)으로부터 소정 간격 이격된 드레인 전극(156)이 형성된다.
다음으로, 상기 소스 전극(154) 및 드레인 전극(156)을 식각 마스크로 하여 상기 채널층(140)의 오믹 콘택층(140b)을 건식 식각한다. 이에 따라, 각 화소부(P)에는 게이트 전극(120), 소스 전극(154), 드레인 전극(156) 및 채널층(140)을 포함하는 박막 트랜지스터(TFT)가 형성된다.
상기 박막 트랜지스터(TFT)가 형성되면, 상기 제1 베이스 기판(110) 상에 잔류하는 제1 패턴부(12)을 제거하는 스트립 공정을 진행힌다.
도 9를 참조하면 박막 트랜지스터(TFT)가 형성된 제1 베이스 기판(110) 상에 포토레지스트막(미도시)을 도포한다. 이어서, 제3 마스크(MASK3)를 이용한 사진 공정으로 상기 포토레지스트막(미도시)을 패터닝하여 상기 드레인 전극(156)의 일단부를 노출시키는 콘택홀(172), 상기 단위 화소(P) 내 스토리지 공통배선(STL)에 대응하는 제1 홀(174), 상기 게이트 패드(GP)에 대응하는 게이트 패드홀(GPH) 및 상기 데이터 패드(DP)를 노출시키는 데이터 패드홀(DPH)이 형성된 유기 절연막(170)을 형성한다.
한편, 상기 유기 절연막(170)을 형성하기 위한 사진 공정에서는 상기 주변 영역(SA)과 상기 표시 영역(PA) 상에 형성된 포토레지스트막에 조사되는 광량을 조절하여 상기 주변 영역(SA)과 표시 영역(PA) 별로 유기 절연막(170)의 두께를 상이하게 형성하는 것이 바람직하다. 구체적으로, 상기 제3 마스크(MASK3)의 상기 주변 영역(SA)에 대응하는 영역에는 슬릿 패턴(SLIT)을 형성하거나, 하프톤층(HALFTONE) 을 형성하여 표시 영역(PA)에 조사되는 광량의 절반에 해당하는 광량을 통과시킨다. 이에 따라, 노광된 포토레지스트막을 현상하면 상기 주변 영역(SA) 상에는 표시 영역(PA) 상에 형성된 유기 절연막(170)의 절반 두께를 갖는 유기 절연막(170)이 형성된다. 이어서, 상기 유기 절연막(170)에 열처리를 하여 상기 유기 절연막을 경화시킨다.
한편, 본 발명의 실시예에서는 종래의 유기막 4매 공정의 어레이 기판에서와 달리, 상기 박막 트랜지스터(TFT)와 유기 절연막(170) 사이에 패시베이션층이 생략되므로 상기 콘택홀(172) 및 데이터 패드홀(DPH)에서는 상기 드레인 전극(156)과 데이터 패드(DP)가 직접 노출된다.따라서, 박막 트랜지스터의 출력 단자를 노출시키기 위한 콘택홀 및 데이터 패드를 노출시키기 위한 데이터 패드홀에서는 패시베이션층을 제거하기 위한 식각공정을 진행할 필요가 없다.
그러나, 상기 제1 홀(174) 및 상기 게이트 패드홀(GPH)에서는 상기 게이트 절연막(130)이 잔류하므로, 상기 게이트 패드(GP)를 노출시키기 위해서는 상기 게이트 절연막(130)을 제거하기 위한 건식 식각 공정이 여전히 필요로 된다.
그러나, 유기 절연막을 형성한 후 바로 건식 식각 공정을 진행하게 되면 상기 콘택홀 및 상기 데이터 패드홀에서 이미 노출되어 있는 데이터 금속패턴이 손상될 수 있다. 이에 따라, 본 발명에서는 상기 건식 식각 공정을 화소 전극을 형성한 이후에 진행한다.
도 10을 참조하면, 상기 유기 절연막(170) 상에 투명한 도전성 물질로 이루어진 투명 전극층(미도시)을 형성한다. 상기 투명 전극층(미도시)은 예를들어 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 이루어질 수 있으며 스퍼터링 방법으로 증착할 수 있다. 이어서, 제4 마스크(MASK4)를 이용한 사진-식각 공정으로 상기 투명 전극층을 패터닝하여 상기 단위 화소(P)에 대응하는 화소 전극(PE) 및 상기 데이터 패드(DP)에 대응하는 커버 전극(CE)을 형성한다.
상기 화소 전극(PE)은 상기 콘택홀(172)을 통해 상기 드레인 전극(156)과 접촉하며, 상기 게이트 절연막(130)을 사이에 두고 상기 스토리지 공통배선(STL)과 중첩되어 스토리지 캐패시터(Cst)를 형성한다. 본 발명의 실시예에서는 종래와 달리, 패시베이션층이 생략되므로 화소 전극(PE)과 스토리지 공통배선(STL)간의 간격이 가까워져 상기 스토리지 캐패시터(Cst)에 충전되는 스토리지 캐피시턴스가 증가한다. 이에 따라, 상기 스토리니 공통배선(STL)의 면적을 감소시켜도 종래와 동일한 수준의 스토리지 캐패시턴스를 얻을 수 있으므로 단위 화소(P) 내 개구율을 향상시킬 수 있다.
한편, 상기 커버 전극(CE)은 상기 데이터 패드홀(DPH)에서 노출된 상기 데이터 패드(DP)를 커버한다.
도 10 및 도 11를 참조하면, 상기 게이트 패드홀(GPH)에서 노출된 상기 게이트 절연막(130)을 제거하기 위한 건식 식각 공정을 진행한다. 이에 따라, 도 11을 참조하면 상기 게이트 절연막(130) 내에도 게이트 패드홀(GPH)이 형성되어 상기 게이트 패드(GP)가 노출된다. 이때, 상기 커버 전극(CE)은 상기 게이트 절연막(130)의 식각 공정 시, 상기 데이터 패드(DP)가 손상되는 것을 방지한다.
이에 따라, 제1 기판(100)이 완성된다.
한편, 본 발명에서는 상기 게이트 절연막(130) 내에 게이트 패드홀(GPH)을 형성하기 위한 건식 식각 공정을 화소 전극(PE) 형성 이후에 진행하므로, 유기 절연막(170) 형성후 건식 식각을 바로 진행하는 종래의 유기막 적용 4매 공정에서와 달리 상기 유기 절연막(170) 내에 스토리지 공통배선(STL)에 대응하는 잔막을 형성할 필요가 없다. 종래의 유기막 적용 4매 공정에서는 상기 잔막 형성 두께 조절에 공정적 난점이 있었으나 본 실시예에서는 잔막 형성이 불필요하므로 제조 공정을 단순화시킬 수 있다.
이하, 별도의 공정도 없이 도 3을 참조하여 제2 기판(200)의 제조 방법을 간단히 설명하도록 한다.
광을 투과시키는 재질로 형성되며, 상기 제1 기판(100)의 표시 영역(PA)에 대응하는 면적의 제2 베이스 기판(210) 상에 상기 제1 기판(100)에 형성된 게이트 배선(GL), 데이터 배선(DL) 및 박막트랜지스터(TFT)에 대응하여 블랙 매트릭스(220)를 형성한다. 상기 블랙 매트릭스(220)는 일례로, 차광 재질의 포토레지스트막을 도포한 후 사진 공정으로 패터닝하여 형성할 수 있다. 다음으로, 상기 블랙 매트릭스(220)가 형성된 제2 베이스 기판(210) 상에 컬러 포토레지스트를 도포하고 사진 공정으로 패터닝하여 상기 블랙 매트릭스(220)에 의해 구획된 단위 화소(P)에 대응하는 컬러 필터(230)들을 형성한다. 이어서, 컬러 필터(230)가 형성된 제2 베이스 기판(210) 상에 오버 코트층(240)을 형성한다. 상기 오버 코트층(240)은 블랙 매트릭스(220) 및 컬러 필터(230)가 형성된 제2 베이스 기판(210)의 표면을 평탄화하기 위하여 형성하며, 일례로 투명 재질의 포토레지스트를 경화시켜 형성한다.
다음으로, 상기 오버 코트층(240) 상에 스퍼터링 방법으로 투명 전극층(250)을 형성한다. 상기 투명 전극층(250)은 예를 들어 인듀 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 이루어질 수 있다. 상기 투명 전극층(250)은 상기 제2 베이스 기판(210) 전면에 형성되며 외부의 구동인가부로부터 공통 전압을 인가받아 액정표시패널의 공통전극으로 기능한다. 이에 따라 제2 기판(200)이 완성된다.
이어서, 도 11에 도시된 제1 기판(100)의 상기 표시 영역(PA)과 상기 주변 영역(SA)의 경계부에 씰런트(미도시)를 도포한 후, 상기 씰런트를 이용하여 상기 제1 기판(100)과 상기 제2 기판(200)을 결합시킨다. 이때, 상기 씰런트는 액정을 주입하기 위하여 소정의 개구부를 갖도록 도포된다. 다음으로, 상기 개구부를 통해 액정을 주입시킨다. 이에 따라, 본 발명의 실시예에 따른 액정표시패널(400)이 완성된다.
한편, 도 11에서 상술한 바와 같이 본 발명의 실시예에서는 화소 전극(PE) 형성 직후에 상기 게이트 절연막(130)을 식각하는 건식 식각 공정을 진행하였으나, 본 발명의 다른 실시예에서는 제1 기판(100)과 제2 기판(200)을 결합시킨 이후에 상기 건식 식각 공정을 진행하여 상기 게이트 절연막(130)내에 게이트 패드홀을 형성할 수도 있다.
즉, 도 10에서의 공정이 종료한 후 도 11에서 상술한 공정을 진행하지 않고 제1 기판(100)과 도 3에 도시된 제2 기판(200)을 결합시킨다. 이어서, 상기 유기 절연막(170) 내 게이트 패드홀(GPH)에서 노출된 상기 게이트 절연막(130)을 식각하 는 건식식각 공정을 진행한다. 제1 기판(100)과 제2 기판(200)을 결합시킨 후에는, 상기 제1 기판(100)의 표시 영역(PA) 상에 상기 제2 기판(200)이 배치되므로, 건식 식각 공정을 수행하여도 상기 표시 영역(PA)에 형성된 화소 전극(PE)에는 아무 영향이 미치지 않는다. 이에 따라, 제1 기판(100) 상의 화소 전극(PE)에 손상을 입히지 않으면서도 게이트 패드(GP)를 노출시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 화소 전극 형성 이후에 건식식각 공정을 진행한다. 따라서, 유기 절연막 형성후 바로 건식 식각을 진행하는 종래의 유기막 4매 공정에서 스토리지 공통배선 상의 패시베이션층 및 게이트 절연막의 손상 방지를 위해 유기 절연막 내에 형성하던 잔막을 생략할 수 있다. 이에 따라, 제조 공정을 단순화시킬 수 있다.
또한, 본 발명에서는 패시베이션층이 생략되므로 스토리지 공통배선과 화소 전극 사이의 간격이 감소한다. 이에 따라, 스토리지 공통배선과 화소 전극의 중첩 영역에서 충전되는 스토리지 캐패시턴스의 용량이 종래의 패시베이션층 적용 구조보다 증가하므로, 스토리지 공통배선의 면적을 감소시켜 개구율을 향상시킬 수 있다. 또한, 본 발명의 다른 실시예에 따르면 제1 기판과 제2 기판 결합 후 게이트 절연막의 건식 식각 공정을 진행하므로 제1 기판 상의 표시 영역에 형성된 배선 물질들 및 전극 물질들의 손상을 방지할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 표시 영역과 주변 영역이 정의된 제1 기판 상에 게이트 배선들 및 상기 게이트 배선들에 연결되어 상기 주변 영역에 형성되는 게이트 패드를 포함하는 제1 금속패턴을 형성하는 단계;
    상기 제1 금속패턴이 형성된 상기 제1 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 게이트 배선들과 교차하여 상기 표시 영역에 복수의 단위 화소들을 정의하는 데이터 배선들 및 상기 데이터 배선들에 연결된 데이터 패드를 포함하는 제2 금속패턴을 형성하는 단계;
    상기 제2 금속패턴이 형성된 제1 기판 상에, 상기 게이트 패드 영역에 형성된 제1 홀 및 상기 데이터 패드를 노출시키는 제2 홀을 갖는 유기 절연막을 형성하는 단계;
    상기 유기 절연막 상에 상기 단위 화소에 대응하는 화소 전극 및 상기 제2 홀에 의해 노출된 상기 데이터 패드를 커버하는 커버 전극을 형성하는 단계;
    상기 제1 홀에 의해 노출된 상기 게이트 절연막을 식각하는 단계; 및
    상기 표시 영역에 대응하여 제2 기판을 결합시키는 단계를 포함하는 액정표시패널의 제조 방법.
  2. 제1항에 있어서, 상기 제1 금속패턴을 형성하는 단계는 상기 게이트 배선들 사이에서 상기 게이트 배선들과 동일한 방향으로 연장되는 스토리지 공통배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  3. 제2항에 있어서, 상기 유기 절연막을 형성하는 단계는 상기 단위 화소 내에 형성된 상기 스토리지 공통배선에 대응하는 제3 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  4. 제1항에 있어서, 상기 게이트 절연막을 식각하는 단계는 상기 화소 전극 형성 후에 진행되는 것을 특징으로 하는 액정표시패널의 제조 방법.
  5. 제4항에 있어서, 상기 게이트 절연막을 식각하는 단계는 상기 제2 기판의 결합 이전에 진행되는 것을 특징으로 하는 액정표시패널의 제조 방법.
  6. 제4항에 있어서, 상기 게이트 절연막을 식각하는 단계는 상기 제2 기판의 결합 이후에 진행되는 것을 특징으로 하는 액정표시패널의 제조 방법.
  7. 제1항에 있어서, 상기 제1 기판과 상기 제2 기판 사이에 액정을 주입하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  8. 제1항에 있어서, 상기 게이트 절연막을 식각하는 단계는 건식 식각 공정으로 진행되는 것을 특징으로 하는 액정표시패널의 제조 방법.
KR1020060121291A 2006-12-04 2006-12-04 액정표시패널의 제조 방법 KR20080050711A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060121291A KR20080050711A (ko) 2006-12-04 2006-12-04 액정표시패널의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121291A KR20080050711A (ko) 2006-12-04 2006-12-04 액정표시패널의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080050711A true KR20080050711A (ko) 2008-06-10

Family

ID=39805902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121291A KR20080050711A (ko) 2006-12-04 2006-12-04 액정표시패널의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080050711A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664960B2 (en) 2015-05-12 2017-05-30 Samsung Display Co., Ltd. Display device with reduced manufacturing cost and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664960B2 (en) 2015-05-12 2017-05-30 Samsung Display Co., Ltd. Display device with reduced manufacturing cost and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
JP4408271B2 (ja) 液晶表示装置及びその製造方法
JP4527615B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4537946B2 (ja) 液晶表示装置及びその製造方法
US9035312B2 (en) TFT array substrate and fabrication method thereof
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101125254B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7616284B2 (en) Liquid crystal display device and fabricating method thereof
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
US7439586B2 (en) Liquid crystal display device and fabricating method thereof
KR20050112645A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2004310043A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR20050035660A (ko) 액정표시패널 및 그 제조 방법
KR20040064466A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080050711A (ko) 액정표시패널의 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101389466B1 (ko) 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination