KR101386577B1 - 면적이 최소화된 액정표시소자 - Google Patents

면적이 최소화된 액정표시소자 Download PDF

Info

Publication number
KR101386577B1
KR101386577B1 KR1020080060427A KR20080060427A KR101386577B1 KR 101386577 B1 KR101386577 B1 KR 101386577B1 KR 1020080060427 A KR1020080060427 A KR 1020080060427A KR 20080060427 A KR20080060427 A KR 20080060427A KR 101386577 B1 KR101386577 B1 KR 101386577B1
Authority
KR
South Korea
Prior art keywords
area
region
driving circuit
liquid crystal
substrate
Prior art date
Application number
KR1020080060427A
Other languages
English (en)
Other versions
KR20100000798A (ko
Inventor
김도헌
정대성
손정은
정태용
박종현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080060427A priority Critical patent/KR101386577B1/ko
Priority to TW097148766A priority patent/TWI414850B/zh
Priority to CN2008101837944A priority patent/CN101614892B/zh
Priority to JP2008333285A priority patent/JP5627179B2/ja
Priority to US12/318,528 priority patent/US7973888B2/en
Publication of KR20100000798A publication Critical patent/KR20100000798A/ko
Application granted granted Critical
Publication of KR101386577B1 publication Critical patent/KR101386577B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

본 발명은 면적을 최소화할 수 있는 액정표시소자에 관한 것으로, 복수의 게이트라인 및 데이터라인에 의해 정의되고 복수의 박막트랜지스터를 구비하여 화상을 구현하는 표시영역; 상기 표시영역 외부에 형성되어 설정된 휘도의 컬러를 구현하며, 반사층이 구비되어 입력되는 광을 반사하는 반사모드에 의해 상기 컬러를 구현하는 제1영역과 입력되는 광을 차단하고 구동회로 패턴 및 구동회로를 구비하는 제2영역으로 이루어진 테두리영역; 및 상기 테두리영역에 형성되어 구동회로를 구비하는 외곽영역으로 구성된다.
Figure R1020080060427
액정표시소자, 투과모드, 반사모드, 구동회로, 보호막

Description

면적이 최소화된 액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE HAVING MINIMIZED AREA}
본 발명은 액정표시소자에 관한 것으로, 특히 게이트구동패턴의 일부를 표시부의 테두리영역에 형성하여 외곽영역을 최소화함으로써 표시소자의 면적을 감소시킬 수 있는 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
통상적으로 액정표시소자는 서로 대향하는 2개의 기판 사이에 액정을 주입하여 액정층을 형성한 후, 상기 액정층에 전계를 인가하여 상기 전계에 따라 액정분자를 배열해서 액정분자의 배열에 따라 광의 투과율을 달리함으로써 화상을 표시하 는 표시소자이다.
이러한 액정표시소자는 두 기판 사이에 액정층이 형성되고 상기 액정층에 전계를 인가하는 전극을 포함하는 액정패널과, 상기 액정패널에 광을 공급하여 액정분자의 배열에 따라 투과되는 광량을 다르게 하는 광원인 백라이트(back light)와, 상기 액정패널의 외곽에 위치하여 액정패널의 전극에 신호를 인가함으로써 액정패널을 구동하는 구동부로 이루어진다.
통상적으로 구동부는 구동회로기판(Printed Circuit Board)에 의해 구현되며, 이러한 구동회로기판은 상기 액정패널의 게이트라인과 연결되는 게이트 구동회로기판과 데이터라인과 연결되는 데이터 구동회로기판으로 나뉘며, 이들 각각의 구동회로기판은 액정패널의 일측면에 형성되며 상기 게이트라인과 연결된 게이트패드부와, 상기 게이트패드가 형성된 일측면과 직교하는 상측면에 형성된 데이터라인과 연결된 데이터패드부 각각에 테이프 캐리어패키지(Tape Carrier Package) 형태로서 실장되고 있다.
하지만, 종래와 같이 구동회로기판을 게이트 및 데이터용으로 각각 게이트패드부와 데이터패드부에 실장하게 되면, 그 부피가 커지고, 그 무게 또한 증가하는 문제가 있었다. 특히, 근래 영상기기와 음향기기를 하나의 휴대용 전자기기로서 통합하여 사용하는 휴대용 멀티미디어는 영상을 보기 위해 화면의 크기가 핸드폰과 같은 종래의 휴대용 기기보다 크기 때문에, 화상이 표시되는 화면의 크기는 충분히 확보하면서 전체 크기 및 무게를 감소시킬 필요가 있었다.
이러한 필요에 따라 근래 게이트 및 데이터 구동회로기판을 하나로 통합하여 액정패널의 일면에 실장하는 GIP(Gate In Panel)구조의 액정표시소자가 근래 제안되고 있다.
도 1은 종래 GIP구조의 액정표시소자(10)를 나타내는 도면으로서, 특히 이 구조의 액정표시소자(10)는 GIP구조를 가질 뿐만 아니라 화면상의 가장자리에 설정된 색상이 구현되어 화질을 향상시키는 액자기능을 가진 액정표시소자이다.
도 1에 도시된 바와 같이, 종래 액정표시소자(10)는 실제 화상이 구현되는 표시영역(20)과, 상기 표시영역(20)의 외부에 형성되어 설정된 휘도의 색상을 표시하여 표시영역(20)의 액자효과를 발휘하는 테두리영역(30)과, 상기 테두리영역(30) 외부에 설치되고 게이트 구동회로 및 데이터 구동회로와 같은 구동회로가 형성되어 표시영역(20) 내에 신호를 인가하는 외곽영역(40)으로 이루어진다.
상기 테두리영역(30)은 일정 휘도의 색상을 표시하여 표시영역(20)과 외곽영역(40)을 구분함으로써 표시영역(20)에 구현되는 화상이 더욱 뚜렷하게 시청자에게 전달하도록 하는 역할을 할 뿐만 아니라 액정표시소자(10) 전체의 표시품질을 향상시키지만, 실제 화상이 구현되는 영역은 아니다. 따라서, 도 1에 도시된 구조의 액정표시소자(1)에서는 실제 화상이 구현되지 않는 영역이 테두리영역(30)과 외곽영역(40)으로 이루어지므로, 휴대용 전기기기의 크기를 좌우하는 액정표시소자의 면적을 최소화하는데에는 한계가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 액자효과를 발휘하는 테두리영역에 일부에 구동회로패턴 및 구동회로를 형성함으로써 면적을 최소화할 수 있는 액정표시소자를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 복수의 게이트라인 및 데이터라인에 의해 정의되고 복수의 박막트랜지스터를 구비하여 화상을 구현하는 표시영역; 상기 표시영역 외부에 형성되며, 반사층이 구비되어 입력되는 광을 반사하는 반사모드에 의해 설정된 휘도의 컬러를 구현하는 제1영역과 입력되는 광을 차단하고 구동회로 패턴 및 구동회로를 구비하는 제2영역으로 이루어진 테두리영역; 및 상기 테두리영역의 외곽에 형성되어 구동회로를 구비하는 외곽영역으로 구성되며, 상기 제1영역은 표시영역에 인접하고 상기 제1영역의 외곽에 형성되는 제2영역은 외곽영역에 인접하게 형성되어, 표시영역에 표시되는 화상의 액자효과를 발휘하는 것을 특징으로 한다.
상기 표시영역에는 박막트랜지스터가 구비된 복수의 화소가 형성되며, 테두리영역은 반사층이 구비되어 컬러를 구현하는 제1영역과 블랙매트릭스에 의해 차단되고 구동회로패턴이 형성되는 제2영역으로 이루어진다. 또한, 외곽영역에는 구동회로가 형성된다.
본 발명에서는 반사모드로 설정된 휘도의 컬러를 구현하는 테두리영역의 일부를 블랙매트릭스에 의해 차단하고 상기 블랙매트릭스에 의해 차단된 영역에 외곽 영역에 형성되던 구동회로패턴이나 구동회로의 일부를 형성함으로써 외곽영역의 면적을 축소시킬 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 2는 본 발명에 따른 액정표시소자의 구조를 나타내는 개략 평면도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 액정표시소자(110)는 실제 화상이 구현되는 표시영역(120)과, 상기 표시영역(120)의 외부에 형성되어 화면의 테두리에 설정된 휘도의 색상을 표시하여 액자효과를 발휘하는 테두리영역(130)과, 상기 테두리영역(130) 외부에 설치되고 게이트 구동회로 및 데이터 구동회로와 같은 구동회로가 형성되어 표시영역(120) 내에 신호를 인가하는 외곽영역(140)으로 이루어진다.
도면에는 도시하지 않았지만, 상기 표시영역(120)에는 서로 수직으로 배열된 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소가 구비되며, 상기 화소내에는 박막트랜지스터와 상기 박막트랜지스터를 통해 외곽영역(140)에 형성된 구동회로로부터 신호가 인가되는 화소전극이 형성된다. 상기 구동회로로부터 화소전극으로 신호가 인가되면, 상기 표시영역(120)의 액정층에 전계가 인가되며, 상기 전계의 인가에 따라 액정층의 액정분자가 배열되어 액정층을 투과하는 광투과율을 조절함으로써 표시영역(120)에 화상을 구현할 수 있게 된다.
테두리영역(130)에도 복수의 화소영역이 형성되어 있다. 테두리영역(130)의 화소전극에도 신호가 인가되어 액정층에 전계가 인가되며, 액정분자가 상기 전계에 따라 배열하게 된다. 이때, 상기 테두리영역(130)에는 설정된 휘도의 색상이 표시되어 상기 표시영역(120)을 외곽영역(140)과 구분함과 아울러 상기 표시영역(120)을 더욱 또렷하게 보여줌으로써 표시품질을 향상시킨다.
외곽영역(140)에는 게이트 구동회로 및 데이터 구동회로와 같은 구동회로 뿐만 아니라 상기 게이트 구동회로와 데이터 구동회로를 표시영역(120)과 테두리영역(130)의 박막트랜지스터 및 화소전극과 연결시켜 신호를 인가하는 게이트패턴 및 데이터패턴도 형성된다.
한편, 본 발명에 따른 액정표시소자(110)의 외곽영역(140)의 폭(b)은 도 1에 도시된 종래 액정표시소자의 외곽영역의 폭(a) 보다 작은데(b<a), 그 이유를 도 3을 참조하여 설명하면 다음과 같다.
도 3은 도 2의 A영역 부분확대도이다. 도 3에 도시된 바와 같이, 본 발명에서는 테두리영역의 외부에 형성되는 외곽영역과 실제 구동회로가 형성되는 GIP영역이 정확하게 일치하지 않는다. 즉, 본 발명에서는 GIP영역의 일부가 테두리영역과 오버랩되는 것이다. 이것은 구동회로가 외곽영역에만 형성되는 것이 아니라 테두리영역의 일부에도 형성된다는 것이다. 따라서, 종래 액정표시소자의 경우 외곽영역이 GIP영역과 일치하므로 외곽영역의 폭이 GIP영역의 폭(a)과 동일한데 반해, 본 발명에서는 외곽영역의 폭(b)이 GIP영역의 폭(a)에서 테두리영역에서 구동회로가 형성되는 영역의 폭(즉, GIP영역과 겹치는 테두리영역의 폭)을 차감한 것과 동일하게 되는 것이다.
이와 같이, 본 발명에서는 구동회로의 일부를 외곽영역이 아닌 테두리영역에 형성함으로써 외곽영역을 종래에 비해 감소시킬 수 있게 되는데, 이러한 본 발명의 구조를 도 4를 참조하여 더욱 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 액정표시소자의 구조를 나타내는 단면도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 액정표시소자는 투명한 유리 등으로 이루어진 제1기판(210) 및 제2기판(250)과, 상기 제1기판(210)과 제2기판(250) 사이에 형성된 액정층(270)으로 이루어진다. 이때, 상기 액정표시소자는 크게 표시영역과 테두리영역 및 외곽영역으로 이루어지며, 상기 테두리영역은 제1영역 및 제2영역으로 이루어진다.
상기 표시영역은 실제 화상이 구현되는 영역으로서 액정층(260)을 투과하면서 광투과율의 조절에 의해 화상을 구현하는 투과모드의 표시영역이며, 테두리영역은 실제 화상을 구현되지 않지만 화면의 테두리에 설정된 색상을 구현하는 영역으로 외부로부터 입력되는 광을 반사하여 화상을 구현하는 반사모드의 표시영역이다. 또한, 외곽영역은 구동회로가 형성되는 것으로 실제 화면상에 표시되지 않는 영역이다.
상기와 같이, 테두리영역을 반사모드로 형성하는 것은 다음과 같은 이유 때문이다.
테두리영역은 다양한 형태의 동영상이 구현되는 영역이 아니라 화면의 테두리에 설정된 휘도의 컬러를 구현함으로써 표시영역의 표시품질을 향상시키는 역할을 한다. 실제로 테두리영역에 구현되는 컬러의 휘도는 표시영역의 휘도에 비해 훨씬 낮아야만 표시영역에 구현되는 화상의 품질을 향상시킬 수 있기 때문에, 높은 휘도가 필요없게 된다. 따라서, 전력소모가 많은 투과모드가 아닌 반사모드로 테두리영역의 컬러를 구현해도 원하는 휘도를 얻을 수 있게 되는 것이다.
상기 제1기판(210)의 표시영역에는 게이트전극(220)이 형성되고 테두리영역의 제2영역에는 게이트패턴(242)이 형성된다. 상기 게이트패턴(242)은 테두리영역에 형성되는 게이트 구동회로와 표시영역의 전극을 연결시켜 표시영역의 전극에 신호를 공급하기 위한 패턴으로서, 종래에는 외곽영역에 형성되는데 반해, 본 발명에서는 테두리영역에 형성되는 것이다.
상기 게이트전극(220)과 게이트패턴(242)은 서로 다른 공정에 의해 형성될 수도 있지만, 공정의 단순화 및 비용절감을 위해서는 동일한 공정에 의해 동시에 형성하는 것이 바람직할 것이다. 또한, 도면에는 도시하지 않았지만, 상기 게이트전극(220)과 게이트패턴(242)의 형성시 게이트라인도 형성된다.
상기 게이트전극(220) 및 게이트패턴(242)은 제1기판(210)상에 Al, Mo, Cr, Cu, Al합금, Mo합금, Cr합금, Cu합금 등과 같은 금속을 스퍼터링법에 의해 단일층 또는 다중층으로 형성한 후 포토레지스트를 이용한 사진식각공정에 의해 식각함으로써 형성된다.
상기 게이트전극(220) 및 게이트패턴(242)이 형성된 제1기판(210)에는 SiOx나 SiNx 등과 같은 무기물질로 이루어진 게이트절연층(212)이 형성된다. 또한, 표시영역의 상기 게이트절연층(212) 위에 반도체층(221)이 형성되며, 그 위에 오믹콘택층(222), 소스전극(223) 및 드레인전극(224)이 형성되어 상기 표시영역에 박막트랜지스터가 형성된다. 이때, 상기 테두리영역에도 게이트전극, 반도체층, 소스전극 및 드레인전극으로 이루어진 박막트랜지스터가 형성되지만, 설명의 편의를 위해 도면에는 이를 생략하였다. 상기 테두리영역에 형성되는 박막트랜지스터는 표시영역에 형성되는 박막트랜지스터와 그 구조 및 공정이 동일하므로, 상기 표시영역에 형성된 박막트랜지스터를 설명하는 것에 의해 테두리영역의 박막트랜지스터에 대한 설명을 갈음할 수 있을 것이다.
반도체층(221)은 PECVD법(Physical Enhanced Chemical Vapor Deposition process)에 의해 비정질반도체를 적층함으로써 형성하며, 형성된 반도체층에 불순물을 주입함으로써 오믹컨택층(222)을 형성한다.
소스전극(223) 및 드레인전극(224)은 스퍼터링법에 의해 Al, Mo, Cr, Cu, Al합금, Mo합금 Cr합금, Cu합금을 단일층 또는 다중층으로 형성한 후 사진식각방법에 의해 식각함으로써 형성된다. 이때, 도면에는 도시하지 않았지만, 상기 소스전극(223) 및 드레인전극(224)과 동시에 데이터라인 및 테두리영역의 제2영역에 데이터패턴(244)이 형성된다. 상기 데이터패턴(244)은 외곽영역에 형성된 데이터 구동회로의 신호를 표시영역의 전극에 전송하기 위해 형성된 것이다.
상기 소스전극(223) 및 드레인전극(224)이 형성 제1기판(210)의 표시영역 및 테두리영역에는 제1보호층(214)이 형성된다. 상기 제1보호층(214)은 SiNx나 SiOx 등과 같은 무기물질을 PECVD법에 의해 적층하거나 BCB(Benzo Cyclo Butene) 또는 포토아크릴(photo acryl) 등으로 이루어진 유기물질을 도포함으로써 형성된다.
테두리영역의 제1영역의 제1보호층(214) 위에는 포토아크릴로 이루어진 제2보호층(216)이 형성되며 그 위에 반사층(234)이 형성된다. 상기 제2보호층(216)은 평편하게 형성될 수도 있지만, 도면에 도시된 바와 같이 표면에 엠보싱이 형성됨으로써 외부로부터 입사된 광이 반사층(234)에서 다양한 방향으로 반사되도록 하는 것이 바람직하다. 상기 반사층(234)은 Al이나 AlNd와 같이 반사율이 좋은 금속층을 스퍼터링방법에 의해 형성한 후 사진식각방법에 의해 식각함으로써 형성된다. 한편, 테두리영역의 제2영역에는 상기 제2보호막(216)이 형성되지 않는다. 즉, 테두리영역 전체에 걸쳐 제2보호막(216)을 형성한 후 제2영역의 제2보호막(216)을 식각하여 제1보호막(214)을 외부로 노출시키는 것이다.
표시영역의 제1보호막(214)과 테두리영역의 제1영역의 반사층(234)에는 화소전극(232)이 형성되고 제2영역의 제1보호막(214)에는 연결패턴(246)이 형성된다. 상기 화소전극(232)과 연결패턴(246)은 ITO(Indium Tin Oixde)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전물질을 적층한 후 사진식각법에 의해 식각함으로써 형성되는 것으로서, 상기 화소전극(232)과 연결패턴(246)을 각각 다른 공정에 의해 형성할 수도 있지만 공정의 단순화 비용의 절감을 위해 동일한 공정에 의해 형성하는 것이 바람직할 것이다.
상기 표시영역의 게이트절연층(212)과 제1보호층(214) 및 테두리영역의 제2영역의 게이트절연층(212)과 제1보호층(214)에는 각각 제1컨택홀(217a), 제2컨택홀(217b) 및 제3컨택홀(217c)이 형성되어, 표시영역의 화소전극(232)이 제1컨택홀(217a)을 통해 박막트랜지스터의 드레인전극(224)과 전기적으로 접속되며, 제2영역의 연결패턴(246)은 제2컨택홀(217b) 및 제3컨택홀(217c)를 통해 게이트패턴(242)과 데이터패턴(244)에 전기적으로 접속된다. 실질적으로 상기 게이트패 턴(242)과 데이터패턴(244)에 접속되는 연결패턴은 전기적으로 절연된 2개의 연결패턴이지만, 도면에서는 설명의 편의를 위해 하나의 연결패턴으로 도시하였다.
제2기판(250)에는 블랙매트릭스(252)와 컬러필터층(254) 및 공통전극(256)이 형성된다. 상기 블랙매트릭스(252)는 Cr이나 CrOx로 이루어진 단일층 또는 다중층을 적층하고 식각함으로써 형성되는 것으로, 화상 비표시영역으로 광이 투과되는 것을 차단하여 화질이 저하되는 것을 방지한다.
컬러필터층(254)은 R(Red), G(Green), B(Blue) 컬러필터가 반복적으로 배치되어 실제 컬러를 구현하며, 공통전극(256)은 제1기판(210)의 화소전극(232)과 대향하여 공통전극(256)에 공통전압이 인가되고 화소전극(232)에 화소전압이 인가됨에 따라 액정층(270)에 전계를 형성한다.
블랙매트릭스(252)는 표시영역의 화상 비표시영역, 즉 박막트랜지스터 형성영역, 게이트라인 형성영역 및 데이터라인 형성영역에 형성되어 해당 영역을 통해 광이 누설되는 것을 방지한다.
또한, 상기 블랙매트릭스(252)는 테두리영역의 제2영역에 형성되는데, 상기 블랙매트릭스(252)가 상기 테두리영역의 제2영역에 형성되는 이유는 다음과 같다.
상술한 바와 같이, 상기 테두리영역은 비록 설정된 휘도의 컬러만을 구현하지만 화상이 구현되는 화상표시영역이다. 그런데, 테두리영역에 구현되는 화상은 표시영역을 외곽영역과 구분하며, 표시영역에 표시되는 화상을 더욱 품위있게 나타내기 위한 것이다. 따라서, 테두리영역의 표시되는 화상 또는 컬러의 휘도가 표시영역의 휘도보다 높은 경우 테두리영역의 화상이 표시영역에 구현되는 실제 화상을 감상하는데 방해가 된다. 따라서, 테두리영역에 구현되는 화상은 휘도가 낮아야 하며, 이를 위해 테두리영역의 제2영역에 블랙매트릭스(252)를 형성하는 것이다. 상기 제2영역에 블랙매트릭스(252)를 형성함에 따라 외부로부터 상기 제2영역으로 입사되는 광의 일부를 차단할 수 있게 되고 제1영역으로 입사되어 반사층(234)에서 반사되는 광만이 액정층(270)을 통해 투과되므로, 휘도를 낮게 형성할 수 있게 되는 것이다.
이와 같이, 본 발명에서는 테두리영역의 제2영역의 제2기판(250)에 블랙매트릭스(252)를 형성하여 이 영역을 반사표시영역으로 사용하지 않기 때문에, 제1기판(210)의 제2보호층(216)과 반사층(234)을 제거할 수 있게 되므로, 상기 제2영역의 제1기판(210)에 종래 외곽영역에 형성되던 게이트패턴(242)과 데이터패턴(244)을 형성할 수 있게 되는 것이다.
테두리영역의 제2영역의 제2보호층(216)을 제거하지 않는 경우에는 연결패턴(246)을 제2영역의 제1보호층(214) 위에 형성할 수 없기 때문에, 상기 게이트패턴(242) 및 데이터패턴(244)과 연결패턴(246)을 제2영역내에서 접속시킬 수 없게 되며, 그 결과 게이트패턴(242)과 데이터패턴(244)을 제2영역내에 형성할 수 없게 된다. 따라서, 게이트패턴(242)과 데이터패턴(244)을 제2영역에 형성하기 위해서는 상기 제2보호막(216)을 제거하는 것이 바람직하게 된다.
물론, 테두리영역의 제2영역의 제1보호층(214)에 연결패턴(246)을 형성하여 상기 연결패턴(246)과 게이트패턴(242) 및 데이터패턴(244)을 접속시킬 수 있다. 그러나, 이 경우, 테두리영역의 제1영역에 형성되는 화소전극(232)을 표시영역의 화소전극(232)과 제2영역의 연결패턴(246)과는 별도의 공정에서 형성해야만 한다. 즉, 제1기판(210) 전체에 걸쳐 제1보호막(214)을 형성한 후, ITO나 IZO와 같은 투명한 도전물질을 적충하고 에칭하여 표시영역의 화소전극(232) 및 제2영역의 연결패턴(246)을 형성하고 이어서 제2보호막(216)을 형성한 후 제2영역에 화소전극(232)을 형성해야만 한다. 따라서, 제2영역의 제2보호층을 제거하여 연결패턴(246)을 상기 게이트패턴(242)과 데이터패턴(244)에 연결하는 구성에 비해 공정이 증가하게 된다. 또한, 제1보호막(214)와 제2보호막(216)을 연속 적층할 수 없기 때문에, 공정이 복잡해지고 공정시간이 증가하게 된다.
상기와 같이, 본 발명에서는 종래 외곽영역에 형성되던 게이트패턴(242)과 데이터패턴(244)을 테두리영역에 형성하기 때문에, 외곽영역의 면적을 최소화할 수 있게 되어 액정표시소자의 크기를 소형화할 수 있게 된다
상기 외곽영역에는 게이트 구동회로(262)와 데이터 구동회로(264)가 형성된다. 도면에는 자세히 도시하지 않았지만, 게이트 구동회로(262)와 데이터 구동회로(264)는 각각 복수의 CMOS(Complementary Metal-Oxide semiconductor)와 같은 다수의 박막트랜지스터와 상기 제1기판(210)상에 형성되어 상기 박막트랜지스터와 접속되는 다수의 소자들로 이루어진다.
이때, 상기 박막트랜지스터는 비정질반도체로 이루어질 수도 있고 결정질반도체로 이루어질 수도 있지만, 게이트 구동회로(262)의 박막트랜지스터는 비정질반도체로 형성하고 데이터 구동회로(264)의 박막트랜지스터는 결정질반도체로 형성하는 것이 바람직하다.
게이트 구동회로(262)와 데이터 구동회로(264)의 박막트랜지스터는 표시영역에 형성되는 박막트랜지스터와 동일한 공정 또는 다른 공정에 의해 형성될 수 있다. 특히, 테이터 구동회로(264)의 박막트랜지스터를 결정질반도체로 형성하는 경우 비정질반도체를 적층한 후 결정화하는 공정이 추가될 수 있다. 즉, 비정질반도체층을 형성한 후 레이저를 이용한 SLS(Sequential Leterial Solidificatin)공정 등과 같은 결정화 공정을 추가하여 비정질반도체층을 단결정반도체층 또는 다결정반도체층으로 형성하는 것이다.
한편, 상기 도면에서는 테두리영역의 제2영역에 단순히 외곽영역의 게이트 구동회로(262) 및 데이터 구동회로(264)와 표시영역의 전극을 연결하는 게이트패턴(242)과 데이터패턴(244)만이 형성되어 있지만, 상기 제2영역에 게이트패턴(242)과 데이터패턴(244), 게이트 구동회로(262) 및 데이터 구동회로(264)의 소자들, 예를 들면 CMOS박막트랜지스터나 다른 소자들이 형성될 수도 있을 것이다.
도 4에서는 상기 외곽영역에 게이트 구동회로(262) 및 데이터 구동회로(264)가 형성되고 테두리영역의 제2영역에는 게이트패턴(242)과 데이터패턴(244) 또는 게이트 구동회로(262) 및 데이터 구동회로(264)의 일부가 형성되어 있지만, 상기 외곽영역에는 게이트 구동회로(262)만이 형성되고 제2영역에는 게이트패턴(242) 및 게이트 구동회로(262)의 일부만이 형성될 수도 있을 것이다. 이때, 데이터 구동회로는 FPC(Flexible Printed Circuit)과 같이 제1기판(210)의 외부에 제1기판(210)과 접착되는 별도의 기판에 형성될 수 있을 것이다. 또한, 상기 외곽영역에는 데이터 구동회로(264)만이 형성되고 제2영역에는 데이터패턴(244) 및 데이터 구동회 로(264)의 일부만이 형성될 수도 있을 것이다.
상술한 바와 같이, 본 발명에서는 테두리영역의 제2영역, 즉 블랙매트릭스에 의해 차단되는 영역의 보호층을 제거한 후 외곽영역에 형성되는 게이트패턴이나 데이터패턴 또는 게이트 구동회로나 데이터 구동회로가 배치되므로, 상기 제2영역의 폭 만큼 외곽영역의 폭이 감소하게 되어 액정표시소자의 전체 면적을 최소화할 수 있게 된다.
도 1은 종래 액정표시소자의 구조를 나타내는 개략평면도.
도 2는 본 발명에 따른 액정표시소자의 구조를 나타내는 개략평면도.
도 3은 도 2의 A영역 부분확대도.
도 4는 본 발명에 따른 액정표시소자의 단면도.

Claims (10)

  1. 복수의 게이트라인 및 데이터라인에 의해 정의되고 복수의 박막트랜지스터를 구비하여 화상을 구현하는 표시영역;
    상기 표시영역 외부에 형성되며, 반사층이 구비되어 입력되는 광을 반사하는 반사모드에 의해 설정된 휘도의 컬러를 구현하는 제1영역과 입력되는 광을 차단하고 구동회로 패턴 및 구동회로를 구비하는 제2영역으로 이루어진 테두리영역; 및
    상기 테두리영역의 외곽에 형성되어 구동회로를 구비하는 외곽영역으로 구성되며,
    상기 제1영역은 표시영역에 인접하고 상기 제1영역의 외곽에 형성되는 제2영역은 외곽영역에 인접하게 형성되어, 표시영역에 표시되는 화상의 액자효과를 발휘하는 것을 특징으로 하는 액정표시소자.
  2. 제1항에 있어서, 상기 표시영역은,
    제1기판 및 제2기판;
    제1기판에 형성된 게이트전극과, 상기 게이트전극 위에 형성된 게이트절연층과, 상기 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;
    상기 박막트랜지스터가 형성된 제1기판 전체에 걸쳐 형성된 제1보호막;
    상기 보호막에 형성되어 박막트랜지스터의 드레인전극과 전기적으로 접속되는 화소전극;
    제2기판에 형성된 블랙매트릭스 및 컬러필터층; 및
    상기 제1기판 및 제2기판 사이에 형성된 액정층으로 이루어지는 것을 특징으로 하는 액정표시소자.
  3. 제2항에 있어서, 상기 제1보호막은 무기물질 또는 유기물질로 이루어진 것을 특징으로 하는 액정표시소자.
  4. 제1항에 있어서, 상기 테두리영역은,
    제1기판의 제2영역에 형성된 구동회로패턴;
    제1기판의 제1영역 및 제2영역에 형성된 제1보호막;
    제1영역의 제1보호막에 형성된 제2보호막;
    상기 제2보호막에 형성된 반사층;
    상기 반사층에 형성된 화소전극;
    제2영역의 제1보호막에 형성되어 상기 구동회로패턴과 전기적으로 접속되는 연결패턴;
    제2기판에 형성된 컬러필터 및 제2영역에 형성된 블랙매트릭스; 및
    상기 제1기판 및 제2기판 사이에 형성된 액정층으로 이루어지는 것을 특징으로 하는 액정표시소자.
  5. 제4항에 있어서, 상기 화소전극과 연결패턴은 동시에 형성되는 것을 특징으로 하는 액정표시소자.
  6. 제4항에 있어서, 상기 구동회로패턴은 게이트패턴 및 데이터패턴중 적어도 하나를 포함하는 것을 특징으로 하는 액정표시소자.
  7. 제4항에 있어서, 상기 테두리영역은 상기 제2영역에 형성된 구동회로를 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  8. 제4항에 있어서, 상기 제2보호막은 유기물질로 이루어진 것을 특징으로 하는 액정표시소자.
  9. 제1항에 있어서, 상기 외곽영역은 제1기판에 형성된 구동회로를 포함하는 것을 특징으로 하는 액정표시소자.
  10. 제9항에 있어서, 상기 구동회로는 게이트구동회로 및 데이터구동회로중 적어도 하나를 포함하는 것을 특징으로 하는 액정표시소자.
KR1020080060427A 2008-06-25 2008-06-25 면적이 최소화된 액정표시소자 KR101386577B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080060427A KR101386577B1 (ko) 2008-06-25 2008-06-25 면적이 최소화된 액정표시소자
TW097148766A TWI414850B (zh) 2008-06-25 2008-12-15 具有最小顯示區之液晶顯示裝置
CN2008101837944A CN101614892B (zh) 2008-06-25 2008-12-18 具有最小化显示区的液晶显示设备
JP2008333285A JP5627179B2 (ja) 2008-06-25 2008-12-26 最小面積の液晶表示素子
US12/318,528 US7973888B2 (en) 2008-06-25 2008-12-30 Liquid crystal display device having minimized outer region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080060427A KR101386577B1 (ko) 2008-06-25 2008-06-25 면적이 최소화된 액정표시소자

Publications (2)

Publication Number Publication Date
KR20100000798A KR20100000798A (ko) 2010-01-06
KR101386577B1 true KR101386577B1 (ko) 2014-04-18

Family

ID=41446966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080060427A KR101386577B1 (ko) 2008-06-25 2008-06-25 면적이 최소화된 액정표시소자

Country Status (5)

Country Link
US (1) US7973888B2 (ko)
JP (1) JP5627179B2 (ko)
KR (1) KR101386577B1 (ko)
CN (1) CN101614892B (ko)
TW (1) TWI414850B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491303B (zh) * 2009-06-29 2015-07-01 群創光電股份有限公司 影像顯示系統
CN103053014B (zh) * 2010-08-07 2016-03-16 夏普株式会社 薄膜晶体管基板和具备它的液晶显示装置
TWI450144B (zh) * 2011-04-29 2014-08-21 Wintek Corp 觸控顯示面板
WO2013008679A1 (ja) * 2011-07-11 2013-01-17 大日本印刷株式会社 カラーフィルタ形成基板とその作製方法、および表示装置
TWI476480B (zh) * 2011-12-26 2015-03-11 Innolux Corp 顯示面板及其製造方法與應用之觸控顯示系統
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
KR101969319B1 (ko) * 2012-06-29 2019-04-16 엘지디스플레이 주식회사 베젤 경계가 투명한 표시소자
KR101695296B1 (ko) * 2012-12-27 2017-01-13 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR102343277B1 (ko) * 2015-03-26 2021-12-24 삼성디스플레이 주식회사 반사층을 포함하는 표시 장치
KR102426498B1 (ko) * 2015-12-24 2022-07-27 엘지디스플레이 주식회사 터치 표시장치용 어레이기판 및 그 제조방법
KR102494467B1 (ko) * 2017-12-29 2023-01-31 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070015697A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 액정 표시 패널과 이의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220442A (en) * 1991-09-06 1993-06-15 Xerox Corporation Method of making color liquid crystal display with dead front appearance
JP2001222017A (ja) * 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
US6806938B2 (en) * 2001-08-30 2004-10-19 Kyocera Corporation Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
US7436473B2 (en) * 2002-11-27 2008-10-14 Samsung Electronics Co., Ltd. Liquid crystal display and manufacturing method thereof
KR100911470B1 (ko) * 2003-01-30 2009-08-11 삼성전자주식회사 액정표시장치
JP2005165051A (ja) * 2003-12-03 2005-06-23 Seiko Epson Corp 電気光学装置及び電子機器
JP4187015B2 (ja) * 2006-06-15 2008-11-26 エプソンイメージングデバイス株式会社 液晶表示パネル
JP2008020772A (ja) * 2006-07-14 2008-01-31 Epson Imaging Devices Corp 液晶表示パネル
JP2008096966A (ja) * 2006-09-12 2008-04-24 Seiko Epson Corp 電気光学装置、電子機器
JP5177984B2 (ja) * 2006-09-28 2013-04-10 株式会社ジャパンディスプレイウェスト 液晶装置及び電子機器
US7800718B2 (en) * 2007-08-02 2010-09-21 Seiko Epson Corporation Electro-optical device and electronic apparatus having a light-shielding film at least partially overlapping with a transistor in plan view and having a plurality of openings overlapping with the transistor
JP2009244300A (ja) * 2008-03-28 2009-10-22 Hitachi Displays Ltd 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070015697A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 액정 표시 패널과 이의 제조방법

Also Published As

Publication number Publication date
KR20100000798A (ko) 2010-01-06
CN101614892B (zh) 2012-10-17
JP2010009002A (ja) 2010-01-14
US20090322998A1 (en) 2009-12-31
JP5627179B2 (ja) 2014-11-19
TWI414850B (zh) 2013-11-11
US7973888B2 (en) 2011-07-05
TW201001000A (en) 2010-01-01
CN101614892A (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
KR101386577B1 (ko) 면적이 최소화된 액정표시소자
US6992738B2 (en) Liquid crystal display device including an electrode constituting pixel electrode connected to another electrode through opening formed in color filter
KR101896377B1 (ko) 베젤이 최소화된 액정표시소자
KR101331942B1 (ko) 표시 장치 및 그 제조 방법
KR20190128131A (ko) 표시 장치 및 전자 기기
JP4167085B2 (ja) 液晶表示装置
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
KR20150078248A (ko) 표시소자
JP5652841B2 (ja) 薄膜トランジスタ表示板
KR20070084997A (ko) 반투과 액정 디스플레이, 평판 패널 디스플레이 장치 및,전자 장치
KR20110036456A (ko) 액정표시소자
US20090021681A1 (en) Display panel assembly, manufacturing method thereof, and display device including the same
KR101298610B1 (ko) 액정표시장치 및 그 제조방법
KR101338109B1 (ko) 액정표시소자
KR102059788B1 (ko) 액정표시장치 및 그의 제조방법
JP2004317726A (ja) 電気光学装置、およびそれを用いた電子機器
JP2007133401A (ja) 表示パネル及びこれを備えた表示装置
KR20070076740A (ko) 차광 컬럼 스페이서를 포함하는 액정 패널의 형성 방법 및그에 의해 형성된 액정 패널을 포함하는 표시 장치
KR101368391B1 (ko) 액정표시장치
KR20110031010A (ko) 반사투과형 액정표시소자
KR101747721B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20040057687A (ko) 횡전계모드 액정표시소자
KR20080001513A (ko) 반사투과형 액정표시소자 및 그 제조방법
JPH04260021A (ja) 液晶表示装置の製造方法
JP2004264513A (ja) 電気光学装置、およびそれを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6