CN112951845A - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN112951845A
CN112951845A CN202110097489.9A CN202110097489A CN112951845A CN 112951845 A CN112951845 A CN 112951845A CN 202110097489 A CN202110097489 A CN 202110097489A CN 112951845 A CN112951845 A CN 112951845A
Authority
CN
China
Prior art keywords
layer
metal layer
substrate
array substrate
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110097489.9A
Other languages
English (en)
Inventor
马涛
许勇
温旺林
艾飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110097489.9A priority Critical patent/CN112951845A/zh
Priority to US17/278,722 priority patent/US20230113882A1/en
Priority to PCT/CN2021/075385 priority patent/WO2022156004A1/zh
Publication of CN112951845A publication Critical patent/CN112951845A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种阵列基板，包括衬底、设置于衬底上的第一金属层和有源层、层间绝缘层以及第二金属层，第一金属层至少形成第一走线，层间绝缘层设置于第一金属层和有源层中的远离衬底的一者上，第二金属层设置于层间绝缘层上，层间绝缘层上设有第一接触孔，第二金属层通过第一接触孔与第一走线连接；其中，第一金属层包括沿远离衬底方向依次层叠的导电层和第一保护层。将第一金属层的钼材料替换为层叠的导电层和保护层的复合材料，既保证了第一金属层在高温下的导电性能以及抑制小丘产生的功能，也能避免保护层受到后制程中的氢氟酸腐蚀，进而提高低温多晶硅制程的稳定性以及产品的品质。

Description

阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板。
背景技术
LTPS TFT(Low Temperature Poly-Si Thin Film Transistor，低温多晶硅薄膜晶体管)产品的第一金属层导线受限于后续高温制程，目前业界量产产品大多使用钼金属，但钼金属的阻抗较高，而高分辨率、高频率中大尺寸产品对低电阻金属的需求较高，目前可找到耐高温的金属材料来替代钼金属制成第一金属层的导线，例如转接线，使得在高温下也可保持低电阻，但这样制得的第一金属层在高温下易产生小丘现象，导致毗邻的连线或上下膜层之间的连线可能短接在一起。
现有技术中，一般是在耐高温金属上覆盖钛金属来抑制小丘的产生，且取得很好的抑制效果，但钛金属不耐后制程中氢氟酸清洗液的腐蚀，影响LTPS制程的稳定性。
发明内容
本发明实施例提供一种阵列基板及其制备方法，以解决现有的阵列基板中，在具有耐高温和低电阻性能的金属材料上覆盖钛金属，以抑制该金属材料在高温下产生小丘，但钛金属不耐氢氟酸清洗液的腐蚀，影响产品的品质的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，包括衬底、设置于所述衬底上的第一金属层和有源层、层间绝缘层以及第二金属层，所述第一金属层至少形成第一走线，所述层间绝缘层设置于所述第一金属层和所述有源层上，所述第二金属层设置于所述层间绝缘层上，所述层间绝缘层上设有第一接触孔，所述第二金属层通过所述第一接触孔与所述第一走线连接；其中，所述第一金属层包括沿远离所述衬底方向依次层叠的导电层和第一保护层。
在本发明的至少一种实施例中，所述第一保护层的热膨胀系数小于所述导电层的热膨胀系数。
在本发明的至少一种实施例中，所述第一保护层的热膨胀系数小于或等于1.7×10－6K－1。
在本发明的至少一种实施例中，所述第一保护层的莫氏硬度大于或等于5.5。
在本发明的至少一种实施例中，所述第一保护层的材料为Mo、MoNb、TiN、MoN、W以及Ni-Cu中的任意一种。
在本发明的至少一种实施例中，所述第一保护层的厚度为200～1000埃。
在本发明的至少一种实施例中，所述导电层的厚度为1000～6000埃。
在本发明的至少一种实施例中，所述第一金属层还包括设置于所述导电层面向所述衬底一侧的第二保护层。
在本发明的至少一种实施例中，所述阵列基板包括显示区域和围绕所述显示区域的非显示区域，所述第一走线位于所述非显示区域或所述显示区域。
在本发明的至少一种实施例中，所述第二金属层至少形成第二走线，所述第二走线通过所述第一接触孔与所述第一走线连接。
本发明的有益效果为：将第一金属层的钼材料替换为层叠的导电层和保护层的复合材料，既保证了第一金属层在高温下的导电性能，也能抑制小丘现象产生，另外，本发明实施例提供的制备方法也能避免保护层受到后制程中的氢氟酸腐蚀，进而提高低温多晶硅制程的稳定性以及产品的品质。
附图说明
图1为本发明实施例提供的阵列基板的结构示意图。
图2为本发明实施例提供的阵列基板的制备方法的步骤流程图。
图3为本发明实施例提供的层间绝缘层上覆盖有光刻胶层的结构示意图。
图4为本发明实施例提供的第一走线上方形成有所述凹孔的结构示意图。
图5为本发明实施例提供的经清洗后形成的第一接触孔的结构示意图。
图6为本发明实施例提供的去除光刻胶层后的阵列基板的结构示意图。
图7为本发明其他实施例提供的第一金属层的结构示意图。
图8为本发明其他实施例提供的物理气相沉积法制备的TiN膜层的曲线图。
图9为本发明其他实施例提供的阵列基板的制备过程的结构示意图。
图10为本发明其他实施例提供的阵列基板的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的阵列基板中，由于第一金属层在高温下易产生小丘现象，导致毗邻的连线或上下膜层之间的连线可能短接在一起，进而影响显示，提出本实施例以克服该缺陷。
请参阅图1，本发明实施例提供一种阵列基板100，所述阵列基板100包括显示区域和围绕所述显示区域的非显示区域，所述阵列基板100包括衬底10、第一金属层40、有源层20以及第二金属层80。
其中，所述第一金属层40至少形成第一走线41。具体地，所述第一金属层40可用于形成栅极、扫描线以及其他走线等，本实施例中，所述第一金属层40包括第一走线41和栅极42。
所述第二金属层80至少形成第二走线82。具体地所述第二金属层80可用于形成源极、漏极、数据线以及其他走线等，本实施例中，所述第二金属层80包括源漏极层81和第二走线82，所述源漏极层81包括源极和漏极。
所述第一走线41可位于所述显示区域，也可位于所述非显示区域，所述第一走线41和所述第二走线82用于阵列基板10上的起到不同功能且需要跨膜层桥接的布线，所述第一走线41和所述第二走线82通过接触孔来电连接。例如所述第二走线82可为非显示区域的扇出走线，所述第一走线41可为非显示区域的转接线；或者所述第二走线82为转接线，所述第一走线为扇出走线。在其他实施例中，所述第一走线41可为显示区域的扫描线，所述第二走线42可为连接到栅极驱动电路的转接线。
所述阵列基板100包括多个阵列设置的薄膜晶体管，本发明实施例所述的薄膜晶体管可为低温多晶硅薄膜晶体管，所述有源层20可为多晶硅层。每一所述薄膜晶体管包括所述有源层20、所述栅极42以及所述源漏极层81。
其中，所述第二走线82和所述第一走线41可位于所述阵列基板100的非显示区域，所述第二走线82可通过相应的接触孔与所述第一走线41连接，以用于形成所述非显示区域的外围布线。在其他实施例中，所述第一走线41可位于所述阵列基板100的显示区域，所述第二走线82通过相应的接触孔连接显示区域内的第一走线41。
现有制程中，需要对所述有源层20中的多晶硅进行活化和氢化以修复结构缺陷，进而提升薄膜晶体管的电性。由于活化和氢化过程需要在高温下进行，因此所述第一金属层40需要耐受高温制程。现有技术中的第一金属层40一般为钼金属，但钼金属的阻抗较高，不太适用于要求低电阻金属的高分辨率和高频率中大尺寸产品。目前可找到既耐高温又具有低电阻率的材料来替代钼金属，但采用该材料制得的第一金属层40在高温下易产生小丘现象，导致利用第一金属层40形成的毗邻的走线之间易短接在一起。
因此本发明实施例提供的第一金属层40为复合膜层，在导电层上覆盖保护层以抑制小丘的产生。
具体地，所述第一金属层40包括沿远离所述衬底10方向依次层叠的导电层402和第一保护层401，其中，所述第一保护层401的材料也为导电材料。
所述导电层402具有耐高温和低电阻率的特质，所述导电层402的耐高温范围可为450～600℃，根据模拟和实测结果，所述导电层402的电阻率可选择4.5～7.5μΩ·cm(微欧姆·厘米)。
具体地，所述导电层402的材料可为铝合金，具体可为主体为铝，掺杂有其他元素如Nd、Ge、Ta、Zr的材料。
所述阵列基板100还包括层间绝缘层50，所述层间绝缘层50设置于所述第一金属层40和所述有源层20上，所述第二金属层80设置于所述层间绝缘层50上。
所述第一金属层40与所述有源层20之间设置有栅极绝缘层30，所述薄膜晶体管可为顶栅结构或底栅结构。当所述薄膜晶体管为底栅结构时，所述第一金属层40设置于所述有源层20靠近所述衬底10的一侧，所述栅极绝缘层30设置于所述第一金属层40上，所述有源层20设置于所述栅极绝缘层30上，所述层间绝缘层50设置于所述有源层20上，如图10所示；当所述薄膜晶体管为顶栅结构时，所述第一金属层40设置于所述有源层20背离所述衬底10的一侧，所述栅极绝缘层30设置于所述有源层30上，所述第一金属层40设置于所述栅极绝缘层30上，所述层间绝缘层50设置于所述第一金属层40上，如图1所示。
所述第一走线41远离所述衬底10的一侧设置有第一接触孔501，所述有源层20远离所述衬底的一侧设置有第二接触孔80。
所述第二金属层80通过所述第一接触孔501连接所述第一走线41，通过所述第二接触孔502连接所述有源层20。
具体地，所述第二走线82通过所述第一接触孔501连接所述第一走线41，所述源漏极层81通过所述第二接触孔502连接所述有源层20。
具体地，所述源漏极层81中的源极和漏极分别通过对应的一个所述第二接触孔502与所述有源层20连接。
请参阅图1，一种实施例中，所述栅极绝缘层30设置于所述有源层20上，所述第一金属层40设置于所述栅极绝缘层30上，所述层间绝缘层50设置于所述第一金属层40上。
具体地，所述第一接触孔501穿过所述层间绝缘层50以露出所述第一走线41的至少部分表面，所述第二接触孔502依次穿过所述层间绝缘层50和所述栅极绝缘层30以露出所述有源层20的部分表面。
在其他实施例中，请参阅图10，与图1不同的是，所述第一金属层40设置于所述有源层靠近所述衬底10的一侧，其他结构与图1中的结构相同或相似。
具体地，所述第一金属层40设置于所述衬底10上，所述栅极绝缘层30覆盖所述第一金属层40，所述有源层20设置于所述栅极绝缘层30上，所述层间绝缘层50设置于所述有源层上，所述第一接触孔501依次穿过所述层间绝缘层50和所述栅极绝缘层30以露出所述第一走线41的部分表面，所述第二接触孔502穿过所述层间绝缘层50以露出所述有源层20的部分表面。其他结构可参考对图1的描述。
请参阅图1，一种实施例中，所述第一金属层40还包括第二保护层403，所述第二保护层403形成于所述导电层402面向所述衬底10的一侧，以防止所述导电层402层的离子扩散至下层，影响薄膜晶体管的电性。
请参阅图1，具体地，所述第二保护层403设置于所述有源层20与所述导电层402之间，防止所述导电层402层的离子扩散至所述有源层20。
所述第一保护层401和所述第二保护层402的材料可相同，可不相同。
由于在形成所述第一过孔501的过程中，需要用到刻蚀和清洗制程，一般清洗液采用酸性溶液，例如氢氟酸、硫酸、硝酸等清洗液，因此第一保护层401要选用化学稳定性优异、不易失去电子的材料，且该材料也需要具有抑制导电层402在高温下产生小丘的性能，因此本实施例中的第一保护层401的热膨胀系数需要小于所述导电层402的热膨胀系数。
进一步地，所述第一保护层401具有优异的硬度，从而能够抵抗下层的导电层403的变形，所述第一保护层401的莫氏硬度大于或等于5.5。
所述第一保护层的厚度范围为200～1000埃，在此厚度范围内，所述第一保护层能起到良好的抗氢氟酸腐蚀的同时，也能抑制导电层产生小丘。本实施例的第一保护层的优选的厚度范围为200～800埃。
一种实施例中，所述第一保护层401的热膨胀系数小于或等于1.7×10－6K－1，从而保证所述第一保护层401既能抑制下方的导电层402产生小丘，也能保证自身在高温下不产生小丘。
一种实施例中，所述第一保护层401的材料可为Mo、MoNb、TiN、MoN、W以及Ni-Cu中的任意一种，还可为其他热膨胀系数较小的材料。
所述导电层402的厚度范围为1000～6000埃，本实施例中的导电层的厚度优选为1500埃。
一种实施例中，所述第二保护层403的厚度范围为200～1000埃。
所述第二保护层的化学活泼性要小于所述导电层402的化学活泼性，从而能够起到好的阻挡导电层402中的离子扩散的作用。所述第二保护可选用致密性较好和化学活泼性较低的材料，例如Ti材料，还可为其他材料。
请参阅图2，基于上述实施例中的阵列基板100，本发明实施例还提供上述阵列基板100的制备方法，包括：
S10，提供一衬底10；
S20，在所述衬底10上形成图案化的第一金属层40和图案化的有源层20，其中，在所述第一金属层40和所述有源层20之间形成栅极绝缘层30，所述第一金属层40至少形成第一走线41，所述第一金属层40包括沿远离所述衬底10方向依次层叠的导电层402和第一保护层401；
S30，在所述第一金属层40和所述有源层20中的远离所述衬底10的一者上形成层间绝缘层50；
S40，在所述第一走线41远离所述衬底10的一侧形成第一接触孔501，在所述有源层20远离所述衬底10的一侧形成第二接触孔502；
S50，沉积第二金属层80，并通过所述第一接触孔501连接所述第一走线41，通过所述第二接触孔502连接所述有源层20。
请参阅图3，所述S20包括：在所述衬底10上依次形成所述有源层20、覆盖所述有源层20的栅极绝缘层30以及所述第一金属层40。
所述第一保护层的材料可为Ti、Mo、MoNb、TiN、MoN、W以及Ni-Cu中的任意一种。
所述层间绝缘层50的材料可为SiNx等无机材料。
在形成所述第一接触孔501和所述第二接触孔502过程中，需要对所述层间绝缘层50和所述栅极绝缘层30进行刻蚀和清洗制程，在刻蚀完毕露出所述第一走线41的所述第一保护层401的部分表面后，对所述第一接触孔501和所述第二接触孔502进行清洗时，由于Ti金属对氢氟酸清洗液不耐受，易受到腐蚀，因此可通过改良光罩工艺来避免所述第一走线41的所述第一保护层401受到腐蚀。
请参阅图4，当第一保护层为Ti材料时，在刻蚀时，可保留所述第一走线41上方的所述层间绝缘层50的部分膜层，不完全刻蚀掉所述第一走线41上方的所述层间绝缘层50，使得刻蚀完毕后所述第一接触孔501底部与所述第一走线41顶部之间具有预设距离H，在清洗时，所述第一接触孔501处残留的部分所述层间绝缘层50被氢氟酸溶液消耗掉，最后露出的Ti几乎不受到所述氢氟酸溶液的腐蚀。
具体地，请参阅图3至图6，所述S40包括：
请参阅图3，S401，利用具有不同透光率的掩模板70在所述层间绝缘层50上形成不同厚度的光刻胶层60，其中，所述光刻胶层60包括光刻胶完全保留区61、光刻胶部分保留区62以及光刻胶未保留区63，所述光刻胶部分保留区62对应所述第一走线41的至少一部分，所述光刻胶未保留区63对应所述有源层20的一部分。
具体地，在所述层间绝缘层50上涂布光刻胶，利用所述掩模板70对所述光刻胶进行曝光，其中所述掩模板70包括完全透光区72和半透光区71，所述完全透光区72的透光率为100％，所述半透光区71的透光率为30％～60％，本实施例优选为50％，曝光量可控制在20～50兆焦(MJ)。
本实施例中的所述光刻胶为正性光刻胶，曝光后，对所述光刻胶进行显影得到不同厚度的所述光刻胶层60。在其他实施例中，所述光刻胶层60可为负性光刻胶，但需保证的是，在曝光、显影后，所述光刻胶完全保留区61对应所述第一走线41，所述光刻胶未保留区63对应所述有源层20即可。
请参阅图4，S402，对所述层间绝缘层50和所述栅极绝缘层30进行刻蚀，以在所述第一走线41对应处形成凹孔501’，在所述有源层20对应处形成第二接触孔502，其中，所述凹孔501’的底部与所述第一走线41的顶部之间具有预设距离H。
所述预设距离H可为50～100埃，即刻蚀后，所述第一走线41上方残留的所述层间绝缘层50的厚度为50～100埃。
本实施例中的刻蚀工艺可为干刻蚀工艺，由于所述第一走线41对应处保留有部分光刻胶，所述有源层20对应处未保留有光刻胶，因此在刻蚀过程中，所述第一走线41上方的光刻胶以及所述层间绝缘层50的部分膜层被刻蚀掉，所述第一走线41上方还保留有部分所述层间绝缘层50，所述第一接触孔501未被完全刻透，所述有源层20对应的所述第二接触孔502被完全刻透。
请参阅图5，S403，利用氢氟酸溶液对所述凹孔501’和所述第二接触孔502进行清洗，其中，所述第一走线41的顶部与所述凹孔501’底部之间的所述层间绝缘层50被完全去除以消除所述预设距离H，使得所述凹孔501’加深后形成所述第一接触孔501。
在对所述凹孔501’清洗的过程中，氢氟酸与所述凹孔501’处的层间绝缘层50的材料发生化学反应，从而消耗掉所述第一走线41的顶部上的所述层间绝缘层，进而露出所述第一走线41的部分表面。
具体地，可采用氢氟酸质量含量为1％的所述氢氟酸溶液进行清洗，清洗时间可控制在30～40秒，使得所述第一接触孔501处残留的所述层间绝缘层50被消耗完，使得露出的所述第一保护层401几乎不受所述氢氟酸溶液侵蚀。
请参阅图6，所述S40还包括：在清洗完毕后，将所述光刻胶层60剥离。
请参阅图1，具体地，在所述S50中，在所述层间绝缘层50上沉积金属层，并经过图案化工艺，形成图案化的所述第二金属层501。在所述第一接触孔501处形成所述第二走线82，以使得所述第二走线82通过所述第一接触孔501连接所述第一走线41；在所述第二接触孔502处形成所述源漏极层81，以使得所述源漏极层81通过所述第二接触孔502连接所述有源层20。
请参阅图7，在所述S20中，所述第一金属层40的形成包括：在所述栅极绝缘层30上依次形成所述导电层402和所述第一保护层401。
具体地，在所述S20中，依次沉积所述导电层402的材料和所述第一保护层401的材料后，对所述导电层402和所述第一保护层401进行图案化工艺，以形成图案化的所述第一金属层40，即在相应的位置形成所述第一走线41和所述栅极42。
所述第一金属层40的形成还可包括第二保护层403的制备，在所述栅极绝缘层30上形成所述第二保护层403之后，再依次形成所述导电层402和所述第一保护层401。
上述制备方法中，所述第二保护层403材料可为Ti，所述导电层402的材料可为铝合金。所述第一保护层401的材料可为Ti。
在其他实施例中，所述第一保护层401的材料可为Mo、MoNb、TiN、MoN、W以及Ni-Cu，这些材料具有很好的耐氢氟酸腐蚀性能。所述第一保护层401可采用等离子体化学气相沉积法形成，也可采用物理气相沉积法形成。
以TiN为例进行说明，具体地，所述S20包括：在所述层间绝缘层50上形成所述导电层402；在所述导电层402上沉积钛金属层；利用等离子体化学气相沉积法，将N2解离为等离子体，所述等离子体与钛反应生成TiN以形成所述第一保护层401。
具体地，在一定功率和压力条件下，在N2和NH3气氛下，N2解离为等离子体，等离子体轰击钛，进而与钛反生成TiN，所述TiN中的N摩尔占比为60～90％时，形成的TiN膜层较佳。所述TiN与导电层的膜层厚度不进行限制，以实际产品的电阻要求而设计。
所述第一金属层40的形成还可包括第二保护层403的制备，这里不再赘述。
在其他实施例中，所述S20包括：在所述层间绝缘层50上形成所述导电层402；在所述导电层402上沉积钛金属层；在N2和惰性气体环境中，在所述导电层402上沉积钛金属层；利用物理气相沉积法形成TiN膜层以形成所述第一保护层401。
具体地，在同一个腔室中，预先导入反应性气体N2和惰性气体，例如氩气，钛金属靶材溅射，进行钛膜和TiN膜连续稳定成膜。
请参阅图8，图8中的横坐标为反应气体量，纵坐标为反应气体分压，试验表明，在钛金属靶材表面，钛金属向TiN转变时的溅射电力、以及N2和惰性气体比例要适中，才能保证在成膜区较好的成膜。A点和B点表示TiNX膜在非成膜区域有少许生成，C点和D点表示在成膜区域中TiNX膜生成，D点表示在成膜区域完全覆盖TiNX膜，D点处于N2过剩的状态。因此在N2过剩条件下成膜区可完全覆盖TiNX膜。
所述第一保护层为MoN材料时，其制备方法与上述过程相同，可采用上述等离子体化学气相沉积法或物理气相沉积法，仅需将沉积过程中的钛金属替换为钼金属即可，这里不再赘述。
在形成材料为TiN的所述第一保护层401之后，在所述第一金属层40上覆盖所述层间绝缘层50。
由于所述第一保护层401材料为TiN等耐氢氟酸腐蚀的材料，因此所述第一保护层401不会受到后制程中的氢氟酸清洗液的腐蚀，因此在形成所述第一接触孔501和所述第二接触孔502时，可直接一步刻蚀到位，即刻蚀完后，所述第一接触孔501可直接露出所述第一走线41的部分表面。
具体地，请参阅图9，在所述S40中，首先，利用掩模板70在所述层间绝缘层上形成图案化的光刻胶层60。
其中，所述掩模板70包括完全透光区72，所述完全透光区72对应所述第一走线41和所述有源层20，所述光刻胶层60包括光刻胶保留区和光刻胶未保留区，所述光刻胶未保留区与所述完全透光区72对应。
请参阅图5，然后，对所述层间绝缘层50和所述栅极绝缘层30刻蚀以形成第一接触孔501和第二接触孔502，所述第一接触孔501露出所述第一走线41的部分表面，所述第二接触孔502露出所述有源层20的部分表面。
再利用氢氟酸溶液对所述第一接触孔501和第二接触孔502进行清洗，清洗完后，去除所述光刻胶层60，如图6所示。
请参阅图10，当所述薄膜晶体管为底栅结构时，所述第一保护层401的材料可为Mo、MoNb、TiN、MoN、W或Ni-Cu等材料时，这些材料具有很好的耐氢氟酸腐蚀性能。所述第一保护层401也可采用上述实施例中的等离子体化学气相沉积法或物理气相沉积法形成，这里不再赘述。
本实施例在不改造机台，不增加光罩制程的前提下，为中大尺寸产品提供的第一金属层既能满足在高温下的导电性能要求又能避免不被后制程中的氢氟酸所腐蚀，进而提升阵列基板应用于低温多晶硅面板中的竞争力。
所述有源层20和所述衬底10之间还可设置遮光层，所述有源层20在所述衬底10上的投影位于所述遮光层在所述衬底10上的正投影内。所述遮光层起到遮光作用，避免环境光照射到所述有源层20，对薄膜晶体管的电性造成影响。
本发明将第一金属层的钼材料替换为层叠的导电层和保护层的复合材料，既保证了第一金属层在高温下的导电性能，也能抑制小丘现象产生，另外，本发明实施例提供的制备方法也能避免保护层受到后制程中的氢氟酸腐蚀，进而提高低温多晶硅制程的稳定性以及产品的品质。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种阵列基板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
第一金属层，设置于所述衬底上，所述第一金属层至少形成第一走线；
有源层，设置于所述衬底上；
层间绝缘层，设置于所述第一金属层和所述有源层上；以及
第二金属层，设置于所述层间绝缘层上，所述层间绝缘层上设有第一接触孔，所述第二金属层通过所述第一接触孔与所述第一走线连接；其中，
所述第一金属层包括沿远离所述衬底方向依次层叠的导电层和第一保护层。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一保护层的热膨胀系数小于所述导电层的热膨胀系数。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一保护层的热膨胀系数小于或等于1.7×10－6K－1。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一保护层的莫氏硬度大于或等于5.5。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一保护层的材料为Mo、MoNb、TiN、MoN、W以及Ni-Cu中的任意一种。
6.根据权利要求4所述的阵列基板，其特征在于，所述第一保护层的厚度为200～1000埃。
7.根据权利要求6所述的阵列基板，其特征在于，所述导电层的厚度为1000～6000埃。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层还包括设置于所述导电层面向所述衬底一侧的第二保护层。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区域和围绕所述显示区域的非显示区域，所述第一走线位于所述非显示区域或所述显示区域。
10.根据权利要求9所述的阵列基板，其特征在于，所述第二金属层至少形成第二走线，所述第二走线通过所述第一接触孔与所述第一走线连接。
CN202110097489.9A 2021-01-25 2021-01-25 阵列基板 Pending CN112951845A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110097489.9A CN112951845A (zh) 2021-01-25 2021-01-25 阵列基板
US17/278,722 US20230113882A1 (en) 2021-01-25 2021-02-05 Array substrate
PCT/CN2021/075385 WO2022156004A1 (zh) 2021-01-25 2021-02-05 阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110097489.9A CN112951845A (zh) 2021-01-25 2021-01-25 阵列基板

Publications (1)

Publication Number Publication Date
CN112951845A true CN112951845A (zh) 2021-06-11

Family

ID=76236485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110097489.9A Pending CN112951845A (zh) 2021-01-25 2021-01-25 阵列基板

Country Status (3)

Country Link
US (1) US20230113882A1 (zh)
CN (1) CN112951845A (zh)
WO (1) WO2022156004A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467122A (zh) * 2021-06-30 2021-10-01 武汉华星光电技术有限公司 显示面板及其制作方法、移动终端
CN114167654A (zh) * 2021-12-08 2022-03-11 武汉华星光电技术有限公司 一种阵列基板及液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127266A1 (en) * 2008-11-19 2010-05-27 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
US20150102344A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US20190115369A1 (en) * 2017-10-17 2019-04-18 Samsung Display Co., Ltd. Metal line and thin film transistor
CN110459505A (zh) * 2018-05-07 2019-11-15 京东方科技集团股份有限公司 过孔连接结构及阵列基板的制造方法、阵列基板
CN111490076A (zh) * 2019-01-25 2020-08-04 三星显示有限公司 导线、包括导线的显示装置和制造显示装置的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3145372B2 (ja) * 1991-03-25 2001-03-12 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2003158249A (ja) * 2002-08-09 2003-05-30 Seiko Epson Corp アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
JP4278034B2 (ja) * 2003-03-10 2009-06-10 シャープ株式会社 表示装置用基板及びその製造方法及びそれを備えた表示装置
CN102315279A (zh) * 2011-09-29 2012-01-11 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
CN104685635B (zh) * 2012-10-01 2017-05-17 夏普株式会社 半导体装置
CN105845721B (zh) * 2016-05-20 2019-02-22 京东方科技集团股份有限公司 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备
CN106298648A (zh) * 2016-09-12 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP7015667B2 (ja) * 2017-10-02 2022-02-03 株式会社ディスコ 研磨装置
CN110277420B (zh) * 2018-03-16 2021-11-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US20210243858A1 (en) * 2018-05-25 2021-08-05 National Institute For Materials Science Multi-layered radiation light source
CN109742113B (zh) * 2019-01-08 2020-12-25 京东方科技集团股份有限公司 一种阵列基板、其制备方法及相关装置
CN110600497B (zh) * 2019-10-22 2022-06-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127266A1 (en) * 2008-11-19 2010-05-27 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
US20150102344A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US20190115369A1 (en) * 2017-10-17 2019-04-18 Samsung Display Co., Ltd. Metal line and thin film transistor
CN110459505A (zh) * 2018-05-07 2019-11-15 京东方科技集团股份有限公司 过孔连接结构及阵列基板的制造方法、阵列基板
CN111490076A (zh) * 2019-01-25 2020-08-04 三星显示有限公司 导线、包括导线的显示装置和制造显示装置的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467122A (zh) * 2021-06-30 2021-10-01 武汉华星光电技术有限公司 显示面板及其制作方法、移动终端
CN114167654A (zh) * 2021-12-08 2022-03-11 武汉华星光电技术有限公司 一种阵列基板及液晶显示面板

Also Published As

Publication number Publication date
WO2022156004A1 (zh) 2022-07-28
US20230113882A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
KR100898694B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법
CN1752852B (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
KR100344846B1 (ko) 박막트랜지스터와 그 제조방법
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR20020036013A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 이를검사하기 위한 검사 장치
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4808654B2 (ja) アレイ回路基板の製造方法
TWI305682B (en) Bottom substrate for liquid crystal display device and the method of making the same
CN112951845A (zh) 阵列基板
KR20040055720A (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
CN101963726A (zh) Ffs型tft-lcd阵列基板及其制造方法
KR100338008B1 (ko) 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
CN111682057B (zh) 显示面板及显示面板的制备方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN111128876B (zh) 一种阵列基板的制备方法
CN111564454B (zh) 一种显示基板及其制造方法、显示装置
CN109212854B (zh) 一种ltps阵列基板的制造方法
JP2005258115A (ja) 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
TW201349430A (zh) 應用於面板的導電結構及其製造方法
US20040197964A1 (en) Method for fabricating thin film transistor for liquid crystal display device
JP4593551B2 (ja) 電子機器用基板及びその製造方法と電子機器
CN101963727B (zh) Ffs型tft-lcd阵列基板及其制造方法
KR20010066176A (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN111613578A (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210611