CN102315279A - 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置 - Google Patents

一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置 Download PDF

Info

Publication number
CN102315279A
CN102315279A CN201110293403A CN201110293403A CN102315279A CN 102315279 A CN102315279 A CN 102315279A CN 201110293403 A CN201110293403 A CN 201110293403A CN 201110293403 A CN201110293403 A CN 201110293403A CN 102315279 A CN102315279 A CN 102315279A
Authority
CN
China
Prior art keywords
metal layer
block
film transistor
metal level
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110293403A
Other languages
English (en)
Inventor
陈孝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201110293403A priority Critical patent/CN102315279A/zh
Priority to PCT/CN2011/080591 priority patent/WO2013044528A1/zh
Priority to US13/318,608 priority patent/US20130082287A1/en
Publication of CN102315279A publication Critical patent/CN102315279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置，一种薄膜晶体管，包括闸极和源极，所述闸极包括第一金属层区块和位于第一金属层区块上方的第二金属层区块，所述第二金属层区块的热膨胀系数小于所述第一金属层区块的热膨胀系数；所述第一金属层区块上表面和所述第二金属层区块下表面相接触，且所述第一金属层区块上表面和所述第二金属层区块下表面的宽度保持一致。本发明可以在抑制凸包(hillock)产生的同时，有效避免漏电现象。

Description

一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
技术领域
本发明涉及液晶显示领域，更具体的说，涉及一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置。
背景技术
阵列基板是液晶显示装置的一个重要构件，阵列基板包括有多个薄膜晶体管，每个薄膜晶体管包括一个源极和一个闸极，在闸极形成时，通常是采用Al，Cu，Au等制成一层金属层区块，因该类材质膨胀系数较高，因制程上的受热会产生与上下层结构热膨胀不批配，最后产生小凸包，称为hillock。为解决此问题，美国专利US5905274公开了一种抑制凸包(hillock)产生的方法，其原理是在此金属层区块上方，再搭配另一金属层，如Mo，Ta，Co等较不会产生膨胀材质，以抑制凸包(hillock)产生，这样闸极就形成双层结构，具有第一和第二金属层区块于基材上，第一金属层区块主要功能为电性传导，第二金属层区块主要的目的为防止凸包(hillock)产生。但经过测试，该制程中，此双层金属结构会造成漏电。
发明内容
本发明所要解决的技术问题是提供一种可抑制凸包(hillock)产生且不会漏电的薄膜晶体管及其制造方法、阵列基板、液晶显示装置。
本发明的目的是通过以下技术方案来实现的：
一种薄膜晶体管，包括闸极和源极，所述闸极包括第一金属层区块和位于第一金属层区块上方的第二金属层区块，所述第二金属层区块的热膨胀系数小于所述第一金属层区块的热膨胀系数；所述第一金属层区块上表面和所述第二金属层区块下表面相接触，且所述第一金属层区块上表面和所述第二金属层区块下表面的宽度保持一致。
优选的，所述第一金属层区块和第二金属层区块的横截面为梯形。此为闸极的一种具体的结构形式，可利用蚀刻工艺加工形成。
优选的，第一金属层区块和第二金属层区块的侧面与底面的夹角大于30°，小于60°。
优选的，所述夹角为45°。
优选的，所述第一金属层区块和第二金属层区块同一侧的侧面与底面的夹角相同。
一种薄膜晶体管的制造方法，包括以下步骤：
A：在基板上通过曝光、显影和蚀刻的工序形成第一金属层区块和位于第一金属层区块上方的第二金属层区块，所述第一金属层区块上表面和所述第二金属层区块下表面的宽度保持一致。
优选的，所述步骤A包括：
A1：在基板上镀上第一金属层，在第一金属层上铺设第一光阻层，通过曝光、显影、蚀刻出薄膜晶体管闸极的第一金属层区块；
A2：清除第一光阻层，然后在第一金属层区块上镀上第二金属层，在第二金属层上对应第一金属层区块的位置铺设第二光阻层，通过曝光、显影、蚀刻出薄膜晶体管闸极的第二金属层区块。
本方法在蚀刻第一金属层和第二金属层的时候分别使用了第一光阻层和第二光阻层，因此两金属层的蚀刻过程互不影响，可以分别在第一金属层区块和第二金属层区块形成的过程中进行精确控制，有利于提升加工精度。
优选的，所述步骤A包括：
A1：在基板上依次镀上第一金属层和第二金属层；
A2：涂布光阻层，通过曝光、显影和蚀刻的工序形成薄膜晶体管闸极的第一金属层区块；然后利用同一光阻层再对第二金属层进行蚀刻形成第二金属层区块。本方法光阻层只需使用一次，就可以同时加工出第一金属层区块和第二金属层区块，简化加工过程，降低加工成本。
优选的，所述步骤A中，在蚀刻中通过控制蚀刻的时间，达到指定的第一金属层区块和第二金属层区块的侧面与底面的夹角度数。此为一种控制夹角度数的具体实施方法。
一种阵列基板，包括上述薄膜晶体管。
一种液晶显示装置，包括上述阵列基板。
通过多次研究试验证明，现有技术中的薄膜晶体管的双层金属的闸极产生漏电的原因在于：因两层材质有不同的蚀刻速度，会造成两层金属产生两个梯形的结构，这样第一金属层区块的下底以及与第一金属层区块接触的第二金属层区块的上底的宽度是不一样的，即第一金属层区块上底宽度为W1，第二金属层区块下底宽度为W2，W1大于W2，这样第一金属层区块的上底就有裸露部分，造成漏电。本发明中，薄膜晶体管闸极的第一金属层区块上表面和第二金属层区块下表面的宽度保持一致。，这样第一金属层区块与第二金属层接触的表面完全与第二金属层拼合，带电的时候接触面不再有裸漏的区域，因此可以很好的避免漏电现象的产生。本发明结构简单，加工容易，减少因凸包(hillock)造成良率损失，同时不因阶梯覆盖率不佳产生漏电，因此可以在抑制凸包(hillock)产生的同时，有效避免漏电现象。
附图说明
图1是现有的薄膜晶体管闸极示意图；
图2是本发明薄膜晶体管闸极示意图；
图3是本发明实施例一第一金属区块的制作示意图；
图4是本发明实施例一第二金属区块的制作示意图；
图5是本发明实施例二第一金属区块的制作示意图；
图6是本发明实施例二第二金属区块的制作示意图；
图7是本发明方法制作的薄膜晶体管闸极示意图；
图8是本发明方法制作的绝缘层、奥姆接触层示意图；
图9是本发明方法制作的源极示意图；
图10是本发明方法制作的薄膜晶体管示意图；
其中：1、基板；2、第一金属层区块；3、第二金属层区块；4、光阻层；41、第一光阻层；42、第二光阻层；6、绝缘层；7、半导体层；8、奥姆接触层；9、源极；10、第二绝缘层；11、画素电极。
具体实施方式
下面结合附图和较佳的实施例对本发明作进一步说明。
本发明一种实施例的液晶显示装置的阵列基板上的薄膜晶体管包括闸极和源极9，所述闸极的结构如图2所示，其包括第一金属层区块2和位于第一金属层区块2上方的第二金属层区块3，所述第二金属层区块3的热膨胀系数小于所述第一金属层区块2的热膨胀系数；所述第一金属层区块2上表面和所述第二金属层区块3下表面相接触，且所述第一金属层区块2上表面和所述第二金属层区块3下表面的宽度保持一致，即第一金属层区块2上底宽度为W1，第二金属层区块3下底宽度为W2，W1＝W2。所述第一金属层区块2可以采用如Al，Cu，Au等膨胀系数较高的金属，而第二金属层区块3可以采用如Mo，Ta，Co等膨胀系数较低的金属。
从图2中可以看出，所述第一金属层区块2和第二金属层区块3的横截面为梯形。此为闸极的一种具体的结构形式，可利用蚀刻工艺加工形成。当然，如能通过其他工艺制成矩形、正方形等其他形状也是可行的，只要保证第一金属层区块2的上表面和第二金属层区块3的下表面的宽度保持一致就可以。
进一步的，所述第一金属层区块2和第二金属层区块3同一侧的侧面与底面的夹角相同，即θ1＝θ2。优选的，30°＜θ1＝θ2＜60°，其中θ1＝θ2＝45°为最佳。
上述薄膜晶体管的制造方法，包括以下步骤A：在基板1上通过曝光、显影和蚀刻的工序形成第一金属层区块和位于第一金属层区块上方的第二金属层区块，所述第一金属层区块2上表面和所述第二金属层区块3下表面的宽度保持一致。。
下面结合具体实施方式进一步阐释本发明的构思：
实施例一
所述步骤A包括：
A1：在基板1上镀上第一金属层，在第一金属层上铺设第一光阻层41，通过曝光、显影、蚀刻出薄膜晶体管闸极的第一金属层区块2；
A2：清除第一光阻层41，然后在第一金属层区块2上镀上第二金属层，在第二金属层上对应第一金属层区块2的位置铺设第二光阻层42，通过曝光、显影、蚀刻出薄膜晶体管闸极的第二金属层区块3。
进一步的，所述步骤A中，在蚀刻中通过控制蚀刻的时间，达到指定的第一金属层区块2和第二金属层区块3的侧面与底面的夹角度数。
其整体制程的具体过程如图3、图4、图7-图10所示：
如图3所示，第一金属层直接镀膜于基板1上方，第一光阻层41按指定的宽度、形状及位置镀膜于第一金属层上方；
如图4所示，进行蚀刻的动作，留下欲留的第一金属层区块2，后去光阻，于第一金属层区块2上，镀上第二金属层区块3，于第二金属层区块3上方，藉由微影制程留下欲留的第二光阻层42；
如图7所示，于第二光阻层42完成后，针对第二金属层进行蚀刻，留下欲留的第二金属层区块3，后去光阻，至此完成薄膜晶体管的闸极的制造；
如图8所示，第一、第二金属层区块3完成后，利用微影制程，在第二金属层区块3上方以CVD沈积绝缘层6，于绝缘层6上方的指定区域，形成半导体层7以及奥姆接触层8；
如图9所示，于奥姆接触层8上方，镀上第三金属层，采用微影制程形成薄膜晶体管的源极9；
如图10所示，于源极9形成后，在其上形成第二绝缘层10以保护薄膜晶体管(TFT)结构，然后以光微影及蚀刻制程(contact hole)将第三金属层露出，并且镀上透光金属(如ITO)形成画素电极11，如上述的方法，即可形成一个有两层金属结构的闸极的薄膜晶体管。
实施例二
所述步骤A包括：
A1：在基板1上依次镀上第一金属层区块2和第二金属层；
A2：涂布光阻层4，通过曝光、显影和蚀刻的工序形成薄膜晶体管闸极的第一金属层区块2；然后利用同一光阻层4再对第二金属层进行蚀刻形成第二金属层区块3。
进一步的，所述步骤A中，在蚀刻中通过控制蚀刻的时间，达到指定的第一金属层区块2和第二金属层区块3的侧面与底面的夹角度数。
其整体制程的具体过程如图5、图6、图7-图10所示，其中，仅图5、图6中所示的闸极的制造步骤与实施例一中不同，后续工序皆与实施例一中类似。
如图5所示，第一金属层直接镀膜于基板1上方，第二金属层直接镀膜于第一金属层上方，第二光阻层42按指定的宽度、形状及位置镀膜于第二金属层上方；
如图6、7所示，于光阻层4完成后，针对第二金属层进行蚀刻，留下欲留的第二金属层区块3，再针对第一金属层进行蚀刻，留下欲留的第一金属层区块2(可藉由两次单金属蚀刻或双金属蚀刻控制其他参数)，后去除光阻层4，至此完成薄膜晶体管的闸极的制造；
如图8所示，第一，第二金属层区块3完成后，利用微影制程，在第二金属层区块3上方以CVD沈积绝缘层6，于绝缘层6上方的指定区域，形成半导体层7以及奥姆接触层8；
如图9所示，于奥姆接触层8上方，镀上第三金属层，采用微影制程形成薄膜晶体管的源极9；
如图10所示，于源极9形成后，在其上形成第二绝缘层10以保护薄膜晶体管(TFT)结构，然后以光微影及蚀刻制程(contact hole)将第三金属层露出，并且镀上透光金属(如ITO)形成画素电极11，如上述的方法，即可形成一个有两层金属结构的闸极的薄膜晶体管。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (11)

1.一种薄膜晶体管，包括闸极和源极，所述闸极包括第一金属层区块和位于第一金属层区块上方的第二金属层区块，其特征在于，所述第二金属层区块的热膨胀系数小于所述第一金属层区块的热膨胀系数；所述第一金属层区块上表面和所述第二金属层区块下表面相接触，且所述第一金属层区块上表面和所述第二金属层区块下表面的宽度保持一致。
2.如权利要求1所述的一种薄膜晶体管，其特征在于，所述第一金属层区块和第二金属层区块的横截面为梯形。
3.如权利要求2所述的一种薄膜晶体管，其特征在于，第一金属层区块和第二金属层区块的侧面与底面的夹角大于30°，小于60°。
4.如权利要求3所述的一种薄膜晶体管，其特征在于，所述夹角为45°。
5.如权利要求1～4任一所述的一种薄膜晶体管，其特征在于，所述第一金属层区块和第二金属层区块同一侧的侧面与底面的夹角相同。
6.一种薄膜晶体管的制造方法，包括以下步骤：
A：在基板上通过曝光、显影和蚀刻的工序形成第一金属层区块和位于第一金属层区块上方的第二金属层区块，所述第一金属层区块上表面和所述第二金属层区块下表面的宽度保持一致。
7.如权利要求6所述的一种薄膜晶体管的制造方法，其特征在于，所述步骤A包括：
A1：在基板上镀上第一金属层，在第一金属层上铺设第一光阻层，通过曝光、显影、蚀刻出薄膜晶体管闸极的第一金属层区块；
A2：清除第一光阻层，然后在第一金属层区块上镀上第二金属层，在第二金属层上对应第一金属层区块的位置铺设第二光阻层，通过曝光、显影、蚀刻出薄膜晶体管闸极的第二金属层区块。
8.如权利要求6所述的一种薄膜晶体管的制造方法，其特征在于，所述步骤A包括：
A1：在基板上依次镀上第一金属层和第二金属层；
A2：涂布光阻层，通过曝光、显影和蚀刻的工序形成薄膜晶体管闸极的第一金属层区块；然后利用同一光阻层再对第二金属层进行蚀刻形成第二金属层区块。
9.如权利要求6～8任一所述的一种薄膜晶体管的制造方法，其特征在于，所述步骤A中，在蚀刻中通过控制蚀刻的时间，达到指定的第一金属层区块和第二金属层区块的侧面与底面的夹角度数。
10.一种阵列基板，包括如权利要求1～4任一所述的薄膜晶体管。
11.一种液晶显示装置，包括如权利要求10所述的一种阵列基板。
CN201110293403A 2011-09-29 2011-09-29 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置 Pending CN102315279A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110293403A CN102315279A (zh) 2011-09-29 2011-09-29 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
PCT/CN2011/080591 WO2013044528A1 (zh) 2011-09-29 2011-10-09 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
US13/318,608 US20130082287A1 (en) 2011-09-29 2011-10-09 Thin Film Transistor and Manufacturing Method thereof, Array Substrate, and Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110293403A CN102315279A (zh) 2011-09-29 2011-09-29 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置

Publications (1)

Publication Number Publication Date
CN102315279A true CN102315279A (zh) 2012-01-11

Family

ID=45428266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110293403A Pending CN102315279A (zh) 2011-09-29 2011-09-29 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置

Country Status (2)

Country Link
CN (1) CN102315279A (zh)
WO (1) WO2013044528A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983157A (zh) * 2012-11-29 2013-03-20 昆山工研院新型平板显示技术中心有限公司 一种铝栅极及其制备方法和包括该铝栅极的薄膜晶体管
CN113421916A (zh) * 2021-05-27 2021-09-21 重庆惠科金渝光电科技有限公司 金属导电薄膜的制备方法、薄膜晶体管以及显示装置
WO2022156004A1 (zh) * 2021-01-25 2022-07-28 武汉华星光电技术有限公司 阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378101A (zh) * 2001-04-05 2002-11-06 元太科技工业股份有限公司 控制形成金属薄膜电极小剖面斜角的方法及其产品
US20050136574A1 (en) * 2003-12-17 2005-06-23 Chih-Hung Shih Thin film transistor and process for making an array panel
CN1752852A (zh) * 2004-09-24 2006-03-29 三星电子株式会社 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN101226932A (zh) * 2008-02-18 2008-07-23 友达光电股份有限公司 像素结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
KR20060028517A (ko) * 2004-09-24 2006-03-30 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
JP2007322715A (ja) * 2006-05-31 2007-12-13 Sharp Corp 液晶表示装置及びその製造方法
CN201637973U (zh) * 2010-04-23 2010-11-17 北京京东方光电科技有限公司 阵列基板和液晶显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378101A (zh) * 2001-04-05 2002-11-06 元太科技工业股份有限公司 控制形成金属薄膜电极小剖面斜角的方法及其产品
US20050136574A1 (en) * 2003-12-17 2005-06-23 Chih-Hung Shih Thin film transistor and process for making an array panel
CN1752852A (zh) * 2004-09-24 2006-03-29 三星电子株式会社 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN101226932A (zh) * 2008-02-18 2008-07-23 友达光电股份有限公司 像素结构及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983157A (zh) * 2012-11-29 2013-03-20 昆山工研院新型平板显示技术中心有限公司 一种铝栅极及其制备方法和包括该铝栅极的薄膜晶体管
WO2022156004A1 (zh) * 2021-01-25 2022-07-28 武汉华星光电技术有限公司 阵列基板
US12094888B2 (en) 2021-01-25 2024-09-17 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate
CN113421916A (zh) * 2021-05-27 2021-09-21 重庆惠科金渝光电科技有限公司 金属导电薄膜的制备方法、薄膜晶体管以及显示装置
CN113421916B (zh) * 2021-05-27 2024-03-01 重庆惠科金渝光电科技有限公司 金属导电薄膜的制备方法、薄膜晶体管以及显示装置

Also Published As

Publication number Publication date
WO2013044528A1 (zh) 2013-04-04

Similar Documents

Publication Publication Date Title
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN101887186B (zh) 用于显示设备的阵列基板及其制造方法
KR102120578B1 (ko) Tft 기판의 단선 수리 방법
CN102569307B (zh) 薄膜晶体管基板及其制造方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN105047723B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN102148195A (zh) Tft-lcd阵列基板及其制造方法
CN104102059A (zh) Tft阵列基板及其制造方法
CN105428243B (zh) 一种薄膜晶体管及制作方法、阵列基板和显示装置
CN101587272A (zh) 液晶显示器件及其制造方法
CN101097928A (zh) 薄膜晶体管阵列基板及其制造方法
US20180047830A1 (en) Low temperature polycrystalline silicon thin film transistor and manufacturing thereof
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
US20180069098A1 (en) Oxide tft and method of forming the same
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN103762199A (zh) 一种液晶显示器的阵列基板的制造方法
CN106783889A (zh) 显示基板及其制备方法、显示装置
CN101414564B (zh) 低温多晶硅薄膜晶体管的制造方法
CN102315279A (zh) 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
CN102832169A (zh) 阵列基板及其制备方法、显示器件
CN103715135A (zh) 一种过孔及其制作方法、阵列基板
CN106340543A (zh) 薄膜晶体管、阵列基板极其制造方法和显示面板
CN102569293A (zh) 薄膜晶体管阵列及其线路结构
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN102637634A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120111