CN104465670A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104465670A
CN104465670A CN201410773384.0A CN201410773384A CN104465670A CN 104465670 A CN104465670 A CN 104465670A CN 201410773384 A CN201410773384 A CN 201410773384A CN 104465670 A CN104465670 A CN 104465670A
Authority
CN
China
Prior art keywords
sub
layer
thin
thin layer
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410773384.0A
Other languages
English (en)
Other versions
CN104465670B (zh
Inventor
吕志军
王珂
王久石
张方振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410773384.0A priority Critical patent/CN104465670B/zh
Publication of CN104465670A publication Critical patent/CN104465670A/zh
Priority to PCT/CN2015/076954 priority patent/WO2016090807A1/zh
Priority to US14/892,067 priority patent/US9972643B2/en
Application granted granted Critical
Publication of CN104465670B publication Critical patent/CN104465670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够提高钝化层与透明电极层的附着力，避免透明电极层在光刻胶剥离的过程中脱落。其中，所述阵列基板包括位于衬底基板表面的薄膜晶体管、设置于薄膜晶体管上方的第一钝化层，以及位于第一钝化层表面的透明电极层，第一钝化层包括第一子薄膜层，以及位于第一子薄膜层表面与透明电极层相接触的第二子薄膜层；其中，第二子薄膜层的薄膜致密度大于第一子薄膜层。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
具体的，TFT10的结构如图1所示，包括栅极100，依次位于栅极表面的栅极绝缘层101、半导体有源层102，以及位于半导体有源层102两侧的源极103和漏极104。当向栅极100施加大于或等于TFT10的临界电压时，半导体有源层102形成通道，使得源极103与漏极104导通，以实现TFT10的导通。
为了避免TFT10的电学性能受到影响，需要对半导体有源层102的表面进行保护，由于制作SiO2(二氧化硅)薄膜具有优越的电绝缘性和工艺可行性，因此可以在半导体有源层102的表面形成由SiO2构成的SiO2钝化层105。
然而，在沉积SiO2薄膜的过程中，受温度的影响氧化加速，使得形成的SiO2薄膜结构较为疏松。因此SiO2薄膜的表面具有很多的小孔，导致SiO2薄膜表面的附着力下降。这样一来，采用构图工艺，在由SiO2构成的半导体有源层102表面形成像素电极层106过程中，在刻蚀工艺之后，将覆盖像素电极层图案的光刻胶进行剥离时，会造成像素电极层106的脱离，从而严重影响产品的质量。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够提高钝化层与透明电极层的附着力，避免透明电极层在光刻胶剥离的过程中脱落。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种阵列基板，包括位于衬底基板表面的薄膜晶体管、设置于所述薄膜晶体管上方的第一钝化层，以及位于所述第一钝化层表面的透明电极层，所述第一钝化层包括：
第一子薄膜层，以及位于所述第一子薄膜层表面与所述透明电极层相接触的第二子薄膜层；
其中，所述第二子薄膜层的薄膜致密度大于所述第一子薄膜层。
本发明实施例的另一方面，提供一种显示装置包括如上所述的任意一种阵列基板。
本发明实施例的又一方面，提供一种阵列基板的制作方法，包括：
在衬底基板上，通过构图工艺形成薄膜晶体管；
在所述薄膜晶体管上方，通过化学气相沉积法形成第一子薄膜层；
在所述第一子薄膜层的表面，通过化学气相沉积法形成第二子薄膜层；其中，所述第一子薄膜层与所述第二子薄膜层构成第一钝化层，所述第二子薄膜层的薄膜致密度大于所述第一子薄膜层；
在所述第一钝化层的表面，通过构图工艺形成透明电极层。
本发明实施例提供一种阵列基板及其制作方法、显示装置。其中，所述阵列基板包括位于衬底基板表面的薄膜晶体管；为了避免薄膜晶体管或位于所述薄膜晶体管表面的其它导电膜层的电学性能受到影响，在薄膜晶体管上方还设置有第一钝化层；在第一钝化层表面设置有透明电极层。第一钝化层包括第一子薄膜层，以及位于第一子薄膜层表面与所述透明电极层相接触的第二子薄膜层；其中，第二子薄膜层的薄膜致密度大于第一子薄膜层。由于薄膜致密度越高，形成的薄膜层的结构越紧致，薄膜层表面的小孔数量越少。因此，在第一钝化层中，将薄膜致密度较高的第二子薄膜层与透明电极层相接触，可以提高透明电极层与第二子薄膜层之间的结合力。这样一来，可以在制作透明电极层的构图工艺中，在对位于透明电极层表面的光刻胶进行剥离时，能够避免透明电极层从第二子薄膜层的表面脱落。从而提高了产品的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的结构示意图；
图2a为本发明实施例提供的一种阵列基板的结构示意图；
图2b为本发明实施例提供的另一种阵列基板的结构示意图；
图3为本发明实施例提供的又一种阵列基板的结构示意图；
图4为本发明实施例提供的一种阵列基板的制作方法流程图；
图5为本发明实施例提供的另一种阵列基板的制作方法流程图。
附图标记：
01-衬底基板；10-TFT；100-栅极；101-栅极绝缘层；102-半导体有源层；103-源极；104-漏极；105-SiO2钝化层；106-像素电极层；107-公共电极层；108-有机绝缘层；200-第一钝化层；210-第一子薄膜层；211-第二子薄膜层；212-第三子薄膜层；201-第二钝化层；300-透明电极层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图2a或图2b所示，可以包括位于衬底基板01表面的TFT10、设置于TFT10上方的第一钝化层200，以及位于第一钝化层200表面的透明电极层300。其中，所述TFT10的上方是指，TFT10远离衬底基板01的方向。
所述第一钝化层200可以包括：第一子薄膜层210，以及位于第一子薄膜层210表面与透明电极层300相接触的第二子薄膜层211。
其中，第二子薄膜层211的薄膜致密度大于第一子薄膜层210的薄膜致密度。
本发明实施例提供一种阵列基板，包括位于衬底基板表面的薄膜晶体管；为了避免薄膜晶体管或位于所述薄膜晶体管表面的其它导电膜层的电学性能受到影响，在薄膜晶体管上方还设置有第一钝化层；在第一钝化层表面设置有透明电极层。第一钝化层包括第一子薄膜层，以及位于第一子薄膜层表面与所述透明电极层相接触的第二子薄膜层；其中，第二子薄膜层的薄膜致密度大于第一子薄膜层。由于薄膜致密度越高，形成的薄膜层的结构越紧致，薄膜层表面的小孔数量越少。因此，在第一钝化层中，将薄膜致密度较高的第二子薄膜层与透明电极层相接触，可以提高透明电极层与第二子薄膜层之间的结合力。这样一来，可以在制作透明电极层的构图工艺中，在对位于透明电极层表面的光刻胶进行剥离时，能够避免透明电极层从第二子薄膜层的表面脱落。从而提高了产品的质量。
需要说明的是，第一、透明电极层300的作用不同，第一钝化层200在阵列基板中的设置位置也不相同，以下通过具体的实施例对阵进行说明。
实施例一
对于TN(Twist Nematic，扭曲向列)型的显示装置而言，阵列基板上只设置有一层透明电极层，所述透明电极层300为像素电极层106，如图2a所示。在此情况下，设置于TFT10上方的第一钝化层200的表面与TFT10相接触。
实施例二
对于AD-SDS(Advanced-Super Dimensional Switching，简称为ADS，高级超维场开关)型显示装置而言，阵列基板上设置有两层层透明电极层。位于上层的透明电极层为狭缝状，位于下层的透明电极层为平面状。当位于上层的所述透明电极层300为公共电极层107时，阵列基板的结构可以如图2b所示。
在此情况下，设置于TFT10上方的第一钝化层200并没有与TFT10的表面直接相接触，TFT10与第一钝化层200之间还设置有像素电极层106和第二钝化层201。
由于公共电极层107为狭缝状电极，因此其与第一钝化层200的接触面积较小，更容易脱落。所以当第一钝化层200由第一子薄膜层210和第二子薄膜层211构成时，由于第二子薄膜层211的薄膜致密度大于第一子薄膜层210，因此能够提高公共电极层107与第二子薄膜层211的结合力，因此更有效的防止了狭缝状电极在制作过程中的脱离现象。
此外，对于IPS(In Plane Switch，横向电场效应)型显示装置而言，阵列基板上也设置有两层层透明电极层。位于两层透明电极层均为狭缝状，其狭缝位置交错设置。
在此情况下，第二钝化层201接触的透明电极层(像素电极106)也为狭缝状电极，其与第二钝化层201的接触面积较小，因此为了避免制作像素电极106的过程中发生脱落现象，也可以将第二钝化层201的设置方式如同第一钝化层200一样，由两层子薄膜层构成。其中，第二钝化层201中与像素电极106相接触的子薄膜层的薄膜致密度较大。因此能够提高像素电极106与第二钝化层201之间的结合力，更有效的防止了狭缝状电极在制作过程中的脱离现象。
第二、由于SiO2(二氧化硅)薄膜具有优越的电绝缘性和工艺可行性；对于采用LTPS(Low Temperature Poly-silicon，低温多晶硅)或半导体氧化物，例如IGZO(indium gallium zinc oxide，铟镓锌氧化物)作为半导体有源层102的TFT10而言，采用SiO2薄膜作为钝化层时，在利用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)沉积SiO2薄膜过程中，成膜气氛对半导体有源层102的影响较小。因此，SiO2可以是构成钝化层，例如第一钝化层200的理想材料。
然而，由于在沉积SiO2薄膜的过程中，受温度的影响氧化加速，使得形成的SiO2薄膜结构较为疏松。因此SiO2薄膜的表面具有很多的小孔，导致SiO2薄膜表面的附着力下降。使得形成于SiO2薄膜表面的透明电极层300容易发生脱落。相对于SiO2薄膜而言，采用SiNx(氮化硅)或SiON(氮氧化硅)形成的薄膜的致密度较高，薄膜结构较为紧致，与透明导电层300的结合力较高。然而在制作SiNx或SiON薄膜的过程中，成膜气氛会对由LTPS或半导体氧化物构成的半导体有源层102产生影响，降低了TFT10的电学性能。
综上所述，接合SiO2薄膜以及SiNx或SiON薄膜的优点。可以将SiO2作为构成第一子薄膜层210的材料；SiNx或SiON中的至少一种作为构成第二子薄膜层211的材料。
第三、由于SiO2薄膜对TFT的电学性能的影响小于SiNx或SiON薄膜对TFT的电学性能的影响。因此，由SiO2构成的第一子薄膜层210的厚度可以为2000埃以下；由SiNx或SiON中的至少一种构成的第二子薄膜层211的厚度可以为100～500埃。当第二子薄膜层211的厚度小于100埃时，薄膜层的厚度太薄，因此无法保证良好的成膜效果。当第二子薄膜层211的厚度大于500埃时，由于第二子薄膜层211的厚度较大，成膜时间较长，因此成膜气氛对TFT的影响时间会增加，不利于TFT的电学性能。
综上所述，设置第一子薄膜层210的厚度大于第二子薄膜层211的厚度，可以在避免透明电极层300与第一钝化层200脱离的同时，还可以在沉积第一钝化层200的过程中，避免成膜气氛对TFT电学性能的影响。
在阵列基板的制作过程中，为了降低阵列基板上数据线(与TFT的源极103或漏极104同层设置)与像素电极层106之间的寄生电容，以提高TFT的开关速度。如图3所示，可以在像素电极层106与第二钝化层201之间形成透明的有机绝缘层108。所述有机绝缘层108的厚度一般大于第二钝化层201的厚度。这样一来，一方面，通过有机绝缘层108，可以增加数据线与像素电极层106之间距离，并且有机绝缘层108的相对介电常数较低，从而降低了上述寄生电容。另一方面，TFT区域上方也设置有有机绝缘层108，能够使得入射至有机绝缘层108内部的光线，一部分能够从TFT区域的上方射出，从而提高了现实面板的开口率。
以下通过具体的实施例，对设置有有机绝缘层108的阵列基板的结构进行详细的描述。
实施例三
如图3所示，阵列基板还可以包括，位于TFT10与第一钝化层200之间的第二钝化层201、依次位于第二钝化层201表面的有机绝缘层108、像素电极层106。通过有机绝缘层108能够减小数据线与像素电极层106之间的寄生电容，并提高显示面板的开口率。
此外，第一钝化层200还可以包括，与有机绝缘层108和像素电极层106相接触的第三子薄膜层212。其中，构成第三子薄膜层212的材料为SiNx或SiON中的至少一种。
这样一来，在有机薄膜层108的表面，利用PECVD沉积由SiNx或SiON构成的第三子薄膜层212时，成膜气氛中可以不用采用N2O(氧化二氮)气体，或者只使用少量的N2O气体。从而降低了N2O气与有机绝缘层108之间的反应几率，避免了位于像素电极106的边界处的有机绝缘层108的表面，由于N2O气与有机绝缘层108反应而出现的孔洞现象。提高了阵列基板的信耐性，避免在高温或者高压试验中，由于信耐性较低而导致的产品质量下降的现象产生。
其中，第三子薄膜层212的厚度可以为100～500埃。当第三子薄膜层212的厚度小于100埃时，薄膜层的厚度太薄，因此无法保证良好的成膜效果。当第三子薄膜层212的厚度大于500埃时，由于第三子薄膜层212的厚度较大，成膜时间较长，因此会增加成膜气氛中N2O气与有机绝缘层108反应的几率，使得位于像素电极106的边界处的有机绝缘层108的表面产生孔洞的几率也增加，不利于提高阵列基板的信耐性。
此外，当TFT10的半导体有源层102采用半导体氧化物或者LTPS构成时，均可以使得TFT10具有较高的迁移率。具体的，TFT10载流子的迁移率可以是非晶硅(a-Si)构成的TFT10的20至30倍。
然而，相对于采用半导体氧化物的技术而言，在LTPS技术中需要较多的曝光工艺，并且还需要采用激光照射将非晶硅转化成多晶硅。因此，制作成本较高。
所以，本实施例中的半导体有源层102优选的，可以采用半导体氧化物构成。例如：氧化锌(ZnO)、氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)等等。
本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板。具有与前述实施例提供的阵列基板相同的结构和有益效果。由于前述实施例中已经对阵列基板的有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体可以包括液晶显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
本发明实施例提供一种阵列基板的制作方法，如图4所示，可以包括：
S101、在衬底基板01上，通过构图工艺形成TFT10。
S102、在TFT10上方，通过化学气相沉积法，例如PECVD，形成第一子薄膜层210。
S103、在第一子薄膜层210的表面，通过PECVD形成第二子薄膜层211。其中，第一子薄膜层210与第二子薄膜层211构成第一钝化层200；第二子薄膜层211的薄膜致密度大于第一子薄膜层210的薄膜致密度。
S104、在第一钝化层200的表面，通过构图工艺形成透明电极层300。
本发明实施例提供一种阵列基板的制作方法，包括，首先在衬底基板上，通过构图工艺形成薄膜晶体管；为了避免薄膜晶体管或位于所述薄膜晶体管表面的其它导电膜层的电学性能受到影响，可以在薄膜晶体管上方，通过化学气相沉积法形成第一子薄膜层；然后，在第一子薄膜层的表面，通过化学气相沉积法形成第二子薄膜层；其中，第一子薄膜层与第二子薄膜层构成第一钝化层，第二子薄膜层的薄膜致密度大于第一子薄膜层；最后，在第一钝化层的表面，通过构图工艺形成透明电极层。其中，由于第二子薄膜层的薄膜致密度大于第一子薄膜层，因此其薄膜致密度高，形成的薄膜层的结构紧致，薄膜层表面的小孔数量少。所以在第二子薄膜层表面形成透明电极层时，可以提高透明电极层与第二子薄膜层之间的结合力。这样一来，可以在制作透明电极层的构图工艺中，在对位于透明电极层表面的光刻胶进行剥离时，能够避免透明电极层从第二子薄膜层的表面脱落。从而提高了产品的质量。
需要说明的是，第一、在本发明的实施例中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
第二、透明电极层300的作用不同，制作阵列基板的过程中，形成第一钝化层200的步骤也不相同，以下通过具体的实施例对阵进行说明。
实施例四
如图2a所示，在透明电极层300为像素电极层106的情况下，在上述步骤S101后，采用步骤S102形成与TFT10的表面相接触的第一钝化层200。
实施例五
如图2b所示，在透明电极层300为公共电极层107的情况下，
在步骤S102包括，在形成第一钝化层200之前，还需要形成于与TFT10的表面相接触的第二钝化层201，然后再所述第二钝化层201的表面形成像素电极层106。
由于公共电极层107为狭缝状电极，因此其与第一钝化层200的接触面积较小，更容易脱落。所以当第一钝化层200由第一子薄膜层210和第二子薄膜层211构成时，由于第二子薄膜层211的薄膜致密度大于第一子薄膜层210，因此能够提高公共电极层107与第二子薄膜层211的结合力，因此更有效的防止了狭缝状电极在制作过程中的脱离现象。
此外，当第二钝化层201接触的透明电极层(像素电极106)也为狭缝状电极时，其与第二钝化层201的接触面积较小，因此为了避免制作像素电极106的过程中发生脱落现象，也可以将第二钝化层201的设置方式如同第一钝化层200一样，由两层子薄膜层构成。其中，第二钝化层201中与像素电极106相接触的子薄膜层的薄膜致密度较大。因此能够提高像素电极106与第二钝化层201之间的结合力，更有效的防止了狭缝状电极在制作过程中的脱离现象。
第三、由于SiO2(二氧化硅)薄膜具有优越的电绝缘性和工艺可行性；对于采用LTPS或半导体氧化物，例如IGZO作为半导体有源层102的TFT而言，采用SiO2薄膜作为钝化层时，在利用PECVD沉积SiO2薄膜过程中，成膜气氛对半导体有源层102的影响较小。因此，SiO2可以是构成钝化层，例如第一钝化层200的理想材料。
然而，由于在沉积SiO2薄膜的过程中，受温度的影响氧化加速，使得形成的SiO2薄膜结构较为疏松。因此SiO2薄膜的表面具有很多的小孔，导致SiO2薄膜表面的附着力下降。使得形成于SiO2薄膜表面的透明电极层300容易发生脱落。相对于SiO2薄膜而言，采用SiNx(氮化硅)或SiON(氮氧化硅)形成的薄膜的致密度较高，薄膜结构较为紧致，与透明导电层300的结合力较高。然而在制作SiNx或SiON薄膜的过程中，成膜气氛会对由LTPS或半导体氧化物构成的半导体有源层102产生影响，降低了TFT10的电学性能。
综上所述，接合SiO2薄膜以及SiNx或SiON薄膜的优点。可以将SiO2作为构成第一子薄膜层210的材料；SiNx或SiON中的至少一种作为构成第二子薄膜层211的材料。
第四、由于SiO2薄膜对TFT的电学性能的影响小于SiNx或SiON薄膜对TFT的电学性能的影响。因此，由SiO2构成的第一子薄膜层210的厚度可以为2000埃以下；由SiNx或SiON中的至少一种构成的第二子薄膜层211的厚度可以为100～500埃。当第二子薄膜层211的厚度小于100埃时，薄膜层的厚度太薄，因此无法保证良好的成膜效果。当第二子薄膜层211的厚度大于500埃时，由于第二子薄膜层211的厚度较大，成膜时间较长，因此成膜气氛对TFT的影响时间会增加，不利于TFT的电学性能。
综上所述，设置第一子薄膜层210的厚度大于第二子薄膜层211的厚度，可以在避免透明电极层300与第一钝化层200脱离的同时，还可以在沉积第一钝化层200的过程中，避免成膜气氛对TFT电学性能的影响。
在阵列基板的制作过程中，为了降低阵列基板上数据线与像素电极层106之间的寄生电容，以提高TFT的开关速度。如图3所示，可以在像素电极层106与第二钝化层201之间形成透明的有机绝缘层108。
以下通过具体的实施例，对设置有有机绝缘层108的阵列基板的制作方法进行详细的描述。
实施例六
如图5所示，所述制作方法可以包括：
S201、在TFT10远离衬底基板01一侧的表面，沉积第二钝化层201。
S202、在第二钝化层201的表面形成有机绝缘层108。
通过有机绝缘层108能够减小数据线与像素电极层106之间的寄生电容，并提高显示面板的开口率。
S203、在有机绝缘层108的表面，通过构图工艺形成对应TFT10的漏极104位置处的过孔。
S204、在有机绝缘层108的表面形成像素电极层106，像素电极层106通过过孔与TFT10的漏极104相连接。
S205、在像素电极层106以及有机绝缘层108的表面形成第三子薄膜层212。其中，构成第三子薄膜层212的材料为氮化硅或氮氧化硅中的至少一种。
这样一来，在有机薄膜层108的表面，利用PECVD沉积由SiNx或SiON构成的第三子薄膜层212时，成膜气氛中可以不用采用N2O(氧化二氮)气体，或者只使用少量的N2O气体。从而降低了N2O气与有机绝缘层108之间的反应几率，避免了位于像素电极106的边界处的有机绝缘层108的表面，由于N2O气与有机绝缘层108反应而出现的孔洞现象。提高了阵列基板的信耐性，避免在高温或者高压试验中，由于信耐性较低而导致的产品质量下降的现象产生。
其中，第三子薄膜层212的厚度可以为100～500埃。当第三子薄膜层212的厚度小于100埃时，薄膜层的厚度太薄，因此无法保证良好的成膜效果。当第三子薄膜层212的厚度大于500埃时，由于第三子薄膜层212的厚度较大，成膜时间较长，因此会增加成膜气氛中N2O气与有机绝缘层108反应的几率，使得位于像素电极106的边界处的有机绝缘层108的表面产生孔洞的几率也增加，不利于提高阵列基板的信耐性。
优选的，半导体有源层102可以采用半导体氧化物构成。例如：氧化锌(ZnO)、氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)等等。相对于LTPS技术而言，能够在确保TFT10具有较高迁移率的前提下，简化生产工艺，降低成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括位于衬底基板表面的薄膜晶体管、设置于所述薄膜晶体管上方的第一钝化层，以及位于所述第一钝化层表面的透明电极层，其特征在于，所述第一钝化层包括：
第一子薄膜层，以及位于所述第一子薄膜层表面与所述透明电极层相接触的第二子薄膜层；
其中，所述第二子薄膜层的薄膜致密度大于所述第一子薄膜层。
2.根据权利要求1所述的阵列基板，其特征在于，
构成所述第一子薄膜层的材料为二氧化硅；
构成所述第二子薄膜层的材料为氮化硅或氮氧化硅中的至少一种。
3.根据权利要求2所述的阵列基板，其特征在于，在所述透明电极层为公共电极层的情况下，
所述阵列基板还包括，位于所述薄膜晶体管与所述第一钝化层之间的第二钝化层、依次位于所述第二钝化层表面的有机绝缘层、像素电极层；
所述第一钝化层还包括，与所述有机绝缘层和所述像素电极层相接触的第三子薄膜层；其中，构成所述第三子薄膜层的材料为氮化硅或氮氧化硅中的至少一种。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述第一子薄膜层的厚度为2000埃以下；
所述第二子薄膜层或所述第三子薄膜层的厚度为100～500埃。
5.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管的半导体有源层由氧化物半导体材料构成。
6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上，通过构图工艺形成薄膜晶体管；
在所述薄膜晶体管上方，通过化学气相沉积法形成第一子薄膜层；
在所述第一子薄膜层的表面，通过化学气相沉积法形成第二子薄膜层；其中，所述第一子薄膜层与所述第二子薄膜层构成第一钝化层，所述第二子薄膜层的薄膜致密度大于所述第一子薄膜层；
在所述第一钝化层的表面，通过构图工艺形成透明电极层。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，
构成所述第一子薄膜层的材料为二氧化硅；
构成所述第二子薄膜层的材料为氮化硅或氮氧化硅。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，在所述透明电极层为公共电极层的情况下，在形成薄膜晶体管的步骤之后，形成所述第一子薄膜层的步骤之前，所述方法包括：
在所述薄膜晶体管远离所述衬底基板一侧的表面，沉积第二钝化层；
在所述第二钝化层的表面形成有机绝缘层；
在所述有机绝缘层的表面，通过构图工艺形成对应所述薄膜晶体管的漏极位置处的过孔；
在所述有机绝缘层的表面形成像素电极层，所述像素电极层通过所述过孔与所述薄膜晶体管的漏极相连接；
在所述像素电极层以及所述有机绝缘层的表面形成第三子薄膜层；其中，构成所述第三子薄膜层的材料为氮化硅或氮氧化硅中的至少一种。
10.根据权利要求8或9所述的阵列基板的制作方法，其特征在于，
所述第一子薄膜层的厚度为2000埃以下；
所述第二子薄膜层或所述第三子薄膜层的厚度为100～500埃。
11.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述薄膜晶体管的半导体有源层由氧化物半导体材料构成。
CN201410773384.0A 2014-12-12 2014-12-12 一种阵列基板及其制作方法、显示装置 Active CN104465670B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410773384.0A CN104465670B (zh) 2014-12-12 2014-12-12 一种阵列基板及其制作方法、显示装置
PCT/CN2015/076954 WO2016090807A1 (zh) 2014-12-12 2015-04-20 阵列基板及其制作方法、显示装置
US14/892,067 US9972643B2 (en) 2014-12-12 2015-04-20 Array substrate and fabrication method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410773384.0A CN104465670B (zh) 2014-12-12 2014-12-12 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104465670A true CN104465670A (zh) 2015-03-25
CN104465670B CN104465670B (zh) 2018-01-23

Family

ID=52911460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410773384.0A Active CN104465670B (zh) 2014-12-12 2014-12-12 一种阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US9972643B2 (zh)
CN (1) CN104465670B (zh)
WO (1) WO2016090807A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047642A (zh) * 2015-08-12 2015-11-11 深圳市槟城电子有限公司 一种端口防护电路集成封装件
WO2016090807A1 (zh) * 2014-12-12 2016-06-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108183089A (zh) * 2017-12-28 2018-06-19 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505033B (zh) * 2016-11-16 2019-06-25 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN109148491B (zh) * 2018-11-01 2021-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1693972A (zh) * 2004-04-29 2005-11-09 Lg.菲利浦Lcd株式会社 多晶硅液晶显示器件的制造方法
CN101017291A (zh) * 2006-02-09 2007-08-15 胜华科技股份有限公司 薄膜晶体管液晶显示器的像素结构
CN102420194A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 集成电路钝化层及其制造方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104133328A (zh) * 2013-05-03 2014-11-05 业鑫科技顾问股份有限公司 显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101739384B1 (ko) 2010-12-24 2017-05-25 엘지디스플레이 주식회사 화이트 유기발광다이오드 표시소자 및 그 제조방법
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN104465670B (zh) 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1693972A (zh) * 2004-04-29 2005-11-09 Lg.菲利浦Lcd株式会社 多晶硅液晶显示器件的制造方法
CN101017291A (zh) * 2006-02-09 2007-08-15 胜华科技股份有限公司 薄膜晶体管液晶显示器的像素结构
CN102420194A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 集成电路钝化层及其制造方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104133328A (zh) * 2013-05-03 2014-11-05 业鑫科技顾问股份有限公司 显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016090807A1 (zh) * 2014-12-12 2016-06-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9972643B2 (en) 2014-12-12 2018-05-15 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof, and display device
CN105047642A (zh) * 2015-08-12 2015-11-11 深圳市槟城电子有限公司 一种端口防护电路集成封装件
CN105047642B (zh) * 2015-08-12 2024-01-19 深圳市槟城电子股份有限公司 一种端口防护电路集成封装件
CN108183089A (zh) * 2017-12-28 2018-06-19 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2019127797A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
US20160329352A1 (en) 2016-11-10
WO2016090807A1 (zh) 2016-06-16
US9972643B2 (en) 2018-05-15
CN104465670B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN208848909U (zh) 阵列基板及包括该阵列基板的显示装置
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
CN102655155B (zh) 阵列基板及其制造方法和显示装置
CN102664194B (zh) 薄膜晶体管
CN103745955B (zh) 显示装置、阵列基板及其制造方法
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN103472646A (zh) 一种阵列基板及其制备方法和显示装置
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
CN103996716A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN103123910A (zh) 阵列基板及其制造方法、显示装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN102683422A (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
KR20100005779A (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN103022145A (zh) 阵列基板、显示装置及制备方法
CN104064472A (zh) 薄膜晶体管及其制作方法、显示装置
WO2015000256A1 (zh) 阵列基板、显示装置及阵列基板的制作方法
CN103715266A (zh) 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
US20140183541A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN203480182U (zh) 一种阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant