JP5838119B2 - 薄膜トランジスタ及びそれを用いた表示装置 - Google Patents

薄膜トランジスタ及びそれを用いた表示装置 Download PDF

Info

Publication number
JP5838119B2
JP5838119B2 JP2012098764A JP2012098764A JP5838119B2 JP 5838119 B2 JP5838119 B2 JP 5838119B2 JP 2012098764 A JP2012098764 A JP 2012098764A JP 2012098764 A JP2012098764 A JP 2012098764A JP 5838119 B2 JP5838119 B2 JP 5838119B2
Authority
JP
Japan
Prior art keywords
protective layer
channel protective
film
thin film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012098764A
Other languages
English (en)
Other versions
JP2013229371A (ja
Inventor
典弘 植村
典弘 植村
剛史 野田
剛史 野田
秀和 三宅
秀和 三宅
功 鈴村
功 鈴村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2012098764A priority Critical patent/JP5838119B2/ja
Priority to US13/851,162 priority patent/US9209306B2/en
Publication of JP2013229371A publication Critical patent/JP2013229371A/ja
Priority to US14/920,647 priority patent/US9812578B2/en
Application granted granted Critical
Publication of JP5838119B2 publication Critical patent/JP5838119B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133602Direct backlight
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜トランジスタ及び表示装置に係わり、特に、半導体層に酸化物半導体を用いる酸化物半導体薄膜トランジスタ及びそれを用いた表示装置に関する。
アモルファスシリコン薄膜トランジスタ(Si-TFT)に比べて、概略同等なプロセスで、移動度が高く、かつ閾電圧Vthの変動が少ない良好な薄膜トランジスタとして、酸化物半導体薄膜トランジスタ(酸化物薄膜トランジスタ,酸化物半導体TFT)が知られている。酸化物半導体TFTを実現しようとした場合、チャネル保護層(ストッパ層)に高密度な酸化シリコン膜を用いることで、信頼性に優れ、高移動度で、オン/オフ比の高い薄膜トランジスタを実現できる。しかしながら、このような高密度酸化シリコン膜を厚く成膜しようとすると、膜応力が増大して膜剥がれ等の問題が発生し、薄膜トランジスタの信頼性が低下してしまうことが課題となっている。
この信頼性の低下を解決する方法として、特許文献1や特許文献2に記載の薄膜トランジスタが知られている。特許文献1に記載の薄膜トランジスタでは、酸化物半導体層上に第1のチャネル保護層と第2のチャネル保護層を有し、何れかのチャネル保護層が低酸素透過性材料で構成されている。このとき、第1のチャネル保護層は、酸化シリコン、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化アルミニウム、それらの窒素含有物、または窒化シリコンにより構成されている。
また、特許文献2に記載の薄膜トランジスタでは、チャネル保護層は第1のチャネル保護層と第2のチャネル保護層の2層から形成され、第1のチャネル保護層の上に第2のチャネル保護層が積層した構造としている。このとき、チャネル保護層はシリコン酸化膜、シリコン酸窒化膜、酸化アルミニウム膜、酸化イットリウム膜、又は酸化マグネシウム膜などの酸化物により構成されている。
特開2010−135462号公報 特開2009−272427号公報
特許文献1及び特許文献2にはチャネル保護層を2層で形成することによって、信頼性を向上させる技術が開示されている。さらには、チャネル保護層を形成するために好適な材料についても開示されている。
しかしながら、特許文献1,2に記載されるように、第1のチャネル保護層と第2のチャネル保護層を異なる材料で構成しようとした場合、同一の材料で構成する場合に比べて製造上の手間やコストが増大してしまうという問題がある。例えば、2層のチャネル保護層をスパッタ法で形成しようとした場合は、それぞれのスパッタターゲットが設置されているチャンバーで別々に成膜しなければならないからである。また、CVD(Chemical Vapor Deposition)法で形成しようとした場合には、不純物の混入を避けるため、異なるチャンバーで成膜するか、もしくは、1層目を成膜した後に、チャンバー内を三フッ化窒素ガス等でクリーニングを行ってから2層目を成膜する必要が生じるからである。
一方、本願発明者らはチャネル保護層を同じ材料で形成した場合であっても、成膜方法や成膜条件によってチャネル保護層の膜密度は大きく異なり、パッシベーションの能力(保護能力)が大きく異なってしまうことを発見した。パッシベーションの能力が大きくするために高密度の酸化シリコン膜を厚く形成しようとした場合、膜応力が増大し、膜剥がれが発生するという問題があった。
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、チャネル保護層を形成する際の膜剥がれを防止することが可能な酸化物半導体薄膜トランジスタを提供することにある。
(1)前記課題を解決すべく、本願発明の薄膜トランジスタは、絶縁基板と、前記絶縁基板の上面に設けられたゲート電極と、前記ゲート電極を覆うように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた酸化物半導体層と、前記酸化物半導体層の少なくとも上面に設けられたチャネル保護層と、前記酸化物半導体層に接して設けられたソース電極及びドレイン電極と、を備える薄膜トランジスタであって、
前記チャネル保護層は、前記酸化物半導体層に接して設けられる第1のチャネル保護層と、前記第1のチャネル保護層の上面に形成される第2のチャネル保護層と、を少なくとも備え、
前記第1のチャネル保護層と前記第2のチャネル保護層とはシリコン酸化膜であり、
前記チャネル保護層は、前記ソース電極、前記ドレイン電極及び前記酸化物半導体層を覆うようにして形成されており、
前記第1のチャネル保護層の膜密度が、前記第2のチャネル保護層の膜密度よりも大きく形成されてなる薄膜トランジスタである。
(2)前記課題を解決すべく、本願発明の表示装置は、絶縁基板からなる第1基板を有し、前記第1基板はY方向に延在しX方向に並設される映像信号線と、X方向に延在しY方向に並設される走査信号線と、薄膜トランジスタを介して前記映像信号線からの映像信号が供給される画素電極と、前記映像信号の基準となる共通信号が供給される共通電極とを有し、前記映像信号線と前記走査信号線とで囲まれる画素の領域がマトリクス状に形成される表示装置であって、前記薄膜トランジスタは、(1)に記載の薄膜トランジスタからなる表示装置である。
本発明によれば、酸化物半導体薄膜トランジスタにおけるチャネル保護層の膜剥がれを防止することができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施形態1の薄膜トランジスタの概略構成を説明するための断面図である。 本発明の実施形態1の薄膜トランジスタの製造方法を説明するための図である。 本発明の実施形態1の薄膜トランジスタの製造方法を説明するための図である。 本発明の実施形態1の薄膜トランジスタにおける第1のチャネル保護層の膜密度に対する閾値電圧変動(ΔVth)の計測結果を示す図である。 本発明の実施形態1の薄膜トランジスタにおける第1のチャネル保護層の膜密度と第2のチャネル保護層の膜密度とをそれぞれ変化させて作成したサンプルでの膜剥がれの有無を評価した結果を示す表である。 本発明の実施形態2の薄膜トランジスタの概略構成を説明するための断面図である。 本発明の実施形態3の薄膜トランジスタの概略構成を説明するための断面図である。 本発明の実施形態4の薄膜トランジスタの概略構成を説明するための断面図である。 本発明の実施形態5の液晶表示装置の全体構成を説明するための平面図である。
以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。また、図中に示すX,Y,Zは、それぞれX軸,Y軸,Z軸を示す。
〈実施形態1〉
図1は本発明の実施形態1の薄膜トランジスタの概略構成を説明するための断面図であり、以下、図1に基づいて、実施形態1の薄膜トランジスタの全体構成を説明する。ただし、実施形態1の薄膜トランジスタは、いわゆるボトムゲート型のトランジスタ構造である。
図1から明らかなように、実施形態1の薄膜トランジスタはガラス基板等の絶縁基板からなる第1基板SUB1の表面(上面)にゲート電極GTが形成されている。ゲート電極GTは、例えば、アルミニウム等の金属薄膜からなる導電膜材料で形成されている。また、ゲート電極GTの上面には、第1基板SUB1の表面をも覆うようにして、ゲート絶縁膜GIが形成されている。このゲート絶縁膜GIは、例えばシリコン酸化膜、シリコン窒化膜、又はシリコン酸窒化膜などの周知の絶縁膜で形成される。また、ゲート絶縁膜GIは2層以上の薄膜を積層した構造でも良く、前述する絶縁膜のいずれかを組み合わせた構造であってもよいが、酸化物半導体層OSLに接する層はシリコン酸化膜とする。さらには、ゲート絶縁膜GIは、その膜厚が80nm以上2000nm以下の範囲で形成され、絶縁耐圧や容量を考慮して適宜、最適な膜厚で構成すればよい。
ゲート絶縁膜GIの上層には平面的に見てゲート電極GTと重なるようにして酸化物半導体層OSLが形成されている。この酸化物半導体層OSLの上面には第1のチャネル保護層CPL1が当該酸化物半導体層OSLと接するように重畳して形成されており、さらには第1のチャネル保護層CPL1の上面には第2のチャネル保護層CPL2が第1のチャネル保護層CPL1と接するように重畳して形成され、実施形態1のチャネル保護層CPLを形成している。このとき第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2は酸化物半導体層OSLよりもX方向の幅が小さく形成されており、酸化物半導体層OSLの対向する端部の上面が保護層CPL1及び第2のチャネル保護層CPL2から露出するように形成されている。
このとき、実施形態1の酸化物半導体層OSLは、例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、及び酸素(O)を主成分とする元素からなる周知のIn-Ga-Zn-O系の酸化物半導体であり、以下、IGZO膜と略記することもある。酸化物半導体としては、In-Ga-Zn-O系の酸化物半導体以外に、アルミニウム(Al)やスズ(Sn)などの元素を用いた、In-Al-Zn-O系、In-Sn-Zn-O系、In-Zn-O系、In-Sn-O系、Zn-O系、Sn-O系などを用いてもよい。また、酸化物半導体層OSLの膜厚は30nm以上500nmの範囲で構成され、大電流を必要とするデバイスに用いる場合には、その膜厚を厚く形成する等、目的に応じて膜厚を調整すればよい。
また、第1及び第2のチャネル保護層CPL1,CPL2は、シリコン酸化膜で構成されている。特に、第1のチャネル保護層CPL1に適用されるシリコン酸化膜の膜密度は高密度の膜で構成されており、後に詳述するように、その膜の密度は2.2g/cm3以上2.6g/cm3以下が望ましい。この構成によって、信頼性の高い薄膜トランジスタTFTを実現できる。また、第1のチャネル保護層CPL1の膜厚は、200nm程度もしくはそれより薄くすることが望ましい。例えば、後に詳述する本願発明者が作成したサンプルでは、第1のチャネル保護層CPL1の膜厚が300nm、及び400nmで形成した場合、膜剥がれが発生してしまった。これは、第1のチャネル保護層CPL1は高密度の膜であり、高密度の膜を厚く成膜する場合、膜応力が増大するからであると考えられる。従って、第1のチャネル保護層CPL1の膜厚は、200nm程度もしくはそれより薄くするのが望ましい。
一方、第2のチャネル保護層CPL2に適用されるシリコン酸化膜の膜密度は、第1のチャネル保護層CPL1に適用されるシリコン酸化膜よりも膜密度の低い構成となっている。例えば、後に詳述するように、膜密度が2.5g/cm3のシリコン酸化膜で第1のチャネル保護層CPL1を形成する場合には、第2のチャネル保護層CPL2は膜密度が2.2g/cm3のシリコン酸化膜で第2のチャネル保護層CPL2を形成することが望ましい。さらには、第2のチャネル保護層CPL2は、第1のチャネル保護層CPL1上に形成され、第1のチャネル保護層CPL1のパッシベーション(保護機能)を補い、かつ第1のチャネル保護層CPL1の膜応力を緩和し膜剥がれが起きない条件で形成される。この条件を満たすために、第2のチャネル保護層CPL2の膜厚は200nm以上が望ましく、かつ第1のチャネル保護層CPL1との合計の膜厚が600nm以下となるように形成することが望ましい。第2のチャネル保護層CPL2の膜厚が200nm以下の場合には、膜厚が薄いためパッシベーションの能力不足となるからである。一方、第2のチャネル保護層CPL2を厚く形成し、第1のチャネル保護層CPL1との合計の膜厚が600nm以上となる場合には、ソース・ドレイン電極配線のチャネル保護層CPLの側壁へのカバレッジが不十分となり、配線の切断や、間隙が発生してしまうという問題が起こってしまうからである。
この第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2から露出される酸化物半導体層OSLの端部表面の内で、一方の露出面には第1のチャネル保護層CPL1の上面から延在されるソース電極STとなる導電膜(透明導電膜や金属薄膜等からなる)が積層され、ゲート絶縁膜GIの上面に延在して形成されている。一方、他方の露出面には、第1のチャネル保護層CPL1の上面から延在されるドレイン線DLとなる導電膜が積層され、ゲート絶縁膜GIの上面に延在して形成されている。この構成により、第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2並びに酸化物半導体層OSLを介して、ソース電極STとドレイン電極DTとがX方向に対向配置される構成としている。すなわち、ボトムゲート型の酸化物半導体薄膜トランジスタを形成している。このソース電極ST及びドレイン電極DT並びにゲート電極GTは、例えばアルミニウム、モリブデン、クロム、銅、タングステン、チタン、ジルコニウム、タンタル、銀、マンガンから選ばれた元素、またはこれらの元素を組み合わせた合金などで形成する。また、チタンの上にアルミニウムを積層する、もしくはアルミニウムの上層と下層をチタンで挟むなどの積層構造としてもよい。さらには、ITOやZnS等の周知の透明導電膜を用いる構成であってもよい。
ソース電極ST及びドレイン電極DT並びに第2のチャネル保護層CPL2を含む第1基板SUB1の上面側には、それぞれを覆うようにして保護するために、無機絶縁膜や有機絶縁膜からなるパッシベーション層(保護層)PASが形成されている。このパッシベーション層PASは、例えば周知のシリコン酸化膜、シリコン窒化膜、又はシリコン酸窒化膜などの絶縁膜で形成する。なお、保護層(パッシベーション層)PASも、単層の絶縁膜の構造に限定されることはなく、2層以上の絶縁膜を積層した構造でもよく、前述の絶縁膜のいずれかを組み合わせた構造であってもよい。
〈製造方法〉
次に、図2及び図3に本発明の実施形態1の薄膜トランジスタの製造方法を説明するための図を示し、以下、図2及び図3に基づいて詳細に説明する。特に、以下に説明する製造工程では、ゲート電極形成、ゲート絶縁膜形成、半導体層形成、チャネル保護層形成、ソース電極とドレイン電極の形成、及びパッシベーション層形成工程について詳細に説明する。なお、以下の説明では、説明を簡単にするために、パターニング前の薄膜層にもパターニング後と同じ記号を付けた説明とする。
a)ゲート電極形成及びゲート絶縁膜形成(図2(a)参照)
まず、ガラス基板等の第1基板SUB1の表面上にスパッタリング法により、モリブデン膜、アルミニウム膜などの金属導電膜を成膜する。続いて、この金属導電膜上に周知のレジスト材料である感光性樹脂(感光性のレジスト)を塗布し感光性樹脂膜を形成した後に、現像しパターニングすることでゲート電極GTの形状に対応したレジストパターンを形成する。その後に、レジストパターンから露出する金属導電膜をウエットエッチング等で除去した後に、このレジストパターンを剥離することにより、ゲート電極GTが形成される。なお、ゲート電極GTはガラス基板からなる第1基板SUB1の表面上に直接形成する構成としたが、これに限定されることはない。例えば、ガラス基板からのアルカリイオン等の混入を防ぐため、第1基板SUB1の表面に下地層となるシリコン窒化膜等を形成し、該下地層の上面にゲート電極GTを形成してもよい。
次に、ゲート電極GTが形成された第1基板SUB1の上面に、例えば周知のプラズマCVD(Chemical Vapor Deposition)法によりシリコン酸化膜、シリコン窒化膜、又はシリコン酸窒化膜などを成膜することにより、ゲート絶縁膜GIを形成する。
b)酸化物半導体の形成(図2(b)参照)
ゲート絶縁膜GIが形成された第1基板SUB1の表面に、周知のスパッタリング法により、In-Ga-Zn-O系In-Al-Zn-O系、In-Sn-Zn-O系、In-Zn-O系、In-Sn-O系、Zn-O系、又はSn-O系などの酸化物半導体OSLを成膜する。この酸化物半導体OSLは、後に詳述するように、酸化物半導体層OSLを形成するための薄膜層である。ただし、酸化物半導体層(酸化物半導体)OSLに対して、酸素や一酸化二窒素を用いてプラズマ処理を施すことにより、酸素欠陥の少ない酸化物半導体層OSLを形成できる。
c)シリコン酸化膜の形成(図2(b)参照)
酸化物半導体OSLが成膜された第1基板SUB1の表面に、周知のプラズマCVD法等により第1のシリコン酸化膜CPL1及び第2のシリコン酸化膜CPL2を、この順番で連続して成膜する。このとき、第1のチャネル保護層CPL1に適用されるシリコン酸化膜の膜密度は、第2のチャネル保護層CPL2に適用されるシリコン酸化膜よりも膜密度を高く形成する。すなわち、異なる膜密度を有する2層のシリコン酸化膜を形成する。
この実施形態1の第1のチャネル保護層CPL1および第2のチャネル保護層CPL2に用いられるシリコン酸化膜はシリコンと酸素を主成分とする薄膜であり、用いられる元素は同一である。このような薄膜層は、第1のチャネル保護層CPL1となるシリコン酸化膜の成膜の途中でガスの流量比や圧力を変更し、引き続き第2のチャネル保護層CPL2となるシリコン酸化膜を形成することで連続的に成膜することが可能である。この場合、成膜条件の変更のみで第1のチャネル保護層CPL1と第2のチャネル保護層CPL2とを形成することが可能となるので、第1基板SUB1の搬送等が不要となり、異なる膜密度の2層のシリコン酸化膜の形成に要する時間を大きく短縮できる。
このような膜密度の異なる2層のシリコン酸化膜からなるチャネル保護層CPLの構成では、第1のチャネル保護層および第2のチャネル保護層を合わせて、膜中で密度が大きく変化するチャネル保護層と解釈することもできる。また、成膜された第1及び第2のチャネル保護層CPL1,CPL2の膜密度は、X線を照射させて発生する蛍光X線を分光分析するX線反射率測定法などにより、膜厚方向の膜密度評価が可能である。
高密度のシリコン酸化膜を成膜する方法は、例えば、成膜時において、RF(Radio Frequency)の出力密度を増大させる、成膜温度を上げる、一酸化二窒素の流量比を増大させる等、成膜装置に依存する成膜条件を最適化すればよい。このような高密度の膜により、半導体層である酸化物半導体層OSLへの不純物の混入を防ぐことが可能となり、高い信頼性を有する薄膜トランジスタTFTを実現できる。ただし、この場合の不純物とは、例えば窒素、酸素、二酸化炭素、水素、水、水酸化物、炭化水素、及びアルコールなどである。
また、第2のチャネル保護層CPL2に適用されるシリコン酸化膜の膜密度は、第1のチャネル保護層CPL1を形成するシリコン酸化膜の膜密度よりも低く形成されている。特に、高密度の膜を厚く成膜した場合、膜応力が増大し膜剥がれの原因となるからである。よって、第1のチャネル保護層CPL1を形成するシリコン酸化膜よりも第2のチャネル保護層CPL2を形成するシリコン酸化膜を相対的に密度の低い膜で構成することで、膜応力を緩和させ、膜剥がれを防止でき、良好なチャネル保護層CPLが形成できることとなる。また、第1のチャネル保護層CPL1の膜厚は、200nm程度もしくはそれより薄くすることが望ましい。
以上の(b),(c)の成膜工程によって、図2(b)に示すように、ゲート絶縁膜GIの上面に、順番に酸化物半導体OSL、第1のチャネル保護層CPL1となるシリコン酸化膜、及び第2のチャネル保護層CPL2となるシリコン酸化膜がそれぞれ順番に積層された第1基板SUB1が形成される。
d)第1及び第2のチャネル保護層の形成(図2(c)参照)
第2のチャネル保護層CPL2の上面に感光性樹脂膜を塗布した後に、現像しパターニングすることで図示しないチャネル保護層CPLの形状に対応したレジストパターンを形成する。その後、レジストパターンから露出する第2のチャネル保護層CPL2をドライエッチングにより除去すると共に、この第2のチャネル保護層CPL2のエッチングで露出される第1のチャネル保護層CPL1もドライエッチングにより除去する。このように、実施形態1では、第2のチャネル保護層CPL2と第1のチャネル保護層CPL1とを連続的にエッチングした後、レジストパターンを剥離し、第1のチャネル保護層CPL1と第2のチャネル保護層CPL2との2層のシリコン酸化膜からなるチャネル保護層CPLを形成する。この第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2の形成工程により、図2(c)に示すように、第1基板SUB1の表面を覆うようにして形成される酸化物半導体OSLの上面に、X方向に対して島状をなす第1のチャネル保護層CPL1と第2のチャネル保護層CPL2との2層の薄膜層(シリコン酸化膜)からなるチャネル保護層CPLが形成される。
e)酸化物半導体層の形成(図2(d)参照)
チャネル保護層CPLが形成された酸化物半導体OSLを含む第1基板SUB1の上面に、感光性樹脂膜を塗布した後に、現像しパターニングすることで、酸化物半導体層OSLの形状に対応した図示しないレジストパターンを形成する。その後、該レジストパターンから露出する酸化物半導体OSLをウエットエッチングにより除去(パターニング)した後に、レジストパターンを剥離することにより、酸化物半導体層OSLが形成される。この酸化物半導体層OSLの形成工程により、図2(d)に示すように、第1基板SUB1の表面を覆うようにして形成されるゲート絶縁膜GIの上面(Z方向)に、島状をなす酸化物半導体層OSLが形成される。このとき、酸化物半導体層OSLの上面(Z方向)には、第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2が配置される構成となる。
f)ソース電極及びドレイン電極の形成(図3(e),(f)参照)
第2のチャネル保護層CPL2、第1のチャネル保護層CPL1、及び酸化物半導体層OSLが形成された基板上すなわち第1基板SUB1の表面に、例えば周知のスパッタリング法により、モリブデン膜やアルミニウム膜などの金属導電膜SDを成膜する(図3(e)参照)。
次に、金属導電膜SDの上面に感光性樹脂膜を塗布した後に、現像しパターニングすることにより、図示しないソース電極ST及びドレイン電極DTの形状に対応したレジストパターンを形成する。その後、レジストパターンから露出する金属導電膜SDを例えばウエットエッチングにより除去(エッチング)した後に、このレジストパターンを剥離する。これにより、ソース電極ST及びドレイン電極DTが形成される(図3(f)参照)。
g)パッシベーション層(保護層)の形成(図3(g)参照)
シリコン酸化膜、シリコン窒化膜、又はシリコン酸窒化膜などの絶縁膜をプラズマCVD法等により第1基板SUB1の表面を覆うようにして形成することにより、パッシベーション層(保護層)PASを成膜する。その後、このパッシベーション層PASに図示しない周知の貫通孔(コンタクトホール)を形成することにより、ソース電極ST及びドレイン電極DTと図示しない信号線とを電気的に接続することができる。
ただし、前述する製造方法では、第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2と酸化物半導体層OSLとを形成する際のエッチングマスクとなるレジストマスクをそれぞれ別々に形成する構成としたが、これに限定されることはない。例えば、第2のチャネル保護層CPL2及び第1のチャネル保護層CPL1並びに酸化物半導体層OSLを加工する際に、周知のハーフ露光技術を用いることにより、フォトリソグラフィの工程をさらに減らすことも可能である。この場合、第2のチャネル保護層CPL2となるシリコン酸化膜の上面に感光性樹脂膜を塗布した後に、ハーフ露光を行い感光性樹脂膜のパターニングを行い、感光性樹脂の厚い部分と薄い部分を有するレジストパターンを形成する。その後、第2のチャネル保護層CPL2、及び第1のチャネル保護層CPL1をドライエッチングする。さらにアッシングによって、酸化物半導体OSLの加工形状すなわち感光性樹脂の薄い部分のレジストパターンを後退(除去)させ、ウエットエッチングにより酸化物半導体層OSLを形成する。この後に、レジストパターンを剥離して、第2のチャネル保護層CPL2、第1のチャネル保護層CPL1、及び酸化物半導体層OSLが形成されることとなる。
以上に説明するように、実施形態1の薄膜トランジスタの製造方法では、チャネル保護層CPLの形成において、同じ元素を用いたプラズマCVDにより成膜途中における成膜装置の(プラズマCVD装置)の成膜条件を変更し、引き続き成膜を行う。これによって、酸化物半導体層OSLに接する側から膜密度の高い第1のチャネル保護層CPL1と、該第1のチャネル保護層CPL1よりも膜密度の低い第2のチャネル保護層CPL2とを成膜する構成となっている。その結果、異なる成膜装置を用いることなく同一の成膜装置を用いて、膜密度の異なる2層のチャネル保護層CPLを形成することが可能となるので、工程を減らしつつ保護性能に優れたチャネル保護層CPLを膜剥がれなく形成することができる。
図4は実施形態1の薄膜トランジスタにおける第1のチャネル保護層の膜密度に対する閾値電圧変動(ΔVth)の計測結果を示す図であり、以下、図4に基づいて実施形態1の第1のチャネル保護層CPL1の膜密度と閾値電圧変動(ΔVth)との関係について説明する。ただし、図4は成膜条件を変化させ、第1のチャネル保護層CPL1の膜密度(Film Density)を2.0から2.8g/cm3までの範囲で形成した場合の閾値電圧変動(ΔVth)を示すグラフである。また、閾値電圧変動(ΔVth)は、温度85℃でゲートに負のバイアス(−25V)を1時間印加した場合の閾値電圧Vthのシフト量である。なお、第1のチャネル保護層CPL1の膜密度が2.62g/cm3以上のサンプルでは膜剥がれが起こり、閾値電圧変動(ΔVth)を測定できなかったため、膜密度が2.62g/cm3以上の閾値電圧変動(ΔVth)は図示していない。
図4に示す第1のチャネル保護層CPL1の膜密度に対する閾値電圧変動(ΔVth)のグラフA1から明らかなように、膜密度の増大に伴って閾値電圧変動(ΔVth)が大きく抑えられていることがわかる。特に、第1のチャネル保護層CPL1の膜密度が2.2g/cm3よりも小さくなると、閾値電圧シフト(閾値電圧変動(ΔVth)が急激に増大する。すなわち、第1のチャネル保護層CPL1の膜密度の減少に伴い、閾値電圧変動(ΔVth)の絶対値が大きくなる。この現象は、チャネル保護層CPL1の膜密度が小さい場合、パッシベーションの能力が低下し、酸化物半導体層OSLへ不純物が混入するためであると考えられる。従って、第1のチャネル保護層CPL1は、膜密度が2.2g/cm3以上で形成することが好ましい。
一方、第1のチャネル保護層CPL1の膜密度が2.62g/cm3以上のサンプルでは、膜剥がれが起こってしまった。従って、第1のチャネル保護層CPL1は、膜密度が2.6g/cm3以下で形成することが好ましい。
以上の結果より、図4中に矢印Bで示すように、第1のチャネル保護層CPL1を構成するシリコン酸化膜の膜密度は、2.2g/cm3から2.6g/cm3の間となるように形成することが望ましい。
図5は実施形態1の薄膜トランジスタにおける第1のチャネル保護層の膜密度と第2のチャネル保護層の膜密度とをそれぞれ変化させて作成したサンプルでの膜剥がれの有無を評価した結果を示す表である。すなわち、第1のチャネル保護層と第2のチャネル保護層との膜密度を変化させるようにして作成したチャネル保護層での膜剥がれを評価した結果を示す図である。以下、図5に基づいて、第1のチャネル保護層CPL1の膜密度と第2のチャネル保護層CPL2の膜密度との関係について説明する。ただし、図5に示す膜剥がれの評価を行うために製作したサンプルの薄膜トランジスタでは、第1のチャネル保護層CPL1の膜厚は200nmであり、第2のチャネル保護層CPL2の膜厚は300nmである。
図5に示すように、サンプル番号1(No.1)の薄膜トランジスタでは、第1のチャネル保護層CPL1の膜密度が2.21g/cm3であり、第2のチャネル保護層CPL2の膜密度が1.89g/cm3である。この場合、第1のチャネル保護層CPL1の膜密度と第2のチャネル保護層CPL2の膜密度との差は0.32g/cm3となり、膜剥がれは生じていない。
サンプル番号2,3の薄膜トランジスタでは第1のチャネル保護層CPL1の膜密度は共に2.43g/cm3である。一方、第2のチャネル保護層CPL2の膜密度はサンプル番号2の薄膜トランジスタでは2.21g/cm3であり、サンプル番号3の薄膜トランジスタでは2.32g/cm3である。このとき、第1のチャネル保護層CPL1の膜密度と第2のチャネル保護層CPL2の膜密度との差は、順に0.22g/cm3,0.11g/cm3であり、共に膜剥がれが生じてしまった。
サンプル番号4,5の薄膜トランジスタでは第1のチャネル保護層CPL1の膜密度は共に2.56g/cm3である。一方、第2のチャネル保護層CPL2の膜密度はサンプル番号4の薄膜トランジスタは2.21g/cm3であり、サンプル番号5の薄膜トランジスタは2.30g/cm3である。このとき、第1のチャネル保護層CPL1と第2のチャネル保護層CPL2との膜密度の差は、順に0.35g/cm3,0.26g/cm3である。ここで、サンプル番号4の薄膜トランジスタは膜剥がれが生じない結果となり、サンプル番号5の薄膜トランジスタは膜剥がれが生じる結果となった。
さらには、サンプル番号6,7,8の薄膜トランジスタでは第1のチャネル保護層CPL1の膜密度は共に2.60g/cm3である。一方、第2のチャネル保護層CPL2の膜密度はサンプル番号6の薄膜トランジスタでは2.56g/cm3であり、サンプル番号7の薄膜トランジスタでは2.30g/cm3であり、サンプル番号8の薄膜トランジスタでは2.21g/cm3である。従って、第1のチャネル保護層CPL1と第2のチャネル保護層CPL2との膜密度の差は、順に0.04g/cm3,0.30g/cm3,0.39g/cm3となる。ここで、サンプル番号6の薄膜トランジスタのみ膜剥がれが生じる結果となり、サンプル番号7,8の薄膜トランジスタは共に膜剥がれが生じない結果となった。
以上の結果からサンプル番号1〜8の薄膜トランジスタの内で、第1のチャネル保護層CPL1の膜密度と第2のチャネル保護層CPL2の膜密度との差が、0.3g/cm3以上となるサンプル番号1,4,7,8の薄膜トランジスタにおいて膜剥がれが発生していないことがわかる。これは、第2のチャネル保護層CPL2の膜応力が第1のチャネル保護層CPL1の膜応力に近くなるほど、膜応力が緩和できないためであると考えられる。従って、第2のチャネル保護層CPL2の膜密度は、第1のチャネル保護層CPL1の膜密度よりも小さく、膜密度の差が0.3g/cm3以上となるように、第1のチャネル保護層CPL1と第2のチャネル保護層CPL2を形成することが望ましい。
以上説明したように、実施形態1の薄膜トランジスタでは、絶縁基板である第1基板SUB1の上面に設けられたゲート電極GTと、該ゲート電極GTを覆うように設けられたゲート絶縁膜GIとを備えている。また、このゲート絶縁膜GI上に設けられた酸化物半導体層OSLと、該酸化物半導体層OSLの上面に設けられたチャネル保護層CPLと、該酸化物半導体層OSLに接して設けられたソース電極ST及びドレイン電極DTと、を備えている。さらには、該チャネル保護層CPLの膜密度が、酸化物半導体層OSLに接する側の膜密度が酸化物半導体層OSLから遠い側の膜密度よりも大きく形成されてなる構成となっている。すなわち、実施形態1のチャネル保護層CPLは、少なくとも酸化物半導体層OSLに接して設けられた第1のチャネル保護層CPL1と、該第1のチャネル保護層CPL1の上面に形成される第2のチャネル保護層CPL2から構成されている。このとき、酸化物半導体層OSLに接する第1のチャネル保護層CPL1の膜密度が、第2のチャネル保護層CPL2の膜密度よりも大きく形成される構成となっている。従って、膜密度の高い第1のチャネル保護層CPL1に生じる応力を膜密度の低い第2のチャネル保護層CPL2で緩和することが可能となり、チャネル保護層CPLの膜剥がれを防止することができる。
また、実施形態1の薄膜トランジスタの構成では、膜密度が異なると共にその構成元素が同じとなる2つ以上の薄膜層でチャネル保護層CPLを形成する構成となっている。このとき膜密度の低いチャネル保護層CPLの形成時間は、膜密度の高いチャネル保護層CPLの形成時間より短くなるので、チャネル保護層CPLの形成に伴う成膜時間を短縮することが可能となる。その結果、薄膜トランジスタの生産効率を向上させることができる。
なお、実施形態1のチャネル保護層CPLは、第1のチャネル保護層CPL1と第2のチャネル保護層CPL2との膜密度の異なる2層のシリコン酸化膜で形成される場合について説明したが、これに限定されることはない。例えば、膜密度の異なる3層以上のシリコン酸化膜を用いてチャネル保護層CPLを形成し、酸化物半導体層OSLに近接して形成されるシリコン酸化膜から順次膜密度が小さくなるように形成する構成であってもよい。
〈実施形態2〉
図6は本発明の実施形態2の薄膜トランジスタの概略構成を説明するための断面図であり、以下、図6に基づいて、実施形態2の薄膜トランジスタについて詳細に説明する。ただし、実施形態2の薄膜トランジスタは、チャネル保護層CPLの構成が異なるのみで、他の構成は実施形態1と同様の構成となる。従って、以下の説明では、チャネル保護層CPLの構成及びその製造方法について詳細に説明する。
図6に示すように、実施形態2の薄膜トランジスタでは、チャネル保護層CPLは1層のシリコン酸化膜で形成されている。このとき、実施形態1のチャネル保護層CPLでは、図6中にグラデーションで示すように、当該チャネル保護層CPLの厚み方向にその膜密度が連続的にかつ小さくなる構成となっている。すなわち、酸化物半導体層OSLに近接する一方の面側から対向する他方の面側に向けて、連続的に膜密度が小さくなる構成となっている。特に、実施形態2のチャネル保護層CPLにおいては、当該チャネル保護層CPLが酸化物半導体層OSLに接する部分およびその近傍(図6中に矢印で示す部分HFD)は、膜密度が高密度で形成されている。
この矢印HFDで示す酸化物半導体層OSLに接する部分およびその近傍におけるチャネル保護層CPLの膜密度は、2.2g/cm3以上で形成されていることが望ましい。例えば、酸化物半導体層OSLに接する部分およびその近傍におけるチャネル保護層CPLの膜密度が2.4g/cm3であった場合には、その対向面側であるパッシベーション層に接する部分およびその近傍の膜密度は2.1g/cm3とすることが望ましい。さらには、チャネル保護層CPLの膜厚は、600nm以下となるように形成することが望ましい。この構成により、実施形態1と同様に、薄膜トランジスタを長時間動作させた場合であっても閾値電圧(Vth)変動が少なく、かつ製造時に膜応力が緩和されるので、膜剥がれが防止された良好なチャネル保護層CPLを形成できる。
また、実施形態2のチャネル保護層CPLの構成では、その膜密度の変化が連続的となっているので、後に詳述するように、シリコン酸化膜の成膜時にその成膜条件を連続して徐々に変化させることとなる。従って、チャネル保護層CPLとなるシリコン酸化膜の成膜時において、成膜条件を変更した後に、成膜装置が安定するまでの待ち時間が不要となる。その結果、実施形態1よりもさらに成膜に要する時間を短縮することが可能となり、生産効率をさらに向上することができるという格別の効果を得ることができる。
このような実施形態2のチャネル保護層CPLは、以下に示すような製造方向で形成することが可能である。ただし、以下に説明する実施形態2の製造方法は、チャネル保護層CPLの形成工程を除く他の工程は、実施形態1と同様である。
実施形態2のチャネル保護層CPLの形成方法は、酸化物半導体層OSLが成膜された基板に、例えば、プラズマCVD法によりシリコン酸化膜を成膜する。このシリコン酸化膜の形成の際に、酸化物半導体層OSLに接する部分およびその近傍の成膜では、成膜開始時において、高密度な膜が形成されるように、例えば、RFの出力密度を増大させる、成膜温度を上げる、又は/及び一酸化二窒素の流量比を増大させる等、成膜装置に依存する成膜条件を最適化する。その後、徐々に、RFの出力密度を低下させる、成膜温度を下げる、又は/及び一酸化二窒素の流量比を低下させる等により、成膜装置に依存する成膜条件を、膜密度が低く膜応力が緩和されるように、最適化する。
次に、レジスト材料となる感光性樹脂膜を塗布した後に、現像しパターニングすることでチャネル保護層CPLの形状に対応したレジストパターンを形成する。その後、レジストパターンから露出するチャネル保護層CPLをドライエッチングにより除去し、レジストパターンを剥離し、チャネル保護層CPLを形成する。このとき、実施形態2のチャネル保護層CPLの形成では、前述するように、膜密度を連続的に変化させる構成となっているので、エッチングの際に当該チャネル保護層CPLの側壁部分が順方向のテーパ形状になり易いという特徴がある。特に、実施形態2の構成では、酸化物半導体層OSLに近い側の膜密度が高く、当該酸化物半導体層OSLとの距離が大きくなるに従い膜密度が低くなるので、酸化物半導体層OSLに近い側のチャネル保護層CPLの幅が大きく、酸化物半導体層OSLから遠くなるに従ってその幅が小さく形成される。すなわち、チャネル保護層CPLの積層面(第1基板SUB1の面内方向)に対する当該チャネル保護層CPLの側壁面の傾斜角を緩やかに形成できる。従って、チャネル保護層CPLの上面から側壁面及び酸化物半導体層OSLの上面及び側壁面にかけて形成されるソース電極ST及びドレイン電極DTの断線を防止できるという格別の効果を得ることができる。
前述する実施形態2のチャネル保護層CPLの成膜により、チャネル保護層CPLの膜密度の高い領域HFDが酸化物半導体層OSLに接して形成されるので、該酸化物半導体層OSLへの不純物の混入を防ぐことが可能となり、高信頼性の高い薄膜トランジスタを形成することができる。
以上説明したように、実施形態2の薄膜トランジスタでは、チャネル保護層CPLを1層の薄膜層(シリコン酸化膜)で形成すると共に、下部側である酸化物半導体層OSLと接する側から上部側であるパッシベーション層PASと接する側に向かって、当該薄膜層の膜密度が連続的に小さくなる構成となっている。その結果、実施形態1の薄膜トランジスタと同様に、チャネル保護層CPLの酸化物半導体層OSLに接する領域を高密度で形成することが可能となるので、高移動度を有し、オン/オフ比が高い薄膜トランジスタを形成できる。また、酸化物半導体層OSLに接する領域の膜密度が大きいので、酸化物半導体層OSLへの不純物の混入を防ぐことができ、薄膜トランジスタの信頼性を向上することが可能となる。また、酸化物半導体層OSLから遠い側に向かって厚さ方向に連続的に膜密度が低くなる構成となっているので、チャネル保護層CPLに生じる膜応力を低減させることが可能となり、チャネル保護層CPLの膜剥がれを防止することが可能となり、さらに信頼性を向上させることが可能となる。さらには、成膜時間が大きな高密度の領域が酸化物半導体層OSLの接する部分及びその近傍領域のみとなり、チャネル保護層CPLの全体を高密度で形成する必要がなくなるので、生産性を向上させることができるという格別の効果を得ることもできる。
〈実施形態3〉
図7は本発明の実施形態3の薄膜トランジスタの概略構成を説明するための断面図であり、以下、図7に基づいて、実施形態3の薄膜トランジスタについて詳細に説明する。ただし、実施形態3の薄膜トランジスタは、ソース電極ST及びドレイン電極DT並びにチャネル保護層CPLの構成を除く構成は、実施形態1の薄膜トランジスタと同様である。従って、以下の説明では、ソース電極ST及びドレイン電極DT並びにチャネル保護層CPLの構成について詳細に説明する。
図7に示すように、実施形態3の薄膜トランジスタは、第1基板SUB1の上面にゲート電極GTが形成され、該ゲート電極GTをも覆うようにしてゲート絶縁膜GIが第1基板SUB1の表面に形成されている。また、ゲート絶縁膜GIの上面には、ゲート絶縁膜GIと重畳する位置に酸化物半導体層OSLが島状に形成され、ゲート絶縁膜GIの上面に酸化物半導体層OSLをも覆うようにしてチャネル保護層CPLが形成されている。このとき、実施形態3の薄膜トランジスタにおいては、実施形態1と同様に、チャネル保護層CPLは第1のチャネル保護層CPL1と第2のチャネル保護層CPL2との2層の薄膜層(例えば、シリコン酸化膜)で構成されている。また、第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2においても、実施形態1と同様に、第1のチャネル保護層CPL1が高い膜密度で形成され、第2のチャネル保護層CPL2は第1のチャネル保護層CPL1よりも小さい膜密度で形成される構成となっている。
また、実施形態3の薄膜トランジスタでは、第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2となる膜密度の異なる2層のシリコン酸化膜(図7中にCPL1,CPL2で示す)で少なくとも薄膜トランジスタの形成領域を覆う構成となっている。さらには、該シリコン酸化膜の上面にソース電極ST及びドレイン電極DTとなる導電膜を形成すると共に、シリコン酸化膜に設けた貫通孔THを介してソース電極ST及びドレイン電極DTと酸化物半導体層OSLとを接続する構成としている。従って、シリコン酸化膜の内で、酸化物半導体層OSLと重畳すると共に、ソース電極STとドレイン電極DTとに挟まれる領域のシリコン酸化膜が薄膜トランジスタのチャネル保護膜CPLとして機能することとなり、他の領域では、保護膜として機能している。このように、チャネル保護層CPLがチャネルの形成領域と共に、他の領域をも覆う構成となっているので、他の領域に対する保護性能も向上できる。
このとき、膜密度やその膜厚については、ソース電極STとドレイン電極DTとに挟まれる領域での膜密度や膜厚が実施形態1と同様となる。すなわち、チャネル保護層CPLをシリコン酸化膜で形成する場合には、第1のチャネル保護層CPL1を形成するシリコン酸化膜の膜密度は高密度の薄膜で構成され、その膜密度は2.2g/cm3以上2.6g/cm3以下が望ましい。これによって、信頼性の高い薄膜トランジスタTFTを実現できるからである。また、第2のチャネル保護層CPL2を形成するシリコン酸化膜の膜密度は、第1のチャネル保護層CPL1を形成するシリコン酸化膜よりも膜密度の低い構成となっており、例えば第1のシリコン酸化膜CPL1の膜密度が2.6g/cm3であった場合には2.3g/cm3とすることが望ましい。これにより、実施形態1と同様の効果を得ることができ、長時間の薄膜トランジスタの動作であっても閾値電圧(Vth)変動が少なく、かつ製造時に膜応力が緩和され、膜剥がれが防止された良好なチャネル保護層CPLを形成できるからである。
このチャネル保護層CPLの上面にはソース電極STとドレイン電極DTとが形成されている。特に、実施形態3の薄膜トランジスタでは、チャネル保護層CPLから酸化物半導体層OSLに貫通する貫通孔THが形成され、該貫通孔THを介してソース電極STとドレイン電極DTとがそれぞれ対向する位置で酸化物半導体層OSLと電気的に接続されている。このソース電極ST及びドレイン電極DTをも覆うようにして、第2のチャネル保護層CPL2の上面にはパッシベーション層PASが形成される構成となっている。
次に、実施形態3の薄膜トランジスタの製造方法を説明する。ただし、ソース電極ST及びドレイン電極DT並びにチャネル保護層CPLの製造方法を除く他の薄膜層に製造方法は、実施形態1と同様である。従って、以下の説明では、ソース電極ST及びドレイン電極DT並びにチャネル保護層CPLの製造工程について詳細に説明する。
まず、実施形態1と同様に、第1基板SUB1の表面に、ゲート電極GTとゲート絶縁膜GIを順に形成する。
次に、インジウム、ガリウム、亜鉛、及び酸素を主成分とする元素からなるIn-Ga-Zn-O系の酸化物半導体を用いた酸化物半導体層OSLを形成するために、ゲート絶縁膜GIが形成された第1基板SUB1の表面に、スパッタリング法により、酸化物半導体層OSLを形成するための薄膜層(酸化物半導体の薄膜層)を成膜する。この後、該酸化物半導体の薄膜層の表面に、酸化物半導体層OSLの形状に対応するレジストパターンを形成し、該レジストパターンから露出する酸化物半導体の薄膜層をウエットエッチングにより除去(エッチング)する。その後、レジストパターンを剥離することにより、島状の酸化物半導体層OSLが形成される。なお、実施形態1と同様に、酸化物半導体層OSLはIn-Ga-Zn-O系の酸化物半導体に限定されることはなく、実施形態1に記載するように他の酸化物半導体であってもよい。
次に、ゲート絶縁膜GIの上面に、島状の酸化物半導体層OSLをも覆うようにして、例えばプラズマCVD法等により、第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2となるシリコン酸化膜(第1及び第2のシリコン酸化膜)を、この順番で成膜する。このとき、第1のチャネル保護層CPL1に適用されるシリコン酸化膜(第1のシリコン酸化膜)の膜密度は高密度の膜で構成されており、実施形態1と同様に、その膜密度は2.2g/cm3以上2.6g/cm3以下が望ましい。この構成により、実施形態1と同様に、酸化物半導体層OSLの上面側に接する第1のチャネル保護層CPL1からの酸化物半導体層OSLへの不純物の混入を防ぐことができるので、薄膜トランジスタTFTの信頼性を向上させることができる。すなわち、IGZOを用いた酸化物半導体OSLに水や水素、炭化水素が吸着することで欠陥準位が形成され、ゲートバイアスストレスによって閾値電圧Vthをシフトさせるという現象が発生してしまう。しかしながら、実施形態3の構成では実施形態1と同様に、第1のチャネル保護層CPL1の膜密度が高く形成されているので、IGZOを用いた酸化物半導体OSLに水や水素、炭化水素等の不純物が吸着してしまうことを防止できる。その結果、閾値電圧Vthの変動を防止でき、薄膜トランジスタの信頼性を向上することができる。
このように、第1のチャネル保護層CPL1に適用されるシリコン酸化膜(第1のシリコン酸化膜)の膜密度は、実施形態1と同様に、第2のチャネル保護層CPL2に適用されるシリコン酸化膜(第2のシリコン酸化膜)よりも膜密度が高く形成されている。このような高密度のシリコン酸化膜を成膜するためには、実施形態1と同様に、成膜時において、RFの出力密度を増大させる、成膜温度を上げる、一酸化二窒素の流量比を増大させる等の成膜装置に依存する成膜条件を適宜選択すれば良い。このとき、第2のチャネル保護層CPL2に適用されるシリコン酸化膜(第2のシリコン酸化膜)の膜密度は、第1のチャネル保護層CPL1を形成するための第1のシリコン酸化膜の膜密度よりも低く形成されている。高密度の膜を厚く成膜すると、膜応力が増大し膜剥がれの原因となる。これに対して、実施形態3においても実施形態1と同様に、第2のチャネル保護層CPL2を形成するための第2のシリコン酸化膜が相対的に膜密度の低い膜で構成されているので、実施形態1と同様の効果を得ることができる。例えば、チャネル保護層CPLとしての膜応力が緩和されるので、膜剥がれを防止でき、良好なチャネル保護層CPLを形成できる。
次に、第2のチャネル保護層CPL2の上面(表面)に感光性樹脂膜からなるレジスト材料を塗布した後に、現像しパターニングすることでレジストパターンを形成する。このときのレジストパターンは、図7に示すように、ソース電極ST及びドレイン電極DTが酸化物半導体層OSLにコンタクトするように形成される。すなわち、酸化物半導体層OSLに重畳するチャネル保護層CPLの内で、酸化物半導体層OSLの対向する辺縁部分に相当するチャネル保護層CPLに酸化物半導体層OSLの表面が露出する貫通孔THを形成するレジストパターンを形成する。その後、レジストパターンから露出する第2のチャネル保護層をドライエッチングにより除去する。このときに、第2のチャネル保護層と第1のチャネル保護層とを連続的にエッチングした後、レジストパターンを剥離する。
次に、第2のチャネル保護層CPL2、第1のチャネル保護層CPL1、及び酸化物半導体層が形成された基板上すなわち第1基板SUB1の上面にスパッタリング法により金属薄膜を成膜する。このとき、チャネル保護層CPLに形成される貫通孔THを介して、当該金属薄膜が酸化物半導体層OSLに接するように成膜する。ただし、金属薄膜は実施形態1と同様に、アルミニウム、モリブデン、クロム、銅、タングステン、チタン、ジルコニウム、タンタル、銀、及びマンガンから選ばれた元素、またはこれらの元素を組み合わせた合金などで形成する。また、チタンの上にアルミニウムを積層する、もしくはアルミニウムの上層と下層をチタンではさむなど積層構造としても良い。
続いて、金属導電膜上に感光性樹脂膜を用いたレジスト材料を塗布した後に、現像しパターニングすることでソース電極ST及びドレイン電極DTの形状に対応したレジストパターンを形成する。その後、レジストパターンから露出する金属導電膜をウエットエッチングにより除去した後レジストパターンを剥離し、ソース電極ST及びドレイン電極DTが形成される。その後、保護膜であるパッシベーション膜PASを成膜することにより、図7に示す実施形態7の薄膜トランジスタが形成される。
以上説明したように、実施形態3の薄膜トランジスタにおいても、実施形態1と同様に、第1のチャネル保護層CPL1及び第2のチャネル保護層CPL2との2層のシリコン酸化膜でチャネル保護層CPLを形成すると共に、第1のチャネル保護層CPL1を膜密度の高いシリコン酸化膜で形成し、第2のチャネル保護層CPL2を第1のチャネル保護層CPL1のシリコン酸化膜よりも膜密度の小さいシリコン酸化膜で形成する構成となっているので、実施形態1と同様の効果を得ることができる。
さらには、実施形態3の構成では、少なくとも薄膜トランジスタが形成される領域を覆うようにして、チャネル保護層CPLとして機能するシリコン酸化膜が形成されている。すなわち貫通孔THの形成領域を除く領域で酸化物半導体層OSLがチャネル保護層CPLを形成するシリコン酸化膜で覆われる構成となっているので、酸化物半導体層OSLへの不純物の侵入を防止する効果をさらに向上できる。その結果、薄膜トランジスタの信頼性をさらに向上できるという格別の効果を得ることができる。また、チャネル保護層CPLで第1基板SUB1の表面を覆う構成となっているので、実施形態1,2の構成よりも第1基板SUB1の表面を平坦化できるという格別の効果を得ることもできる。
〈実施形態4〉
図8は本発明の実施形態4の薄膜トランジスタの概略構成を説明するための断面図である。ただし、パッシベーション層(保護膜)PASを構成する第1のパッシベーション層PAS1及び第2のパッシベーション層PAS2を除く他の構成は、チャネル保護層が無いことを除けば実施形態1と同様の構成となる。従って、以下の説明では、第1のパッシベーション層PAS1及び第2のパッシベーション層PAS2について詳細に説明する。
図8に示すように、実施形態4の薄膜トランジスタでは、第1基板SUB1の上面にゲート電極GTが形成され、該ゲート電極GTをも覆うようにしてゲート絶縁膜GIが第1基板SUB1の表面に形成されている。また、ゲート絶縁膜GIの上面には、ゲート絶縁膜GIと重畳する位置に酸化物半導体層OSLが島状に形成されている。
この酸化物半導体層OSLの対向する辺縁部にはソース電極STとドレイン電極DTとが形成されており、特に実施形態4の薄膜トランジスタでは、ソース電極ST及びドレイン電極DTに覆われない酸化物半導体層OSLの表面領域は第1のパッシベーション層PAS1に覆われる構成となっている。すなわち、実施形態4の薄膜トランジスタでは、ソース電極ST及びドレイン電極DT並びに酸化物半導体層OSLの露出面を含む第1基板SUB1の上面を覆うようにして形成される第1のパッシベーション層PAS1により、第1基板SUB1の上面が覆われる構成となっている。また、第1のパッシベーション層PAS1の上面を含む第1基板SUB1の上面を覆うようにして、第2のパッシベーション層PAS2が形成される構成となっている。
この構成からなる実施形態4の薄膜トランジスタでは、酸化物半導体層OSLの表面はパッシベーション膜PASと接する構成となる。一方、第1のパッシベーション層PAS1及び第2のパッシベーション層PAS2はシリコン酸化膜で形成され、特に、第1のパッシベーション層PAS1に適用されるシリコン酸化膜の膜密度は高密度の膜で構成されており、その膜密度は2.2g/cm3以上2.6g/cm3以下が望ましい。この構成では、酸化物半導体層OSLの表面は第1のパッシベーション膜PAS1を構成する膜密度の高いシリコン膜に接する構成となるので、実施形態1のチャネル保護層CPL1と同様の効果を得ることが可能となり、信頼性の高い薄膜トランジスタTFTを実現できる。
また、第2のパッシベーション層PAS2に適用されるシリコン酸化膜の膜密度は、第1のパッシベーション層PAS1に適用されるシリコン酸化膜よりも膜密度の低い構成となっている。例えば、第1のパッシベーション層PAS1に適用されるシリコン酸化膜の膜密度が2.5g/cm3であった場合には、第2のパッシベーション層PAS2に適用されるシリコン酸化膜の膜密度は2.2g/cm3程度とすることが望ましい。無機材料であるシリコン酸化膜を用いて、比較的膜厚が厚いパッシベーション層PASを形成する場合であっても、第2のパッシベーション膜PAS2の膜密度が低いので、膜応力が緩和され膜剥がれが防止された良好なチャネルの保護を兼ねたパッシベーション層PASを形成できる。
実施形態4の薄膜トランジスタの製造方法では、まず、実施形態1と同様に、第1基板SUB1の上面に、順番に、ゲート電極GT、ゲート絶縁膜GI、及び酸化物半導体層OSLを形成する。次に、酸化物半導体層OSL及びゲート絶縁膜GIが形成された第1基板SUB1の上面にスパッタリング法により、酸化部半導体層OSLに接するように金属導電膜を成膜する。続いて、この金属導電膜上にレジスト材料である感光性樹脂膜を塗布した後に、現像しパターニングすることでソース電極ST及びドレイン電極DTに対応したレジストパターンを形成する。その後、レジストパターンから露出する金属導電膜をドライエッチングにより除去した後、レジストパターンを剥離し、ソース電極ST及びドレイン電極DTを形成する。
次に、酸化物半導体層OSL、ソース電極ST、及びドレイン電極DTが形成された第1基板SUB1に、当該第1基板SUB1の上面を覆うようにして、プラズマCVD法等により第1のパッシベーション層PAS1及び第2のパッシベーション層PAS2を順次成膜する。このとき、第1のパッシベーション層PAS1に適用されるシリコン酸化膜の膜密度は、第2のパッシベーション膜PAS2に適用されるシリコン酸化膜よりも密度を高く形成する。なお、高密度のシリコン酸化膜を成膜する方法は、実施形態1のチャネル保護層CPLであるシリコン酸化膜と同様の方法が適用可能である。このような高密度の膜を形成することで、実施形態1と同様に、酸化物半導体層OSLへの不純物の混入を防止することが可能となり、高信頼性の薄膜トランジスタを実現することができる。特に、実施形態4の第2のパッシベーション膜PAS2は、第1のパッシベーション層PAS1よりも膜密度が低いシリコン酸化膜で形成されているので、パッシベーション層PASの膜応力が緩和され膜剥がれを防止することが可能となる。
さらには、実施形態4の薄膜トランジスタでは、酸化物半導体層OSLの露出面の条件に接して形成されるパッシベーション層PASをシリコン酸化膜で形成すると共に、膜密度の高いシリコン膜で第1のパッシベーション膜PAS1を形成している。すなわち、第1のパッシベーション膜PAS1を形成するシリコン酸化膜よりも膜密度の低いシリコン酸化膜で第2のパッシベーション膜PAS2を形成する構成となっている。従って、酸化物半導体層OSLを保護するためのチャネル保護層をパッシベーション層PASとは別に形成することなく、酸化物半導体層OSLを保護することができる。その結果、チャネル保護層を形成する工程が不要となるので、製造工程を低減できるすなわち製造効率をさらに向上できるという格別の効果を得ることができる。
〈実施形態5〉
図9は本発明の実施形態5の表示装置である液晶表示装置の全体構成を説明するための平面図であり、実施形態1〜4の薄膜トランジスタを用いた構成である。なお、実施形態5では、各画素に配置されるスイッチング用の薄膜トランジスタTFTに適用した場合について説明するが、駆動回路DRを構成する薄膜トランジスタにも適用可能である。また、実施形態5では非発光型の表示装置である液晶表示装置に実施形態1〜4の薄膜トランジスタを用いた場合について説明するが、これに限定されることはない。例えば、有機EL表示装置等の自発光型の表示装置等に実施形態1〜4の薄膜トランジスタを適用可能である。
図9に示すように、実施形態5の液晶表示装置は、画素電極PXや薄膜トランジスタTFT等が形成される第1基板SUB1と、第1基板SUB1に対向して配置され図示しないカラーフィルタ等が形成される第2基板SUB2と、第1基板SUB1と第2基板SUB2とで挟持される図示しない液晶層とで構成される液晶表示パネルPNLを有する。また、液晶表示パネルPNLと光源となる図示しないバックライトユニット(バックライト装置)とを組み合わせることにより、液晶表示装置が構成されている。第1基板SUB1と第2基板SUB2との固定及び液晶の封止は、第2基板の周辺部に環状に塗布されたシール材SLで固定され、液晶も封止される構成となっている。ただし、実施形態5の液晶表示装置では、液晶が封入された領域の内で表示画素(以下、画素と略記する)の形成される領域が表示領域ARとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ARとはならない。
また、第2基板SUB2は第1基板SUB1よりも小さな面積となっており、第1基板SUB1の図中下側の辺部を露出させるようになっている。この第1基板SUB1の辺部には、半導体チップで構成される駆動回路DRが搭載されている。この駆動回路DRは、表示領域ARに配置される各画素を駆動する。なお、以下の説明では、液晶表示パネルPNLの説明においても、液晶表示装置と記すことがある。また、第1基板SUB1及び第2基板SUB2としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、樹脂性の透明絶縁基板であってもよい。
実施形態5の液晶表示装置では、第1基板SUB1の液晶側の面であって表示領域AR内には、X方向に延在しY方向に並設され、駆動回路DRからの走査信号が供給される走査信号線(ゲート線)GLが形成されている。また、Y方向に延在しX方向に並設され、駆動回路DRからの映像信号(階調信号)が供給される映像信号線(ドレイン線)DLが形成されている。隣接する2本のドレイン線DLと隣接する2本のゲート線GLとで囲まれる領域が画素を構成し、複数の画素が、ドレイン線DL及びゲート線GLに沿って、表示領域AR内においてマトリックス状に配置されている。
各画素は、例えば、図9中丸印Aの等価回路図A’に示すように、ゲート線GLからの走査信号によってオン/オフ駆動されるスイッチング用の薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを介してドレイン線DLからの映像信号が供給される画素電極PXと、コモン線CLを介して映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極CTとを備えている。また、実施形態5の構成では、一方の端子が画素電極PXと電気的に接続されると共に、他方の端子がコモン線CLに接続される保持容量Cstを備えている。なお、薄膜トランジスタTFTは、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線DLと接続される側をドレイン電極、画素電極PXと接続される側をソース電極と記す。
画素電極PXと共通電極CTとの間には、第1基板SUB1の主面に平行な成分を有する電界が生じ、この電界によって液晶の分子を駆動させるようになっている。このような液晶表示装置は、いわゆる広視野角表示ができるものとして知られ、液晶への電界の印加の特異性から横電界方式と称される。また、実施形態5の液晶表示装置においては、液晶に電界が印加されていない場合に光透過率を最小(黒表示)とし、電界を印加することにより光透過率を向上させていくノーマリブラック表示形態で表示を行うようになっている。
各ドレイン線DL及び各ゲート線GLはその端部においてシール材SLを越えてそれぞれ延在され、外部システムからフレキシブルプリント基板FPCを介して入力される入力信号に基づいて、映像信号や走査信号等の駆動信号を生成する駆動回路DRに接続される。ただし、実施形態5の液晶表示装置では、駆動回路DRを半導体チップで形成し第1基板SUB1に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板FPCにテープキャリア方式やCOF(Chip On Film)方式で搭載し、第1基板SUB1に接続させる構成であってもよい。
この構成からなる実施形態5の液晶表示装置では、薄膜トランジスタTFTに実施形態1〜4の薄膜トランジスタすなわち酸化物半導体薄膜トランジスタが適用される構成となっているので、液晶表示装置の信頼性を向上させることができる。また、半導体層がアモルファスシリコンで形成されるアモルファスシリコン薄膜トランジスタ(a−Si TFT)を用いた液晶表示装置とほぼ同等のプロセスで酸化物半導体薄膜トランジスタTFTを用いた液晶表示装置を形成することができるので、酸化物半導体薄膜トランジスタを用いる液晶表示装置の製造コストを大幅に低減することが可能となる。
特に、信頼性を向上させた高移動度の酸化物半導体の薄膜トランジスタTFTを実現できるので、薄膜トランジスタの占める面積を小さくすることも可能となり、画素領域に占める薄膜トランジスタTFTの形成領域すなわち表示に寄与しない領域の面積を小さくすることができる。その結果、透過率が高く信頼性も高い液晶表示装置を実現することができる。
また、閾電圧Vthのシフトが少ない酸化物半導体薄膜トランジスタを用いる構成となるので、閾電圧Vtの変動を補償する回路が必要なくなる。その結果、表示領域ARの周辺部分も表示領域として使用できるので、表示領域ARを広くできる又は表示領域ARの周辺領域であるいわゆる額縁領域を小さくできるという効果を得ることができる。
また、酸化物半導体薄膜トランジスタでは、薄膜トランジスタTFTの移動度を向上させることができるので、高速なオン/オフが必要となる高画素数の液晶表示装置に適用した場合、その表示品質を向上させることができる。
また、酸化物半導体薄膜トランジスタTFTを形成するチャネル保護層部分の膜密度が高密度となる薄膜層の膜厚を薄く形成することが可能となる、すなわち成膜速度が遅くなる高密度の薄膜層の膜厚を薄く形成することが可能となるので、チャネル保護層CPLの部分の成膜速度を向上させることができる。その結果、第1基板SUB1の製造に要する時間を短くすることができるので、液晶表示装置の生産効率を向上させることができるという格別の効果を得ることができる。
特に、実施形態4の薄膜トランジスタを実施形態5の液晶表示装置に適用した場合には、パッシベーション層PASは保持容量Cstとしても機能するので、保持容量Cstを調整するために、第2のパッシベーション層PAS2の上層に、第3のパッシベーションを成膜する構成であってもよい。この構成では、第3のパッシベーション層によって所望の保持容量Cstを形成することが可能となるので、保持容量Cstを形成する領域を小さくすることが可能となり、液晶表示装置の透過率を向上させことができるという格別の効果を得ることができる。なお、第3のパッシベーション層を成膜する構成では、シリコン酸化膜に比べて、比誘電率の高いシリコン窒素化膜やシリコン酸窒化膜を用いる構成であっても良い。
前述する液晶表示装置を用いる携帯電話、TV、デジタルカメラ、カーナビゲーションシステム、PC、モニター等のディスプレイを備えた電子機器等の表示性能を大幅に向上させることができる。
なお、実施形態1〜4の薄膜トランジスタでは、チャネル保護層CPL又はパッシベーション層PASを膜密度の異なる2層のシリコン酸化膜で形成する構成としたが、これに限定されることはない。例えば、膜密度の異なる3層以上のシリコン酸化膜でチャネル保護層CPL又はパッシベーション層PASを形成する構成であってもよい。
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
SUB1……第1基板、SUB2……第2基板、AR……表示領域、SL……シール材
DR……駆動回路、GL……ゲート線、CL……コモン線、PNL……液晶表示パネル
DL……ドレイン線、PX……画素電極、CT……共通電極、Cst……保持容量
TFT……薄膜トランジスタ、FPC……フレキシブルプリント基板
GT……ゲート電極、GI……ゲート絶縁膜、OSL……酸化物半導体層
ST……ソース電極、DT……ドレイン電極、CPL……チャネル保護層
CPL1……第1のチャネル保護層、CPL2……第2のチャネル保護層
PAS……パッシベーション層、PAS1……第1のパッシベーション膜
PAS2……第2のパッシベーション膜

Claims (12)

  1. 絶縁基板と、前記絶縁基板の上面に設けられたゲート電極と、前記ゲート電極を覆うように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた酸化物半導体層と、前記酸化物半導体層の少なくとも上面に設けられたチャネル保護層と、前記酸化物半導体層に接して設けられたソース電極及びドレイン電極と、を備える薄膜トランジスタであって、
    前記チャネル保護層は、前記酸化物半導体層に接して設けられる第1のチャネル保護層と、前記第1のチャネル保護層の上面に形成される第2のチャネル保護層と、を少なくとも備え、
    前記第1のチャネル保護層と前記第2のチャネル保護層とはシリコン酸化膜であり、
    前記チャネル保護層は、前記ソース電極、前記ドレイン電極及び前記酸化物半導体層を覆うようにして形成されており、
    前記第1のチャネル保護層の膜密度が、前記第2のチャネル保護層の膜密度よりも大きく形成されてなることを特徴とする薄膜トランジスタ。
  2. 前記チャネル保護層の幅は、前記酸化物半導体層に接して設けられる側から前記チャネル保護層の上面側に向かうに従って小さく形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記チャネル保護層は、前記酸化物半導体層と共に前記絶縁基板の上面を覆うようにして形成され、
    前記ソース電極及び前記ドレイン電極は前記チャネル保護層の上面に形成されると共に、前記チャネル保護層に形成される貫通孔を介して前記酸化物半導体層と電気的に接続され、
    前記ソース電極及び前記ドレイン電極並びに前記チャネル保護層を覆うようにして保護膜となるパッシベーション膜が形成されてなることを特徴とする請求項に記載の薄膜トランジスタ。
  4. 前記第1のチャネル保護層の膜密度が2.2g/cm 以上2.6g/cm 以下であることを特徴とする請求項1、2又は3に記載の薄膜トランジスタ。
  5. 前記第1のチャネル保護層の膜厚が200nm以下であることを特徴とする請求項1、2、3又は4に記載の薄膜トランジスタ。
  6. 前記第1のチャネル保護層の膜密度と前記第2のチャネル保護層の膜密度との差が0.3g/cm 以上であることを特徴とする請求項1、2、3、4又は5に記載の薄膜トランジスタ。
  7. 前記第2のチャネル保護層の膜厚が200nm以上であり、
    かつ前記第1のチャネル保護層と前記第2のチャネル保護層の膜厚を足した膜厚が600nm以下であることを特徴とする請求項1、2、3、4、5又は6に記載の薄膜トランジスタ。
  8. 絶縁基板と、前記絶縁基板の上面に設けられたゲート電極と、前記ゲート電極を覆うように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた酸化物半導体層と、前記酸化物半導体層の少なくとも上面に設けられたチャネル保護層と、前記酸化物半導体層に接して設けられたソース電極及びドレイン電極と、を備える薄膜トランジスタであって、
    前記チャネル保護層は、シリコン酸化膜である1層の薄膜層からなり、前記酸化物半導体層に接して設けられる領域の膜密度が他の領域の膜密度よりも高く形成されると共に、当該チャネル保護層の膜密度が前記酸化物半導体層に接して設けられる領域の膜厚方向に対して連続的に順次低くなるように形成されてなることを特徴とする薄膜トランジスタ。
  9. 前記チャネル保護層の膜厚が600nm以下であることを特徴とする請求項に記載の薄膜トランジスタ。
  10. 前記薄膜層の幅は、前記酸化物半導体層に接して設けられる側から前記チャネル保護層の上面側に向かうに従って小さく形成されていることを特徴とする請求項8又は9に記載の薄膜トランジスタ。
  11. 絶縁基板からなる第1基板を有し、前記第1基板は映像信号線と、走査信号線と、薄膜トランジスタを介して前記映像信号線からの映像信号が供給される画素電極と、前記映像信号の基準となる共通信号が供給される共通電極とを有し、前記映像信号線と前記走査信号線とで囲まれる画素の領域がマトリクス状に形成される表示装置であって、
    前記薄膜トランジスタは、請求項1、2、3、4、5、6、7、8、9又は10に記載の薄膜トランジスタからなることを特徴とする表示装置。
  12. 前記第1基板と液晶層を介して対向配置される第2基板を有する液晶表示パネルと、前記液晶表示パネルの裏面側に配置され、前記液晶表示パネルの光源となるバックライト光を照射するバックライトユニットとを備えることを特徴とする請求項11に記載の表示装置。
JP2012098764A 2012-04-24 2012-04-24 薄膜トランジスタ及びそれを用いた表示装置 Active JP5838119B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012098764A JP5838119B2 (ja) 2012-04-24 2012-04-24 薄膜トランジスタ及びそれを用いた表示装置
US13/851,162 US9209306B2 (en) 2012-04-24 2013-03-27 Thin film transistor and display device using the same
US14/920,647 US9812578B2 (en) 2012-04-24 2015-10-22 Thin film transistor and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098764A JP5838119B2 (ja) 2012-04-24 2012-04-24 薄膜トランジスタ及びそれを用いた表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015219055A Division JP2016076712A (ja) 2015-11-09 2015-11-09 薄膜トランジスタ及びそれを用いた表示装置

Publications (2)

Publication Number Publication Date
JP2013229371A JP2013229371A (ja) 2013-11-07
JP5838119B2 true JP5838119B2 (ja) 2015-12-24

Family

ID=49379803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098764A Active JP5838119B2 (ja) 2012-04-24 2012-04-24 薄膜トランジスタ及びそれを用いた表示装置

Country Status (2)

Country Link
US (2) US9209306B2 (ja)
JP (1) JP5838119B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150133235A (ko) * 2013-03-19 2015-11-27 어플라이드 머티어리얼스, 인코포레이티드 다층 패시베이션 또는 식각 정지 tft
CN103199114B (zh) * 2013-03-25 2016-11-16 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103926767B (zh) * 2013-10-17 2017-01-25 成都天马微电子有限公司 液晶显示器及其检测方法
JP2015103598A (ja) * 2013-11-22 2015-06-04 富士フイルム株式会社 有機機能層付き基板およびその製造方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6142300B2 (ja) * 2013-12-02 2017-06-07 株式会社Joled 薄膜トランジスタの製造方法
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
US20150349000A1 (en) * 2014-05-29 2015-12-03 Qualcomm Mems Technologies, Inc. Fabrication of transistor with high density storage capacitor
CN105336743B (zh) * 2014-08-04 2019-06-18 群创光电股份有限公司 薄膜晶体管基板以及显示面板
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104538407B (zh) * 2015-01-14 2017-11-10 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN104966739A (zh) * 2015-07-02 2015-10-07 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN106847756B (zh) * 2017-01-04 2020-02-18 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP7333758B2 (ja) * 2020-01-23 2023-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2022115992A1 (zh) * 2020-12-01 2022-06-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置
CN115084167A (zh) * 2022-07-14 2022-09-20 Tcl华星光电技术有限公司 一种显示面板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04174563A (ja) * 1990-11-07 1992-06-22 Canon Inc 薄膜半導体装置
US5173754A (en) * 1992-02-03 1992-12-22 Micron Technology, Inc. Integrated circuit device with gate in sidewall
US6127285A (en) * 1997-02-28 2000-10-03 Dallas Instruments Incorporated Interlevel dielectrics with reduced dielectric constant
JP2915397B1 (ja) * 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
JP3391343B2 (ja) 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2002164342A (ja) 2000-07-21 2002-06-07 Canon Sales Co Inc 半導体装置及びその製造方法
JP2004228599A (ja) * 2000-07-21 2004-08-12 Canon Sales Co Inc 半導体装置
JP2002118103A (ja) 2000-10-12 2002-04-19 Matsushita Electric Ind Co Ltd 薄膜製造装置と薄膜の製造方法並びに薄膜トランジスタの製造方法
JP2004091243A (ja) * 2002-08-30 2004-03-25 Kyocera Corp 窒化珪素質焼結体の製造方法および窒化珪素質焼結体
US7320945B2 (en) * 2004-06-30 2008-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient low k material
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
WO2007091301A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置とその製造方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
JP5309619B2 (ja) * 2008-03-07 2013-10-09 ソニー株式会社 半導体装置およびその製造方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5515281B2 (ja) 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR101949670B1 (ko) * 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102696112A (zh) 2009-12-21 2012-09-26 夏普株式会社 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
WO2011089832A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP5551553B2 (ja) 2010-09-29 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置

Also Published As

Publication number Publication date
US9209306B2 (en) 2015-12-08
JP2013229371A (ja) 2013-11-07
US20160043232A1 (en) 2016-02-11
US20130278855A1 (en) 2013-10-24
US9812578B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
JP5838119B2 (ja) 薄膜トランジスタ及びそれを用いた表示装置
KR102321760B1 (ko) 반도체 장치
US8183097B2 (en) Thin-film transistor substrate and method of manufacturing the same
US8957418B2 (en) Semiconductor device and display apparatus
US9880436B2 (en) Liquid crystal display device and manufacturing method thereof
US9726940B2 (en) Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus
TWI523225B (zh) 半導體裝置及半導體裝置的製造方法
CN108027541B (zh) 薄膜晶体管基板及其制造方法
US9530896B2 (en) Display device using an oxide semiconductor
US20160027853A1 (en) Display panels, methods of manufacturing the same and organic light emitting display devices having the same
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
US7943441B2 (en) Method of forming thin film transistor array substrate
US9709853B2 (en) Liquid crystal display panel
US10700097B2 (en) Array substrate and fabricating method thereof
JP2016076712A (ja) 薄膜トランジスタ及びそれを用いた表示装置
US11502115B2 (en) Active matrix substrate and method for manufacturing same
JP2020031107A (ja) 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法
JP2015184602A (ja) 薄膜トランジスタ基板およびその製造方法
KR101888429B1 (ko) 박막 트랜지스터와 표시장치용 전극기판의 제조방법
KR101471149B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109

R150 Certificate of patent or registration of utility model

Ref document number: 5838119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250