CN115084167A - 一种显示面板 - Google Patents

一种显示面板 Download PDF

Info

Publication number
CN115084167A
CN115084167A CN202210834424.2A CN202210834424A CN115084167A CN 115084167 A CN115084167 A CN 115084167A CN 202210834424 A CN202210834424 A CN 202210834424A CN 115084167 A CN115084167 A CN 115084167A
Authority
CN
China
Prior art keywords
substrate
source
layer
display panel
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210834424.2A
Other languages
English (en)
Inventor
陈艳玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202210834424.2A priority Critical patent/CN115084167A/zh
Priority to PCT/CN2022/107766 priority patent/WO2024011658A1/zh
Priority to US17/759,857 priority patent/US20240186337A1/en
Publication of CN115084167A publication Critical patent/CN115084167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种显示面板。本发明的显示面板在非显示区的薄膜晶体管中设置突出结构，突出结构包括远离基板的一侧的第一表面、分别从第一表面的相对的两端延伸至基板的第一侧壁和第二侧壁；然后在突出结构上设置源漏极层，源漏极层的源极和漏极均覆盖于突出结构的第一表面、第一侧壁和第二侧壁上，由此增加薄膜晶体管的沟道宽，进而增加薄膜晶体管的沟道宽和沟道长之比，使得薄膜晶体管的电流增加，提升薄膜晶体管的充电率，最终提升显示面板的显示性能。本发明通过将源漏极层的源极和漏极延伸覆盖于所述突出结构的第一侧壁和第二侧壁上，在不增加薄膜晶体管在所述基板上的投影面积的同时增加薄膜晶体管的沟道宽，满足显示面板的窄边框的需求。

Description

一种显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板。
背景技术
液晶显示器(英文全称：LiquidCrystalDisplay，简称LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。其工作原理是，在电场的作用下，利用液晶分子的排列方向发生变化，使外光源透光率改变(调制)，完成电-光变换，再利用R、G、B三基色信号的不同激励，通过红、绿、蓝三基色滤光膜，完成时域和空间域的彩色重显。
其中，阵列基板栅极驱动(英文全称：Gate Driver OnArray，简称GOA)技术，是一种将薄膜晶体管(英文全称：Thin Film Transistor，简称TFT)的栅极扫描驱动电路制作在阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点。GOA技术能减少外接IC的焊接，因此能有效降低产品成本和提升产能，同时，使得显示面板更适合制作窄边框的显示产品。
目前，大尺寸的高清窄边框液晶显示面板已成为行业内发展主流趋势。然而，随着面板尺寸和分辨率的增加，GOA负载也相应增大。GOA中的薄膜晶体管要求有更大的沟道宽和沟道长之比(W/L)。目前一般采用在平面上增加沟道宽(W)以增加沟道宽和沟道长之比(W/L)，此方法会导致GOA中各个TFT的尺寸增大，无法满足液晶显示面板的窄边框的需求。
发明内容
本发明的目的是提供一种显示面板，其能够解决现有显示面板中在平面上增加沟道宽以增加沟道宽和沟道长之比，导致GOA中各个TFT的尺寸增大，无法满足液晶显示面板的窄边框的需求等问题。
为了解决上述问题，本发明提供了一种显示面板，其包括显示区和包围所述显示区的非显示区；所述显示面板包括：基板；至少一个薄膜晶体管，设置于所述基板上，且位于所述非显示区；至少一个所述薄膜晶体管包括：突出结构，设置于所述基板上；所述突出结构包括：远离所述基板的一侧的第一表面、分别从所述第一表面的相对的两端延伸至所述基板的第一侧壁和第二侧壁；以及源漏极层，设置于所述突出结构上；所述源漏极层包括相互间隔的源极和漏极，所述源极和所述漏极均覆盖于所述突出结构的所述第一表面、所述第一侧壁和所述第二侧壁上。
进一步的，所述突出结构的高度小于3微米。
进一步的，在一垂直于所述基板的截面中，所述突出结构的形状为梯形。
进一步的，在一垂直于所述基板的截面中，所述突出结构的所述第一侧壁与其靠近所述基板的一侧的底边的夹角范围为30°-60°；所述突出结构的所述第二侧壁与其靠近所述基板的一侧的底边的夹角范围为30°-60°。
进一步的，所述薄膜晶体管还包括：栅极，设置于所述基板上，所述突出结构复用为所述薄膜晶体管的栅极；栅极绝缘层，覆盖于所述突出结构的所述第一表面、所述第一侧壁和所述第二侧壁上；有源层，覆盖于所述栅极绝缘层远离所述基板的一侧，且延伸覆盖于所述突出结构的所述第一侧壁和所述第二侧壁上的栅极绝缘层上；所述源漏极层设置于所述有源层远离所述基板的一侧；或者所述源漏极层设置于所述栅极绝缘层与所述有源层之间。
进一步的，所述薄膜晶体管还包括：有源层，设置于所述基板上，所述突出结构复用为所述薄膜晶体管的有源层；所述源漏极层设置于所述有源层远离所述基板的一侧；栅极绝缘层，覆盖于所述源漏极层远离所述基板的一侧，且延伸覆盖于所述突出结构的所述第一侧壁和所述第二侧壁上的所述源漏极层上；栅极，覆盖于所述栅极绝缘层远离所述基板的一侧，且延伸覆盖于所述突出结构的所述第一侧壁和所述第二侧壁上的栅极绝缘层上。
进一步的，所述显示面板还包括：黑色矩阵层，设置于所述基板上；其中，所述突出结构凸出于所述黑色矩阵层远离所述基板的一侧的表面上。
进一步的，所述突出结构的材质与所述黑色矩阵层的材质相同，所述黑色矩阵层的材质包括黑色感光树脂、不透光的金属中的一种。
进一步的，所述源极为条形源极，所述漏极为条形漏极，所述漏极与所述源极相互平行。
进一步的，所述源极为U形源极，其具有相互平行且间隔设置的第一源极分支和第二源极分支以及连接所述第一源极分支和所述第二源极分支的第三源极分支；所述漏极为条形漏极，所述漏极与所述第一源极分支相互平行，且位于所述第一源极分支与所述第二源极分支之间。
本发明的优点是：本发明的显示面板在非显示区的薄膜晶体管中设置突出结构，突出结构包括远离基板的一侧的第一表面、分别从第一表面的相对的两端延伸至基板的第一侧壁和第二侧壁；然后在突出结构上设置源漏极层，源漏极层的源极和漏极均覆盖于突出结构的第一表面、第一侧壁和第二侧壁上，由此增加薄膜晶体管的沟道宽，进而增加薄膜晶体管的沟道宽和沟道长之比，使得薄膜晶体管的电流增加，提升薄膜晶体管的充电率，最终提升显示面板的显示性能。
本发明通过将源漏极层的源极和漏极延伸覆盖于所述突出结构的第一侧壁和第二侧壁上，在不增加薄膜晶体管在所述基板上的投影面积的同时增加薄膜晶体管的沟道宽，满足显示面板的窄边框的需求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的显示面板的平面示意图；
图2是实施例1的薄膜晶体管的结构示意图；
图3是实施例1的源漏极层及有源层展开后的示意图；
图4是图3的右视图；
图5是实施例2的薄膜晶体管的结构示意图；
图6是实施例3的薄膜晶体管的结构示意图；
图7是实施例4的源漏极层及有源层展开后的示意图；
图8是图7的右视图。
附图标记说明：
100、显示面板； 101、显示区；
102、非显示区；
1、基板；2、薄膜晶体管；
21、突出结构；22、栅极；
23、栅极绝缘层；24、有源层；
25、源漏极层；
211、第一表面； 212、第一侧壁；
213、第二侧壁；
251、源极； 252、漏极；
2511、第一源极分支；2512、第二源极分支；
2513、第三源极分支。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。
实施例1
如图1所示，本实施例提供了一种显示面板100。显示面板100包括显示区101和包围所述显示区101的非显示区102。
其中，显示面板100包括：基板1及至少一个薄膜晶体管2。薄膜晶体管2设置于所述基板1上，且位于所述非显示区102。
如图2所示，至少一个所述薄膜晶体管2包括：突出结构21、栅极22、栅极绝缘层23、有源层24以及源漏极层25。
如图2所示，突出结构21设置于基板1上。突出结构21包括：远离所述基板1的一侧的第一表面211、分别从所述第一表面211的相对的两端延伸至所述基板1的第一侧壁212和第二侧壁213。
其中，所述突出结构21的高度小于3微米。即，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离小于3微米。本实施例中，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离为1微米，在其他实施例中，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离可以是1.5微米、2微米或2.5微米等。
本实施例中，所述突出结构21的形状为梯形台。在一垂直于所述基板1的截面中，所述突出结构21的形状为梯形。在一垂直于所述基板1的截面中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α的范围为30°-60°；所述突出结构21的所述第二侧壁213与其靠近所述基板1的一侧的底边的夹角β范围为30°-60°。本实施例中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α为45°；所述突出结构21的第二侧壁213与其靠近所述基板1的一侧的底边的夹角β为45°。在其他实施例中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α还可以是35°、40°、50°或55°等；所述突出结构21的第二侧壁213与其靠近所述基板1的一侧的底边的夹角β还可以是35°、40°、50°或55°等。
栅极22的材质可为钼或钼和铝的组合结构或钼和铜的组合结构或钼、铜及氧化铟锌的组合结构或氧化铟锌、铜及氧化铟锌的组合结构或钼、铜及氧化铟锡的组合结构或镍、铜及镍的组合结构或镍铬、铜及镍铬的组合结构或铜铌等。本实施例中，所述突出结构21复用为所述薄膜晶体管2的栅极22。由此可以在同一道工序中制备形成突出结构21和栅极22，简化制备工序，节约生产成本。在其他实施例中，所述突出结构21也可以不复用为栅极22。
其中，栅极绝缘层23覆盖于突出结构21的所述第一表面211、所述第一侧壁212和所述第二侧壁213上。本实施例中，所述栅极绝缘层23主要用于防止所述栅极22与所述有源层24之间接触发生短路现象。栅极绝缘层23的材质可为氧化硅或氮化硅或氧化铝或氮化硅及氧化硅的组合结构或氧化硅、氮化硅及氧化硅的组合结构等。本实施例中，所述栅极绝缘层23的材质为氧化硅。
其中，有源层24覆盖于所述栅极绝缘层23远离所述基板1的一侧，且延伸覆盖于所述突出结构21的所述第一侧壁212和所述第二侧壁213上的栅极绝缘层23上。本实施例中，所述有源层24的材质为低温多晶硅。在其他实施例中，有源层24的材质也可以采用非晶硅或者IGZO等金属氧化物。
其中，源漏极层25设置于所述有源层24上。所述源漏极层25包括相互间隔的且同层设置的源极251和漏极252，所述源极251和所述漏极252均覆盖于所述突出结构21的所述第一表面211、所述第一侧壁212和所述第二侧壁213上。换句话而言，所述源极251和所述漏极252均覆盖于所述有源层24远离所述基板1的一侧，且延伸覆盖于突出结构21的第一侧壁212和第二侧壁213上的有源层24上。所述源极251和所述漏极252均电连接至所述有源层24。所述源漏极层25的材质可为钼或钼和铝的组合结构或钼和铜的组合结构或钼、铜及氧化铟锌的组合结构或氧化铟锌、铜及氧化铟锌的组合结构或钼、铜及氧化铟锡的组合结构或镍、铜及镍的组合结构或镍铬、铜及镍铬的组合结构或铜铌等。即本实施例中的所述薄膜晶体管为底栅顶接触结构。在其他实施例中，所述薄膜晶体管也可以是底栅底接触结构，即所述源漏极层25设置于所述栅极绝缘层23与所述有源层24之间，且延伸覆盖于所述突出结构21的两个相对的侧壁上的所述栅极绝缘层23上。
如图3、图4所示，源极251为条形源极，漏极252为条形漏极，所述漏极252与所述源极251相互平行。
结合图2、图3，本实施例中的薄膜晶体管2的沟道宽W和沟道长L之比的公式
Figure BDA0003747004870000071
本实施例的显示面板100在非显示区102的薄膜晶体管2中设置突出结构21，突出结构21包括远离基板1的一侧的第一表面211、分别从第一表面211的相对的两端延伸至基板1的第一侧壁212和第二侧壁213；然后在突出结构21上设置源漏极层25，源漏极层25的源极251和漏极252均覆盖于突出结构21的第一表面211、第一侧壁212和第二侧壁213上，由此增加薄膜晶体管2的沟道宽W，进而增加薄膜晶体管的沟道宽W和沟道长L之比，使得薄膜晶体管2的电流增加，提升薄膜晶体管2的充电率，最终提升显示面板100的显示性能。
本实施例通过将源漏极层25的源极251和漏极252延伸覆盖于所述突出结构21的第一侧壁212和第二侧壁213上，在不增加薄膜晶体管2在所述基板1上的投影面积的同时增加薄膜晶体管2的沟道宽W，满足显示面板100的窄边框的需求。
实施例2
如图1所示，本实施例提供了一种显示面板100。显示面板100包括显示区101和包围所述显示区101的非显示区102。
其中，显示面板100包括：基板1及至少一个薄膜晶体管2。薄膜晶体管2设置于所述基板1上，且位于所述非显示区102。
如图5所示，至少一个所述薄膜晶体管2包括：突出结构21、栅极22、栅极绝缘层23、有源层24以及源漏极层25。
如图5所示，突出结构21设置于基板1上。突出结构21包括：远离所述基板1的一侧的第一表面211、分别从所述第一表面211的相对的两端延伸至所述基板1的第一侧壁212和第二侧壁213。
其中，所述突出结构21的高度小于3微米。即，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离小于3微米。本实施例中，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离为1微米，在其他实施例中，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离可以是1.5微米、2微米或2.5微米等。
本实施例中，所述突出结构21的形状为梯形台。在一垂直于所述基板1的截面中，所述突出结构21的形状为梯形。在一垂直于所述基板1的截面中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α的范围为30°-60°；所述突出结构21的所述第二侧壁213与其靠近所述基板1的一侧的底边的夹角β范围为30°-60°。本实施例中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α为45°；所述突出结构21的第二侧壁213与其靠近所述基板1的一侧的底边的夹角β为45°。在其他实施例中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α还可以是35°、40°、50°或55°等；所述突出结构21的第二侧壁213与其靠近所述基板1的一侧的底边的夹角β还可以是35°、40°、50°或55°等。
如图5所示，其中，所述有源层24的材质为低温多晶硅。在其他实施例中，有源层24的材质也可以采用非晶硅或者IGZO等金属氧化物。本实施例中，所述突出结构21复用为所述薄膜晶体管2的有源层24。由此可以在同一道工序中制备形成突出结构21和有源层24，简化制备工序，节约生产成本。在其他实施例中，所述突出结构21也可以不复用为有源层24。
其中，源漏极层25设置于所述有源层24上。所述源漏极层25包括相互间隔的且同层设置的源极251和漏极252，所述源极251和所述漏极252均覆盖于所述突出结构21的所述第一表面211、所述第一侧壁212和所述第二侧壁213上。换句话而言，所述源极251和所述漏极252均覆盖于所述有源层24远离所述基板1的一侧，且延伸覆盖于突出结构21的第一侧壁212和第二侧壁213上的有源层24上。所述源极251和所述漏极252均且电连接至所述有源层24。所述源漏极层25的材质可为钼或钼和铝的组合结构或钼和铜的组合结构或钼、铜及氧化铟锌的组合结构或氧化铟锌、铜及氧化铟锌的组合结构或钼、铜及氧化铟锡的组合结构或镍、铜及镍的组合结构或镍铬、铜及镍铬的组合结构或铜铌等。即本实施例中的所述薄膜晶体管为顶栅顶接触结构。在其他实施例中，所述突出结构21也可以不复用为有源层24。当所述突出结构21也可以不复用为有源层24时，所述薄膜晶体管也可以是顶栅底接触结构。
如图3、图4所示，源极251为条形源极，漏极252为条形漏极，所述漏极252与所述源极251相互平行。
结合图5、图3，本实施例中的薄膜晶体管2的沟道宽W和沟道长L之比的公式
Figure BDA0003747004870000091
本实施例的显示面板100在非显示区102的薄膜晶体管2中设置突出结构21，突出结构21包括远离基板1的一侧的第一表面211、分别从第一表面211的相对的两端延伸至基板1的第一侧壁212和第二侧壁213；然后在突出结构21上设置源漏极层25，源漏极层25的源极251和漏极252均覆盖于突出结构21的第一表面211、第一侧壁212和第二侧壁213上，由此增加薄膜晶体管2的沟道宽W，进而增加薄膜晶体管的沟道宽W和沟道长L之比，使得薄膜晶体管2的电流增加，提升薄膜晶体管2的充电率，最终提升显示面板100的显示性能。
本实施例通过将源漏极层25的源极251和漏极252延伸覆盖于所述突出结构21的第一侧壁212和第二侧壁213上，在不增加薄膜晶体管2在所述基板1上的投影面积的同时增加薄膜晶体管2的沟道宽W，满足显示面板100的窄边框的需求。
其中，栅极绝缘层23覆盖于所述源漏极层25远离所述基板1的一侧，且延伸覆盖于所述突出结构21的所述第一侧壁212和所述第二侧壁213上的源漏极层25上。本实施例中，所述栅极绝缘层23主要用于防止所述栅极22与所述源漏极层25之间接触发生短路现象。栅极绝缘层23的材质可为氧化硅或氮化硅或氧化铝或氮化硅及氧化硅的组合结构或氧化硅、氮化硅及氧化硅的组合结构等。本实施例中，所述栅极绝缘层23的材质为氧化硅。
其中，栅极22覆盖于所述栅极绝缘层23远离所述基板1的一侧，且延伸覆盖于所述突出结构21的所述第一侧壁212和所述第二侧壁213上的栅极绝缘层23上。栅极22的材质可为钼或钼和铝的组合结构或钼和铜的组合结构或钼、铜及氧化铟锌的组合结构或氧化铟锌、铜及氧化铟锌的组合结构或钼、铜及氧化铟锡的组合结构或镍、铜及镍的组合结构或镍铬、铜及镍铬的组合结构或铜铌等。
实施例3
如图1所示，本实施例提供了一种显示面板100。显示面板100包括显示区101和包围所述显示区101的非显示区102。
其中，显示面板100包括：基板1及至少一个薄膜晶体管2。薄膜晶体管2设置于所述基板1上，且位于所述非显示区102。
如图6所示，至少一个所述薄膜晶体管2包括：突出结构21、栅极22、栅极绝缘层23、有源层24、源漏极层25以及黑色矩阵层26。
如图6所示，黑色矩阵层26设置于所述基板上1。所述黑色矩阵层26的材质包括黑色感光树脂、不透光的金属中的一种。本实施例中，所述黑色矩阵层26的材质为铬。
其中，突出结构21凸出于所述黑色矩阵层26远离所述基板1的一侧的表面上。本实施例中，所述突出结构21的材质与所述黑色矩阵层26的材质相同。由此可以在同一道工序中制备形成突出结构21和黑色矩阵层26，简化制备工序，节约生产成本。在其他实施例中，所述突出结构21的材质与所述黑色矩阵层26的材质也可以不相同。
其中，突出结构21包括：远离所述基板1的一侧的第一表面211、分别从所述第一表面211的相对的两端延伸至所述基板1的第一侧壁212和第二侧壁213。
其中，所述突出结构21的高度小于3微米。即，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离小于3微米。本实施例中，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离为1微米，在其他实施例中，突出结构21的第一表面211和其靠近所述基板1的一侧的底边之间的距离可以是1.5微米、2微米或2.5微米等。
本实施例中，所述突出结构21的形状为梯形台。在一垂直于所述基板1的截面中，所述突出结构21的形状为梯形。在一垂直于所述基板1的截面中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α的范围为30°-60°；所述突出结构21的所述第二侧壁213与其靠近所述基板1的一侧的底边的夹角β范围为30°-60°。本实施例中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α为45°；所述突出结构21的第二侧壁213与其靠近所述基板1的一侧的底边的夹角β为45°。在其他实施例中，所述突出结构21的第一侧壁212与其靠近所述基板1的一侧的底边的夹角α还可以是35°、40°、50°或55°等；所述突出结构21的第二侧壁213与其靠近所述基板1的一侧的底边的夹角β还可以是35°、40°、50°或55°等。
如图6所示，本实施例中，所述薄膜晶体管为底栅顶接触结构。在其他实施例中，所述薄膜晶体管也可以是底栅底接触结构、顶栅底接触结构或者顶栅顶接触结构。
其中，栅极22贴合覆盖于所述突出结构21远离所述基板1的一侧的表面上，且贴合覆盖于所述突出结构21的侧壁上。栅极22的材质可为钼或钼和铝的组合结构或钼和铜的组合结构或钼、铜及氧化铟锌的组合结构或氧化铟锌、铜及氧化铟锌的组合结构或钼、铜及氧化铟锡的组合结构或镍、铜及镍的组合结构或镍铬、铜及镍铬的组合结构或铜铌等。
其中，栅极绝缘层23覆盖于突出结构21的所述第一表面211、所述第一侧壁212和所述第二侧壁213上。本实施例中，所述栅极绝缘层23主要用于防止所述栅极22与所述有源层24之间接触发生短路现象。栅极绝缘层23的材质可为氧化硅或氮化硅或氧化铝或氮化硅及氧化硅的组合结构或氧化硅、氮化硅及氧化硅的组合结构等。本实施例中，所述栅极绝缘层23的材质为氧化硅。
其中，有源层24覆盖于所述栅极绝缘层23远离所述基板1的一侧，且延伸覆盖于所述突出结构21的侧壁上的栅极绝缘层23上。本实施例中，所述有源层24的材质为低温多晶硅。在其他实施例中，有源层24的材质也可以采用非晶硅或者IGZO等金属氧化物。
其中，源漏极层25设置于所述有源层24上。所述源漏极层25包括相互间隔的且同层设置的源极251和漏极252，所述源极251和所述漏极252均覆盖于所述突出结构21的所述第一表面211、所述第一侧壁212和所述第二侧壁213上。换句话而言，所述源极251和所述漏极252均覆盖于所述有源层24远离所述基板1的一侧，且延伸覆盖于突出结构21的第一侧壁212和第二侧壁213上的有源层24上。所述源极251和所述漏极252均电连接至所述有源层24。所述源漏极层25的材质可为钼或钼和铝的组合结构或钼和铜的组合结构或钼、铜及氧化铟锌的组合结构或氧化铟锌、铜及氧化铟锌的组合结构或钼、铜及氧化铟锡的组合结构或镍、铜及镍的组合结构或镍铬、铜及镍铬的组合结构或铜铌等。
如图3、图4所示，源极251为条形源极，漏极252为条形漏极，所述漏极252与所述源极251相互平行。
结合图6、图3，本实施例中的薄膜晶体管2的沟道宽W和沟道长L之比的公式
Figure BDA0003747004870000131
本实施例的显示面板100在非显示区102的薄膜晶体管2中设置突出结构21，突出结构21包括远离基板1的一侧的第一表面211、分别从第一表面211的相对的两端延伸至基板1的第一侧壁212和第二侧壁213；然后在突出结构21上设置源漏极层25，源漏极层25的源极251和漏极252均覆盖于突出结构21的第一表面211、第一侧壁212和第二侧壁213上，由此增加薄膜晶体管2的沟道宽W，进而增加薄膜晶体管的沟道宽W和沟道长L之比，使得薄膜晶体管2的电流增加，提升薄膜晶体管2的充电率，最终提升显示面板100的显示性能。
本实施例通过将源漏极层25的源极251和漏极252延伸覆盖于所述突出结构21的第一侧壁212和第二的侧壁213上，在不增加薄膜晶体管2在所述基板1上的投影面积的同时增加薄膜晶体管2的沟道宽W，满足显示面板100的窄边框的需求。
本实施例中，源漏极层25设置于所述有源层24远离所述基板1的一侧，即顶接触，在其他实施例中，源漏极层25也可以设置于所述有源层24靠近所述基板1的一侧，即底接触。
实施例4
如图7、图8所示，本实施例包括了实施例1、实施例2及实施例3的大部分技术特征，本实施例与实施例1、实施例2及实施例3的区别在于，实施例4中的所述源极251为U形源极，其具有相互平行且间隔设置的第一源极分支2511和第二源极分支2512以及连接所述第一源极分支2511和所述第二源极分支2512的第三源极分支2513。所述漏极252为条形漏极，所述漏极252与所述第一源极分支2511相互平行，且位于所述第一源极分支2511与所述第二源极分支2512之间。
结合图6、图7，本实施例中的薄膜晶体管2的沟道宽W和沟道长L之比的公式
Figure BDA0003747004870000141
本实施例的显示面板100在非显示区102的薄膜晶体管2中设置突出结构21，突出结构21包括远离基板1的一侧的第一表面211、分别从第一表面211的相对的两端延伸至基板1的第一侧壁212和第二侧壁213；然后在突出结构21上设置源漏极层25，源漏极层25的源极251和漏极252均覆盖于突出结构21的第一表面211、第一侧壁212和第二侧壁213上，由此增加薄膜晶体管2的沟道宽W，进而增加薄膜晶体管的沟道宽W和沟道长L之比，使得薄膜晶体管2的电流增加，提升薄膜晶体管2的充电率，最终提升显示面板100的显示性能。
本实施例通过将源漏极层25的源极251和漏极252延伸覆盖于所述突出结构21的第一侧壁212和第二侧壁213上，在不增加薄膜晶体管2在所述基板1上的投影面积的同时增加薄膜晶体管2的沟道宽W，满足显示面板100的窄边框的需求。
进一步的，以上对本申请所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括显示区和包围所述显示区的非显示区；
所述显示面板包括：
基板；
至少一个薄膜晶体管，设置于所述基板上，且位于所述非显示区；
至少一个所述薄膜晶体管包括：
突出结构，设置于所述基板上；所述突出结构包括：远离所述基板的一侧的第一表面、分别从所述第一表面的相对的两端延伸至所述基板的第一侧壁和第二侧壁；以及
源漏极层，设置于所述突出结构上；所述源漏极层包括相互间隔的源极和漏极，所述源极和所述漏极均覆盖于所述突出结构的所述第一表面、所述第一侧壁和所述第二侧壁上。
2.根据权利要求1所述的显示面板，其特征在于，所述突出结构的高度小于3微米。
3.根据权利要求1所述的显示面板，其特征在于，在一垂直于所述基板的截面中，所述突出结构的形状为梯形。
4.根据权利要求3所述的显示面板，其特征在于，在一垂直于所述基板的截面中，所述突出结构的所述第一侧壁与其靠近所述基板的一侧的底边的夹角范围为30°-60°；所述突出结构的所述第二侧壁与其靠近所述基板的一侧的底边的夹角范围为30°-60°。
5.根据权利要求1所述的显示面板，其特征在于，所述薄膜晶体管还包括：
栅极，设置于所述基板上，所述突出结构复用为所述薄膜晶体管的栅极；
栅极绝缘层，覆盖于所述突出结构的所述第一表面、所述第一侧壁和所述第二侧壁上；
有源层，覆盖于所述栅极绝缘层远离所述基板的一侧，且延伸覆盖于所述突出结构的所述第一侧壁和所述第二侧壁上的栅极绝缘层上；
所述源漏极层设置于所述有源层远离所述基板的一侧；或者
所述源漏极层设置于所述栅极绝缘层与所述有源层之间。
6.根据权利要求1所述的显示面板，其特征在于，所述薄膜晶体管还包括：
有源层，设置于所述基板上，所述突出结构复用为所述薄膜晶体管的有源层；
所述源漏极层设置于所述有源层远离所述基板的一侧；
栅极绝缘层，覆盖于所述源漏极层远离所述基板的一侧，且延伸覆盖于所述突出结构的所述第一侧壁和所述第二侧壁上的所述源漏极层上；
栅极，覆盖于所述栅极绝缘层远离所述基板的一侧，且延伸覆盖于所述突出结构的所述第一侧壁和所述第二侧壁上的所述栅极绝缘层上。
7.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
黑色矩阵层，设置于所述基板上；
其中，所述突出结构凸出于所述黑色矩阵层远离所述基板的一侧的表面上。
8.根据权利要求7所述的显示面板，其特征在于，所述突出结构的材质与所述黑色矩阵层的材质相同，所述黑色矩阵层的材质包括黑色感光树脂、不透光的金属中的一种。
9.根据权利要求1所述的显示面板，其特征在于，所述源极为条形源极，所述漏极为条形漏极，所述漏极与所述源极相互平行。
10.根据权利要求1所述的显示面板，其特征在于，所述源极为U形源极，其具有相互平行且间隔设置的第一源极分支和第二源极分支以及连接所述第一源极分支和所述第二源极分支的第三源极分支；所述漏极为条形漏极，所述漏极与所述第一源极分支相互平行，且位于所述第一源极分支与所述第二源极分支之间。
CN202210834424.2A 2022-07-14 2022-07-14 一种显示面板 Pending CN115084167A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210834424.2A CN115084167A (zh) 2022-07-14 2022-07-14 一种显示面板
PCT/CN2022/107766 WO2024011658A1 (zh) 2022-07-14 2022-07-26 一种显示面板
US17/759,857 US20240186337A1 (en) 2022-07-14 2022-07-26 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210834424.2A CN115084167A (zh) 2022-07-14 2022-07-14 一种显示面板

Publications (1)

Publication Number Publication Date
CN115084167A true CN115084167A (zh) 2022-09-20

Family

ID=83259067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210834424.2A Pending CN115084167A (zh) 2022-07-14 2022-07-14 一种显示面板

Country Status (3)

Country Link
US (1) US20240186337A1 (zh)
CN (1) CN115084167A (zh)
WO (1) WO2024011658A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
CN104835851B (zh) * 2015-05-13 2017-11-07 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106024909B (zh) * 2016-07-27 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106340544B (zh) * 2016-11-17 2020-03-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
JP2020004861A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN214477474U (zh) * 2021-04-12 2021-10-22 深圳市柔宇科技股份有限公司 一种薄膜晶体管

Also Published As

Publication number Publication date
WO2024011658A1 (zh) 2024-01-18
US20240186337A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
US11199750B2 (en) Display panel having black matrix comprising extension portions
CN111090202B (zh) 显示面板及显示装置
US8976328B2 (en) Liquid crystal display device and method for fabricating the same
US9638975B2 (en) Method for manufacturing COA liquid crystal panel comprising color resist blocks having first and second intersection zones and COA liquid crystal panel
US8451416B2 (en) Liquid crystal display panel with uniform compressing density by cooperating main and compensation spacers
US20230107895A1 (en) Array substrate and display panel
US10054827B2 (en) COA type liquid crystal display panel
US7268839B2 (en) Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same
US8553193B2 (en) Pixel structure and display panel having the same
CN111290182A (zh) 液晶显示面板
US11003030B2 (en) Array substrate and display device
US11513407B2 (en) Array substrate and display device
US11119375B1 (en) Display panel and electronic device
US10928686B2 (en) Array substrate, liquid crystal display panel and display device
CN215895193U (zh) 显示面板和显示装置
CN105140298A (zh) 薄膜晶体管和阵列基板
US20240096901A1 (en) Array substrate and display panel
US9348184B2 (en) Liquid crystal display device, array substrate and method for manufacturing the same
CN115084167A (zh) 一种显示面板
KR101191446B1 (ko) 액정 표시 장치용 어레이 기판
WO2020220529A1 (zh) Tft 阵列基板及其制作方法
US20130240887A1 (en) Array substrate and relevant display panel
US20230369353A1 (en) Display panel and manufacturing method thereof
CN214122634U (zh) 一种显示面板及显示装置
KR0174035B1 (ko) 박막트랜지스터의 액정표시장치의 단위화소

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination