CN106340544B - 一种薄膜晶体管及其制备方法、阵列基板 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板 Download PDFInfo
- Publication number
- CN106340544B CN106340544B CN201611018035.3A CN201611018035A CN106340544B CN 106340544 B CN106340544 B CN 106340544B CN 201611018035 A CN201611018035 A CN 201611018035A CN 106340544 B CN106340544 B CN 106340544B
- Authority
- CN
- China
- Prior art keywords
- electrode
- gate
- substrate
- grid
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 84
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 41
- 238000002834 transmittance Methods 0.000 claims description 31
- 238000004380 ashing Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 41
- 238000000059 patterning Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000009194 climbing Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、阵列基板，涉及显示技术领域，可提高薄膜晶体管的沟道的宽长比。该薄膜晶体管包括依次设置在衬底上的栅极、源极和漏极；以所述衬底的上表面为水平参考面，所述源极和所述漏极均位于非水平面上。
Description
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)作为开关控制单元，在显示领域有着广泛的应用。以阵列基板为例，其显示区包括阵列排布的多个像素单元，每个像素单元中都设置有用于控制该像素单元的薄膜晶体管。
其中，薄膜晶体管充电电流的大小与薄膜晶体管的沟道的宽长比成正比。因此，在不减小可视区范围的情况下，通过提高薄膜晶体管的沟道的宽长比，来提高薄膜晶体管的充电电流，是本领域技术人员一直在追求的目标。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板，可提高薄膜晶体管的沟道的宽长比。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜晶体管，包括依次设置在衬底上的栅极、源极和漏极；以所述衬底的上表面为水平参考面，所述源极和所述漏极均位于非水平面上。
优选的，所述栅极的形状为三棱柱或四棱台。
进一步优选的，所述栅极的倾斜面呈平滑的斜坡结构或阶梯结构。
第二方面，提供一种阵列基板，包括上述的薄膜晶体管。
优选的，所述阵列基板还包括与栅极连接的栅线，与源极连接的数据线；所述栅线与所述数据线搭接的侧面为倾斜面，且所述栅线的下表面面积大于所述栅线的上表面面积。
进一步优选的，所述阵列基板还包括同层且相互绝缘的透明电极、第一透明辅助电极和第二透明辅助电极；所述第一透明辅助电极设置在所述栅极与所述衬底之间，且与所述栅极接触；所述第二透明辅助电极设置在所述栅线与所述衬底之间，且与所述栅线接触；沿垂直所述衬底的方向，所述栅极与所述第一透明辅助电极在所述衬底上的正投影重叠，所述栅线与所述第二透明辅助电极在所述衬底上的正投影重叠。
第三方面，提供一种薄膜晶体管的制备方法，包括在衬底的上表面依次形成栅极、源极和漏极；以所述衬底的上表面为水平参考面，所述源极和所述漏极均位于非水平面上。
优选的，所述栅极的形状为三棱柱或四棱台。
进一步优选的，形成所述栅金属层，包括：在衬底上形成栅金属薄膜，并形成光刻胶；将渐变透过率掩模板置于所述光刻胶一侧，所述渐变透过率掩模板包括完全透光部分、透过率渐变部分和完全不透光部分；所述完全透光部分与除待形成所述栅极之外的其他部分对应，所述透过率渐变部分和所述完全不透光部分与待形成所述栅极对应；其中，所述透过率渐变部分用于形成所述栅极的倾斜面；对所述光刻胶进行曝光、显影，将所述完全透光部分的光刻胶去除，并对所述栅金属薄膜进行刻蚀，以去除露出的栅金属薄膜；采用灰化以及刻蚀工艺，使所述栅极的倾斜面呈平滑的斜坡结构，或者，使所述栅极的倾斜面呈阶梯结构。
进一步优选的，采用灰化以及刻蚀工艺，使所述栅极的倾斜面呈平滑的斜坡结构，包括：采用同时进行灰化和刻蚀的方式，或采用灰化、刻蚀交替的方式，使所述栅极的倾斜面呈平滑的斜坡结构；或者，采用灰化以及刻蚀工艺，使所述栅极的倾斜面呈阶梯结构，包括：采用灰化、刻蚀交替的方式，使所述栅极的倾斜面呈阶梯结构。
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板，以所述衬底的上表面为水平参考面，通过使源极和漏极均位于非水平面上，可以增加薄膜晶体管沟道的宽度，而沟道的长度基本没有变化，因而可提高沟道的宽长比，进而可增大薄膜晶体管的充电电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为本发明实施例提供的一种薄膜晶体管的立体结构图一；
图1(b)为图1(a)中AA′向剖视示意图；
图2(a)为本发明实施例提供的一种薄膜晶体管的立体结构图二；
图2(b)为图2(a)中BB′向剖视示意图一；
图2(c)为图2(a)中BB′向剖视示意图二；
图3(a)为本发明实施例提供的一种阵列基板数据线与栅线搭接的立体结构图；
图3(b)为图3(a)中CC′向剖视示意图一；
图3(c)图3(a)中CC′向剖视示意图二；
图4为本发明实施例提供的一种通过一次构图工艺形成的透明电极和栅极、栅线的立体结构示意图；
图5为本发明实施例提供的一种薄膜晶体管栅极倾斜面的制备方法的流程示意图；
图6(a)-6(e)为本发明实施例提供的一种采用渐变透过率掩模板形成倾斜面的过程示意图；
图7为本发明实施例提供的一种阵列基板制备方法的流程示意图；
图8(a)为图4中DD′向剖视示意图；
图8(b)为在图8(a)基础上形成栅绝缘层的结构示意图；
图9(a)为本发明实施例提供的一种在栅绝缘层上形成源极、漏极以及数据线的结构示意图；
图9(b)为9(a)中EE′向剖视示意图；
图10为在图9(b)基础上形成钝化层的结构示意图；
图11为在图10基础上形成像素电极的结构示意图。
附图说明：
100-衬底；110-栅金属薄膜；111-栅极；112-栅线；120-栅绝缘层；130-半导体有源层；141-源极；142-漏极；143-数据线；151-透明电极；152-第一透明辅助电极；153-第二透明辅助电极；160-渐变透过率掩模板；161-完全透光部分；162-透过率渐变部分；163-完全不透光部分；170-光刻胶；180-钝化层；181-过孔；190-像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管，如图1(a)和图1(b)所示，包括依次设置在衬底100上的栅极111、源极141和漏极142；以衬底100的上表面为水平参考面，源极141和漏极142均位于非水平面上。
其中，衬底100的上表面即为设置栅极111、源极141和漏极142的衬底100的表面。
需要说明的是，第一，所述薄膜晶体管除包括上述的栅极111和源极141、漏极142外，还包括栅绝缘层120和半导体有源层130。
第二，不对薄膜晶体管的类型进行限定，可以是非晶硅薄膜晶体管、多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、有机薄膜晶体管等。
其中，薄膜晶体管的沟道可以是U形结构的沟道、一字形结构的沟道，L形结构的沟道等，图1(a)仅以U型沟道进行示意。
第三，为了使源极141和漏极142均位于非水平面上，可通过控制源极141和漏极142下方的膜层，来控制与源极141和漏极142接触的面的形状。
在此情况下，不对所述非水平面的形状进行限定，只要能形成所述非水平面，且不会影响后续形成源极141和漏极142的良率即可。
本发明实施例提供一种薄膜晶体管，以所述衬底100的上表面为水平参考面，通过使源极141和漏极142均位于非水平面上，可以增加薄膜晶体管沟道的宽度，而沟道的长度基本没有变化，因而可提高沟道的宽长比，进而可增大薄膜晶体管的充电电流。
优选的，所述栅极111的形状可以为如图1(a)所示的三棱柱，或如图2(a)所示的四棱台。
此处，由于栅极111在衬底100的上表面上形成，因此，栅极111的与衬底100接触的下表面与衬底100的上表面平行，在此情况下，当栅极111的形状为三棱柱或四棱台时，与源极141和漏极142搭接的栅极111的部分表面必然为非水平面，即栅极111的部分表面为倾斜面。
需要说明的是，本领域技术人员应该知道，当与源极141和漏极142搭接的栅极111的部分表面为非水平面时，只需通过常规工艺形成厚度均一的栅绝缘层120以及厚度均一的半导体有源层130，便可保证源极141和漏极142形成在非水平面上，这样可以避免工艺的过于复杂。
本发明实施例通过将栅极111的形状设置为三棱柱或四棱台，可以使源极141和漏极142，沿着栅极111的倾斜表面逐渐爬升，从而可以在实现沟道宽长比增加的基础上，进一步降低形成源极141和漏极时的爬坡断开风险，并且减少液晶显示面板取向层的摩擦弱区。
优选的，如图2(b)所示，所述栅极111的倾斜面呈平滑的斜坡结构；或者，如图2(c)所示，所述栅极111的倾斜面呈阶梯结构。
其中，所述平滑的斜坡结构和所述阶梯的斜坡结构都可通过掩模板配合相应的刻蚀工艺实现。
需要说明的是，第一，所述倾斜面是相对所述水平参考面而言的。
第二，本发明实施例所指的平滑并不限定于非常光滑，只要是趋于光滑即可。
本发明实施例，通过将所述栅极111的倾斜面设置为平滑的斜坡或者阶梯结构，可较好的规避源极141和漏极142爬坡跨过栅极111时而导致的断开风险。
本发明实施例还提供一种阵列基板，包括上述薄膜晶体管。
具体的，所述阵列基板包括多个子像素，每个子像素均包括上述薄膜晶体管，以及与漏极142电连接的透明电极。
其中，当所述阵列基板应用于液晶显示面板时，该透明电极为像素电极。所述阵列基板进一步还可以包括公共电极。
当所述阵列基板应用于有机电致发光二极管显示面板时，该透明电极为阳极，在此基础上，所述阵列基板还包括有机材料功能层和阴极。
本发明实施例提供一种阵列基板，以所述衬底100的上表面为水平参考面，通过使薄膜晶体管的源极141和漏极142均位于非水平面上，可以增加薄膜晶体管沟道的宽度，而沟道的长度基本没有变化，因而可提高沟道的宽长比，进而可增大薄膜晶体管的充电电流。
优选的，如图3(a)所示，所述阵列基板还包括与栅极111连接的栅线112，与源极141连接的数据线143；栅线112与数据线143搭接的侧面为倾斜面，且栅线112的下表面面积大于栅线112的上表面面积。
本发明实施例，将栅线112与数据线143搭接的侧面设置为倾斜面，一方面，可以降低在栅线112上制备数据线143时，数据线143爬坡断开的风险；另一方面，可以进一步减少液晶显示面板取向层的摩擦弱区。
进一步优选的，如图3(b)所示，所述栅线112的倾斜面呈平滑的斜坡结构；或如图3(c)所示，所述栅线112的倾斜面呈阶梯结构。
此处，当栅极111的倾斜面呈平滑的斜坡结构时，栅线112的倾斜面也可以呈平滑的斜坡结构；当栅极111的倾斜面呈阶梯结构时，栅线112的倾斜面也可以呈阶梯结构。
本发明实施例，通过将栅线112与数据线143搭接的侧面设置为平滑的斜坡结构或阶梯结构，可较好的规避数据线143爬坡跨过栅线112时而导致的断开风险。
优选的，如图4所示，所述阵列基板还包括同层且相互绝缘的透明电极151、第一透明辅助电极152和第二透明辅助电极153；第一透明辅助电极152设置在栅极111与衬底100之间，且与栅极111接触；第二透明辅助电极153设置在栅线112与衬底100之间，且与栅线112接触；沿垂直衬底100的方向，栅极111与第一透明辅助电极152在衬底100上的正投影重叠，栅线112与第二透明辅助电极153在衬底100上的正投影重叠。
即：栅极111、栅线112、透明电极151、第一透明辅助电极152以及第二透明辅助电极153，可通过一次构图工艺形成。
其中，透明电极151可以为公共电极，或者也可为像素电极。
本发明实施例通过一次构图工艺形成栅极111、栅线112、透明电极151、第一透明辅助电极152以及第二透明辅助电极153，可以在制备阵列基板的过程中减少构图工艺次数，降低制备成本。
本发明实施例还提供一种薄膜晶体管的制备方法，如图1(a)-图1(b)以及图2(a)-图2(c)所示，包括在衬底100的上表面依次形成栅极111、源极141和漏极142；以衬底100的上表面为水平参考面，源极141和漏极142均位于非水平面上。
当然，所述方法还包括：在栅极111与源极141和漏极142之间形成栅绝缘层120和半导体有源层130。
其中，半导体有源层130与源极141和漏极142可通过两次构图工艺形成，也可通过一次构图工艺形成。当通过一次构图工艺形成时，可减少构图工艺次数。
本发明实施例提供一种薄膜晶体管的制备方法，以所述衬底100的上表面为水平参考面，通过使源极141和漏极142均位于非水平面上，可以增加薄膜晶体管沟道的宽度，而沟道的长度基本没有变化，因而可提高沟道的宽长比，进而可增大薄膜晶体管的充电电流。
优选的，栅极111的形状可以为如图1(a)所示的三棱柱或如图2(a)所示的四棱台。
此处，由于栅极111在衬底100的上表面上形成，因此，栅极111的与衬底100接触的下表面与衬底100的上表面平行，在此情况下，当栅极111的形状为三棱柱或四棱台时，与源极141和漏极142搭接的栅极111的部分表面必然为非水平面，即栅极111的部分表面为倾斜面。
需要说明的是，本领域技术人员应该知道，当与源极141和漏极142搭接的栅极111的部分表面为非水平面时，只需通过常规工艺形成厚度均一的栅绝缘层120以及厚度均一的半导体有源层130，便可保证源极141和漏极142形成在非水平面上，这样可以避免工艺的过于复杂。
本发明实施例通过将栅极111的形状设置为三棱柱或四棱台，可以使源极141和漏极142，沿着栅极111的倾斜表面逐渐爬升，从而可以在实现沟道宽长比增加的基础上，进一步降低形成源极141和漏极时的爬坡断开风险，并且减少液晶显示面板取向层的摩擦弱区。
进一步优选的，如图5所示，形成所述栅金属层，具体包括如下步骤：
S101、如图6(a)所示，在衬底上形成栅金属薄膜110，并形成光刻胶170。
S102、如图6(a)所示，将渐变透过率掩模板160置于光刻胶170一侧，渐变透过率掩模板160包括完全透光部分161、透过率渐变部分162和完全不透光部分163；完全透光部分与除待形成栅极111之外的其他部分对应，透过率渐变部分162和完全不透光部分163与待形成栅极111对应；其中，透过率渐变部分162用于形成栅极111的倾斜面。
其中，沿待形成所述栅极111的倾斜面靠近衬底100的边在衬底100上的投影，到该倾斜面远离衬底100的相对边在衬底100上的投影的方向，透过率渐变部分162的透过率逐渐减小。其中，透过率渐变部分162的透过率变化越小，形成的栅极111的倾斜面越平滑，容易形成平滑的斜坡结构；透过率渐变部分162的透过率变化越大，形成的栅极111的倾斜面越不平滑，即形成阶梯结构。
S103、如图6(b)或如图6(d)所示，对所述光刻胶170进行曝光、显影，将完全透光部分161的光刻胶去除，并对栅金属薄膜110进行刻蚀，以去除露出的栅金属薄膜110。
S104、采用灰化以及刻蚀工艺，使所述栅极111的倾斜面呈如图6(c)所示的平滑的斜坡结构，或者，使所述栅极111的倾斜面呈如图6(e)所示的阶梯结构。
需要说明的是，图6(a)-6(e)中以透过率渐变部分162用于形成栅极111的一个倾斜面进行示意。
本发明实施例通过采用渐变透过率掩模板160，以及通过曝光、显影、刻蚀、灰化等工艺，使栅极111的倾斜面形成平滑的斜坡结构或阶梯结构，工艺成熟。
进一步优选的，采用灰化以及刻蚀工艺，使栅极111的倾斜面呈平滑的斜坡结构，包括：采用同时进行灰化和刻蚀的方式，或采用灰化、刻蚀交替的方式，使栅极111的倾斜面呈平滑的斜坡结构；
或者，采用灰化以及刻蚀工艺，使栅极111的倾斜面呈阶梯结构，包括：采用灰化、刻蚀交替的方式，使栅极111的倾斜面呈阶梯结构。
需要说明的是，第一，当采用同时进行灰化和刻蚀工艺时，灰化和刻蚀工艺在同一腔体中进行，此时刻蚀为干法刻蚀。
当采用灰化、刻蚀交替的工艺时，灰化和刻蚀工艺可以在同一腔体中进行，也可以在不同的腔体中进行。当在不同腔体中进行时，刻蚀可以是干法刻蚀也可以是湿法刻蚀。
其中，考虑到在同一腔体中同时进行灰化和刻蚀工艺时，由于灰化工艺与刻蚀工艺的工艺条件有可能发生冲突，从而使制备工艺复杂，因此，优选的，在不同的腔体中交替进行灰化和刻蚀工艺。
第二，采用湿法刻蚀时，可通过控制刻蚀药液的浓度和刻蚀时间来控制刻蚀的厚度。
本发明实施例还提供一种阵列基板，如图7所示，包括如下步骤：
S201、参考图4和8(a)所示，在衬底100上通过一次构图工艺形成包括栅极111和栅线112的栅金属层、透明电极151、位于栅极111与衬底100之间且与栅极111接触的第一透明辅助电极152、位于栅线112与衬底100之间且与栅线112接触的第二透明辅助电极153。
此处以栅极111为四棱台进行示意。透明电极151在本实施方式中为公共电极。
具体的，可先在预先清洗过的衬底100上制备一层透明导电薄膜，透明导电薄膜的材料可以采用ITO(Indium Tin Oxides，铟锡氧化物)或IZO(Indium Zinc Oxide，铟锌氧化物)等。在透明导电薄膜上形成栅金属薄膜110。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。在金属薄膜上形成光刻胶。
采用渐变透过率掩模板160对光刻胶进行曝光，所述渐变透过率掩模板160包括完全透光部分161、透过率渐变部分162和完全不透光部分163；完全透光部分161与除待形成所述栅金属层之外的其他部分对应，透过率渐变部分162和完全不透光部分163与待形成所述栅金属层对应；其中，透过率渐变部分162用于形成栅极111的倾斜面，以及栅线112与数据线143搭接的倾斜侧面。之后，将完全透光部分161的光刻胶170去除，并对栅金属薄膜110进行刻蚀，以去除露出的栅金属薄膜；采用灰化、刻蚀交替的方式，形成栅极111的倾斜面，以及栅线112与数据线143搭接的倾斜侧面。
S202、参考8(b)所示，在S201的基础上，形成栅绝缘层120。
具体的，在形成有栅金属层110的衬底100上制备绝缘薄膜，形成栅绝缘层120。栅绝缘层120的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
S203、如图9(a)和9(b)所示，在S202的基础上，通过一次构图工艺形成半导体有源层130、包括源极141、漏极142和数据线143的源漏金属层。
具体的，可以先在栅绝缘层120上依次形成半导体薄膜和金属薄膜，并形成光刻胶；之后，采用灰阶掩模板对光刻胶进行曝光、显影，刻蚀后形成半导体有源层130和源漏金属层。
其中，金属薄膜的材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。半导体薄膜根据具体要形成薄膜晶体管的结构而定，可以为一层，也可以为两层。
S204、如图10所示，在S203的基础上，通过一次构图工艺形成钝化层180，其中钝化层180包括露出漏极142的过孔181。
具体的，可以在源漏金属层上制备绝缘薄膜，然后，用掩模板通过曝光、显影、刻蚀后形成包括露出漏极142的过孔181的钝化层180。
S205、如图11所示，在S204的基础上，通过一次构图工艺形成像素电极190，其中像素电极190通过过孔181与漏极142相连。
具体的，可以使用化学汽相沉积法，在衬底100上沉积一层透明导电薄膜，所述透明导电薄膜的材料可以采用ITO或IZO。然后，采用掩模板通过曝光、显影、刻蚀形成像素电极190。
需要说明的是，当需要制备TN结构的阵列基板时，在S201步骤中，则不需要形成透明电极151、第一透明辅助电极152以及第二透明辅助电极153。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种薄膜晶体管，包括依次设置在衬底上的栅极、源极、漏极和半导体有源层；其特征在于，以所述衬底的上表面为水平参考面，所述源极和所述漏极均位于非水平面上；所述半导体有源层沟道区域的表面沿着所述薄膜晶体管沟道宽度的方向的表面存在倾斜面。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极的形状为三棱柱或四棱台。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅极的倾斜面呈平滑的斜坡结构或阶梯结构。
4.一种阵列基板，其特征在于，包括权利要求1-3任一项所述的薄膜晶体管。
5.根据权利要求4所述的阵列基板，其特征在于，还包括与栅极连接的栅线，与源极连接的数据线；
所述栅线与所述数据线搭接的侧面为倾斜面，且所述栅线的下表面面积大于所述栅线的上表面面积。
6.根据权利要求5所述的阵列基板，其特征在于，还包括同层且相互绝缘的透明电极、第一透明辅助电极和第二透明辅助电极；
所述第一透明辅助电极设置在所述栅极与所述衬底之间，且与所述栅极接触；所述第二透明辅助电极设置在所述栅线与所述衬底之间，且与所述栅线接触；
沿垂直所述衬底的方向，所述栅极与所述第一透明辅助电极在所述衬底上的正投影重叠，所述栅线与所述第二透明辅助电极在所述衬底上的正投影重叠。
7.一种薄膜晶体管的制备方法，包括在衬底的上表面依次形成栅极、源极、漏极和半导体有源层；其特征在于，以所述衬底的上表面为水平参考面，所述源极和所述漏极均位于非水平面上；所述半导体有源层沟道区域的表面沿着所述薄膜晶体管沟道宽度的方向的表面存在倾斜面。
8.根据权利要求7所述的制备方法，其特征在于，所述栅极的形状为三棱柱或四棱台。
9.根据权利要求8所述的制备方法，其特征在于，形成栅金属层，包括：
在衬底上形成栅金属薄膜，并形成光刻胶；
将渐变透过率掩模板置于所述光刻胶一侧，所述渐变透过率掩模板包括完全透光部分、透过率渐变部分和完全不透光部分；所述完全透光部分与除待形成所述栅极之外的其他部分对应，所述透过率渐变部分和所述完全不透光部分与待形成所述栅极对应；其中，所述透过率渐变部分用于形成所述栅极的倾斜面；
对所述光刻胶进行曝光、显影，将所述完全透光部分的光刻胶去除，并对所述栅金属薄膜进行刻蚀，以去除露出的栅金属薄膜；
采用灰化以及刻蚀工艺，使所述栅极的倾斜面呈平滑的斜坡结构，或者，使所述栅极的倾斜面呈阶梯结构。
10.根据权利要求9所述的制备方法，其特征在于，采用灰化以及刻蚀工艺，使所述栅极的倾斜面呈平滑的斜坡结构，包括：
采用同时进行灰化和刻蚀的方式，或采用灰化、刻蚀交替的方式，使所述栅极的倾斜面呈平滑的斜坡结构；或者，
采用灰化以及刻蚀工艺，使所述栅极的倾斜面呈阶梯结构，包括：
采用灰化、刻蚀交替的方式，使所述栅极的倾斜面呈阶梯结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611018035.3A CN106340544B (zh) | 2016-11-17 | 2016-11-17 | 一种薄膜晶体管及其制备方法、阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611018035.3A CN106340544B (zh) | 2016-11-17 | 2016-11-17 | 一种薄膜晶体管及其制备方法、阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106340544A CN106340544A (zh) | 2017-01-18 |
| CN106340544B true CN106340544B (zh) | 2020-03-31 |
Family
ID=57841387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611018035.3A Active CN106340544B (zh) | 2016-11-17 | 2016-11-17 | 一种薄膜晶体管及其制备方法、阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106340544B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020029126A1 (zh) * | 2018-08-08 | 2020-02-13 | 深圳市柔宇科技有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| US11869725B2 (en) | 2021-11-30 | 2024-01-09 | Texas Instruments Incorporated | Multi-stacked capacitor |
| CN115084167A (zh) * | 2022-07-14 | 2022-09-20 | Tcl华星光电技术有限公司 | 一种显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651401A (zh) * | 2011-12-31 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制造方法和显示器件 |
| CN106024909A (zh) * | 2016-07-27 | 2016-10-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN106024637A (zh) * | 2016-07-20 | 2016-10-12 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI453835B (zh) * | 2012-01-11 | 2014-09-21 | Chunghwa Picture Tubes Ltd | 畫素結構及其製作方法 |
-
2016
- 2016-11-17 CN CN201611018035.3A patent/CN106340544B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651401A (zh) * | 2011-12-31 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制造方法和显示器件 |
| CN106024637A (zh) * | 2016-07-20 | 2016-10-12 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
| CN106024909A (zh) * | 2016-07-27 | 2016-10-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106340544A (zh) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640557B2 (en) | TFT array substrate and method for producing the same | |
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| CN102723269B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN109326614B (zh) | 显示基板及其制造方法、显示装置 | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| US10656478B2 (en) | Array substrate and manufacturing method thereof, and display panel | |
| US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
| CN103149760A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US20170162708A1 (en) | Tft substrates and the manufacturing methods thereof | |
| US10483285B2 (en) | Element substrate and display device | |
| CN104465788A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN106098710A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| CN105226015A (zh) | 一种tft阵列基板及其制作方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN106340544B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN104882450B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103117224A (zh) | 一种薄膜晶体管和阵列基板的制作方法 | |
| CN104505372A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| US9891495B2 (en) | Array substrate and fabricating method thereof, and display panel | |
| CN103943631A (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 | |
| CN105206567B (zh) | 一种阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |