CN105140298A - 薄膜晶体管和阵列基板 - Google Patents
薄膜晶体管和阵列基板 Download PDFInfo
- Publication number
- CN105140298A CN105140298A CN201510615350.3A CN201510615350A CN105140298A CN 105140298 A CN105140298 A CN 105140298A CN 201510615350 A CN201510615350 A CN 201510615350A CN 105140298 A CN105140298 A CN 105140298A
- Authority
- CN
- China
- Prior art keywords
- thin
- film transistor
- grid
- active area
- light shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000012212 insulator Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Abstract
本发明公开了一种薄膜晶体管，包括沿第一方向依次层叠设置的基板、金属遮光层、阻隔层、栅极绝缘层、栅极和内介电层，且所述薄膜晶体管沿第二方向并排形成外围区和像素区，所述第二方向垂直于所述第一方向，所述金属遮光层和所述栅极均呈长条状且在所述第二方向上自所述外围区延伸至所述像素区，所述金属遮光层在所述第一方向上与所述栅极至少部分重叠，在所述外围区内，所述栅极贯穿所述栅极绝缘层和所述阻隔层连接所述金属遮光层。本发明所述薄膜晶体管具有较高电子迁移率。本发明还公开一种阵列基板。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种薄膜晶体管和一种阵列基板。
背景技术
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。而薄膜晶体管(TFT：ThinFilmTransistor)是液晶显示器中必不可少的控制器件，薄膜晶体管包括栅极、源极与漏极。薄膜晶体管通常可以采用非晶硅(a-Si)或多晶硅材料形成。研究显示，采用多晶硅材料形成的薄膜晶体管的性能比采用非晶硅材料形成的薄膜晶体管的性能高100多倍。多晶硅包括高温多晶硅(HTPS)和低温多晶硅(LTPS)，其中，采用低温多晶硅形成的薄膜晶体管具有较高的电子迁移率，还能缩小薄膜晶体管的尺寸，因此广泛应用于液晶显示装置中，既实现了高开口率，又使得相应的显示装置具有高亮度、低耗电的优点。然而，随着对显示装置更高显示质量的需求，要求我们不断提高薄膜晶体管的迁移率。
发明内容
本发明所要解决的技术问题在于提供一种具有较高电子迁移率的薄膜晶体管和一种采用该薄膜晶体管的阵列基板。
为了实现上述目的，本发明实施方式采用如下技术方案：
一方面，提供一种薄膜晶体管，包括沿第一方向依次层叠设置的基板、金属遮光层、阻隔层、栅极绝缘层、栅极和内介电层，且所述薄膜晶体管沿第二方向并排形成外围区和像素区，所述第二方向垂直于所述第一方向，所述金属遮光层和所述栅极均呈长条状且在所述第二方向上自所述外围区延伸至所述像素区，所述金属遮光层在所述第一方向上与所述栅极至少部分重叠，在所述所述外围区内，所述栅极贯穿所述栅极绝缘层和所述阻隔层连接所述金属遮光层。
优选的，所述薄膜晶体管还包括位于所述像素区的有源区、源极和漏极，所述有源区位于所述阻隔层与所述栅极绝缘层之间且在所述第一方向与所述栅极居中对齐，所述源极贯通所述内介电层和所述栅极绝缘层连接至所述有源区的一端，所述漏极贯通所述内介电层和所述栅极绝缘层连接至所述有源区的另一端。
优选的，所述金属遮光层在所述第一方向上完全覆盖所述有源区。
优选的，所述有源区为N型金属氧化半导体。
优选的，所述有源区包括一多晶硅层和两个分别设置在所述多晶硅层两侧的N+型层，所述两个N+型层分别形成所述有源区的一端和所述有源区的另一端。
优选的，所述像素区包括至少两个所述栅极和至少两排像素单元，所述至少两个栅极和所述至少两排像素单元在所述第三方向上交替设置，所述第三方向垂直于所述第一方向和所述第二方向。
优选的，所述像素区还包括至少两条数据线，在所述第二方向上，所述每排像素单元包括至少两个像素单元，所述数据线与所述像素单元交替设置。
另一方面，还提供一种阵列基板，所述阵列基板包括上述任一项所述的薄膜晶体管。
相较于现有技术，本发明具有以下有益效果：
本发明所述薄膜晶体管之所述栅极连接所述金属遮光层，使所述金属遮光层具有可以充当栅极的功能，也即所述栅极与所述金属遮光层构成了双栅极结构，使所述薄膜晶体管电流-电压特性更加稳定，导通电流明显改善，驱动能力增加，功耗降低，薄膜晶体管具有更高的电子迁移率。同时，由于所述金属遮光层能够遮挡背光光线，使其不进入所述有源区，降低了薄膜晶体管的漏电流。再者，所述薄膜晶体管通过在所述外围区处连接所述栅极与所述金属遮光层形成双栅极结构，所述像素区B的结构无需进行变动即可实现双栅极驱动，并且由于所述金属遮光层与栅极等电势，所述薄膜晶体管可以直接适用于原有单栅极电路，整体应用难度小，工艺简单。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
图1是本发明提供的一种薄膜晶体管的正视结构示意图。
图2是图1中a-a处剖面结构的部分结构示意图。
图3是图1中b-b处剖面结构的部分结构示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。
请参阅图1至图3，图1本发明实施例提供的一种薄膜晶体管的正视结构示意图，图2是图1中a-a处剖面结构的部分结构示意图，图3是图1中b-b处剖面结构的部分结构示意图，为方便下文说明，定义图2中X方向为第一方向，图1中Y方向为第二方向、Z方向为第三方向，所述第一方向X、所述第二方向Y和所述第三方向Z两两相互垂直。
如图2所示，本实施例所述薄膜晶体管包括沿所述第一方向X依次层叠设置的基板11、金属遮光层12、阻隔层13、栅极绝缘层14、栅极15和内介电层16。可以理解的，第一方向X即为薄膜晶体管的厚度方向。结合图1和图2所示，本实施例所述薄膜晶体管形成沿所述第二方向Y并排设置的外围区A和像素区B，金属遮光层12和栅极15均呈长条状，且在所述第二方向Y上自外围区A延伸至像素区B，金属遮光层12在所述第一方向X上与栅极15至少部分重叠，位于外围区A的所述栅极15贯穿栅极绝缘层14和阻隔层13连接金属遮光层12。
本实施例所述薄膜晶体管之栅极15连接金属遮光层12，使金属遮光层12具有可以充当栅极12的功能，也即栅极15与金属遮光层12构成了双栅极结构，使薄膜晶体管电流-电压特性更加稳定，导通电流明显改善，驱动能力增加，功耗降低，薄膜晶体管具有更高的电子迁移率。同时，由于金属遮光层12能够遮挡光线，降低了薄膜晶体管的漏电流。再者，本实施例薄膜晶体管通过在外围区A处连接栅极15与金属遮光层12形成双栅极结构，像素区B的结构无需进行变动即可实现双栅极驱动，并且由于金属遮光层12与栅极15等电势，本实施例中薄膜晶体管可以直接适用于原有单栅极电路，故本实施例所述薄膜晶体管整体应用难度小，工艺简单。
不难理解的是，金属遮光层12可以设置在阻隔层13之朝向基板11表面上，阻隔层13之所述朝向基板11表面上未被金属遮光层12覆盖的部分直接贴合基板11。同样的，栅极15可以设置在内介电层16之朝向栅极绝缘层14表面上，内介电层16之朝向栅极绝缘层14表面上未被栅极15覆盖的部分直接贴合栅极绝缘层14。
进一步的，金属遮光层12在所述第一方向X上与栅极15的关系可以是完全覆盖或者部分覆盖，只要能够实现栅极15顺利贯穿栅极绝缘层14和阻隔层13连接至金属遮光层12，金属遮光层12与栅极15的方位关系也可以依据具体需求有其他形式。
结合图1和图3所示，本实施例所述薄膜晶体管还包括位于像素区B的有源区17、源极18和漏极19。有源区17位于阻隔层13与栅极绝缘层14之间且在所述第一方向X上与栅极15居中对齐，也即栅极15中部对齐源区17中部。源极18贯通内介电层16和栅极绝缘层14连接至有源区17的一端，漏极19贯通内介电层16和栅极绝缘层14连接至有源区17的另一端。
现有技术中，采用低温多晶硅材料形成的薄膜晶体管工作时漏电流比较大，主要原因是显示时背光对有源区进行照射，从而产生了较大的光致漏电流。本实施例所述薄膜晶体管通过采用设置金属遮光层12遮挡背光的方式降低薄膜晶体管的漏电流。同时，由于外围区A处栅极15连接金属遮光层12，因此像素区B处栅极15与金属遮光层12亦共同构成双栅极，使薄膜晶体管电流-电压特性更加稳定，导通电流明显改善，驱动能力增加，功耗降低，薄膜晶体管具有更高的电子迁移率。
作为本发明的一种优选实施例，金属遮光层12在所述第一方向X上可以完全覆盖有源区17，使照射到有源区17的背光光线完全被遮住，避免漏电流。当然，也可以依据具体产品结构的需求，设计金属遮光层12时，仅在所述第一方向X上部分覆盖有源区17，使照射到有源区17的背光光线部分被遮住，降低漏电流。
如图3所示，本实施例薄膜晶体管的有源区17为N型金属氧化半导体。具体而言，有源区17包括一多晶硅层171和分别设置在所述多晶硅层两侧的N+型层172、N+型层173，N+型层172形成有源区17的一端，N+型层173形成有源区17的另一端。源极18贯穿内介电层16和栅极绝缘层14连接至N+型层172，漏极19贯穿内介电层16和栅极绝缘层14连接至N+型层173。
进一步的，如图1所示，本实施例薄膜晶体管之像素区B包括至少两个栅极15、至少两排像素单元和至少两条数据线111，每排像素单元至少包括两个像素单元110。在所述第三方向Z上，栅极15与像素单元交替设置。在所述第二方向Y上，像素单元110与数据线111交替设置。
可以理解的，本实施例薄膜晶体管之像素区B中栅极15、像素单元110和数据线111的排布方式也可以有其他方式，不局限于图1所示结构。
进一步的，本发明实施例还提供一种阵列基板，所述阵列基板包括如前文实施例所述的薄膜晶体管。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (8)
1.一种薄膜晶体管，其特征在于，包括沿第一方向依次层叠设置的基板、金属遮光层、阻隔层、栅极绝缘层、栅极和内介电层，且所述薄膜晶体管沿第二方向并排形成外围区和像素区，所述第二方向垂直于所述第一方向，所述金属遮光层和所述栅极均呈长条状且在所述第二方向上自所述外围区延伸至所述像素区，所述金属遮光层在所述第一方向上与所述栅极至少部分重叠，在所述所述外围区内，所述栅极贯穿所述栅极绝缘层和所述阻隔层连接所述金属遮光层。
2.如权利要求1所述的薄膜晶体管，其特征在于，还包括位于所述像素区的有源区、源极和漏极，所述有源区位于所述阻隔层与所述栅极绝缘层之间且在所述第一方向与所述栅极居中对齐，所述源极贯通所述内介电层和所述栅极绝缘层连接至所述有源区的一端，所述漏极贯通所述内介电层和所述栅极绝缘层连接至所述有源区的另一端。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述金属遮光层在所述第一方向上完全覆盖所述有源区。
4.如权利要求2所述的薄膜晶体管，其特征在于，所述有源区为N型金属氧化半导体。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述有源区包括一多晶硅层和两个分别设置在所述多晶硅层两侧的N+型层，所述两个N+型层分别形成所述有源区的一端和所述有源区的另一端。
6.如权利要求1-5任一项所述的薄膜晶体管，其特征在于，所述像素区包括至少两个所述栅极和至少两排像素单元，所述至少两个栅极和所述至少两排像素单元在所述第三方向上交替设置，所述第三方向垂直于所述第一方向和所述第二方向。
7.如权利要求6所述的薄膜晶体管，其特征在于，所述像素区还包括至少两条数据线，在所述第二方向上，所述每排像素单元包括至少两个像素单元，所述数据线与所述像素单元交替设置。
8.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-7任一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510615350.3A CN105140298B (zh) | 2015-09-24 | 2015-09-24 | 薄膜晶体管和阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510615350.3A CN105140298B (zh) | 2015-09-24 | 2015-09-24 | 薄膜晶体管和阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140298A true CN105140298A (zh) | 2015-12-09 |
| CN105140298B CN105140298B (zh) | 2018-08-07 |
Family
ID=54725585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510615350.3A Active CN105140298B (zh) | 2015-09-24 | 2015-09-24 | 薄膜晶体管和阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140298B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019109748A1 (zh) * | 2017-12-04 | 2019-06-13 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| WO2019178904A1 (zh) * | 2018-03-19 | 2019-09-26 | 武汉华星光电技术有限公司 | 一种阵列基板及制备方法 |
| CN112216706A (zh) * | 2020-11-13 | 2021-01-12 | 武汉华星光电技术有限公司 | 驱动背板及发光基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195786A (zh) * | 1997-02-27 | 1998-10-14 | 精工爱普生株式会社 | 液晶装置及其制造方法和投影型显示装置 |
| US20020117671A1 (en) * | 1999-12-10 | 2002-08-29 | Koninklijke Philips Electronics N. V. | Method Of Manufacturing Thin Film Transistor |
| CN1819195A (zh) * | 2004-12-24 | 2006-08-16 | 三洋电机株式会社 | 显示装置 |
| CN201438464U (zh) * | 2009-06-11 | 2010-04-14 | 深圳莱宝高科技股份有限公司 | 一种顶栅结构薄膜晶体管 |
-
2015
- 2015-09-24 CN CN201510615350.3A patent/CN105140298B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195786A (zh) * | 1997-02-27 | 1998-10-14 | 精工爱普生株式会社 | 液晶装置及其制造方法和投影型显示装置 |
| US20020117671A1 (en) * | 1999-12-10 | 2002-08-29 | Koninklijke Philips Electronics N. V. | Method Of Manufacturing Thin Film Transistor |
| CN1819195A (zh) * | 2004-12-24 | 2006-08-16 | 三洋电机株式会社 | 显示装置 |
| CN201438464U (zh) * | 2009-06-11 | 2010-04-14 | 深圳莱宝高科技股份有限公司 | 一种顶栅结构薄膜晶体管 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019109748A1 (zh) * | 2017-12-04 | 2019-06-13 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| US11133366B2 (en) | 2017-12-04 | 2021-09-28 | Boe Technology Group Co., Ltd. | Array substrate and method of manufacturing the same, and display device |
| WO2019178904A1 (zh) * | 2018-03-19 | 2019-09-26 | 武汉华星光电技术有限公司 | 一种阵列基板及制备方法 |
| CN112216706A (zh) * | 2020-11-13 | 2021-01-12 | 武汉华星光电技术有限公司 | 驱动背板及发光基板 |
| CN112216706B (zh) * | 2020-11-13 | 2022-07-29 | 武汉华星光电技术有限公司 | 驱动背板及发光基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140298B (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10197870B2 (en) | Array substrate and display device | |
| TW201338102A (zh) | 主動元件及主動元件陣列基板 | |
| US10217778B2 (en) | Array substrate and manufacturing method thereof | |
| CN104865762A (zh) | 像素结构及显示面板 | |
| CN102253548B (zh) | 影像显示系统 | |
| WO2017088179A1 (zh) | 用于液晶面板中的阵列基板及其制作方法 | |
| WO2017012165A1 (zh) | 用于窄边框lcd的goa电路结构 | |
| WO2022001442A1 (zh) | 一种薄膜晶体管、栅极行驱动电路及阵列基板 | |
| CN105140298A (zh) | 薄膜晶体管和阵列基板 | |
| CN111474790A (zh) | 阵列基板和液晶显示面板 | |
| CN206619596U (zh) | 阵列基板和显示面板 | |
| JP2016009719A (ja) | 薄膜半導体装置 | |
| CN104733478A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN210668376U (zh) | 显示基板及显示装置 | |
| CN109742088B (zh) | 一种tft阵列基板 | |
| CN110137086B (zh) | Tft基板的制作方法及tft基板 | |
| CN113299666B (zh) | 显示面板及其驱动方法、显示装置 | |
| US20130119371A1 (en) | Active device | |
| CN113433747B (zh) | 阵列基板及制作方法、移动终端 | |
| CN105242435A (zh) | 阵列基板及制作方法、液晶显示面板 | |
| US10749037B2 (en) | Low temperature poly-silicon TFT substrate and manufacturing method thereof | |
| CN112331680A (zh) | 阵列基板及其制备方法 | |
| US9525075B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN107046064B (zh) | 一种薄膜晶体管 | |
| TWI345090B (en) | Tft substrate and method for reducing interference between metal lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |