CN112331680A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN112331680A CN112331680A CN202011265775.3A CN202011265775A CN112331680A CN 112331680 A CN112331680 A CN 112331680A CN 202011265775 A CN202011265775 A CN 202011265775A CN 112331680 A CN112331680 A CN 112331680A
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- array substrate
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title description 6
- 239000000463 material Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 34
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 203
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种阵列基板，具有驱动区以及显示区，其特征在于，所述阵列基板包括设置于一基板上的第一有源层以及第二有源层，所述第一有源层位于所述驱动区内，所述第一有源层的材料为硅源材料；所述第二有源层位于所述显示区内，所述第二有源层的材料为硅源材料和金属氧化物的异质结。所述由硅源材料和金属氧化物的异质结构成的第二有源层，兼具的硅源材料的高迁移率和金属氧化物的低漏电流，沟道宽长比更小，能够增加器件开口率，从而提高显示效果。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
随着显示技术的发展，液晶显示器(LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
薄膜晶体管(Thin Film Transistor，TFT)是LCD显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。显示装置所用TFT需要考虑均一性、漏电流、载流子迁移率、开口率等多方面的因素。依据有源层材料的不同，TFT分为非晶硅(a-Si)TFT、低温多晶硅(Low Temperature Poly-silicon，LTPS)TFT、及金属氧化物(Metal Oxide)TFT。其中LTPS TFT具有迁移率高，尺寸较小，充电快、开关速度快等优点，用于栅极驱动时具有很好的效果；而金属氧化物TFT具有漏电流低的优点，可用于显示像素驱动。
现有技术中为了提高LCD栅极驱动电路中的驱动电流，并且降低LCD显示像素驱动时的漏电流，用LTPS TFT做栅极驱动(GOA区)和用金属氧化物TFT做显示区(AA区)像素驱动的混合TFT。但以上结构的混合TFT也具有很多缺点，首先是需要将SD与IGZO的接触处进行导体化，由此增加制程复杂度。另外，IGZO的载流子迁移率较低，为了保证IGZO TFT的充电效果，需要增加IGZO沟道的宽长比(W/L)，由此带来器件开口率的降低。
因此，现有技术存在缺陷，急需改进。
发明内容
本申请的目的在于提供一种阵列基板，以解决现有技术中混合TFT制程复杂且器件开口率低的问题，从而提高显示效果。
为了解决上述问题，本申请提供一种阵列基板，具有驱动区以及显示区，其中，所述阵列基板包括设置于一基板上的第一有源层以及第二有源层，所述第一有源层位于所述驱动区内，所述第一有源层的材料为硅源材料；所述第二有源层位于所述显示区内，所述第二有源层的材料为硅源材料和金属氧化物的异质结。
在一些实施例中，所述第二有源层的沟道由硅源材料和金属氧化物的异质结构成，所述沟道的两端部为硅源材料，所述沟道的中间部分为金属氧化物。
在一些实施例中，在所述硅源材料和所述金属氧化物构成的所述异质结中，所述硅源材料与所述金属氧化物具有重叠区域。
在一些实施例中，所述阵列基板还包括：一缓冲层，所述缓冲层设置于所述基板上，位于所述第一有源层以及所述第二有源层的下方；一栅极绝缘层，所述栅极绝缘层覆盖所述第一有源层以及所述第二有源层；栅极，所述栅极设置于所述栅极绝缘层上，对应所述第一有源层以及所述第二有源层设置；一层间绝缘层，所述层间绝缘层覆盖所述栅极；源漏极金属层，所述源漏极金属层设置于所述层间绝缘层上，在所述驱动区，所述源漏极金属层通过第一通孔连接所述第一有源层，在所述显示区，所述源漏极金属层通过第二通孔连接所述第二有源层；以及，一钝化层，所述钝化层覆盖所述源漏极金属层以及所述层间绝缘层。
在一些实施例中，所述源漏极金属层包括源极走线以及漏极走线；在所述驱动区，所述源极走线和所述漏极走线通过所述第一通孔连接所述第一有源层；在所述显示区，所述源极走线和所述漏极走线通过第二通孔连接所述第二有源层由硅源材料构成的部分。
在一些实施例中，所述第一通孔贯穿所述层间绝缘层及部分栅极绝缘层直至所述第一有源层；所述第二通孔贯穿所述层间绝缘层及部分栅极绝缘层直至所述第二有源层。
在一些实施例中，所述阵列基板还包括一阳极，所述阳极通过第三通孔连接所述源漏极金属层；其中，所述第三通孔贯穿所述钝化层直至所述源漏极金属层。
在一些实施例中，所述硅源材料为低温多晶硅。
在一些实施例中，所述金属氧化物为铟镓锌氧化物。
本申请还提供一种所述阵列基板的制备方法，包括如下步骤：提供一基板，所述基板具有驱动区以及显示区；在所述基板上依次沉积缓冲层以及非晶硅层；激光退火、离子掺杂以及图案化所述非晶硅层，形成第一有源层以及第二有源层的部分结构；在所述显示区沉积金属氧化物，图案化形成第二有源层；沉积栅极绝缘层以及栅极，并且图案化形成相应图案；沉积层间绝缘层，图案化形成第一通孔以及第二通孔，并且沉积源漏极金属层，图案化形成源极走线和漏极走线。
综上，本申请提供的一种阵列基板，具有显示区以及驱动区，所述有源层包括第一有源层以及第二有源层，所述第一有源层的材料为硅源材料，所述第二有源层的材料为硅源材料和金属氧化物的异质结。这种混合结构的特点是：(1)所述第一有源层与所述第二有源层在同一平面，并且采用顶栅结构，所述栅极可以遮挡所述第一有源层以及所述第二有源层顶部光照；(2)所述第一有源层与所述第二有源层共用栅极和源漏极金属层，在所述驱动区，所述源极走线和所述漏极走线连接所述第一有源层；(3)在所述显示区，所述源极走线和所述漏极走线连接所述第二有源层。因此，本申请所述阵列基板能够减少制备光罩数量，减少工艺复杂度。
在所述显示区，所述第二有源层与所述源极走线和所述漏极走线的连接处由离子掺杂后的硅源材料构成，因此无需后续的导体化过程。同时，所述由硅源材料和金属氧化物的异质结构成的第二有源层，兼具的硅源材料的高迁移率和金属氧化物的低漏电流，沟道宽长比更小，能够增加器件开口率，从而提高显示效果。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例所提供的一种阵列基板的结构示意图。
图2为本申请实施例所提供的一种阵列基板的制备方法的步骤示意图。
图3A至图3H为与图2对应的一种阵列基板的制备方法的工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
具体的，请参阅图1，图1为本申请实施例所提供的一种阵列基板10的结构示意图。本申请提供一种阵列基板10，具有显示区11以及驱动区12，其中，所述阵列基板10包括依次沉积的一基板100、一缓冲层200、有源层300、一栅极绝缘层400、栅极500、一层间绝缘层600以及源漏极金属层700；所述有源层300包括第一有源层310以及第二有源层320，所述第一有源层310的材料为硅源材料，所述第二有源层320的材料为硅源材料和金属氧化物的异质结；其中，在所述驱动区12，所述源漏极金属层700通过第一通孔610连接所述第一有源层310；在所述显示区11，所述源漏极金属层700通过第二通孔620连接所述第二有源层320。
需要注意的是，所述缓冲层200设置于所述基板100的一侧，所述有源层300设置于所述缓冲层200远离所述基板100的一侧，所述栅极绝缘层400覆盖所述缓冲层200以及所述有源层300，所述栅极500设置于所述栅极绝缘层400远离所述缓冲层200的一侧，所述层间绝缘层600覆盖所述栅极绝缘层400以及所述栅极500，所述源漏极金属层700设置于所述层间绝缘层600远离所述栅极绝缘层400的一侧，并且所述第一通孔610贯穿所述层间绝缘层600及部分栅极绝缘层400直至所述第一有源层310；所述第二通孔620贯穿所述层间绝缘层600及部分栅极绝缘层400直至所述第二有源层320。
所述第一有源层310与所述第二有源层320在同一平面，并且采用顶栅结构，所述栅极500可以遮挡所述第一有源层310以及所述第二有源层320顶部光照；所述第一有源层310与所述第二有源层320共用栅极500和源漏极金属层700。所述源漏极金属层700包括源极走线710以及漏极走线720，在所述驱动区12，所述源极走线710和所述漏极走线720连接所述第一有源层310；在所述显示区11，所述源极走线710和所述漏极走线720连接所述第二有源层320，能够减少制备光罩数量，减少工艺复杂度。
在本申请实施例中，所述阵列基板10还包括一钝化层800，所述钝化层800覆盖所述源漏极金属层700以及所述层间绝缘层600。
在本申请实施例中，所述阵列基板还包括一阳极900，所述阳极900通过第三通孔810连接所述源漏极金属层700；其中，所述第三通孔810贯穿所述钝化层800直至所述源漏极金属层700。
在所述显示区11，所述第二有源层320与所述源极走线710和所述漏极走线720的连接处由离子掺杂后的硅源材料构成，因此无需后续的导体化过程；并且所述由硅源材料和金属氧化物的异质结构成的所述第二有源层320，兼具硅源材料的高迁移率和金属氧化物的低漏电流，沟道宽长比更小，能够增加器件开口率，从而提高显示效果。优选地，所述硅源材料为低温多晶硅；所述金属氧化物为铟镓锌氧化物。
在本申请中，所述缓冲层200的材料包括氮化硅以及氧化硅中的至少一种；所述栅极500以及源漏极金属层700的材料包括钼、铝以及钛中的至少一种；所述基板100可为刚性基板或柔性基板，以使所述阵列基板10可应用于刚性显示装置或柔性显示装置中。本领域技术人员可以理解的是，所述栅极绝缘层400、所述层间绝缘层600以及所述钝化层800为本领域常规材料制成，并不做限制，本申请不再赘述。
具体的，请结合参阅图2以及图3A至图3H，图2为本申请实施例所提供的一种阵列基板的制备方法的步骤示意图；图3A至图3H为本申请实施例所提供的与图2对应的一种阵列基板的制备方法的工艺流程图。本申请还提供所述的阵列基板的制备方法，包括如下步骤：
如图2以及图3A所示，步骤S1：提供一基板100，所述基板100具有显示区11以及驱动区12。
如图2以及图3B所示，步骤S2：在所述基板100上依次沉积缓冲层200以及非晶硅层；其中，所述缓冲层200可以是氧化硅或氮化硅中的至少一种，也可以是氧化硅或氮化硅形成的叠层。
如图2以及图3C所示，步骤S3：激光退火、离子掺杂以及图案化所述非晶硅层，形成第一有源层310以及第二有源层320的部分结构；其中，经过激光退火后非晶硅层的硅源材料变为低温多晶硅，在所述驱动区12中的所述低温多晶硅是完整的沟道，在所述显示区11中的所述低温多晶硅仅存在于沟道两端；然后经过P离子掺杂后在所述低温多晶硅上形成高浓度的P离子掺杂区域(N+)。
如图2以及图3D所示，步骤S4：在所述显示区11沉积金属氧化物，图案化形成第二有源层320；其中，在所述显示区11内，所述金属氧化物与所述低温多晶硅一起形成完整的沟道，为了保证良好接触，所述金属氧化物与所述低温多晶硅需有一定重叠区域。
如图2以及图3E所示，步骤S5：沉积栅极绝缘层400以及栅极500，并且图案化形成相应图案；其中，所述栅极绝缘层400可以是氧化硅或氮化硅中的至少一种，也可以是氧化硅或氮化硅形成的叠层，所述栅极500可以为钼、铝以及钛中的至少一种，本领域技术人员可以理解的是，所述栅极500可以是一种金属组成的单层膜，也可以是至少2种金属的合金组成的复合膜层，其膜层可以叠加。
如图2以及图3F所示，步骤S6：沉积层间绝缘层600，图案化形成第一通孔610以及第二通孔620，并且沉积源漏极金属层700，图案化形成源极走线710和漏极走线720；其中，所述层间绝缘层600可以是氧化硅或氮化硅中的至少一种，也可以是氧化硅或氮化硅形成的叠层，所述源漏极金属层700可以为钼、铝以及钛中的至少一种，本领域技术人员可以理解的是，所述源漏极金属层700可以是一种金属组成的单层膜，也可以是至少2种金属的合金组成的复合膜层，其膜层可以叠加。
在本申请实施例中，所述的阵列基板的制备方法，还包括如下步骤：
如图2以及图3G所示，步骤S7：沉积钝化层800，图案化形成第一通孔810；其中，所述钝化层800可以是氧化硅或氮化硅中的至少一种，也可以是氧化硅或氮化硅形成的叠层。
如图2以及图3H所示，步骤S8：沉积阳极层，图案化形成阳极900。其中，所述阳极900可以为钼、铝以及钛中的至少一种，本领域技术人员可以理解的是，所述源漏极金属层700可以是一种金属组成的单层膜，也可以是至少2种金属的合金组成的复合膜层，其膜层可以叠加。
本领域技术人员可以理解的是，除了所述有源层300的材料外，所述其他各膜层的材料均为优选方案，具体的材料选择可以根据实际情况做出相应的调整，本领域其他常规材料均可，并不以此为限。
综上，本申请提供的一种阵列基板10，具有显示区11以及驱动区12，所述有源层300包括第一有源层310以及第二有源层320，所述第一有源层310的材料为硅源材料，所述第二有源层320的材料为硅源材料和金属氧化物的异质结。这种混合结构的特点是：(1)所述第一有源层310与所述第二有源层320在同一平面，并且采用顶栅结构，所述栅极500可以遮挡所述第一有源层310以及所述第二有源层320顶部光照；(2)所述第一有源层310与所述第二有源层320共用栅极500和源漏极金属层700，在所述驱动区12，所述源极走线710和所述漏极走线720连接所述第一有源层310；(3)在所述显示区11，所述源极走线710和所述漏极走线720连接所述第二有源层320。因此，本申请所述阵列基板10能够减少制备光罩数量，减少工艺复杂度。
在所述显示区11，所述第二有源层320与所述源极走线710和所述漏极走线720的连接处由离子掺杂后的硅源材料构成，因此无需后续的导体化过程。同时，所述由硅源材料和金属氧化物的异质结构成的第二有源层320，兼具的硅源材料的高迁移率和金属氧化物的低漏电流，沟道宽长比更小，能够增加器件开口率，从而提高显示效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的阵列基板10及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，具有驱动区以及显示区，其特征在于，所述阵列基板包括设置于一基板上的第一有源层以及第二有源层，所述第一有源层位于所述驱动区内，所述第一有源层的材料为硅源材料；所述第二有源层位于所述显示区内，所述第二有源层的材料为硅源材料和金属氧化物的异质结。
2.如权利要求1所述的阵列基板，其特征在于，所述第二有源层的沟道由硅源材料和金属氧化物的异质结构成，所述沟道的两端部为硅源材料，所述沟道的中间部分为金属氧化物。
3.如权利要求1所述的阵列基板，其特征在于，在所述硅源材料和所述金属氧化物构成的所述异质结中，所述硅源材料与所述金属氧化物具有重叠区域。
4.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
一缓冲层，所述缓冲层设置于所述基板上，位于所述第一有源层以及所述第二有源层的下方；
一栅极绝缘层，所述栅极绝缘层覆盖所述第一有源层以及所述第二有源层；
栅极，所述栅极设置于所述栅极绝缘层上，对应所述第一有源层以及所述第二有源层设置；
一层间绝缘层，所述层间绝缘层覆盖所述栅极；
源漏极金属层，所述源漏极金属层设置于所述层间绝缘层上，在所述驱动区，所述源漏极金属层通过第一通孔连接所述第一有源层，在所述显示区，所述源漏极金属层通过第二通孔连接所述第二有源层；以及，
一钝化层，所述钝化层覆盖所述源漏极金属层以及所述层间绝缘层。
5.如权利要求4所述的阵列基板，其特征在于，所述源漏极金属层包括源极走线以及漏极走线；在所述驱动区，所述源极走线和所述漏极走线通过所述第一通孔连接所述第一有源层；在所述显示区，所述源极走线和所述漏极走线通过第二通孔连接所述第二有源层由硅源材料构成的部分。
6.如权利要求4所述的阵列基板，其特征在于，所述第一通孔贯穿所述层间绝缘层及部分栅极绝缘层直至所述第一有源层；所述第二通孔贯穿所述层间绝缘层及部分栅极绝缘层直至所述第二有源层。
7.如权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括一阳极，所述阳极通过第三通孔连接所述源漏极金属层；其中，
所述第三通孔贯穿所述钝化层直至所述源漏极金属层。
8.如权利要求1所述的阵列基板，其特征在于，所述硅源材料为低温多晶硅。
9.如权利要求1所述的阵列基板，其特征在于，所述金属氧化物为铟镓锌氧化物。
10.一种如权利要求4所述的阵列基板的制备方法，其特征在于，包括如下步骤：
提供一基板，所述基板具有驱动区以及显示区；
在所述基板上依次沉积缓冲层以及非晶硅层；
激光退火、离子掺杂以及图案化所述非晶硅层，形成第一有源层以及第二有源层的部分结构；
在所述显示区沉积金属氧化物，图案化形成第二有源层；
沉积栅极绝缘层以及栅极，并且图案化形成相应图案；
沉积层间绝缘层，图案化形成第一通孔以及第二通孔，并且沉积源漏极金属层，图案化形成源极走线和漏极走线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011265775.3A CN112331680A (zh) | 2020-11-13 | 2020-11-13 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011265775.3A CN112331680A (zh) | 2020-11-13 | 2020-11-13 | 阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112331680A true CN112331680A (zh) | 2021-02-05 |
Family
ID=74318689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011265775.3A Pending CN112331680A (zh) | 2020-11-13 | 2020-11-13 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112331680A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023021623A1 (ja) * | 2021-08-18 | 2023-02-23 | シャープディスプレイテクノロジー株式会社 | 表示装置及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298648A (zh) * | 2016-09-12 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107134461A (zh) * | 2017-06-28 | 2017-09-05 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、oled显示装置 |
| CN107845646A (zh) * | 2017-10-25 | 2018-03-27 | 上海中航光电子有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
| CN107887420A (zh) * | 2017-10-25 | 2018-04-06 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| CN110620119A (zh) * | 2019-08-26 | 2019-12-27 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN111599824A (zh) * | 2020-06-01 | 2020-08-28 | 厦门天马微电子有限公司 | 一种阵列基板、制备方法以及显示装置 |
-
2020
- 2020-11-13 CN CN202011265775.3A patent/CN112331680A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298648A (zh) * | 2016-09-12 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107134461A (zh) * | 2017-06-28 | 2017-09-05 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、oled显示装置 |
| CN107845646A (zh) * | 2017-10-25 | 2018-03-27 | 上海中航光电子有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
| CN107887420A (zh) * | 2017-10-25 | 2018-04-06 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| CN110620119A (zh) * | 2019-08-26 | 2019-12-27 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN111599824A (zh) * | 2020-06-01 | 2020-08-28 | 厦门天马微电子有限公司 | 一种阵列基板、制备方法以及显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023021623A1 (ja) * | 2021-08-18 | 2023-02-23 | シャープディスプレイテクノロジー株式会社 | 表示装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10895774B2 (en) | Array substrate, manufacturing method, display panel and display device | |
| US10403757B2 (en) | Top-gate self-aligned metal oxide semiconductor TFT and method of making the same | |
| CN109273404B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN106684155B (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
| US10290661B2 (en) | Thin film transistor and method of fabricating the same, array substrate and display apparatus | |
| US8304778B2 (en) | Thin film transistor and pixel structure having the thin film transistor | |
| US20210126022A1 (en) | Array substrate and method for manufacturing same | |
| WO2017128557A1 (zh) | 阵列基板及液晶显示装置 | |
| GB2560685A (en) | Manufacturing method for low-temperature polysilicon array substrate | |
| US20210028200A1 (en) | Array substrate, method for fabricating the same, display panel, and display device | |
| CN110634804A (zh) | 一种阵列基板及其制备方法、触控显示面板 | |
| WO2021073253A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN105679705B (zh) | 阵列基板的制作方法 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US10211232B2 (en) | Manufacture method of array substrate and array substrate manufactured by the method | |
| US20220320269A1 (en) | Display device, array substrate, thin film transistor and fabrication method thereof | |
| CN112331680A (zh) | 阵列基板及其制备方法 | |
| US20220149085A1 (en) | Array substrate, method of manufacturing same, and display panel | |
| US10714514B2 (en) | Back-channel-etched TFT substrate | |
| CN111129033A (zh) | 阵列基板及其制备方法 | |
| CN107481938B (zh) | 显示面板、显示装置及低温多晶硅薄膜晶体管的制备方法 | |
| US20230317740A1 (en) | Array substrate and manufacturing method for the same, display panel | |
| CN113433747B (zh) | 阵列基板及制作方法、移动终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |