CN111129033A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN111129033A
CN111129033A CN201911320212.7A CN201911320212A CN111129033A CN 111129033 A CN111129033 A CN 111129033A CN 201911320212 A CN201911320212 A CN 201911320212A CN 111129033 A CN111129033 A CN 111129033A
Authority
CN
China
Prior art keywords
layer
substrate
insulating
forming
source drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911320212.7A
Other languages
English (en)
Other versions
CN111129033B (zh
Inventor
宋德伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201911320212.7A priority Critical patent/CN111129033B/zh
Publication of CN111129033A publication Critical patent/CN111129033A/zh
Application granted granted Critical
Publication of CN111129033B publication Critical patent/CN111129033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法。所述阵列基板包括衬底层、功能层、源漏极层以及第一绝缘层。本发明的所提供的一种阵列基板其制备方法总共采用了8道光罩程序，省略现有技术中的平坦层，从而省去了平坦层的光罩，缩短了生产周期，降低了生产成本，提高生产效率。

Description

阵列基板及其制备方法
技术领域
本发明涉及显示器件领域，特别是一种阵列基板及其制备方法。
背景技术
显示设备，比如液晶显示器(Liquid Crystal Display，LCD)是一种常用的电子设备，由于其具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
随着平面显示技术的发展，具有高分辨率、低能耗的液晶显示器的需求被提出。非晶硅的电子迁移率较低，而低温多晶硅(Low Temperature Ploy-Silicon，LTPS)可以在低温下制作，且拥有比非晶硅更高的电子迁移率。其次，LTPS较高的载流子迁移率可以使晶体管获得更高的开关电流比，在满足要求的充电电流条件下，每个像素晶体管可以更加小尺寸化，增加每个像素透光区，提高面板开口率，改善面板亮点和高分辨率，降低面板功耗，从而获得更好的视觉体验。因此，LTPS得到了广泛地应用和研究。
由于液晶显示器是一种靠电场来调节液晶分子的排列状态，从而实现光通量调制的被动型显示器件，需要精细的阵列基板配合各像素区液晶的偏转状况。鉴于LTPS阵列基板朝着不断缩小特征尺寸方向发展，随之而来的光刻技术进步导致了设备成本以指数增长。目前，包括低温多晶硅薄膜晶体管的阵列基板由于低温多晶硅中的光罩次数较多，从而造成低温多晶硅薄膜晶体管阵列基板的制备较为困难，且不利于产能的提高。
发明内容
本发明的目的是提供一种阵列基板及其制备方法、显示装置，以解决现有技术中邓文多晶硅阵列基板制备过程中光罩次数较多、生产周期较长、生产成本较高等问题。
为实现上述目的，本发明提供的一种阵列基板，其包括衬底层、功能层、触控走线层、第一绝缘层、公共电极层、钝化层以及连接电极层。
所述功能层设于所述衬底层上，其具有源漏极层。所述触控走线层绝缘设于所述功能层中，并与所述源漏极层位于同一层。所述第一绝缘层覆于所述源漏极层和所述触控走线层上。所述公共电极层设于所述第一绝缘层上。所述钝化层覆于所述公共电极层和所述第一绝缘层上。所述连接电极层设于所述钝化层上。
其中，所述连接电极层穿过所述钝化层、公共电极层和第一绝缘层与所述触控走线层连接。同时，所述公共电极层通过所述连接电极层与所述触控走线层连接。
进一步地，所述阵列基板中还包括像素电极层，其设于所述钝化层上，并与所述源漏极层连接。
进一步地，所述功能层还包括有源层和栅极层。所述有源层设于所述衬底层上。所述栅极层绝缘设于所有源层上。所述源漏极层和所述触控走线层绝缘设于所述栅极层上，并且所述源漏极层连接至所述有源层的两端。
进一步地，所述功能层中还包括第二绝缘层和介电。所述第二绝缘层设于所述有源层和所述栅极层之间。所述介电层设于所述栅极层和所述源漏极层之间。
进一步地，所述阵列基板中还包括缓冲层和遮光层。所述缓冲层设于所述有源层和所述衬底层之间。所述遮光层设于所述衬底层和所述缓冲层之间，并对应于所述有源层。
本发明中还提供一种阵列基板的制备方法，其包括以下步骤：提供一衬底层。在所述衬底层上形成功能层，所述功能层中具有源漏极层。在形成所述源漏极层的同时形成触控走线层。在所述源漏极层和所述触控走线层上形成所述第一绝缘层。在所述第一绝缘层上形成公共电极层。在所述公共电极层和所述第一绝缘层上形成钝化层。在所述钝化层上形成连接电极层。
进一步地，所述阵列基板的制备方法中还包括以下步骤：在形成连接电极层的同时形成像素电极层。
进一步地，在所述公共电极层和所述第一绝缘层上形成钝化层步骤中包括以下步骤：在所述公共电极层和所述第一绝缘层上沉积一层无机材料，形成所述钝化层。通过光罩程序将所述钝化层图案化，同时将所述第一绝缘层也图案化。
进一步地，在所述衬底层上形成功能层步骤中包括以下步骤：在所述衬底层上形成有源层。在所述有源层和所述衬底层上形成第二绝缘层。在所述第二绝缘层上形成栅极层。在所述栅极层和所述第二绝缘层上形成介电层。在所述介电层上形成所述源漏极层和所述触控走线层。
进一步地，所述阵列基板的制备方法中，在提供一衬底层步骤后还包括以下步骤：在所述衬底层上制备遮光层。在所述遮光层上和所述衬底层上制备缓冲层。
本发明中还提供一种显示装置，其包括如上所述的阵列基板。
本发明的优点是：本发明的所提供的一种阵列基板及其制备方法，其总共采用了8道光罩程序，省略现有技术中低温多晶硅阵列基板中的平坦层，从而省去了平坦层的光罩。并在钝化层的制程中进行曝光蚀刻开孔，使触控走线层与公共电极层通过连接电极层的串接形式实现连接，从而制备具有In Cell Touch功能的阵列基板。同时，其制备方法也缩短了生产周期，降低了生产成本，提高生产效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中显示面板的层状结构示意图；
图2为本发明实施例中制备方法的流程示意图；
图3为本发明实施例中步骤S20中的层状结构示意图；
图4为本发明实施例中步骤S40中的层状结构示意图；
图5为本发明实施例中步骤S60中的层状结构示意图；
图6为本发明实施例中步骤S70中的层状结构示意图；
图7为本发明实施例中步骤S80中的层状结构示意图；
图8为本发明实施例中步骤S100中的层状结构示意图；
图9为本发明实施例中步骤S110中的层状结构示意图。
图中部件表示如下：
阵列基板100；
衬底层101；遮光层102；
缓冲层103；有源层104；
离子掺杂区105；第二绝缘层106；
栅极层107；介电层108；
源漏极层109；触控走线层110；
第一绝缘层111；公共电极层112；
开口113；钝化层114；
像素电极层115；连接电极层116；
第一通孔117；第二通孔118。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例，证明本发明可以实施，所述发明实施例可以向本领域中的技术人员完整介绍本发明，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的发明实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一部件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的厚度。
此外，以下各发明实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定发明实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
当某些部件被描述为“在”另一部件“上”时，所述部件可以直接置于所述另一部件上；也可以存在一中间部件，所述部件置于所述中间部件上，且所述中间部件置于另一部件上。当一个部件被描述为“安装至”或“连接至”另一部件时，二者可以理解为直接“安装”或“连接”，或者一个部件通过一中间部件间接“安装至”、或“连接至”另一个部件。
本发明实施例中提供了一种阵列基板100，如图1所示，所述阵列基板100中具有衬底层101、遮光层102、缓冲层103、功能层、触控走线层110、第一绝缘层111、公共电极层112、钝化层114、像素电极层115以及连接电极层116。其中，所述功能层中包括有源层104、第二绝缘层106、栅极层107、介电层108以及源漏极层109。
所述衬底层101可以为玻璃、石英等绝缘衬底材料，其用于保护所述阵列基板100的整体结构。
所述遮光层102设于所述衬底层101上，其为遮光材料制成。由于所述有源层104对光线十分敏感，因此但所述有源层104受到光线照射后，所述显示面板中的阈值电压会明显负移，通过在所述有源层104下设置遮光层102，为所述有源层104遮挡从所述基板一侧进入的光线，从而解决由于光照引起的显示面板中阈值电压负漂的现象。
所述缓冲层103覆于所述遮光层102和所述衬底层101上，其材料中包含氧化硅、氮化硅等无机材料中的一种或多种。所述缓冲层103用于将所述遮光层102和所述有源层104之间绝缘，同时其还具有缓冲作用，防止所述阵列基板100中器件收到冲击而损坏。
所述有源层104设于所述缓冲层103远离所述遮光层102的一表面上，并对应于所述遮光层102。所述有源层104为低温多晶硅半导体材料。在所述有源层104的两端分别具有一离子掺杂区105，掺杂有N+型离子以及N-型离子。
所述第二绝缘层106覆于所述有源层104和所述缓冲层103上，其材料中包含氧化硅、氮化硅、二氧化硅等无机材料中的一种或多种。所述第二绝缘层106用于绝缘保护所述有源层104。
所述栅极层107设于所述第二绝缘层106远离所述有源层104的一表面上，并且其对应于所述有源层104。所述栅极层107中包含高导电率的金属或合金材料，例如铝、银、铜等金属材料。
所述介电层108覆于所述栅极层107和所述第二绝缘层106上，其用于绝缘保护所述栅极层107。所述介电层108的材料为硅氧化物、硅氮化物等无机材料中的一种或多种。
所述源漏极层109设于所述介电层108远离所述栅极层107的一表面上，并穿过所述介电层108和所述绝缘层与所述有源层104两端的离子掺杂区105连接。
所述触控走线层110也设于所述介电层108远离所述栅极层107的一表面上，其与所述源漏极层109位于同一层上，其为触控面板的金属走线，其用于为触控面板提供电流电压。
所述源漏极层109和所述触控走线层110均可采用含有铜、钛、钼、铝等导电性能优异的金属或合金。
所述第一绝缘层111覆于所述源漏极层109、所述触控走线层110以及所述介电层108上，其材料中包含氧化硅、氮化硅、二氧化硅等无机材料中的一种或多种。所述第一绝缘层111用于绝缘保护所述源漏极层109和所述触控走线层110。
所述阵列基板100通过对所述栅极层107施加电压，促使所述栅极层107产生电场，所述电场会使所述有源层104的表面产生感应电荷，改变其导电沟道厚度，从而达到控制源漏极层109电流的目的，实现对显示装置中每一显示像素的驱动。
所述公共电极层112设于所述第一绝缘层111远离所述源漏极层109的一表面上，所述公共电极层112上设有一开口113。所述公共电极层112的材料为导电材料，例如ITO(氧化铟锡)等。所述公共电极层112与所述像素电极层115形成存储电容，为所述阵列基板100上的其他器件储蓄充电。
所述钝化层114设于所述公共电极层112上，并填充所述公共电极层112中的开孔。所述钝化层114用于钝化绝缘并保护所述公共电极层112。所述钝化层114的材料为绝缘性能优异的无机物。
所述像素电极层115设于所述钝化层114远离所述公共电极层112的一表面上，其具有一连接端，所述连接端穿过所述钝化层114以及所述公共电极层112中的开口113与所述源漏极层109连接。其中，所述公共电极层112的开口113直径大于所述连接端的直径，所述公共电极层112不与所述像素电极层115的连接段接触，所述公共电极层112与所述像素电极层115之间为绝缘状态。所述像素电极层115的材料中包括ITO、银等导电材料中的一种或多种。所述像素电极层115与所述源漏极层109电连接，通过对所述源漏极层109中电能的控制，从而实现对所述像素电极层115中电能的控制，进而实现对每一显示像素的明暗控制。
所述连接电极层116设于也设于所述钝化层114远离所述公共电极的一表面上，其与所述像素电极层115位于同一层上。所述连接电极层116穿过所述钝化层114与所述公共电极层112连接，同时再穿过公共电极层112与所述触控走线层110连接。所述连接电极层116用于将所述公共电极层112与所述触控走线层110之间实现电连接，为所述触控走线层110传递电能。
本发明实施例中还提供了一种显示装置，所述显示装置中包括上述的阵列基板100，所述显示装置可以为手机、平板电脑、笔记本电脑等任何具有显示功能的产品或者部件。
本发明实施例中还提供了一种如上所述的阵列基板100的制备方法，其制备流程如图2所示，其包括以下步骤：
步骤S10)提供一衬底层101：所述衬底层101为玻璃、石英、等绝缘材料所制成的基板。
步骤S20)形成遮光层102：如图3所示，在所述衬底层101上沉积一层不透光材料，然后通过光罩曝光后进行刻蚀，将此层金属材料图案化，形成所述遮光层102。
步骤S30)形成缓冲层103：在所述基板和所述遮光层102上沉积一层无机材料，形成所述缓冲层103。
步骤S40)形成有源层104：如图4所示，在所述缓冲层103远离所述遮光层102的一表面上沉积一层非晶硅(a-Si)材料层。将所述非晶硅材料通过激光镭射退火处理，使所述非晶硅材料层转变为低温多晶硅材料层。在通过光罩将所述低温多晶硅材料层进行曝光，并通过可是将其图案化，形成所述有源层104。
步骤S50)形成第二绝缘层106：在所述有源层104和所述缓冲层103上沉积一层无机材料层，形成所述第二绝缘层106。
步骤S60)形成栅极层107：如图5所示，在所述第二绝缘层106远离所述有源层104的一表面上沉积一金属材料层，通过光罩件所述金属材料层曝光，并通过重复蚀刻(Re-etch)的工艺将所述金属材料层图案化，形成所述栅极层107。同时将所述栅极层107作为阻挡，将N+离子和N-离子掺杂入所述有源层104的两端中，在所述有源层104的两端形成离子掺杂区105。
步骤S70)形成介电层108：如图6所示，在所述栅极层107和所述第二绝缘层106上成绩一层无机材料，形成所述介电层108。然后通过光罩将所述介电层108上曝光并进行蚀刻，在所述有源层104的两端分别形成一第一通孔117，所述第一通孔117贯穿所述介电层108和所述第二绝缘层106至所述有源层104离子掺杂区105的表面上。所述栅极层107位于两个第一通孔117之间。
步骤S80)形成源漏极层109和触控走线层110：如图7所示，在所述介电层108远离所述栅极层107的一表面上沉积一金属材料层，并且所述金属材料层填充所述第一通孔117，有所述有源层104的离子掺杂区105连接。然后通过光罩将所述金属材料层曝光并蚀刻，将所述金属材料层图案化，形成所述源漏极层109和所述触控走线层110。
步骤S90)形成第一绝缘层111：在所述源漏极层109、所述触控走线层110和所述介电层108上沉积一层无机材料，形成所述第一绝缘层111。
步骤S100)形成公共电极层112：如图8所示，在所述第一绝缘层111远离所述源漏极层109和所述触控走线层110的一表面上沉积一层ITO材料层，然后通过光罩将其曝光并进行蚀刻，使其图案化，形成所述公共电极层112以及所述公共电极层112中的开口113。
步骤S110)形成钝化层114：如图9所示，在所述公共电极层112和所述第一绝缘层111上沉积一层无机材料，形成所述钝化层114，所述无机材料填充所述开口113。然后通过光罩将所述钝化层114曝光并进行蚀刻，在所述钝化层114和所述第一绝缘层111内形成第二通孔118，所述第二通孔118分别贯穿所述钝化层114和所述第一绝缘层111至所述触控走线层110的表面上和所述源漏极层109的上。
步骤S120)形成像素电极层115和连接电极层116：在所述钝化层114远离所述公共电极层112的一表面上沉积一层ITO材料层，所述ITO材料填充所述第二通孔118与所述触控走线层110和所述源漏极层109连接。然后通过光罩将所述ITO材料层曝光并进行蚀刻，使其图案化，形成与所述源漏极层109连接的像素电极层115以及与所述公共电极层112和所述触控走线层110连接的连接电极层116，最终形成如图1所示的阵列基板100。
本发明实施例中所提供的阵列基板100及其制备方法，总共采用了8道光罩程序，省略现有技术中低温多晶硅阵列基板100中的平坦层，从而省去了平坦层的光罩。并在钝化层114的制程中进行曝光蚀刻开孔，使触控走线层110与公共电极层112通过连接电极层116的串接形式实现连接，从而制备具有In Cell Touch功能的阵列基板100。同时，其制备方法也缩短了生产周期，降低了生产成本，提高生产效率。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底层；
功能层，设于所述衬底层上，其具有源漏极层；
触控走线层，绝缘设于所述功能层中，并与所述源漏极层位于同一层；
第一绝缘层，覆于所述源漏极层和所述触控走线层上；
公共电极层，设于所述第一绝缘层上；
钝化层，覆于所述公共电极层和所述第一绝缘层上；
连接电极层，设于所述钝化层上；
其中，所述连接电极层穿过所述钝化层、公共电极层和第一绝缘层与所述触控走线层连接；同时，所述公共电极层通过所述连接电极层与所述触控走线层连接。
2.如权利要求1所述的阵列基板，其特征在于，还包括：
像素电极层，设于所述钝化层上，并与所述源漏极层连接。
3.如权利要求1所述的阵列基板，其特征在于，所述功能层还包括：
有源层，设于所述衬底层上；
栅极层，绝缘设于所有源层上；
所述源漏极层和所述触控走线层绝缘设于所述栅极层上，并且所述源漏极层连接至所述有源层的两端。
4.如权利要求3所述的阵列基板，其特征在于，所述功能层中还包括：
第二绝缘层，设于所述有源层和所述栅极层之间；
介电层，设于所述栅极层和所述源漏极层之间。
5.如权利要求3所述的阵列基板，其特征在于，还包括：
缓冲层，设于所述有源层和所述衬底层之间；
遮光层，设于所述衬底层和所述缓冲层之间，并对应于所述有源层。
6.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一衬底层；
在所述衬底层上形成功能层，所述功能层中具有源漏极层；
在形成所述源漏极层的同时形成触控走线层；
在所述源漏极层和所述触控走线层上形成所述第一绝缘层；
在所述第一绝缘层上形成公共电极层；
在所述公共电极层和所述第一绝缘层上形成钝化层；
在所述钝化层上形成连接电极层。
7.如权利要求6所述的制备方法，其特征在于，还包括以下步骤：
在形成连接电极层的同时形成像素电极层。
8.如权利要求6所述的制备方法，其特征在于，在所述公共电极层和所述第一绝缘层上形成钝化层步骤中包括以下步骤：在所述公共电极层和所述第一绝缘层上沉积一层无机材料，形成所述钝化层；通过光罩程序将所述钝化层图案化，同时将所述第一绝缘层也图案化。
9.如权利要求6所述的制备方法，其特征在于，在所述衬底层上形成功能层步骤中包括以下步骤：
在所述衬底层上形成有源层；
在所述有源层和所述衬底层上形成第二绝缘层；
在所述第二绝缘层上形成栅极层；
在所述栅极层和所述第二绝缘层上形成介电层；
在所述介电层上形成所述源漏极层和所述触控走线层。
10.如权利要求6所述的制备方法，其特征在于，在提供一衬底层步骤后还包括以下步骤：
在所述衬底层上制备遮光层；
在所述遮光层上和所述衬底层上制备缓冲层。
CN201911320212.7A 2019-12-19 2019-12-19 阵列基板及其制备方法 Active CN111129033B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911320212.7A CN111129033B (zh) 2019-12-19 2019-12-19 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911320212.7A CN111129033B (zh) 2019-12-19 2019-12-19 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN111129033A true CN111129033A (zh) 2020-05-08
CN111129033B CN111129033B (zh) 2024-01-19

Family

ID=70500357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911320212.7A Active CN111129033B (zh) 2019-12-19 2019-12-19 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN111129033B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653579A (zh) * 2020-06-28 2020-09-11 武汉华星光电技术有限公司 显示面板及其制作方法、显示装置
CN112198728A (zh) * 2020-10-16 2021-01-08 武汉华星光电技术有限公司 阵列基板及其制作方法、液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN108598089A (zh) * 2018-04-27 2018-09-28 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN108682653A (zh) * 2018-04-28 2018-10-19 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN108598089A (zh) * 2018-04-27 2018-09-28 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN108682653A (zh) * 2018-04-28 2018-10-19 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653579A (zh) * 2020-06-28 2020-09-11 武汉华星光电技术有限公司 显示面板及其制作方法、显示装置
CN112198728A (zh) * 2020-10-16 2021-01-08 武汉华星光电技术有限公司 阵列基板及其制作方法、液晶显示面板
CN112198728B (zh) * 2020-10-16 2022-06-10 武汉华星光电技术有限公司 阵列基板及其制作方法、液晶显示面板

Also Published As

Publication number Publication date
CN111129033B (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
US10068933B2 (en) Array substrate manufacturing method and array substrate
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
US10510558B2 (en) Electronic device, thin film transistor, array substrate and manufacturing method thereof
CN107799466B (zh) Tft基板及其制作方法
CN112366210A (zh) 阵列基板及其制备方法、显示面板及装置
CN111682034A (zh) 阵列基板及其制备方法、显示装置
CN111129033B (zh) 阵列基板及其制备方法
CN114089571B (zh) 阵列基板及制作方法和显示面板
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
TWI383502B (zh) 畫素結構及其製造方法
CN113192985A (zh) Tft基板及其制备方法、显示面板和显示装置
CN105572981B (zh) 阵列基板、显示面板以及液晶显示装置
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
US7923312B2 (en) Fabricating method of thin film transistor
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN113433747B (zh) 阵列基板及制作方法、移动终端
CN108831895B (zh) 显示面板及其制造方法
CN106711155B (zh) 一种阵列基板、显示面板及显示装置
CN112331680A (zh) 阵列基板及其制备方法
CN112909027A (zh) 一种具有高容量电容结构的阵列基板及其制备方法
CN114005882B (zh) 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法
US20230420462A1 (en) Array substrate, preparation method thereof, display panel and display device
US20240038900A1 (en) Thin-film transistor having vertical structure and electronic device
US11307468B2 (en) Array substrate and manufacturing method thereof
CN117525119A (zh) 薄膜晶体管及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant