CN111653579A - 显示面板及其制作方法、显示装置 - Google Patents
显示面板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN111653579A CN111653579A CN202010598605.0A CN202010598605A CN111653579A CN 111653579 A CN111653579 A CN 111653579A CN 202010598605 A CN202010598605 A CN 202010598605A CN 111653579 A CN111653579 A CN 111653579A
- Authority
- CN
- China
- Prior art keywords
- layer
- fan
- display panel
- array substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 209
- 238000002161 passivation Methods 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本发明提供一种显示面板,所述显示面板包括驱动电路、阵列基板和扇出走线结构,所述扇出走线结构包括若干扇出走线,每一所述扇出走线用于电性连接所述驱动电路与所述阵列基板中的金属线,所有的所述扇出走线的长度相等。本发明的显示面板包括驱动电路、阵列基板和扇出走线结构,扇出走线结构包括若干扇出走线,每一扇出走线用于电性连接驱动电路与阵列基板中的金属线,由于扇出走线结构中所有的扇出走线的长度相等,因此所有的扇出走线的阻抗相同,从而能够提高显示面板的显示画质。本发明还提供该显示面板的制作方法及具有该显示面板的显示装置。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板及其制作方法、显示装置。
背景技术
液晶显示(Liquid Crystal Display,LCD)面板等平面显示装置因具有高显示画质、省电和机身薄等优点被广泛的应用于手机、电视、数码相机、笔记本电脑和台式计算机等各种消费性电子产品中,成为了显示装置中的主流产品。
LCD面板中的阵列基板通常为低温多晶硅(Low Temperature Poly-Silicon,LTPS)阵列基板,为了降低LTPS阵列基板的生产周期和成本,目前通常使用8Mask工艺技术制作LTPS阵列基板。
然而,使用8Mask工艺技术制作LTPS阵列基板的过程中,LTPS阵列基板中的各条金属线,例如触控线、扫描线和数据线在扇出区均采用拉直线的方式与对应的驱动电路电性连接,这种方式会导致同一驱动电路电性连接的各条金属线在扇出区的部分的阻抗存在较大差异,加上使用8Mask工艺技术制作得到的LTPS阵列基板中的数据线与公共电极层之间的电容增大过大,两者共同作用导致液晶显示面板的显示画质不良。
发明内容
因此,有必要提供一种显示面板及其制作方法、显示装置,用以解决现有的显示面板显示画质不良的问题。
第一方面,本发明的实施例提供一种显示面板,所述显示面板包括驱动电路、阵列基板和扇出走线结构,所述扇出走线结构包括若干扇出走线,每一所述扇出走线用于电性连接所述驱动电路与所述阵列基板中的金属线,所有的所述扇出走线的长度相等。
在一些实施例中,不同的所述扇出走线的形状相同或不同。
在一些实施例中,所述扇出走线的形状为螺旋形、波浪形、Z形和T形中的任意一种或多种的组合。
在一些实施例中,所述阵列基板包括:
衬底基板;
遮光层,所述遮光层设于所述衬底基板上;
缓冲层,所述缓冲层设于所述衬底基板上,且覆盖所述遮光层;
有源层,所述有源层设于所述缓冲层上;
栅极绝缘层,所述栅极绝缘层设于所述缓冲层上,且覆盖所述有源层;
栅极层,所述栅极层设于所述栅极绝缘层上,所述栅极层包括栅极和与所述栅极一体的扫描线;
层间介质层,所述层间介质层设于所述栅极绝缘层上,且覆盖所述栅极层;
源漏极层,所述源漏极层设于所述层间介质层上,所述源漏极层包括源极、与所述源极一体的数据线、漏极和触控线;
无机绝缘层,所述无机绝缘层设于所述层间介质层上,且覆盖所述源漏极层;
公共电极层,所述公共电极层设于所述无机绝缘层上;
钝化层,所述钝化层设于无机绝缘层上,且覆盖公共电极层;
像素电极层,所述像素电极层设于所述钝化层上。
在一些实施例中,所述阵列基板还包括:
第一过孔,所述第一过孔形成于所述层间介质层和所述栅极绝缘层中,且位于所述有源层上,所述源极通过所述第一过孔与所述有源层连接;
第二过孔,所述第二过孔形成于所述层间介质层和所述栅极绝缘层中,且位于所述有源层上,所述漏极通过所述第二过孔与所述有源层连接。
在一些实施例中,所述阵列基板还包括:
第三过孔,所述第三过孔形成于所述钝化层、所述公共电极层和所述无机绝缘层中,且位于所述触控线上,所述像素电极层通过所述第三过孔与所述触控线连接;
第四过孔,所述第四过孔形成于所述钝化层中,且位于所述公共电极层上,所述像素电极层通过所述第四过孔与所述公共电极层连接;
第五过孔,所述第五过孔形成于所述钝化层、所述公共电极层和所述无机绝缘层中,且位于所述漏极上,所述像素电极层通过所述第五过孔与所述漏极连接。
在一些实施例中,所述无机绝缘层的制备材料包括氮化硅和/或氧化硅。
在一些实施例中,所述阵列基板为低温多晶硅阵列基板。
第二方面,本发明的实施例提供一种显示面板的制作方法,所述显示面板的制作方法包括以下步骤:
制作阵列基板、驱动电路和扇出走线结构,其中,所述扇出走线结构包括若干扇出走线;
将每一所述扇出走线的两端分别与所述驱动电路和所述阵列基板中的金属线连接,其中,所有的所述扇出走线的长度相等。
第三方面,本发明的实施例提供一种显示装置,所述显示装置包括上述的显示面板。
本发明的显示面板包括驱动电路、阵列基板和扇出走线结构,扇出走线结构包括若干扇出走线,每一扇出走线用于电性连接驱动电路与阵列基板中的金属线,由于扇出走线结构中所有的扇出走线的长度相等,因此所有的扇出走线的阻抗相同,从而能够提高显示面板的显示画质。当该显示面板应用于显示装置中时,能够提高显示装置的显示画质。
附图说明
为了更清楚地说明本发明的实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的显示面板的结构示意图。
图2为本发明的实施例提供的扇出走线的形状示意图。
图3为本发明的实施例提供的阵列基板的膜层示意图。
图4为本发明的实施例提供的阵列基板的制作方法的流程图。
图5为图4中所示的方法在步骤S1完成后的结构示意图。
图6为图4中所示的方法在步骤S2完成后的结构示意图。
图7为图4中所示的方法在步骤S3完成后的结构示意图。
图8为图4中所示的方法在步骤S4完成后的结构示意图。
图9为图4中所示的方法在步骤S5完成后的结构示意图。
图10为图4中所示的方法在步骤S6完成后的结构示意图。
图11为图4中所示的方法在步骤S7完成后的结构示意图。
具体实施方式
下面将结合本发明的实施例中的附图,对本发明的实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明的实施例提供的显示面板的结构示意图,如图1所示,显示面板包括驱动电路20、阵列基板30和扇出走线结构10。
其中,扇出走线结构10包括若干扇出走线100,每一扇出走线100用于电性连接驱动电路20与阵列基板30中的金属线300。
驱动电路20用于向与自身电性连接的每一扇出走线100提供驱动信号,以使驱动信号通过扇出走线100传输至与扇出走线100电性连接的金属线300中。驱动电路20可以为栅极驱动电路或源极驱动电路,金属线300可以为扫描线、数据线或触控线。需要说明的是,图1中所示的驱动电路20为栅极驱动电路,金属线300为扫描线。
扇出走线结构10中所有的扇出走线100的长度相等。
可以理解的是,由于扇出走线结构10中所有的扇出走线300的长度相等,因此所有的扇出走线300的阻抗相同,从而能够提高显示面板的显示画质。
进一步地,不同的扇出走线100的形状相同或不同。
进一步地,任一扇出走线100的形状为螺旋形、波浪形、Z形和T形中的任意一种或多种的组合。
具体的,图2为本发明的实施例提供的扇出走线的形状示意图,其中,图2中的(a)部分所示的扇出走线100的形状为螺旋形,图2中的(b)部分所示的扇出走线100的形状为波浪形,图2中的(c)部分所示的扇出走线100的形状为螺旋形和波浪形所组合形成的组合形状。
图3为本发明的实施例提供的阵列基板的膜层示意图,如图3所示,阵列基板30包括:衬底基板301、遮光层302、缓冲层303、有源层304、栅极绝缘层305、栅极层306、层间介质层307、源漏极层308、无机绝缘层309、公共电极层310、钝化层311和像素电极层312。
其中,衬底基板301优选为玻璃基板;遮光层302设于衬底基板301上;缓冲层303设于衬底基板301上且覆盖遮光层302;有源层304设于缓冲层303上;栅极绝缘层305设于缓冲层303上且覆盖有源层304;栅极层306设于栅极绝缘层305上,栅极层306包括栅极和与栅极一体的扫描线;层间介质层307设于栅极绝缘层305上且覆盖栅极层306;源漏极层308设于层间介质层307上,源漏极层308包括源极3081、与源极一体的数据线、漏极3082和触控线3083;无机绝缘层309设于层间介质层307上且覆盖源漏极层308;公共电极层310设于无机绝缘层309上;钝化层311设于无机绝缘层309上且覆盖公共电极层310;像素电极层312设于钝化层311上。
进一步地,阵列基板30还包括:第一过孔313和第二过孔314。
其中,第一过孔313形成于层间介质层307和栅极绝缘层305中且位于有源层304上,源极3081通过第一过孔313与有源层304连接。第二过孔314形成于层间介质层307和栅极绝缘层305中且位于有源层304上,漏极3082通过第二过孔314与有源层304连接。
进一步地,阵列基板30还包括:第三过孔315、第四过孔316和第五过孔317。
其中,第三过孔315形成于钝化层311、公共电极层310和无机绝缘层309中且位于触控线3083上,像素电极层310通过第三过孔315与触控线3083连接。第四过孔316形成于钝化层311中且位于公共电极层310上,像素电极层312通过第四过孔316与公共电极层310连接。第五过孔317形成于钝化层311、公共电极层310和无机绝缘层309中且位于漏极3082上,像素电极层312通过第五过孔307与漏极3082连接。
进一步地,无机绝缘层309的制备材料包括氮化硅和/或氧化硅。
进一步地,阵列基板30为低温多晶硅阵列基板。需要说明的是,低温多晶硅阵列基板指的是使用低温多晶硅技术制作的阵列基板。
作为一个优选的实施例,本发明的实施例结合图4~11,对阵列基板30的制作方法进行说明。图4为本发明的实施例提供的阵列基板的制作方法的流程图,如图4所示,该方法包括:
步骤S1,提供衬底基板301,在衬底基板301上形成遮光层302。该步骤制得的结构请参阅图5。
具体的,衬底基板优选为玻璃基板,在衬底基板301上沉积遮光材料,刻蚀遮光材料形成遮光层302。
步骤S2,在衬底基板301上形成覆盖遮光层302的缓冲层303,在缓冲层303上形成有源层304。该步骤制得的结构请参阅图6。
具体的,在缓冲层303上沉积非晶硅,对其进行激光镭射退火,然后经过曝光、干刻蚀和剥离工艺后,形成含仅含有多晶硅的有源层304。
步骤S3,在缓冲层303上形成覆盖有源层304的栅极绝缘层305,在栅极绝缘层305上形成栅极层306,在有源层304中形成重掺杂区和轻掺杂区。该步骤制得的结构请参阅图7。
具体的,在栅极绝缘层305上沉积金属材料,采用重复刻蚀工艺对金属材料进行图形化形成栅极层306,并在有源层304中形成重掺杂(N+)区和轻掺杂(N-)区。
步骤S4,在栅极绝缘层305上形成层间介质层307,对层间介质层307和栅极绝缘层305进行挖孔,形成第一过孔313和第二过孔314。该步骤制得的结构请参阅图8。
具体的,对层间介质层307和栅极绝缘层305进行曝光、干刻蚀和剥离工艺后,形成第一过孔313和第二过孔314,第一过孔313和第二过孔314均位于有源层304的重掺杂区上。
步骤S5,在层间介质层307上形成源漏极层308。该步骤制得的结构请参阅图9。
具体的,源漏极层308包括源极3081、与源极一体的数据线、漏极3082和触控线3083,源极3081通过第一过孔313与有源层304的重掺杂区连接,漏极3082通过第二过孔314与有源层304的重掺杂区连接。
步骤S6,在层间介质层307上形成覆盖源漏极层308的无机绝缘层309,在无机绝缘层309上形成公共电极层310。该步骤制得的结构请参阅图10。
具体的,无机绝缘层309的制备材料为氮化硅和/或氧化硅,公共电极层310的制备材料为氧化铟锡。
步骤S7,在无机绝缘层309上形成覆盖公共电极层310的钝化层311,在钝化层311、公共电极层310和无机绝缘层309中进行挖孔,形成第三过孔315和第五过孔317。对钝化层311进行挖孔,形成第四过孔316。该步骤制得的结构请参阅图11。
具体的,对钝化层311、公共电极层310和无机绝缘层309中进行曝光、干刻蚀和剥离工艺后,形成第三过孔315和第五过孔317,对钝化层311进行曝光、干刻蚀和剥离工艺后,形成第四过孔316。第三过孔315位于触控线3083上,第四过孔316位于公共电极层310上,第五过孔317位于漏极3082上。
步骤S8,在钝化层311上形成像素电极层312。该步骤制得的结构请参阅图3。
具体的,像素电极层310的制备材料为氧化铟锡。像素电极层310通过第三过孔315与触控线3083连接,像素电极层312通过第四过孔316与公共电极层310连接,像素电极层312通过第五过孔307与漏极3082连接。
本发明的实施例还提供一种显示面板的制作方法,该方法包括以下步骤:
制作阵列基板、驱动电路和扇出走线结构,其中,扇出走线结构包括若干扇出走线。
将每一扇出走线的两端分别与驱动电路和阵列基板中的金属线连接,其中,所有的扇出走线的长度相等。
具体的,通过该方法制作得到的显示面板的结构如图1所示,该显示面板包括驱动电路20、阵列基板30和扇出走线结构10。扇出走线结构10包括若干扇出走线100,每一扇出走线100用于电性连接驱动电路20与阵列基板30中的金属线300。
其中,驱动电路20用于向与自身电性连接的每一扇出走线100提供驱动信号,以使驱动信号通过扇出走线100传输至与扇出走线100电性连接的金属线300中。驱动电路20可以为栅极驱动电路或源极驱动电路,金属线300可以为扫描线、数据线或触控线。需要说明的是,图1中所示的驱动电路20为栅极驱动电路,金属线300为扫描线。
扇出走线结构10中所有的扇出走线100的长度相等。
可以理解的是,由于扇出走线结构10中所有的扇出走线300的长度相等,因此所有的扇出走线300的阻抗相同,从而能够提高显示面板的显示画质。
本发明的实施例还提供一种显示装置,该显示装置包括上述的显示面板。
具体的,该显示装置包括如图1所示的显示面板,该显示面板包括驱动电路20、阵列基板30和上述的扇出走线结构10。扇出走线结构10包括若干扇出走线100,每一扇出走线100用于电性连接驱动电路20与阵列基板30中的金属线300。
其中,驱动电路20用于向与自身电性连接的每一扇出走线100提供驱动信号,以使驱动信号通过扇出走线100传输至与扇出走线100电性连接的金属线300中。驱动电路20可以为栅极驱动电路或源极驱动电路,金属线300可以为扫描线、数据线或触控线。需要说明的是,图1中所示的驱动电路20为栅极驱动电路,金属线300为扫描线。
扇出走线结构10中所有的扇出走线100的长度相等。
可以理解的是,由于本发明的实施例中的显示装置包括上述的显示面板,而显示面板包括上述的扇出走线结构10,由于扇出走线结构10中所有的扇出走线300的长度相等,因此所有的扇出走线300的阻抗相同,从而能够提高显示面板的显示画质,进而提高显示装置的显示画质。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种显示面板,所述显示面板包括驱动电路、阵列基板和扇出走线结构,所述扇出走线结构包括若干扇出走线,每一所述扇出走线用于电性连接所述驱动电路与所述阵列基板中的金属线,其特征在于,所有的所述扇出走线的长度相等。
2.如权利要求1所述的显示面板,其特征在于,不同的所述扇出走线的形状相同或不同。
3.如权利要求2所述的显示面板,其特征在于,所述扇出走线的形状为螺旋形、波浪形、Z形和T形中的任意一种或多种的组合。
4.如权利要求3所述的显示面板,其特征在于,所述阵列基板包括:
衬底基板;
遮光层,所述遮光层设于所述衬底基板上;
缓冲层,所述缓冲层设于所述衬底基板上,且覆盖所述遮光层;
有源层,所述有源层设于所述缓冲层上;
栅极绝缘层,所述栅极绝缘层设于所述缓冲层上,且覆盖所述有源层;
栅极层,所述栅极层设于所述栅极绝缘层上,所述栅极层包括栅极和与所述栅极一体的扫描线;
层间介质层,所述层间介质层设于所述栅极绝缘层上,且覆盖所述栅极层;
源漏极层,所述源漏极层设于所述层间介质层上,所述源漏极层包括源极、与所述源极一体的数据线、漏极和触控线;
无机绝缘层,所述无机绝缘层设于所述层间介质层上,且覆盖所述源漏极层;
公共电极层,所述公共电极层设于所述无机绝缘层上;
钝化层,所述钝化层设于无机绝缘层上,且覆盖公共电极层;
像素电极层,所述像素电极层设于所述钝化层上。
5.如权利要求4所述的显示面板,其特征在于,所述阵列基板还包括:
第一过孔,所述第一过孔形成于所述层间介质层和所述栅极绝缘层中,且位于所述有源层上,所述源极通过所述第一过孔与所述有源层连接;
第二过孔,所述第二过孔形成于所述层间介质层和所述栅极绝缘层中,且位于所述有源层上,所述漏极通过所述第二过孔与所述有源层连接。
6.如权利要求5所述的显示面板,其特征在于,所述阵列基板还包括:
第三过孔,所述第三过孔形成于所述钝化层、所述公共电极层和所述无机绝缘层中,且位于所述触控线上,所述像素电极层通过所述第三过孔与所述触控线连接;
第四过孔,所述第四过孔形成于所述钝化层中,且位于所述公共电极层上,所述像素电极层通过所述第四过孔与所述公共电极层连接;
第五过孔,所述第五过孔形成于所述钝化层、所述公共电极层和所述无机绝缘层中,且位于所述漏极上,所述像素电极层通过所述第五过孔与所述漏极连接。
7.如权利要求4所述的显示面板,其特征在于,所述无机绝缘层的制备材料包括氮化硅和/或氧化硅。
8.如权利要求3所述的显示面板,其特征在于,所述阵列基板为低温多晶硅阵列基板。
9.一种显示面板的制作方法,其特征在于,所述显示面板的制作方法包括以下步骤:
制作阵列基板、驱动电路和扇出走线结构,其中,所述扇出走线结构包括若干扇出走线;
将每一所述扇出走线的两端分别与所述驱动电路和所述阵列基板中的金属线连接,其中,所有的所述扇出走线的长度相等。
10.一种显示装置,其特征在于,所述显示装置包括如权利要求1-8中任意一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010598605.0A CN111653579A (zh) | 2020-06-28 | 2020-06-28 | 显示面板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010598605.0A CN111653579A (zh) | 2020-06-28 | 2020-06-28 | 显示面板及其制作方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111653579A true CN111653579A (zh) | 2020-09-11 |
Family
ID=72352126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010598605.0A Pending CN111653579A (zh) | 2020-06-28 | 2020-06-28 | 显示面板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111653579A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113130606A (zh) * | 2021-04-01 | 2021-07-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105204248A (zh) * | 2015-10-10 | 2015-12-30 | 重庆京东方光电科技有限公司 | 一种阵列基板及显示装置 |
CN109887885A (zh) * | 2019-03-01 | 2019-06-14 | 武汉华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
CN109976052A (zh) * | 2019-04-29 | 2019-07-05 | 深圳市华星光电技术有限公司 | 显示装置 |
CN111129033A (zh) * | 2019-12-19 | 2020-05-08 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
-
2020
- 2020-06-28 CN CN202010598605.0A patent/CN111653579A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105204248A (zh) * | 2015-10-10 | 2015-12-30 | 重庆京东方光电科技有限公司 | 一种阵列基板及显示装置 |
CN109887885A (zh) * | 2019-03-01 | 2019-06-14 | 武汉华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
CN109976052A (zh) * | 2019-04-29 | 2019-07-05 | 深圳市华星光电技术有限公司 | 显示装置 |
CN111129033A (zh) * | 2019-12-19 | 2020-05-08 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113130606A (zh) * | 2021-04-01 | 2021-07-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI282478B (en) | Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same | |
US11092836B2 (en) | Array substrate, manufacturing method for the same and in-cell touch panel | |
CN107490913B (zh) | 阵列基板、显示面板及显示装置 | |
US10964790B1 (en) | TFT substrate and manufacturing method thereof | |
WO2019205489A1 (zh) | 内嵌式触控阵列基板、显示面板及制造方法 | |
JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
CN100369258C (zh) | 有源元件阵列基板 | |
US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
WO2021190159A1 (zh) | 阵列基板及显示装置 | |
US20210028200A1 (en) | Array substrate, method for fabricating the same, display panel, and display device | |
US20190333938A1 (en) | In-cell touch array substrate, display panel and manufacturing method thereof | |
WO2022088326A1 (zh) | 阵列基板、显示面板及电子设备 | |
CN104460154A (zh) | 阵列基板及其制备方法、显示装置 | |
TWI690917B (zh) | 畫素陣列基板 | |
WO2014176876A1 (zh) | 显示面板及其制作方法、液晶显示器 | |
CN108254988B (zh) | 断线修复方法 | |
CN111653579A (zh) | 显示面板及其制作方法、显示装置 | |
WO2020119015A1 (zh) | 触控面板及触控显示装置 | |
WO2022222204A1 (zh) | 一种显示器件 | |
WO2024027397A1 (zh) | 阵列基板及显示面板 | |
WO2018145465A1 (zh) | 阵列基板以及显示装置 | |
CN100552519C (zh) | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 | |
CN113433747B (zh) | 阵列基板及制作方法、移动终端 | |
WO2020237731A1 (zh) | 阵列基板及其制作方法与显示装置 | |
CN109659310A (zh) | 像素结构以及像素结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200911 |
|
WD01 | Invention patent application deemed withdrawn after publication |