CN109887885A - 阵列基板的制作方法及阵列基板 - Google Patents
阵列基板的制作方法及阵列基板 Download PDFInfo
- Publication number
- CN109887885A CN109887885A CN201910154264.5A CN201910154264A CN109887885A CN 109887885 A CN109887885 A CN 109887885A CN 201910154264 A CN201910154264 A CN 201910154264A CN 109887885 A CN109887885 A CN 109887885A
- Authority
- CN
- China
- Prior art keywords
- layer
- interrupted
- substrate
- metal wire
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 216
- 239000002184 metal Substances 0.000 claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000011229 interlayer Substances 0.000 claims abstract description 40
- 238000009413 insulation Methods 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 238000012216 screening Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本揭示提供了阵列基板的制作方法及阵列基板。所述阵列基板的制作方法包括提供基板,在所述基板上形成第一金属层,所述第一金属层包括多条第一金属线和多条断续的第二金属线,所述断续的第二金属线的延伸方向垂直于所述第一金属线的延伸方向,在所述基板和所述第一金属层上形成层间介电绝缘层,图案化所述层间介电绝缘层以形成多个过孔,所述过孔对应所述断续的第二金属线的二端,以及在所述层间介电绝缘层和所述第一金属层上形成断续的数据线,所述断续的数据线通过所述过孔与所述断续的第二金属线的所述二端接触。本揭示能够提升所述阵列基板的光学性能。
Description
【技术领域】
本揭示涉及显示技术领域,特别涉及一种阵列基板的制作方法及阵列基板。
【背景技术】
低温多晶硅显示技术可应用于平面显示装置中,由于低温多晶硅阵列基板具有高载流子迁移率,可以使晶体管获得高的开关电流比,提高分辨率及降低功耗,从而获得更好的视觉体验。
然而,目前的低温多晶硅阵列基板朝着不断缩小尺寸的方向发展,因此造成耦合电容增加及串扰(crosstalk)等光学问题。
故,有需要提供一种阵列基板的制作方法及阵列基板,以解决现有技术存在的问题。
【发明内容】
为解决上述技术问题,本揭示的一目的在于提供阵列基板的制作方法及阵列基板,其能够提升所述阵列基板的光学性能。
为达成上述目的,本揭示提供一阵列基板的制作方法。所述阵列基板的制作方法包括提供基板,在所述基板上形成第一金属层,所述第一金属层包括多条第一金属线和多条断续的第二金属线,所述断续的第二金属线的延伸方向垂直于所述第一金属线的延伸方向,在所述基板和所述第一金属层上形成层间介电绝缘层,图案化所述层间介电绝缘层以形成多个过孔,所述过孔对应所述断续的第二金属线的二端,以及在所述层间介电绝缘层和所述第一金属层上形成断续的数据线,所述断续的数据线通过所述过孔与所述断续的第二金属线的所述二端接触。
于本揭示其中的一实施例中,在所述层间介电绝缘层和所述第一金属层上形成所述断续的数据线包括在所述层间介电绝缘层和所述第一金属层上形成数据线,刻蚀所述数据线的一部分以形成所述断续的数据线,所述数据线的所述部分覆盖所述断续的第二金属线。
于本揭示其中的一实施例中,所述断续的第二金属线的所述延伸方向平行于所述断续的数据线的延伸方向。
于本揭示其中的一实施例中,所述阵列基板的制作方法还包括在所述基板上形成遮光层,在所述遮光层上形成有源层,所述有源层在所述基板上的投影位于所述遮光层在所述基板上的投影的范围内。
于本揭示其中的一实施例中,所述阵列基板的制作方法还包括在所述基板、所述遮光层与所述有源层上形成栅极绝缘层,所述第一金属层设置在所述栅极绝缘层上。
于本揭示其中的一实施例中,所述阵列基板的制作方法还包括图案化所述层间介电绝缘层及所述栅极绝缘层以形成多个通孔,所述通孔对应所述有源层的二端,所述断续的数据线通过所述通孔与所述有源层的所述二端接触。
于本揭示其中的一实施例中,所述阵列基板的制作方法还包括在所述层间介电绝缘层和所述断续的数据线上依序形成绝缘层、公共电极层、钝化层和像素电极层,在所述绝缘层、所述公共电极层和所述钝化层上形成多个开口,所述像素电极层通过所述开口与所述公共电极层和所述断续的数据线接触。
本揭示还提供一阵列基板。所述阵列基板包括基板、第一金属层、层间介电绝缘层和断续的数据线。所述第一金属层设置在所述基板上。所述第一金属层包括多条第一金属线和多条断续的第二金属线。所述断续的第二金属线的延伸方向垂直于所述第一金属线的延伸方向。所述层间介电绝缘层设置在所述基板和所述第一金属层上和包括多个过孔。所述过孔对应所述断续的第二金属线的二端。所述断续的数据线设置在所述层间介电绝缘层和所述第一金属层上。所述断续的数据线通过所述过孔与所述断续的第二金属线的所述二端接触。
于本揭示其中的一实施例中,所述断续的第二金属线的所述延伸方向平行于所述断续的数据线的延伸方向。
于本揭示其中的一实施例中,所述阵列基板还包括遮光层及有源层,所述遮光层设置在所述基板上,所述有源层设置在所述遮光层上,所述有源层在所述基板上的投影位于所述遮光层在所述基板上的投影的范围内。
由于本揭示的实施例中的阵列基板的制作方法及阵列基板,所述第一金属层包括多条第一金属线和多条断续的第二金属线。所述断续的第二金属线的延伸方向垂直于所述第一金属线的延伸方向。所述层间介电绝缘层设置在所述基板和所述第一金属层上和包括多个过孔。所述过孔对应所述断续的第二金属线的二端。所述断续的数据线设置在所述层间介电绝缘层和所述第一金属层上。所述断续的数据线通过所述过孔与所述断续的第二金属线的所述二端接触,能够提升所述阵列基板的光学性能。
为让本揭示的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:
【附图说明】
图1显示根据本揭示的一实施例的阵列基板的结构示意图;
图2显示根据本揭示的一实施例的阵列基板的第一金属层、层间介电绝缘层和断续的数据线的示意图;以及
图3显示根据本揭示的一实施例的阵列基板的制作方法的流程方块图。
【具体实施方式】
为了让本揭示的上述及其他目的、特征、优点能更明显易懂,下文将特举本揭示优选实施例,并配合所附图式,作详细说明如下。再者,本揭示所提到的方向用语,例如上、下、顶、底、前、后、左、右、内、外、侧层、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本揭示,而非用以限制本揭示。
在图中,结构相似的单元是以相同标号表示。
参照图1-3,本揭示的一实施例提供一阵列基板10的制作方法。所述阵列基板10的制作方法包括:在方块S 1中,提供基板100,在方块S2中,在所述基板100上形成第一金属层,所述第一金属层包括多条第一金属线210和多条断续的第二金属线220,所述断续的第二金属线220的延伸方向垂直于所述第一金属线210的延伸方向,在方块S3中,在所述基板100和所述第一金属层上形成层间介电绝缘层300,在方块S4中,图案化所述层间介电绝缘层300以形成多个过孔310,所述过孔310对应所述断续的第二金属线220的二端,以及在方块S5中,在所述层间介电绝缘层300和所述第一金属层上形成断续的数据线410,所述断续的数据线410通过所述过孔310与所述断续的第二金属线220的所述二端接触。
具体地,所述阵列基板10例如为低温多晶硅阵列基板。具体地,在所述层间介电绝缘层300和所述第一金属层上形成所述断续的数据线410包括在所述层间介电绝缘层300和所述第一金属层上形成数据线,刻蚀所述数据线的一部分以形成所述断续的数据线410,所述数据线的所述部分覆盖所述断续的第二金属线220。具体地,所述断续的第二金属线220的所述延伸方向平行于所述断续的数据线410的延伸方向。
于本揭示其中的一实施例中,所述阵列基板10的制作方法还包括在所述基板100上形成遮光层500,在所述遮光层500上形成有源层600,所述有源层600在所述基板100上的投影位于所述遮光层500在所述基板100上的投影的范围内。于本揭示其中的一实施例中,所述阵列基板10的制作方法还包括在所述基板100、所述遮光层500与所述有源层600上形成栅极绝缘层700,所述第一金属层设置在所述栅极绝缘层700上。
具体地,所述有源层600对应第一金属线210的区域为第一区域610。所述有源层600的第一区域610旁的区域第二区域620。所述有源层600的第二区域620旁的区域第三区域630。第二区域620例如为N-惨杂区域。第三区域620例如为N+惨杂区域。
于本揭示其中的一实施例中,所述阵列基板10的制作方法还包括图案化所述层间介电绝缘层300及所述栅极绝缘层700以形成多个通孔320,所述通孔320对应所述有源层600的二端,所述断续的数据线410通过所述通孔320与所述有源层600的所述二端接触。
于本揭示其中的一实施例中,所述阵列基板10的制作方法还包括在所述层间介电绝缘层300和所述断续的数据线410上依序形成绝缘层800、公共电极层900、钝化层1000和像素电极层1100,在所述绝缘层800、所述公共电极层900和所述钝化层1000上形成多个开口810,所述像素电极层1100通过所述开口810与所述公共电极层900和所述断续的数据线410接触。
本揭示的一实施例提供降低耦合(couple)电容的所述阵列基板10,所述断续的数据线410通过所述层间介电绝缘层300的所述过孔310桥接到所述断续的第二金属线220的所述二端,增加所述断续的数据线410与所述公共电极层900之间的间距,降低所述断续的数据线410与所述公共电极层900之间的耦合电容,降低串扰(crosstalk),以及提升所述阵列基板10的光学性能。此外,本揭示的一实施例的所述阵列基板10节省了平坦层,因此所述阵列基板10可小尺寸化及轻薄。
具体地,所述断续的数据线410与所述公共电极层900之间的间距例如包括所述层间介电绝缘层300和所述绝缘层800的厚度。
本揭示的一实施例提供降低耦合(couple)电容的所述阵列基板10。所述阵列基板10例如为低温多晶硅阵列基板。所述低温多晶硅阵列基板具有高载流子迁移率,可以使晶体管获得高的开关电流比,在满足要求的充电电流条件下,每个晶体管可以小尺寸化,增加像素透光区、提高开口率、改善亮点、提高分辨率及降低功耗,从而获得更好的视觉体验。
参照图1-2,本揭示的一实施例提供一阵列基板10。所述阵列基板10包括基板100、第一金属层、层间介电绝缘层300和断续的数据线410。所述第一金属层设置在所述基板100上。所述第一金属层包括多条第一金属线210和多条断续的第二金属线220。所述断续的第二金属线220的延伸方向垂直于所述第一金属线210的延伸方向。所述层间介电绝缘层300设置在所述基板100和所述第一金属层上和包括多个过孔310。所述过孔310对应所述断续的第二金属线220的二端。所述断续的数据线410设置在所述层间介电绝缘层300和所述第一金属层上。所述断续的数据线410通过所述过孔310与所述断续的第二金属线220的所述二端接触。
具体地,所述阵列基板10例如为低温多晶硅阵列基板。具体地,所述断续的第二金属线220的所述延伸方向平行于所述断续的数据线410的延伸方向。
于本揭示其中的一实施例中,所述阵列基板10还包括遮光层500及有源层600,所述遮光层500设置在所述基板100上,所述有源层600设置在所述遮光层500上,所述有源层600在所述基板100上的投影位于所述遮光层500在所述基板100上的投影的范围内。
具体地,所述有源层600对应第一金属线210的区域为第一区域610。所述有源层600的第一区域610旁的区域第二区域620。所述有源层600的第二区域620旁的区域第三区域630。第二区域620例如为N-惨杂区域。第三区域620例如为N+惨杂区域。
于本揭示其中的一实施例中,所述阵列基板10还包括栅极绝缘层700。所述栅极绝缘层700设置在所述基板100、所述遮光层500与所述有源层600上,所述第一金属层设置在所述栅极绝缘层700上。于本揭示其中的一实施例中,所述阵列基板10还包括多个通孔320。本实施例可藉由图案化所述层间介电绝缘层300及所述栅极绝缘层700以在所述层间介电绝缘层300及所述栅极绝缘层700中形成所述通孔320。所述通孔320对应所述有源层600的二端,所述断续的数据线410通过所述通孔320与所述有源层600的所述二端接触。
于本揭示其中的一实施例中,所述阵列基板10还包括绝缘层800、公共电极层900、钝化层1000和像素电极层1100依序设置在所述层间介电绝缘层300和所述断续的数据线410上。所述阵列基板10还包括多个开口810。本实施例可藉由图案化所述绝缘层800、所述公共电极层900和所述钝化层1000以在所述绝缘层800、所述公共电极层900和所述钝化层1000中形成所述开口810。所述像素电极层1100通过所述开口810与所述公共电极层900和所述断续的数据线410接触。
本揭示的一实施例提供降低耦合(couple)电容的所述阵列基板10,所述断续的数据线410通过所述层间介电绝缘层300的所述过孔310桥接到所述断续的第二金属线220的所述二端,增加所述断续的数据线410与所述公共电极层900之间的间距,降低所述断续的数据线410与所述公共电极层900之间的耦合电容,降低串扰(crosstalk),以及提升所述阵列基板10的光学性能。此外,本揭示的一实施例的所述阵列基板10节省了平坦层,因此所述阵列基板10可小尺寸化及轻薄。
具体地,所述断续的数据线410与所述公共电极层900之间的间距例如包括所述层间介电绝缘层300和所述绝缘层800的厚度。
本揭示的一实施例提供降低耦合(couple)电容的所述阵列基板10。所述阵列基板10例如为低温多晶硅阵列基板。所述低温多晶硅阵列基板具有高载流子迁移率,可以使晶体管获得高的开关电流比,在满足要求的充电电流条件下,每个晶体管可以小尺寸化,增加像素透光区、提高开口率、改善亮点、提高分辨率及降低功耗,从而获得更好的视觉体验。
本揭示的一实施例提供一显示装置。所述显示装置包括上述的阵列基板10。所述显示装置例如为手机、电视、个人数字助理、数字相机、笔记本电脑等各种消费性电子产品。
由于本揭示的实施例中的阵列基板的制作方法及阵列基板,所述第一金属层包括多条第一金属线和多条断续的第二金属线。所述断续的第二金属线的延伸方向垂直于所述第一金属线的延伸方向。所述层间介电绝缘层设置在所述基板和所述第一金属层上和包括多个过孔。所述过孔对应所述断续的第二金属线的二端。所述断续的数据线设置在所述层间介电绝缘层和所述第一金属层上。所述断续的数据线通过所述过孔与所述断续的第二金属线的所述二端接触,能够提升所述阵列基板的光学性能。
尽管已经相对于一个或多个实现方式示出并描述了本揭示,但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本揭示包括所有这样的修改和变型,并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能,用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示),即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外,尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开,但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且,就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言,这样的术语旨在以与术语“包含”相似的方式包括。
以上仅是本揭示的优选实施方式,应当指出,对于本领域普通技术人员,在不脱离本揭示原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本揭示的保护范围。
Claims (10)
1.一种阵列基板的制作方法,其特征在于,包括:
提供基板;
在所述基板上形成第一金属层,所述第一金属层包括多条第一金属线和多条断续的第二金属线,所述断续的第二金属线的延伸方向垂直于所述第一金属线的延伸方向;
在所述基板和所述第一金属层上形成层间介电绝缘层;
图案化所述层间介电绝缘层以形成多个过孔,所述过孔对应所述断续的第二金属线的二端;以及
在所述层间介电绝缘层和所述第一金属层上形成断续的数据线,所述断续的数据线通过所述过孔与所述断续的第二金属线的所述二端接触。
2.如权利要求1所述的阵列基板的制作方法,其特征在于,在所述层间介电绝缘层和所述第一金属层上形成所述断续的数据线包括在所述层间介电绝缘层和所述第一金属层上形成数据线,刻蚀所述数据线的一部分以形成所述断续的数据线,所述数据线的所述部分覆盖所述断续的第二金属线。
3.如权利要求1所述的阵列基板的制作方法,其特征在于,所述断续的第二金属线的所述延伸方向平行于所述断续的数据线的延伸方向。
4.如权利要求1所述的阵列基板的制作方法,其特征在于,还包括在所述基板上形成遮光层,在所述遮光层上形成有源层,其中所述有源层在所述基板上的投影位于所述遮光层在所述基板上的投影的范围内。
5.如权利要求4所述的阵列基板的制作方法,其特征在于,还包括在所述基板、所述遮光层与所述有源层上形成栅极绝缘层,其中所述第一金属层设置在所述栅极绝缘层上。
6.如权利要求5所述的阵列基板的制作方法,其特征在于,还包括图案化所述层间介电绝缘层及所述栅极绝缘层以形成多个通孔,其中所述通孔对应所述有源层的二端,所述断续的数据线通过所述通孔与所述有源层的所述二端接触。
7.如权利要求6所述的阵列基板的制作方法,其特征在于,还包括在所述层间介电绝缘层和所述断续的数据线上依序形成绝缘层、公共电极层、钝化层和像素电极层,在所述绝缘层、所述公共电极层和所述钝化层上形成多个开口,所述像素电极层通过所述开口与所述公共电极层和所述断续的数据线接触。
8.一种阵列基板,其特征在于,包括:
基板;
第一金属层,设置在所述基板上,其中所述第一金属层包括多条第一金属线和多条断续的第二金属线,所述断续的第二金属线的延伸方向垂直于所述第一金属线的延伸方向;
层间介电绝缘层,设置在所述基板和所述第一金属层上和包括多个过孔,其中所述过孔对应所述断续的第二金属线的二端;以及
断续的数据线,设置在所述层间介电绝缘层和所述第一金属层上,其中所述断续的数据线通过所述过孔与所述断续的第二金属线的所述二端接触。
9.如权利要求8所述的阵列基板,其特征在于,所述断续的第二金属线的所述延伸方向平行于所述断续的数据线的延伸方向。
10.如权利要求8所述的阵列基板,其特征在于,还包括遮光层及有源层,所述遮光层设置在所述基板上,所述有源层设置在所述遮光层上,其中所述有源层在所述基板上的投影位于所述遮光层在所述基板上的投影的范围内。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910154264.5A CN109887885A (zh) | 2019-03-01 | 2019-03-01 | 阵列基板的制作方法及阵列基板 |
PCT/CN2019/085162 WO2020177209A1 (zh) | 2019-03-01 | 2019-04-30 | 阵列基板的制作方法及阵列基板 |
US16/475,684 US10784290B1 (en) | 2019-03-01 | 2019-04-30 | Method of manufacturing array substrate and array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910154264.5A CN109887885A (zh) | 2019-03-01 | 2019-03-01 | 阵列基板的制作方法及阵列基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109887885A true CN109887885A (zh) | 2019-06-14 |
Family
ID=66930154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910154264.5A Pending CN109887885A (zh) | 2019-03-01 | 2019-03-01 | 阵列基板的制作方法及阵列基板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109887885A (zh) |
WO (1) | WO2020177209A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110634804A (zh) * | 2019-08-09 | 2019-12-31 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、触控显示面板 |
CN110854139A (zh) * | 2019-11-26 | 2020-02-28 | 武汉华星光电技术有限公司 | 一种tft阵列基板、其制备方法及其显示面板 |
CN111129033A (zh) * | 2019-12-19 | 2020-05-08 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
CN111653579A (zh) * | 2020-06-28 | 2020-09-11 | 武汉华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
CN113192977A (zh) * | 2021-04-09 | 2021-07-30 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
CN114156288A (zh) * | 2021-11-30 | 2022-03-08 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022047A (zh) * | 2011-09-23 | 2013-04-03 | 元太科技工业股份有限公司 | 驱动基板及使用该驱动基板的显示设备 |
CN104022122A (zh) * | 2013-02-28 | 2014-09-03 | 三星显示有限公司 | 薄膜晶体管阵列基底和包括该基底的有机发光显示设备 |
CN104392999A (zh) * | 2014-09-30 | 2015-03-04 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101389923B1 (ko) * | 2008-04-21 | 2014-04-29 | 삼성디스플레이 주식회사 | 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법 |
CN101661174B (zh) * | 2008-08-29 | 2011-04-27 | 群康科技(深圳)有限公司 | 液晶显示面板及其制造方法 |
KR101273239B1 (ko) * | 2010-09-20 | 2013-06-11 | 엘지디스플레이 주식회사 | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 |
CN103730474B (zh) * | 2013-12-26 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
-
2019
- 2019-03-01 CN CN201910154264.5A patent/CN109887885A/zh active Pending
- 2019-04-30 WO PCT/CN2019/085162 patent/WO2020177209A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022047A (zh) * | 2011-09-23 | 2013-04-03 | 元太科技工业股份有限公司 | 驱动基板及使用该驱动基板的显示设备 |
CN104022122A (zh) * | 2013-02-28 | 2014-09-03 | 三星显示有限公司 | 薄膜晶体管阵列基底和包括该基底的有机发光显示设备 |
CN104392999A (zh) * | 2014-09-30 | 2015-03-04 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110634804A (zh) * | 2019-08-09 | 2019-12-31 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、触控显示面板 |
WO2021027059A1 (zh) * | 2019-08-09 | 2021-02-18 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、触控显示面板 |
CN110854139A (zh) * | 2019-11-26 | 2020-02-28 | 武汉华星光电技术有限公司 | 一种tft阵列基板、其制备方法及其显示面板 |
CN111129033A (zh) * | 2019-12-19 | 2020-05-08 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
CN111129033B (zh) * | 2019-12-19 | 2024-01-19 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
CN111653579A (zh) * | 2020-06-28 | 2020-09-11 | 武汉华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
CN113192977A (zh) * | 2021-04-09 | 2021-07-30 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
CN114156288A (zh) * | 2021-11-30 | 2022-03-08 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
WO2023097728A1 (zh) * | 2021-11-30 | 2023-06-08 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2020177209A1 (zh) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109887885A (zh) | 阵列基板的制作方法及阵列基板 | |
CN102385200B (zh) | 阵列基板及其制作方法、液晶显示面板 | |
CN106950772B (zh) | 阵列基板、显示面板和显示装置 | |
CN107316873A (zh) | 一种阵列基板及显示装置 | |
US10825842B2 (en) | Display panel and manufacturing method thereof, display device | |
CN110289270B (zh) | 阵列基板及其制造方法、显示装置 | |
CN103915444B (zh) | 一种阵列基板及其制备方法、液晶显示面板 | |
CN105319792B (zh) | 阵列基板及液晶显示面板 | |
CN108695342A (zh) | 阵列基板的制作方法、阵列基板及液晶显示面板 | |
CN101369077B (zh) | 液晶显示器阵列基板及其制造方法 | |
CN104600080A (zh) | 阵列基板、显示面板及阵列基板的制备方法 | |
CN105093763A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
CN104914639A (zh) | 一种tft基板及显示装置 | |
CN109976060A (zh) | 阵列基板及其制作方法 | |
CN105448935A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
US7338824B2 (en) | Method for manufacturing FFS mode LCD | |
CN109300792A (zh) | 一种薄膜晶体管及其制造方法 | |
US10784290B1 (en) | Method of manufacturing array substrate and array substrate | |
CN103985708A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN106896602A (zh) | 阵列基板、显示面板、显示装置及制作方法 | |
CN104851894B (zh) | 阵列基板及其制备方法、显示装置 | |
CN107505787A (zh) | 一种阵列基板及其制程方法、液晶显示面板 | |
CN106842733A (zh) | 显示面板及其阵列基板 | |
CN104851891B (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190614 |
|
WD01 | Invention patent application deemed withdrawn after publication |