CN106896602A - 阵列基板、显示面板、显示装置及制作方法 - Google Patents

Abstract

本申请公开了阵列基板、显示面板、显示装置及制作方法。上述阵列基板包括薄膜晶体管、第一电极以及覆盖薄膜晶体管和第一电极的第一绝缘层；第一绝缘层上设置有第二电极和衬底，第二电极向第一电极所在平面的正投影与第一电极至少部分重叠，第二电极和衬底同层，且具有相同材料；衬底上形成有支撑柱，支撑柱具有平行于阵列基板的上表面，且支撑柱向衬底所在平面的正投影位于衬底内。该实施方式可实现在阵列基板上形成表面平坦的支撑柱，从而在薄化研磨时，可以有效地减少支撑柱划伤配向膜的情况发生。

Description

阵列基板、显示面板、显示装置及制作方法

技术领域

本申请涉及显示技术领域，具体涉及阵列基板、显示面板、显示装置以及制作方法。

背景技术

目前，根据液晶显示面板的显示原理可分为横向电场方式和纵向电场方式。在横向电场方式的液晶显示面板中，一般在形成有薄膜晶体管的基板上，形成有像素电极和公共电极。其中，薄膜晶体管和像素电极形成在相对靠近基板的层上。而公共电极则形成在相对远离基板的层上。这样，液晶在像素电极和公共电极之间形成的电场的作用下发生偏转。

现有技术中，通常在与薄膜晶体管所在基板相对的另一基板上，形成有用于控制液晶厚度的支撑柱。两个基板成盒后，由于形成有薄膜晶体管的基板的上表面高低不平，所以在对基板进行薄化研磨时，各支撑柱的受力不均。因支撑柱受力不均可能会引发一些问题，例如，可能会导致位于支撑柱下方的配向膜(配向膜设置于薄膜晶体管所在基板的上层，最靠近支撑柱)发生破损脱落。而脱落的配向膜碎屑可能会进入像素开口区，从而造成碎亮点。

发明内容

鉴于现有技术中的上述缺陷，本申请提供了一种改进的阵列基板、显示面板、显示装置以及制作方法，来解决以上背景技术部分提到的技术问题。

为了实现上述目的，第一方面，本申请实施例提供了一种阵列基板，上述阵列基板包括薄膜晶体管、第一电极以及覆盖薄膜晶体管和第一电极的第一绝缘层；第一绝缘层上设置有第二电极和衬底，第二电极向第一电极所在平面的正投影与第一电极至少部分重叠，第二电极和衬底同层，且具有相同材料；衬底上形成有支撑柱，支撑柱具有平行于阵列基板的上表面，且支撑柱向衬底所在平面的正投影位于衬底内。

第二方面，本申请实施例提供了一种显示面板，包括上述阵列基板。

第三方面，本申请实施例提供了一种显示装置，包括上述显示面板。

第四方面，本申请实施例提供了一种制作方法，用于制作上述阵列基板。上述方法包括：在衬底基板上制作薄膜晶体管、第一电极以及第一绝缘层，其中，第一绝缘层覆盖衬底基板、薄膜晶体管和第一电极；在第一绝缘层上形成用于形成第二电极和衬底的第一膜层；在第一膜层上形成用于形成支撑柱的第二膜层；在第二膜层上形成抗蚀膜，并对抗蚀膜进行图形处理，形成第一抗蚀膜和第二抗蚀膜；利用第一抗蚀膜和第二抗蚀膜，由第一膜层形成第二电极和衬底，由第二膜层形成支撑柱；其中，第二电极向第一电极所在平面的正投影与第一电极至少部分重叠，支撑柱具有平行于阵列基板的上表面，且支撑柱向衬底所在平面的正投影位于衬底内。

本申请实施例提供的阵列基板、显示面板、显示装置及制作方法，通过在衬底上形成具有平整上表面的支撑柱，而支撑柱的下表面可以随着衬底的上表面形状而变化。其中，衬底与位于阵列基板上的第二电极同层，且具有相同材料。由于支撑柱和配向膜均设置于阵列基板上，这样在成盒后的薄化研磨时，可以有效地减少支撑柱划伤配向膜的情况发生。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1A是本申请提供的阵列基板的一个实施例的剖视结构图；

图1B是图1A所示的阵列基板的一个实施例的俯视结构图；

图2A是本申请提供的阵列基板的又一个实施例的剖视结构图；

图2B是图2A所示的阵列基板的又一个实施例的俯视结构图；

图3是用于说明制造图1A所示的阵列基板的一个工序图；

图4是本申请提供的阵列基板的另一个实施例的剖视结构图；

图5是本申请提供的显示面板的一个实施例的结构示意图；

图6是本申请提供的显示装置的一个实施例的示意图。

具体实施方式

下面结合附图和实施例对本申请的原理和特征作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1A，其示出了本申请提供的阵列基板的一个实施例的剖视结构示意图。如图所示，本申请的阵列基板可以包括薄膜晶体管、第一电极11以及覆盖薄膜晶体管和第一电极11的第一绝缘层110。

在本实施例中，在第一绝缘层110上可以设置有第二电极12和衬底13。第二电极12和衬底13可以同层，且具有相同材料。这样可以简化生产工艺。在衬底13上形成有支撑柱14。并且支撑柱14具有平行于阵列基板的上表面。

在本实施例中，第一电极11为像素电极，第二电极12为公共电极。公共电极12向像素电极11所在平面的正投影可以与像素电极11至少部分重叠。此外，支撑柱14向衬底13所在平面的正投影可以位于衬底13内。具体可以参见图1B，其示出了图1A所示的阵列基板的一个实施例的俯视图。由图1B可知，公共电极12和衬底13相互绝缘。需要说明的是，图1B中衬底的位置和公共电极的排列方式仅仅是示意性的，可以根据实际需求进行设置。

在本实施例的一些可选地实现方式中，第一绝缘层上还可以设置有连接导体19。为了简化生产工艺，连接导体19与公共电极12可以同层，且具有相同材料。如图1B所示，连接导体19可以与衬底13相互绝缘。同时，为了实现显示功能，连接导体19与薄膜晶体管的源极和\或漏极所在平面的正投影与源极和\或漏极至少部分重叠。而且连接导体19向像素电极11所在平面的正投影与像素电极11至少部分重叠。这样，连接导体19可以通过接触孔分别与像素电极11和薄膜晶体管的源极或漏极连接。为了保证良好的接触性能，接触孔向连接导体19所在平面的正投影位于连接导体19内，并且接触孔应该位于上述重叠区域内。需要说明的是，衬底13和连接导体19之间的具体结构在本实施例中并不限制。为了进一步简化生产工艺，衬底13和连接导体19可以为同一导体(如图2A和图2B所示，其分别示出了本申请提供的阵列基板的又一实施例的剖视图和俯视图)。

可选地，薄膜晶体管的栅极可以包括第一栅极块15和第二栅极块16。如图1A所示，第二栅极块16沿第一方向叠置在第一栅极块上15。第一栅极块15与像素电极11可以同层，且具有相同材料。这样通过一层膜便可以制造出第一栅极块和像素电极，有利于简化生产工艺。且如图1B所示，第二栅极块16向第一栅极块15所在平面的正投影位于第一栅极块15内。

作为示例，像素电极11上还可以设置有连接块17。像素电极11与连接块17相互接触，并且均由导电材料制成。此时，为了避免在形成接触孔时，对像素电极11产生不良影响，像素电极11可以通过连接块17与连接导体19连接。而连接块17与连接导体19通过接触孔连接。另外，连接块17可以与第二栅极块16同层，且具有相同材料。同样有利于简化生产工艺。且如图1B所示，连接块17向所述像素电极11所在平面的正投影位于像素电极11内。并且同样为了保证良好的接触性能，接触孔向连接块17所在平面的正投影位于连接块17内。

从图1A中可以看出，阵列基板还可以包括覆盖薄膜晶体管的栅极、像素电极11和连接块17的第二绝缘层120。第二绝缘层120与第一绝缘层110之间设置有有源层18。有源层18包括沟道区，且沟道区向薄膜晶体管的栅极所在平面的正投影位于该栅极内。此外，在有源层18上设置有薄膜晶体管的源极和漏极。并且上述沟道区位于薄膜晶体管的源极和漏极之间。此时，第一绝缘层110可以覆盖第二绝缘层120、有源层18及薄膜晶体管的源极和漏极。

可以理解的是，像素电极(第一电极)11和公共电极(第二电极)12可以由透明导电材料制成，如ITO(Indium Tin Oxide，氧化铟锡)材料。第二栅极块16可以由比透明导电材料的导电率更高的材料制成，如金属导电材料。此时，第二栅极块还可以起到阻挡作用，以免薄膜晶体管的性能受到背光的影响。此外，需要说明的是，图中所示的第一绝缘层和第二绝缘层仅仅是示意性的，其上表面不是一平坦表面。应当随着阵列基板上膜层的结构而变化，从而形成高低不平的上表面。同样，位于第一绝缘层和第二绝缘层上的其他膜层亦是如此。

需要说明的是，本实施例中的像素电极与薄膜晶体管的源极或漏极的连接方式仅仅是示意性的。可以根据实际情况进行设置，比如在其他膜层形成连接导体。此外，为了进一步简化生产工艺，各连接线(图中未示出)也可以和与其连接的器件同层，且具有相同材料。比如与第一栅极块连接的连接线可以与第一栅极块同层且材料相同。

本申请实施例提供的阵列基板，通过在衬底上形成具有平整上表面的支撑柱，这样在成盒后的薄化研磨时，可以有效地降低支撑柱划伤配向膜的情况发生，从而有利于减少因配向膜破损脱落所产生的碎亮点。此外，衬底与位于阵列基板上的第二电极同层，且具有相同材料。进而可以简化生产工艺，有利于降低生产成本。

本申请还提出了一种制作方法，该制作方法用于制作上述实施例中的阵列基板。该方法包括以下步骤：

步骤1)：在衬底基板上制作薄膜晶体管、第一电极以及第一绝缘层。

在本实施例中，在衬底基板上制作薄膜晶体管、第一电极和第一绝缘层的过程可以参见图3中的(1)-(6)。图3用于说明制作图1A所示的阵列基板的一个实施例的工序图。

首先，如图3中的(1)所示，在衬底基板130(如玻璃)上形成用于形成薄膜晶体管的栅极的第一栅极块和像素电极(即第一电极)的第三膜层31。并在第三膜层31上形成用于形成薄膜晶体管的栅极的第二栅极块的第四膜层32。其中，第三膜层31可以为透明导电膜(如氧化铟锡膜、氧化铟锌膜等)。第四膜层32可以为比透明导电膜的导电率高的导体膜(如钼金属膜、氮化钼金属膜等)。这样第二栅极块还可以起到遮光的作用，以免薄膜晶体管的性能受到背光的影响。

然后，如图3中的(2)所示，利用半色调掩膜half tone mask法来制作第一栅极块、像素电极和第二栅极块。具体来说，在第四膜层上形成抗蚀膜，并对抗蚀膜进行图形处理，形成第三抗蚀膜和第四抗蚀膜。其中，第三抗蚀膜的图形与第一栅极块和像素电极的形状图案相对应。第四抗蚀膜的图形与第二栅极块的形状图案相对应。并且第三抗蚀膜的厚度小于第四抗蚀膜的厚度。

再利用第三抗蚀膜和第四抗蚀膜，由第三膜层形成第一栅极块15和像素电极11，由第四膜层形成第二栅极块16。具体来说，先利用第三抗蚀膜和第四抗蚀膜作为掩膜，来刻蚀掩膜未覆盖的区域以去除第三膜层和第四膜层。在刻蚀过程中，第三抗蚀膜被剥离掉，而第四抗蚀膜由于比第三抗蚀膜厚，因此以变薄的状态残留。接着，利用残留的第四抗蚀膜作为掩膜，来刻蚀第四膜层。在刻蚀过程中，第四抗蚀膜也被剥离掉。于是，可以得到由第三膜层形成的第一栅极块15和像素电极11，由第四膜层形成的第二栅极块16。其中，第二栅极块16向第一栅极块15所在平面的正投影位于第一栅极块15内。由于第一栅极块15和像素电极11同层且材料相同，这样可以减少制作过程中的曝光次数，进而可以降低生产成本。

然后，如图3中的(3)所示，形成覆盖衬底基板130、栅极和像素电极11的第二绝缘层120。

接着，如图3中的(4)-(5)所示，在第二绝缘层120上形成用于形成有源层的第五膜层33。并在第五膜层33上形成用于形成薄膜晶体管的源极和漏极的第六膜层34。同样利用半色调掩膜法来制作有源层、源极和漏极。即：在第六膜层34上形成抗蚀膜，并对抗蚀膜进行图形处理，形成第五抗蚀膜和第六抗蚀膜；利用第五抗蚀膜和第六抗蚀膜，由第五膜层33形成有源层18，由第六膜层34形成源极和漏极。这样又可以减少制作过程中的曝光次数。

最后，如图3中的(6)所示，形成覆盖第二绝缘层120、有源层18、源极和漏极的第一绝缘层110。其中，有源层18包括沟道区。该沟道区向栅极所在平面的正投影位于栅极内，且沟道区位于源极和漏极之间。

步骤2)：在第一绝缘层上制作第二电极、衬底和支撑柱。

在本实施例中，在第一绝缘层上制作第二电极、衬底和支撑柱的过程可以参见图3中的(7)-(8)。

首先，在第一绝缘层110上形成用于形成公共电极(即第二电极)和衬底的第一膜层35。并在第一膜层35上形成用于形成支撑柱的第二膜层36。然后，继续利用半色调掩膜法，在第二膜层36上形成抗蚀膜，并对抗蚀膜进行图形处理，形成第一抗蚀膜和第二抗蚀膜。最后，利用第一抗蚀膜和第二抗蚀膜，由第一膜层35形成公共电极12和衬底13，由第二膜层36形成支撑柱14。其中，公共电极12向像素电极11所在平面的正投影与像素电极11至少部分重叠。支撑柱14具有平行于阵列基板的上表面，且支撑柱14向衬底13所在平面的正投影位于衬底13内。通过半色调掩膜法制作公共电极12、衬底13和支撑柱14，可以进一步减少制作过程中的曝光次数。

在本实施例的一些可选地实现方式中，如果阵列基板上还包括连接导体19，那么上述方法在制作公共电极12、衬底13和支撑柱14的同时，还可以包括利用上述第一抗蚀膜和上述第二抗蚀膜，由上述第一膜层35形成连接导体19。此时，第一抗蚀膜的图形与公共电极12、衬底13和连接导体19的形状图案相对应。其中，连接导体19向像素电极11所在平面的正投影与像素电极11至少部分重叠。这样，在无需增加曝光次数的情况下，就可以形成连接导体19。

此外，在制作公共电极12、衬底13、支撑柱14和连接导体19之前，上述方法还可以包括在第一绝缘层和第二绝缘层上形成接触孔。该接触孔为通孔，以使制作完成后的连接导体19可以通过接触孔与像素电极11和薄膜晶体管的源极或漏极连接。并且接触孔向连接导体19平面的正投影位于连接导体19内。

可选地，像素电极11可以通过位于其上的连接块17与连接导体19连接。上述方法在制作第一栅极块15、像素电极11和第二栅极块16时，还可以包括利用上述第三抗蚀膜和上述第四抗蚀膜，由上述第四膜层32形成连接块17。此时，第四抗蚀膜的图形与第二栅极块16和连接块17的形状图案相对应。这样连接块17与连接导体19可以通过接触孔连接。并且接触孔向连接块17所在平面的正投影位于连接块17内。这样，在无需增加曝光次数的情况下，就可以形成连接块17。

本申请实施例中的制作方法，通过三次半色调掩膜法形成阵列基板上的各个器件，减少了制作过程中的曝光次数，有利于降低生产成本。

继续参看图4，其示出了本申请提供的阵列基板的另一实施例的剖视结构图。如图所示，本实施例中的阵列基板同样包括薄膜晶体管、第一电极11、第二电极12、衬底13和支撑柱14等。

在本实施例中，第一电极11为公共电极，第二电极12为像素电极。像素电极12与衬底13同层且材料相同。像素电极12向薄膜晶体管的源极或漏极所在平面的正投影与源极或漏极至少部分重叠。此时，像素电极12可以通过接触孔与源极或漏极连接。这样可以减少接触孔的数量，从而减少生产步骤。而且不需要在第一绝缘层上形成连接导体，可以简化衬底13和像素电极12的形成过程。同样为了保证良好的接触性能，接触孔应位于像素电极12与源极或漏极之间的至少部分重叠区域内。

此外，薄膜晶体管的栅极同样可以包括第一栅极块和第二栅极块。第二栅极块叠置在第一栅极块上，且第二栅极块向第一栅极块所在平面的正投影位于第一栅极块内。栅极的具体结构可以参见上述各实施例中的栅极，此处不再赘述。而且为了简化生产工艺，公共电极11与薄膜晶体管的栅极中的第一栅极块可以同层，且具有相同材料。

可以理解的是，制造本实施例中的阵列基板的工序与图3所示的制造工序相似。首先，可以通过半色调掩膜法，在衬底基板上形成第一栅极块、公共电极和第二栅极块；然后，形成覆盖衬底基板、第一栅极块、第二栅极块和公共电极的第二绝缘层；接着，通过半色调掩膜法，在第二绝缘层上形成薄膜晶体管的有源层、源极和漏极；然后，形成覆盖第二绝缘层、有源层、源极和漏极的第一绝缘层；接着，在第一绝缘层上形成接触孔，以曝露源极或漏极；最后，通过半色调掩膜法，在第一绝缘层上形成衬底、像素电极和支撑柱，以使像素电极通过接触孔与源极或漏极连接。具体过程可以参见图3所示实施例中的描述，此处不再赘述。

进一步参看图5，其示出了本申请提供的显示面板的一个实施例的结构示意图。

在本实施例中，显示面板可以包括上述各实施例中描述的阵列基板。同时，还包括与阵列基板对向设置的彩膜基板。并且彩膜基板上形成有滤光片(图中未示出)。滤光片可以由多个颜色(例如红、绿、蓝三种颜色)的着色膜形成。

在本实施例中，彩膜基板上还设置有黑矩阵区域10。黑矩阵区域10可以采用(但不限于)黑颜料、含碳的树脂、金属铬等遮光性高的材料制成。支撑柱14向黑矩阵区域所在平面的正投影位于黑矩阵区域10内。也就是说，黑矩阵区域10对支撑柱14起到遮挡作用，以免支撑柱14在显示面板上可见。此外，黑矩阵区域10还可以对其他不能在显示面板上可见的器件或电路进行遮挡。

可以理解的是，本实施例中的显示面板还可以包括一些公知的结构，诸如设置于彩膜基板和阵列基板之间的液晶层、保护玻璃、背光源等。为了避免不必要地模糊本申请，这些公知的结构在图5中没有示出。

本申请还提供了一种显示装置。该显示装置可以包括图5实施例中描述的显示面板。该显示装置可以为液晶显示装置，如手机、平板电脑、智能手表等等。可以参见图6所示，其示出了本申请提供的显示装置的一个实施例的示意图。

在本实施例中，显示装置通过在位于阵列基板上的衬底上形成具有平整上表面的支撑柱，这样在薄化研磨时，可以有效地降低支撑柱划伤配向膜的情况发生，从而减少在显示区域61内出现碎亮点的问题。同时，利用半色调掩膜法形成衬底、支撑柱和第二电极，可以简化生产工艺，有利于降低生产成本。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (17)

1.一种阵列基板，其特征在于，所述阵列基板包括：

薄膜晶体管、第一电极以及覆盖所述薄膜晶体管和所述第一电极的第一绝缘层；

所述第一绝缘层上设置有第二电极和衬底，所述第二电极向所述第一电极所在平面的正投影与所述第一电极至少部分重叠，所述第二电极和所述衬底同层，且具有相同材料；

所述衬底上形成有支撑柱，所述支撑柱具有平行于所述阵列基板的上表面，且所述支撑柱向所述衬底所在平面的正投影位于所述衬底内。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一电极为像素电极，所述第二电极为公共电极；或者，

所述第一电极为公共电极，所述第二电极为像素电极。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一电极为像素电极，所述第二电极为公共电极；

所述第一绝缘层上设置有连接导体，所述连接导体向所述像素电极所在平面的正投影与所述像素电极至少部分重叠，所述连接导体与所述公共电极同层，且具有相同材料；

所述连接导体通过接触孔分别与所述像素电极和所述薄膜晶体管的源极或漏极连接，且所述接触孔向所述连接导体所在平面的正投影位于所述连接导体内。

4.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管的栅极包括第一栅极块和第二栅极块，所述第二栅极块叠置在所述第一栅极块上，且所述第二栅极块向所述第一栅极块所在平面的正投影位于所述第一栅极块内；

所述第一栅极块与所述像素电极同层，且具有相同材料。

5.根据权利要求4所述的阵列基板，其特征在于，所述像素电极上设置有连接块，所述连接块与所述连接导体通过所述接触孔连接，所述接触孔向所述连接块所在平面的正投影位于所述连接块内；

所述连接块与所述第二栅极块同层，且具有相同材料。

6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括覆盖所述栅极、所述像素电极和所述连接块的第二绝缘层；

所述第二绝缘层与所述第一绝缘层之间设置有有源层，所述有源层包括沟道区，且所述沟道区向所述栅极所在平面的正投影位于所述栅极内；

所述有源层上设置有所述薄膜晶体管的源极和漏极，且所述沟道区位于所述源极和所述漏极之间；

所述第一绝缘层覆盖所述第二绝缘层、所述有源层、所述源极和所述漏极。

7.根据权利要求2所述的阵列基板，其特征在于，所述第一电极为公共电极，所述第二电极为像素电极；

所述薄膜晶体管的栅极包括第一栅极块和第二栅极块，所述第二栅极块叠置在所述第一栅极块上，且所述第二栅极块向所述第一栅极块所在平面的正投影位于所述第一栅极块内；

所述像素电极向所述薄膜晶体管的源极或漏极所在平面的正投影与所述源极或所述漏极至少部分重叠，且所述像素电极通过接触孔与所述源极或所述漏极连接；

所述公共电极与所述第一栅极块同层，且具有相同材料。

8.根据权利要求1-7之一所述的阵列基板，其特征在于，所述第一电极和所述第二电极的材料为透明导电材料。

9.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8之一所述的阵列基板。

10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括黑矩阵区域，所述支撑柱向所述黑矩阵区域所在平面的正投影位于所述黑矩阵区域内。

11.一种显示装置，其特征在于，所述显示装置包括如权利要求9或10所述的显示面板。

12.一种制作方法，所述方法用于制作如权利要求1-8之一所述的阵列基板，其特征在于，所述方法包括：

在衬底基板上制作薄膜晶体管、第一电极以及第一绝缘层，其中，所述第一绝缘层覆盖所述衬底基板、所述薄膜晶体管和所述第一电极；

在所述第一绝缘层上形成用于形成第二电极和衬底的第一膜层；

在所述第一膜层上形成用于形成支撑柱的第二膜层；

在所述第二膜层上形成抗蚀膜，并对所述抗蚀膜进行图形处理，形成第一抗蚀膜和第二抗蚀膜；

利用所述第一抗蚀膜和所述第二抗蚀膜，由所述第一膜层形成所述第二电极和所述衬底，由所述第二膜层形成所述支撑柱；其中，

所述第二电极向所述第一电极所在平面的正投影与所述第一电极至少部分重叠，所述支撑柱具有平行于所述阵列基板的上表面，且所述支撑柱向所述衬底所在平面的正投影位于所述衬底内。

13.根据权利要求12所述的方法，其特征在于，所述在衬底基板上制作薄膜晶体管、第一电极以及第一绝缘层，包括：

在所述衬底基板上形成用于形成所述薄膜晶体管的栅极的第一栅极块和所述第一电极的第三膜层；

在所述第三膜层上形成用于形成所述薄膜晶体管的栅极的第二栅极块的第四膜层；

在所述第四膜层上形成抗蚀膜，并对所述抗蚀膜进行图形处理，形成第三抗蚀膜和第四抗蚀膜；

利用所述第三抗蚀膜和所述第四抗蚀膜，由所述第三膜层形成所述第一栅极块和所述第一电极，由所述第四膜层形成所述第二栅极块；

形成覆盖所述衬底基板、所述栅极和所述第一电极的第二绝缘层；其中，

所述第二栅极块向所述第一栅极块所在平面的正投影位于所述第一栅极块内。

14.根据权利要求13所述的方法，其特征在于，所述在衬底基板上制作薄膜晶体管、第一电极以及第一绝缘层，还包括：

在所述第二绝缘层上形成用于形成有源层的第五膜层；

在所述第五膜层上形成用于形成所述薄膜晶体管的源极和漏极的第六膜层；

在所述第六膜层上形成抗蚀膜，并对所述抗蚀膜进行图形处理，形成第五抗蚀膜和第六抗蚀膜；

利用所述第五抗蚀膜和所述第六抗蚀膜，由所述第五膜层形成所述有源层，由所述第六膜层形成所述源极和所述漏极；

形成覆盖所述第二绝缘层、所述有源层、所述源极和所述漏极的第一绝缘层；其中，

所述有源层包括沟道区，所述沟道区向所述栅极所在平面的正投影位于所述栅极内，且所述沟道区位于所述源极和所述漏极之间。

15.根据权利要求12-14之一所述的方法，其特征在于，所述第一电极为像素电极，所述第二电极为公共电极；以及，

所述方法还包括：利用所述第一抗蚀膜和所述第二抗蚀膜，由所述第一膜层形成连接导体，其中，所述连接导体向所述像素电极所在平面的正投影与所述像素电极至少部分重叠。

16.根据权利要求15所述的方法，其特征在于，所述方法还包括：在所述第一绝缘层和所述第二绝缘层上形成接触孔，所述连接导体通过所述接触孔与所述像素电极和所述薄膜晶体管的源极或漏极连接，其中，所述接触孔向所述连接导体所在平面的正投影位于所述连接导体内。

17.根据权利要求16所述的方法，其特征在于，所述方法还包括：利用所述第三抗蚀膜和所述第四抗蚀膜，由所述第四膜层形成连接块，所述连接块与所述连接导体通过所述接触孔连接，其中，所述接触孔向所述连接块所在平面的正投影位于所述连接块内。