CN103091921B - 一种阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，能够实现像素快速充电。所述阵列基板，包括：交叉设置在透明基板上的栅线及数据线，设置在栅线及数据线限定的像素区域内的像素电极，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；栅绝缘层设置在所述栅线上，覆盖整个凹槽；源极图案和漏极图案中的一个设置在所述栅绝缘层上，覆盖所述凹槽底面，所述源极图案和漏极图案上下对照设置；所述钝化层至少覆盖所述凹槽的部分侧壁；所述有源层设置在所述源极图案和所述漏极图案之间，只覆盖所述凹槽的底面，所述有源层顶端到所述透明基板的距离小于或等于所述栅线顶端到所述透明基板的距离，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触。

Description

一种阵列基板及其制作方法、显示装置

技术领域

本发明涉及显示面板领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

如图1所示，为现有技术中的一种阵列基板的俯视示意图，一般情况下，所述阵列基板都如图1所示，包括栅扫描线11，数据线12，公共电极线13，像素电极14，公共电极(图中未显示，与所述公共电极线13相连)以及薄膜晶体管，其中，所述薄膜晶体管包括栅极(图中未示出，是所述栅扫描线11的一部分)，有源层16，源极17以及漏极18。所述有源层16在所述栅极上方，所述源极17和漏极18设置在所述有源层16上，其中，所述源极17连接所述数据线12，所述漏极18通过过孔15连接所述像素电极14。对栅极施加适当电压，即可在有源层16形成电子沟道，而使源极17与漏极18之间形成导通状态，连接漏极18的像素电极即可被充电，与通过公共电极线13加载电压的公共电极之间形成电场，从而控制液晶层中液晶的旋转，实现图像显示。

现有技术中，为了实现快速的充电能力，一般会减少源极与漏极之间的沟道宽度或者增大源极与漏极之间的通道范围。然而，减少通道宽度通常需要辅以特殊光罩及光阻的配合，制作设计困难。而增大通道范围则会造成开口率的损失，使液晶显示器的光穿透率下降。

发明内容

本发明的实施例提供一种阵列基板及其制作方法、显示装置，可以容易地实现像素的快速充电能力与高的开口率。

为达到上述目的，本发明的实施例采用如下技术方案：

一种阵列基板，包括：透明基板，交叉设置在所述透明基板上的栅线及数据线，设置在所述栅线及数据线限定的像素区域内的像素电极，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；栅绝缘层设置在所述栅线上，覆盖整个凹槽；源极图案和漏极图案中的一个设置在所述栅绝缘层上，覆盖所述凹槽底面，所述源极图案和漏极图案上下对照设置；源极图案电连接数据线，所述漏极图案连接所述像素电极；所述钝化层至少覆盖所述凹槽的部分侧壁；所述有源层设置在所述源极图案和所述漏极图案之间，只覆盖所述凹槽的底面，所述有源层顶端到所述透明基板的距离小于或等于所述栅线顶端到所述透明基板的距离，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触。

可选的，所述漏极图案与所述像素电极同层设置。或者，所述漏极图案与所述像素电极异层设置，所述漏极图案设置在所述有源层与所述像素电极之间；所述漏极图案的材料为不透光的金属材料。

可选的，所述的阵列基板中所述有源层包括：一层n+a-Si层，设置在所述n+a-Si层上的a-Si层以及设置在所述a-Si层上方的另一层n+a-Si层。

可选的，所述凹槽包括四个侧壁：在所述凹槽所在的一段栅线的水平方向上的，相对的第一侧壁和第二侧壁；以及在所述凹槽所在的一段栅线的垂直方向上的，相对的第三侧壁和第四侧壁。

可选的，所述源极图案设置在所述栅绝缘层上，位于所述漏极图案正下方，由所述数据线延伸而出覆盖所述凹槽的第一侧壁、第二侧壁以及底面；所述钝化层设置在所述源极图案上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽的第一侧壁和第二侧壁。

可选的，所述源极图案设置在所述栅绝缘层上，位于所述漏极图案正下方，由所述数据线延伸而出覆盖所述凹槽的第一侧壁以及底面；所述钝化层设置在所述源极图案上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽的第一侧壁。

可选的，所述漏极图案设置在所述栅绝缘层上，位于所述源极图案正下方，覆盖所述凹槽的底面，所述漏极图案通过设置在所述凹槽的第四侧壁上的引线与所述像素电极相连；所述钝化层设置在所述像素电极上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖设置在所述凹槽的第四侧壁上的引线。

可选的，所述漏极图案设置在所述栅绝缘层上，位于所述源极图案正下方，覆盖所述凹槽的底面，所述漏极图案通过设置在所述凹槽的第一侧壁上的引线与所述像素电极相连；所述钝化层设置在所述像素电极上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖设置在所述凹槽的第一侧壁上的引线。

一种阵列基板的制作方法，包括：

在基板上制作栅线和公共电极线，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；

在形成栅线和公共电极线的基板上制作栅绝缘层，所述栅绝缘层覆盖在整个凹槽上方；

在形成所述栅绝缘层的基板上制作源极图案，所述源极图案由所述数据线延伸而出覆盖所述凹槽的部分侧壁以及底面；

在形成所述源极图案的基板上制作带有过孔的钝化层，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽侧壁上的源极图案；

在形成所述钝化层的基板上制作有源层，所述有源层位于所述钝化层的过孔区域，覆盖所述凹槽的底面，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触；

在形成有源层的基板上制作漏极图案和像素电极，所述漏极图案覆盖所述凹槽的底面，且所述漏极图案与所述像素电极相连接。

可选的，所述在形成有源层的基板上制作漏极图案和像素电极，包括：

在形成有源层的基板上制作透明导电薄膜，通过一次构图工艺形成所述漏极图案和所述像素电极。

可选的，所述在形成有源层的基板上制作漏极图案和像素电极，包括：

在形成有源层的基板上制作金属薄膜，通过一次构图工艺形成所述漏极图案；

在形成漏极图案的基板上制作透明导电薄膜，通过一次构图工艺形成所述像素电极。

一种阵列基板的制作方法，包括：

在基板上制作栅线和公共电极线，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；

在形成栅线和公共电极线的基板上制作栅绝缘层，所述栅绝缘层覆盖在整个凹槽上方；

在形成所述栅绝缘层的基板上制作漏极图案、像素电极以及引线，所述漏极图案覆盖所述凹槽的底面，所述漏极图案通过设置在所述凹槽侧壁上的引线与所述像素电极相连；

在形成所述漏极图案、像素电极以及引线的基板上制作带有过孔的钝化层，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽侧壁上的引线；

在形成所述钝化层的基板上制作有源层，所述有源层位于所述钝化层的过孔区域，覆盖所述凹槽的底面，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触；

在形成有源层的基板上制作源极图案，所述源极图案由所述数据线延伸而出覆盖所述凹槽的底面。

可选的，在形成有源层的基板上制作漏极图案、像素电极以及引线，包括：

在形成有源层的基板上制作透明导电薄膜，通过一次构图工艺形成所述漏极图案、所述像素电极以及所述引线。

可选的，在形成有源层的基板上制作漏极图案、像素电极以及引线，包括：

在形成有源层的基板上制作金属薄膜，通过一次构图工艺形成所述漏极图案和所述引线；

在形成漏极图案和引线的基板上制作透明导电薄膜，通过一次构图工艺形成所述像素电极。

一种显示装置，包括上述的阵列基板。

上述技术方案提供的阵列基板及其制作方法、显示装置，通过在栅线内设置凹槽，并以栅线侧面为栅极，将源极图案和栅极图案上下设置，形成立体的TFT结构，从而使所述有源层的至少两个侧面可以驱动形成TFT沟道，通过合理设置凹槽长度及形状(如折线形，曲线形，S形等)从而容易地提高沟道的宽长比从而实现像素的快速充电，有助于高清显示中对于高频率刷新的要求。同时，将所述TFT结构立体地形成在所述栅线内，与现有技术相比，提高了基板的开口率。优选的，在源漏极图案均为不透光金属的情况下，能将有源层在正面与侧面完全遮挡，从根本上避免了在现有器件有源层由于半导体材料的光电子效应造成的器件性能漂移问题。

附图说明

图1为现有技术中的一种阵列基板的俯视结构示意图；

图2为本发明实施例1提供的一种阵列基板的俯视结构示意图；

图3为本发明实施例1提供的一种图2所示的阵列基板在A1-A2方向上的剖视图；

图4为本发明实施例1提供的一种图2所示的阵列基板在B1-B2方向上的剖视图；

图5为本发明实施例1提供的另一种图2所示的阵列基板在A1-A2方向上的剖视图；

图6为本发明实施例1提供的又一种图2所示的阵列基板在A1-A2方向上的剖视图；

图7为本发明实施例2提供的一种阵列基板的俯视结构示意图；

图8为本发明实施例2提供的一种图7所示的阵列基板在A1-A2方向上的剖视图；

图9为本发明实施例2提供的一种图7所示的阵列基板在B1-B2方向上的剖视图；

图10为本发明实施例2提供的另一种图7所示的阵列基板在A1-A2方向上的剖视图；

图11为本发明实施例2提供的一种阵列基板的俯视结构示意图；

图12为本发明实施例2提供的一种图11所示的阵列基板在A1-A2方向上的剖视图；

图13为本发明实施例2提供的一种图11所示的阵列基板在B1-B2方向上的剖视图。

附图标记：

11-栅扫描线，12-数据线，13-公共电极线，14-像素电极，15-过孔，16-有源层，17-源极，18-漏极；0-凹槽；1-透明基板，2-栅线，3-数据线，4-像素电极，5-栅绝缘层，6-有源层，7-钝化层，8-源极图案，9-漏极图案；01-底面，02-第一侧壁，03-第二侧壁，04-第三侧壁，05-第四侧壁，61-一层n+a-Si层，62-a-Si层，63-另一层n+a-Si层。

具体实施方式

下面结合附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

实施例1

本发明实施例提供了一种阵列基板，如图2所示，为所述阵列基板的俯视结构示意图，图3和图4分别为图2所示的阵列基板的在A1-A2和B1-B2方向上的剖面示意图。

如图2的俯视结构示意图所示，所述阵列基板包括透明基板1，交叉设置在所述透明基板上的栅线2及数据线3，设置在所述栅线2及数据线3限定的像素区域内的像素电极4，所述栅线2内设置有凹槽0。

所述凹槽0是镂空所述栅线2的中间部位形成的，所述凹槽0以镂空的栅线2的内侧壁为侧壁，以透明基板1为底面，如图3和图4所示，所述栅绝缘层5设置在所述栅线2上，覆盖整个凹槽0；所述源极图案8设置在所述栅绝缘层5上，覆盖所述凹槽底面，所述漏极图案9与所述源极图案8上下对照设置，所述漏极图案9连接所述像素电极4；所述有源层6设置在所述源极图案8和所述漏极图案9之间，只覆盖所述凹槽0的底面，所述有源层6的顶端到所述透明基板1的距离小于或等于所述栅线2顶端到所述透明基板1的距离，示例的，如图4所示，所述有源层6的顶端到所述透明基板1的距离h1小于或等于所述栅线2顶端到所述透明基板1的距离h2。这将保证在所述栅线2通电时，可以在所述有源层6的侧面形成TFT沟道。所述有源层6的侧面完全与所述栅绝缘层5和所述钝化层7相接触。

当然，所述钝化层7可以覆盖所述凹槽的整个侧壁，此时，所述有源层的侧面完全与所述钝化层7相接触。由于栅极对有源层的电荷驱动是利用电极化作用实现的，当绝缘层过厚时，会影响栅极的极化效果。所以优选的，形成的钝化层7只覆盖所述凹槽的部分侧壁，只要保证所述有源层6的侧面不接触源极图案8、漏极图案9和像素电极10即可。

本发明实施例提供的阵列基板通过在栅线内设置凹槽，并以栅线侧面为栅极，将源极图案和栅极图案上下设置，形成立体的TFT结构，从而使所述有源层的至少两个侧面可以驱动形成TFT沟道，通过合理设置凹槽长度从而容易地实现像素的快速充电，同时，将所述TFT结构立体地形成在所述栅线内，提高了基板的开口率。

在本发明实施例中，所述源极图案8设置在所述栅绝缘层5上，位于所述漏极图案9的正下方。

可选的，所述凹槽为长方体形状，包括四个侧壁：在所述凹槽所在的一段栅线的水平方向即A1-A2方向上的，相对的第一侧壁02和第二侧壁03；以及在所述凹槽所在的一段栅线的垂直方向即B1-B2方向上的，相对的第三侧壁04和第四侧壁05。

依上所述，本实施例提供的阵列基板的具体结构有两种情况：

一种如图3所示，所述源极图案8由所述数据线3延伸而出覆盖所述凹槽0的第一侧壁02、第二侧壁03以及底面01；所述钝化层7设置在所述源极图案8上，所述钝化层7上设置有过孔，所述过孔在所述凹槽0的底面01正上方对应的区域，所述钝化层7覆盖所述凹槽0的第一侧壁02和第二侧壁03。所述钝化层7阻止所述源极图案8与所述有源层6的侧面相接触。

如图3所示的阵列基板，在B1-B2方向上的剖面如图4所示，此种情况下，在所述栅线2上被施加适当电压时，所述有源层6会分别在与所述凹槽0的第三侧壁04和第四侧壁05相邻的侧面形成TFT沟道，从而使源极图案8与像素电极4之间形成导通状态，所述像素电极4即可被充电。

如图4所示，在所述有源层6的两侧都可以形成TFT沟道，形成的沟道范围为所述凹槽0的第三侧壁04和第四侧壁05所在的范围，与现有技术相比，增大了TFT沟道的范围，可以容易地实现快速的充电能力，同时，将所述TFT结构立体地形成在所述栅线内，提高了基板的开口率。

另一种如图5所示，所述源极图案8由所述数据线3延伸而出覆盖所述凹槽0的第一侧壁02以及底面01；所述钝化层7设置在所述源极图案8上，所述钝化层7上设置有过孔，所述过孔在所述凹槽0的底面01正上方对应的钝化层区域，所述钝化层覆盖所述凹槽0的第一侧壁02，阻止所述源极图案8与所述有源层的侧面相接触。在此种情况下，所述有源层6除了可以形成图4所示的两侧形成TFT沟道外，在图5所示的与所述凹槽0的第二侧壁03相邻的一侧也可以形成TFT沟道。

与图3所示的，只在所述有源层的两侧形成TFT沟道的阵列基板相比，图5所示的结构的TFT沟道的范围更大，其充电能力更加快速。

更加优选的，由数据线延伸而出覆盖在凹槽侧壁上的部分源极图案并不完全覆盖所述凹槽的整个侧壁，这样在覆盖有源极图案的侧壁处也可以形成TFT沟道，增加TFT沟道范围，同时缩小引线与栅线的交叠区寄生电容，覆盖所述凹槽侧壁上的部分源极图案的宽度应由相关技术人员根据器件性能来合理设置，在增加TFT沟道范围，缩小引线与栅线的交叠区寄生电容，降低由该寄生电容引起的像素电极内电压跳变引发的ΔVp问题，同时不影响像素的充电能力。

可选的，本发明实施例提供的各种结构的阵列基板中的有源层有三层，包括两层n+a-Si层，以及设置在两层n+a-Si层之间的a-Si层，示例的，如图3所示，所述有源层6包括：一层n+a-Si层61，所述n+a-Si层61上的a-Si层62以及设置在所述a-Si层62上方的另一层n+a-Si层63。

可选的，所述漏极图案9与所述像素电极4同层设置，此时所述漏极图案9与所述像素电极4是通过一次构图工艺制作出来的，在该处同层设置时，漏极图案9材料为像素电极材料。或者，优选的，所述漏极图案9与所述像素电极4异层设置，所述漏极图案9设置在所述有源层6与所述像素电极4之间；所述漏极图案9的材料为不透光的金属材料。示例的，以图5所述的阵列基板为例，所述漏极图案9与所述像素电极4(图中未示出)同层设置。如图6所示，所述漏极图案9与所述像素电极4异层设置，所述漏极图案9，设置在所述有源层6与所述像素电极4之间，只覆盖所述凹槽0的底面01。

如图6所示，在所述有源层6与所述像素电极4之间设置漏极图案9，n+a-Si层与和像素电极4材料相同的漏极图案9的接触变成了n+a-Si层与金属接触，即变成金属与像素电极的材料接触，接触电阻会变小，且所述漏极图案9覆盖在a-Si上，整个凹槽内的a-Si层完全被金属遮挡住，不存在现有的平面阵列基板存在的充电电流(Ion)，漏电流(Ioff)在有光(photo)与无光(dark)下的电学性能漂移问题，以及其他由于半导体材料受到光照影响后，由于光电子效应等导致的电学性能变化问题，使TFT性能更加稳定。优选的，所述漏极图案9的材料为不透光的金属材料，示例的，如Mo(钼)、Cu(铜)、Ti(钛)、A1(铝)等。

在这里，所述漏极图案9可利用漏极金属层保留金属引线连接所述像素电极4，其中金属引线与像素电连通，所述金属引线与所述漏极图案9同层设置，由于采用金属薄膜制作的金属引线相比采用ITO制作的引线可以做的更细，其与栅线之间的交叠面积可以做的更小，故其寄生电容也更小，这样金属引线与栅线2的交叠区电容可以进一步降低，这样在开关栅线时就会降低由于栅线上的高低电压变化而造成的栅线与漏电极交叠区的电荷重新分配影响，从而降低引起像素电极内电压跳变引发的ΔVp问题。

在图3所示的情况下，若要降低像素电极内电压跳变引发的ΔVp问题，所述像素电极4与所述栅线2的交叠区域的宽度应由相关技术人员根据器件性能来合理设置，兼顾缩小像素电极与栅线的交叠区，同时考虑不影响到像素的充电能力。

这里需要说明的是：同层设置是针对至少两种图案而言的；至少两种图案同层设置是指：将同一薄膜通过构图工艺形成至少两种图案。例如，金属引线与漏极图案同层设置是指：由同一金属薄膜通过构图工艺形成金属引线与漏极图案。

实施例2

与实施例1不同的是，在本实施例中，所述漏极图案9设置在所述栅绝缘层5上，位于所述源极图案8正下方。

本发明实施例提供了一种阵列基板，如图7所示，为所述阵列基板的俯视结构示意图，图8和图9分别为图7所示的阵列基板的在A1-A2和B1-B2方向上的剖面示意图。

如图7的俯视结构示意图所示，所述阵列基板包括透明基板1，交叉设置在所述透明基板上的栅线2及数据线3，设置在所述栅线2及数据线3限定的像素区域内的像素电极4，所述栅线2内设置有凹槽0。

所述凹槽0是镂空所述栅线2的中间部位形成的，所述凹槽0以镂空的栅线2的内侧壁为侧壁，以透明基板1为底面，如图8和图9所示，所述栅绝缘层5设置在所述栅线2上，覆盖整个凹槽；漏极图案9设置在所述栅绝缘层5上，所述源极图案8和漏极图案9上下对照设置，源极图案电连接数据线，所述漏极图案连接所述像素电极；所述有源层6设置在所述源极图案8和所述漏极图案9之间，只覆盖所述凹槽0的底面；所述有源层顶端到所述透明基板的距离小于或等于所述栅线顶端到所述透明基板的距离，示例的，如图8所示，所述有源层6的顶端到所述透明基板1的距离h1小于或等于所述栅线2顶端到所述透明基板1的距离h2。这将保证在所述栅线2通电时，可以在所述有源层6的侧面形成TFT沟道。所述有源层6的侧面完全与所述栅绝缘层5和所述钝化层7相接触。

可选的，所述钝化层7可以覆盖所述凹槽的整个侧壁，此时，所述有源层的侧面完全与所述钝化层7相接触。但由于栅极对有源层的电荷驱动是利用电极化作用实现的，当绝缘层过厚时，会影响栅极的极化效果。所以优选的，形成的钝化层7只覆盖所述凹槽的部分侧壁，只要保证所述有源层6的侧面不接触源极图案8、漏极图案9和像素电极10即可。

本发明实施例提供的阵列基板通过在栅线内设置凹槽，以栅线侧面为栅极，将源极图案和栅极图案上下设置，形成立体的TFT结构，从而使所述有源层的三侧均可以驱动形成TFT沟道，从而容易地实现快速的充电能力，同时，将所述TFT结构立体地形成在所述栅线内，提高了基板的开口率。

可选的，如图7和图9所示，所述漏极图案9覆盖所述凹槽0的底面01，与所述漏极图案9通过设置在所述凹槽0的第四侧壁05上的引线与所述像素电极相连。所述钝化层7设置在所述像素电极4上，所述钝化层7上设置有过孔，所述过孔在所述凹槽0的底面01正上方对应的区域，所述钝化层7覆盖设置在所述凹槽的第四侧壁05上的引线，阻止所述引线与所述有源层6的侧面相接触。

或者，优选的，如图11所示，为所述阵列基板的俯视结构示意图，图12和图13分别为图11所示的阵列基板的在A1-A2和B1-B2方向上的剖面示意图。

图11所示的阵列基板与图7所示的阵列基板不同的是，如图11和图12所示，所述漏极图案通过所述凹槽的第一侧壁02上的引线与所述像素电极4相连；所述钝化层7设置在所述像素电极4上，所述钝化层7上设置有过孔，所述过孔在所述凹槽的底面正上方对应的钝化层区域，所述钝化层覆盖设置在所述凹槽0的第一侧壁02上的引线，阻止所述像素电极4与所述有源层的侧面相接触。

图7所示的阵列基板中，在所述栅线2上被施加适当电压时，所述有源层6会分别在与所述凹槽0的第一侧壁02，第二侧壁03和第三侧壁04相邻的三侧形成TFT沟道，从而使源极图案8与像素电极4之间形成导通状态，所述像素电极4即可被充电。

图11所示的阵列基板中，在所述栅线2上被施加适当电压时，所述有源层6会分别在与所述凹槽0的第二侧壁03，第三侧壁04和第四侧壁05相邻的三侧形成TFT沟道，从而使源极图案8与像素电极4之间形成导通状态，所述像素电极4即可被充电。

如图4或图11所示，在所述有源层6的三侧都可以形成TFT沟道，形成的沟道范围为所述凹槽0的三个侧壁所在的范围，与现有技术相比，增大了TFT的沟道范围，可以容易地实现快速的充电能力，同时，将所述TFT结构立体地形成在所述栅线内，提高了基板的开口率。

可选的，本发明实施例提供的各种结构的阵列基板中的有源层有三层，包括两层n+a-Si层，以及设置在两层n+a-Si层之间的a-Si层，示例的，如图9所示，所述有源层6包括：一层n+a-Si层61，所述n+a-Si层61上的a-Si层62以及设置在所述a-Si层62上方的另一层n+a-Si层63。

可选的，所述漏极图案9与所述像素电极4同层设置，此时所述漏极图案9与所述像素电极4是通过一次构图工艺制作出来的，在该处同层设置时，漏极图案9材料为像素电极材料。优选地，所述漏极图案9与所述像素电极4异层设置，所述漏极图案9设置在所述有源层6与所述像素电极4之间；所述漏极图案9的材料为不透光的金属材料。示例的，以图9所述的阵列基板为例，所述漏极图案9与所述像素电极4(图中未示出)同层设置。如图10所示，所述漏极图案9与所述像素电极4异层设置，所述漏极图案9设置在所述有源层6与所述像素电极4之间，只覆盖所述凹槽0的底面01。在此处采用漏极图案9与像素电极4异层设置主要是方便选用不透光的漏极金属材料(如Mo、Cu、Ti、Al等)遮光，防止有源层中的半导体材料受到光线照射导致的光电效应等导致的电学性能变化等。

如图10所示，在所述有源层6与所述像素电极4之间设置漏极图案9，n+a-Si层与和像素电极4材料相同的漏极图案9的接触变成了n+a-Si层与金属接触，金属与像素电极的材料接触，接触电阻会变小，且所述漏极图案9覆盖在a-Si下方，且由于源极图案8，以及栅极金属侧壁的存在，整个凹槽内部的a-Si层完全被金属遮挡住，不存在现有平面阵列基板存在的充电电流，漏电流在有光与无光下的电学性能漂移问题，使TFT性能更加稳定。

在漏极图案9与所述像素电极异层设置的情况下，所述漏极图案9可通过金属引线连接所述像素电极4，所述金属引线与所述漏极图案9同层设置，由于采用金属材料制作的金属引线相对于采用ITO制作的引线在相同线电阻的情况下，可以做的更细，故其与栅线之间的交叠面积更小，从而金属引线与栅线2的交叠区寄生电容可以进一步降低，这样在栅线通入信号时就会降低由于栅线上的高低电压变化而造成栅线与像素电极交叠区寄生电容的电荷重新分配的影响，降低由该寄生电容引起的像素电极内电压跳变引发的ΔVp问题。

在漏极图案9与所述像素电极同层设置的情况下，所述漏极图案9可通过ITO引线连接所述像素电极4，所述ITO引线与所述像素电极同层设置，采用本方案，可以在一次mask工艺中就可以形成漏极图案与像素电极，以及ITO引线。但在此处也应该考虑合理设置ITO引线的宽度以降低ITO引线与栅线之间的寄生电容，同时考虑增大沟道宽度，以及保证足够的充电能力等问题。

这里需要说明的是：异层设置是针对至少两种图案而言的，至少两种图案异层设置是指，分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指，通过构图工艺，由两层薄膜各形成一种图案。例如，漏极图案与像素电极异层设置是指：由金属薄膜通过构图工艺形成漏极图案，由透明导电薄膜通过构图工艺形成像素电极。同层设置是针对至少两种图案而言的；至少两种图案同层设置是指：将同一薄膜通过构图工艺形成至少两种图案。例如，金属引线与漏极图案同层设置是指：由同一金属薄膜通过构图工艺形成金属引线与漏极图案。

本发明提供的所有实施例中所述钝化层都阻止所述像素电极和所述源极图案，与所述有源层的侧面相接触。

实施例3

本发明实施例提供了一种阵列基板的制作方法，所述方法包括以下步骤：

S1、在基板上制作栅线和公共电极线，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁。

可选的，所述凹槽可以包括四个侧壁：在所述凹槽所在的一段栅线的水平方向上的，相对的第一侧壁和第二侧壁；以及在所述凹槽所在的一段栅线的垂直方向上的，相对的第三侧壁和第四侧壁。

S2、在形成栅线和公共电极线的基板上制作栅绝缘层，所述栅绝缘层覆盖在整个凹槽上方。

S3、在形成所述栅绝缘层的基板上制作源极图案，所述源极图案由所述数据线延伸而出覆盖所述凹槽的部分侧壁以及底面。

可选的，如图3所示，所述源极图案由所述数据线延伸而出覆盖所述凹槽的第一侧壁、第二侧壁以及底面；或者，如图5所示，所述源极图案由所述数据线延伸而出覆盖所述凹槽的第一侧壁以及底面。

S4、在形成所述源极图案的基板上制作带有过孔的钝化层，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽侧壁上的源极图案。

S5、在形成所述钝化层的基板上制作有源层，所述有源层位于所述钝化层的过孔区域，覆盖所述凹槽的底面，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触。

可选的，所述制作有源层，包括：依次制作n+a-Si薄膜，a-Si薄膜，n+a-Si薄膜，通过构图工艺形成包括n+a-Si层，a-Si层和n+a-Si层的有源层。

S6、在形成有源层的基板上制作漏极图案和像素电极，所述漏极图案覆盖所述凹槽的底面，且所述漏极图案与所述像素电极相连接。

可选的，在形成有源层的基板上制作漏极图案和像素电极，包括：在形成有源层的基板上制作透明导电薄膜，通过一次构图工艺形成所述漏极图案和所述像素电极。

或者，可选的，在形成有源层的基板上制作漏极图案和像素电极，包括：在形成有源层的基板上制作金属薄膜，通过一次构图工艺形成所述漏极图案；在形成漏极图案的基板上制作透明导电薄膜，通过一次构图工艺形成所述像素电极。

本发明实施例还提供了一种阵列基板的制作方法，所述方法包括以下步骤：

Q1、在基板上制作栅线和公共电极线，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁。

可选的，所述凹槽可以包括四个侧壁：在所述凹槽所在的一段栅线的水平方向上的，相对的第一侧壁和第二侧壁；以及在所述凹槽所在的一段栅线的垂直方向上的，相对的第三侧壁和第四侧壁。

Q2、在形成栅线和公共电极线的基板上制作栅绝缘层，所述栅绝缘层覆盖在整个凹槽上方。

Q3、在形成所述栅绝缘层的基板上制作漏极图案、像素电极以及引线，所述漏极图案覆盖所述凹槽的底面，所述漏极图案通过设置在所述凹槽侧壁上的引线与所述像素电极相连。

所述引线可以在第一侧壁或者第四侧壁上。

可选的，所述在形成有源层的基板上制作漏极图案、像素电极以及引线，包括：在形成有源层的基板上制作透明导电薄膜，通过一次构图工艺形成所述漏极图案、所述像素电极以及所述引线。

或者，可选的，所述在形成有源层的基板上制作漏极图案、像素电极以及引线，包括：在形成有源层的基板上制作金属薄膜，通过一次构图工艺形成所述漏极图案和所述引线；在形成漏极图案和引线的基板上制作透明导电薄膜，通过一次构图工艺形成所述像素电极。

Q4、在形成所述漏极图案、像素电极以及引线的基板上制作带有过孔的钝化层，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽侧壁上的引线。

Q5、在形成所述钝化层的基板上制作有源层，所述有源层位于所述钝化层的过孔区域，覆盖所述凹槽的底面，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触。

可选的，所述制作有源层，包括：依次制作n+a-Si薄膜，a-Si薄膜，n+a-Si薄膜，通过构图工艺形成包括n+a-Si层，a-Si层和n+a-Si层的有源层。

Q6、在形成有源层的基板上制作源极图案，所述源极图案由所述数据线延伸而出覆盖所述凹槽的底面。

所述凹槽形状无需严格依赖栅线形状。采用该特征形状，可以增大开口率，并可以进一步增大沟道宽长比(W/L，W为器件中凹槽侧面总有效长度，L为gate线高度)，沟道充电会更快。

本发明实施例还提供了一种显示装置，包括实施例1和实施例2提供的阵列基板，所述显示装置可以为液晶显示器、液晶电视、数码相机、手机、平板电脑等具有任何显示功能的产品或者部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (18)

1.一种阵列基板，包括：透明基板，交叉设置在所述透明基板上的栅线及数据线，设置在所述栅线及数据线限定的像素区域内的像素电极，其特征在于，

所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；

栅绝缘层设置在所述栅线上，覆盖整个凹槽；

源极图案和漏极图案中的一个设置在所述栅绝缘层上，至少与所述凹槽的底面相对应，所述源极图案和漏极图案上下对照设置；源极图案电连接数据线，所述漏极图案电连接所述像素电极；

钝化层至少覆盖所述凹槽的部分侧壁；有源层设置在所述源极图案和所述漏极图案之间，与所述凹槽的底面相对应，所述有源层顶端到所述透明基板的距离小于或等于所述栅线顶端到所述透明基板的距离，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触。

2.根据权利要求1所述的阵列基板，其特征在于，还包括：所述漏极图案与所述像素电极同层设置。

3.根据权利要求1所述的阵列基板，其特征在于，所述漏极图案与所述像素电极异层设置，所述漏极图案设置在所述有源层与所述像素电极之间；所述漏极图案的材料为不透光的金属材料。

4.根据权利要求1所述的阵列基板，其特征在于，所述有源层包括：一层n+a-Si层，设置在所述n+a-Si层上的a-Si层以及设置在所述a-Si层上方的另一层n+a-Si层。

5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述凹槽包括四个侧壁：在所述凹槽所在的一段栅线的水平方向上的，相对的第一侧壁和第二侧壁；以及在所述凹槽所在的一段栅线的垂直方向上的，相对的第三侧壁和第四侧壁。

6.根据权利要求5所述的阵列基板，其特征在于，所述源极图案设置在所述栅绝缘层上，位于所述漏极图案正下方，由所述数据线延伸而出覆盖所述凹槽的第一侧壁、第二侧壁以及底面；

所述钝化层设置在所述源极图案上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽的第一侧壁和第二侧壁。

7.根据权利要求5所述的阵列基板，其特征在于，所述源极图案设置在所述栅绝缘层上，位于所述漏极图案正下方，由所述数据线延伸而出覆盖所述凹槽的第一侧壁以及底面；

所述钝化层设置在所述源极图案上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽的第一侧壁。

8.根据权利要求5所述的阵列基板，其特征在于，所述漏极图案设置在所述栅绝缘层上，位于所述源极图案正下方，覆盖所述凹槽的底面，所述漏极图案通过设置在所述凹槽的第四侧壁上的引线与所述像素电极相连；

所述钝化层设置在所述像素电极上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖设置在所述凹槽的第四侧壁上的引线。

9.根据权利要求5所述的阵列基板，其特征在于，所述漏极图案设置在所述栅绝缘层上，位于所述源极图案正下方，覆盖所述凹槽的底面，所述漏极图案通过所述凹槽的第一侧壁上的引线与所述像素电极相连；

所述钝化层设置在所述像素电极上，所述钝化层上设置有过孔，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖设置在所述凹槽的第一侧壁上的引线。

10.一种阵列基板的制作方法，其特征在于，包括：

在基板上制作栅线和公共电极线，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；

在形成栅线和公共电极线的基板上制作栅绝缘层，所述栅绝缘层覆盖整个凹槽；

在形成所述栅绝缘层的基板上制作源极图案，所述源极图案由所述数据线延伸而出，与所述凹槽的部分侧壁以及底面相对应；

在形成所述源极图案的基板上制作带有过孔的钝化层，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽侧壁上的源极图案；

在形成所述钝化层的基板上制作有源层，所述有源层位于所述钝化层的过孔区域，与所述凹槽的底面相对应，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触；

在形成有源层的基板上制作漏极图案和像素电极，所述漏极图案与所述凹槽的底面相对应，且所述漏极图案与所述像素电极相连接。

11.根据权利要求10所述的制作方法，其特征在于，在形成有源层的基板上制作漏极图案和像素电极，包括：

在形成有源层的基板上制作透明导电薄膜，通过一次构图工艺形成所述漏极图案和所述像素电极。

12.根据权利要求10所述的制作方法，其特征在于，在形成有源层的基板上制作漏极图案和像素电极，包括：

在形成有源层的基板上制作金属薄膜，通过一次构图工艺形成所述漏极图案；

在形成漏极图案的基板上制作透明导电薄膜，通过一次构图工艺形成所述像素电极。

13.根据权利要求10-12任意一项所述的制作方法，其特征在于，所述在形成所述钝化层的基板上制作有源层，包括：依次制作n+a-Si薄膜，a-Si薄膜，n+a-Si薄膜，通过构图工艺形成包括n+a-Si层，a-Si层和n+a-Si层的有源层。

14.一种阵列基板的制作方法，其特征在于，包括：

在基板上制作栅线和公共电极线，所述栅线内设置有凹槽，所述凹槽包括底面和侧壁；

在形成栅线和公共电极线的基板上制作栅绝缘层，所述栅绝缘层覆盖在整个凹槽上方；

在形成所述栅绝缘层的基板上制作漏极图案、像素电极以及引线，所述漏极图案与所述凹槽的底面相对应，所述漏极图案通过设置在所述凹槽侧壁上的引线与所述像素电极相连；

在形成所述漏极图案、像素电极以及引线的基板上制作带有过孔的钝化层，所述过孔在所述凹槽的底面正上方对应的区域，所述钝化层覆盖所述凹槽侧壁上的引线；

在形成所述钝化层的基板上制作有源层，所述有源层位于所述钝化层的过孔区域，与所述凹槽的底面相对应，且所述有源层的侧面与所述栅绝缘层和所述钝化层相接触；

在形成有源层的基板上制作源极图案，所述源极图案由所述数据线延伸而出，与所述凹槽的底面相对应。

15.根据权利要求14所述的制作方法，其特征在于，在形成有源层的基板上制作漏极图案、像素电极以及引线，包括：

在形成有源层的基板上制作透明导电薄膜，通过一次构图工艺形成所述漏极图案、所述像素电极以及所述引线。

16.根据权利要求14所述的制作方法，其特征在于，在形成有源层的基板上制作漏极图案、像素电极以及引线，包括：

在形成有源层的基板上制作金属薄膜，通过一次构图工艺形成所述漏极图案和所述引线；

在形成漏极图案和引线的基板上制作透明导电薄膜，通过一次构图工艺形成所述像素电极。

17.根据权利要求14-16任意一项所述的制作方法，其特征在于，所述在形成所述钝化层的基板上制作有源层，包括：依次制作n+a-Si薄膜，a-Si薄膜，n+a-Si薄膜，通过构图工艺形成包括n+a-Si层，a-Si层和n+a-Si层的有源层。

18.一种显示装置，其特征在于，所述显示装置包括权利要求1-9任一项所述的阵列基板。