KR102054254B1 - 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법 - Google Patents

중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR102054254B1
KR102054254B1 KR1020180009800A KR20180009800A KR102054254B1 KR 102054254 B1 KR102054254 B1 KR 102054254B1 KR 1020180009800 A KR1020180009800 A KR 1020180009800A KR 20180009800 A KR20180009800 A KR 20180009800A KR 102054254 B1 KR102054254 B1 KR 102054254B1
Authority
KR
South Korea
Prior art keywords
gate
line
lines
data
display panel
Prior art date
Application number
KR1020180009800A
Other languages
English (en)
Other versions
KR20190090961A (ko
Inventor
유병욱
오민석
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020180009800A priority Critical patent/KR102054254B1/ko
Priority to CN201910068446.0A priority patent/CN110082973A/zh
Publication of KR20190090961A publication Critical patent/KR20190090961A/ko
Application granted granted Critical
Publication of KR102054254B1 publication Critical patent/KR102054254B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트 라인과 데이터 라인의 교차하는 구간에서의 기생 전하 용량을 감소시키기 위한 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법에 관한 것이다. 본 발명에 따른 표시 패널은 기판 상부에 형성되는 복수의 게이트 라인, 복수의 게이트 라인 상부에 형성되는 절연층, 절연층 상부에 형성되어 복수의 게이트 라인과 상하로 교차하는 중첩 영역을 갖는 복수의 데이터 라인을 포함하고, 복수의 게이트 라인 및 복수의 데이터 라인은 중첩 영역의 선폭이 다른 영역의 선폭보다 좁게 형성되는 것을 특징으로 한다.

Description

중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법{DISPLAY PANEL FOR REDUCING LOCKED CAPACITANCE AND MANUFACTURING METHOD}
본 발명은 표시 패널에 관한 것으로, 더욱 상세하게는 게이트 라인과 데이터 라인의 교차하는 구간에서의 기생 전하 용량을 감소시키기 위한 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법에 관한 것이다.
핸드폰(Mobile Phone), PDA(Personal Digital Assistants), 노트북컴퓨터와 같은 각종 휴대용 전자기기에 필요한 소형 표시장치의 수요와 아울러 대면적의 고화질 표시 장치가 요구됨에 따라 평판 표시 장치(Flat Panel Display Device)에 대한 수요가 증가되고 있다. 이러한 평판 표시 장치로는 액정 표시장치(Liquid Crystal Display, LCD), 유기발광다이오드 표시 장치(Organic Light Emitting Display, OLED), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계방출 표시장치(Field Emission Display, FED), 진공 형광 표시 장치(Vacuum Fluorescent Display, VFD) 등이 활발히 연구되고 있지만 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 액정 표시장치가 각광을 받고 있다.
액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다. 현재에는 박막트랜지스터(Thin Film Transistor, TFT)로 구성된 단위 픽섹들과, 단위 픽셀들에 연결되어 신호를 전달하는 게이트 라인(Gate line)과 데이터 라인(Data line)이 행렬방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD, AM LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목을 받고 있다.
이러한 액정 표시 장치가 대면적화 되고, 고화질로 발전함에 따라 디스플레이 단위 픽셀들에 신호를 전달하는 게이트 라인과 데이터 라인 신호들이 교차하여 중첩되는 영역이 증가하게 되어 게이트 라인과 데이터 라인의 교차 지점에서 기생 전하 용량이 증가하는 문제점이 있었다.
한국공개특허 제2004-0044588호(2004.05.31.)
따라서 본 발명의 목적은 게이트 라인과 데이터 라인의 교차하는 구간에서의 기생 전하 용량을 감소시킬 수 있는 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법을 제공하는 데 있다.
본 발명에 따른 표시 패널은 기판 상부에 형성되는 복수의 게이트 라인, 상기 복수의 게이트 라인 상부에 형성되는 절연층, 상기 절연층 상부에 형성되어 상기 복수의 게이트 라인과 상하로 교차하는 중첩 영역을 갖는 복수의 데이터 라인 을 포함하고, 상기 복수의 게이트 라인 및 상기 복수의 데이터 라인은 상기 중첩 영역의 선폭이 다른 영역의 선폭보다 좁게 형성되는 것을 특징으로 한다.
본 발명에 따른 표시 패널에 있어서, 상기 복수의 게이트 라인과 상기 복수의 데이터 라인에 의해 형성되는 공간에 배치되며, 상기 게이트 라인과 상기 데이터 라인에 연결되는 소자부를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 표시 패널에 있어서, 상기 게이트 라인으로부터 연장 형성되어, 상기 게이트 라인과 상기 소자부를 연결하는 보조 게이트 라인, 상기 데이터 라인으로부터 연장 형성되어, 상기 데이터 라인과 상기 소자부를 연결하는 보조 데이터 라인을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 표시 패널에 있어서, 상기 소자부는 상기 보조 게이트 라인으로부터 연장 형성되는 게이트 전극, 상기 게이트 전극의 상부를 덮으며, 상기 절연층과 일체로 형성되는 소자 절연층, 상기 소자 절연층 상부에 상기 반도체층과 함께 형성되는 소자 반도체층, 상기 보조 데이터 라인으로부터 연장 형성되되, 상기 소자 반도체층 상부에 형성되는 데이터 전극을 포함하는 것을 특징으로 한다.
본 발명에 따른 표시 패널에 있어서, 상기 복수의 데이터 라인, 상기 보조 데이터 라인 및 상기 소자부의 상부를 덮는 보호층을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 표시 패널의 제조 방법은 기판 상부에 복수의 게이트 라인을 형성하는 단계, 상기 복수의 게이트 라인 상부에 절연층을 형성하는 단계, 상기 절연층 상부에 상기 복수의 게이트 라인과 서로 교차하는 중첩 영역을 갖도록 복수의 데이터 라인을 형성하는 단계를 포함하고, 상기 게이트 라인을 형성하는 단계 및 상기 데이터 라인을 형성하는 단계에서, 상기 중첩 영역의 선폭이 다른 영역의 선폭보다 좁게 형성하는 것을 특징으로 한다.
본 발명에 따른 표시 패널은 서로 교차하는 중첩 영역의 선폭이 교차하지 않은 영역의 선폭보다 얇게 형성함으로써, 교차하는 영역의 면적을 줄여주어 기생 전하 용량을 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 표시 패널을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 표시 패널의 게이트 라인과 데이터 라인의 교차 영역을 나타낸 단면도이다.
도 3은 본 발명의 실시예에 따른 표시 패널의 소자부를 나타낸 단면도이다.
도 4는 본 발명의 실시예에 따른 표시 패널의 제조 방법을 나타낸 순서도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 도면이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 패널을 나타낸 도면이고, 도 2는 본 발명의 실시예에 따른 표시 패널의 게이트 라인과 데이터 라인의 교차 영역을 나타낸 단면도이고, 도 3은 본 발명의 실시예에 따른 표시 패널의 소자부를 나타낸 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 표시 패널(100)은 복수의 게이트 라인(21), 절연층(31), 반도체층(41) 및 복수의 데이터 라인(51)을 포함하고, 복수의 게이트 라인(21)과 복수의 데이터 라인(51)에 의해 형성되는 공간에 배치되며, 게이트 라인(21)과 데이터 라인(51)에 연결되는 소자부(50)를 더 포함한다.
복수의 게이트 라인(21)은 기판(10) 상부에 복수로 형성될 수 있다. 즉 복수의 게이트 라인(21)은 기판 상부에 일정 간격 이격된 상태로 서로 평행하도록 복수의 열로 패터닝 될 수 있다.
이러한 복수의 게이트 라인(21)은 게이트 구동부(미도시)에 의해 디스플레이 용도의 스캔 신호(Scan Signal)를 소자부(50)에 순차적으로 공급한다.
절연층(31)은 복수의 게이트 라인(21) 상부에 형성되어, 데이터 라인(51)과의 절연 역할을 수행할 수 있다. 이러한 절연층(31)은 복수의 게이트 라인(21)을 따라 형성되거나, 기판(10)상에 복수의 게이트 라인(21)이 패터닝 된 상태에서 기판(10) 전역에 형성될 수 있다.
반도체층(41)은 절연층(31)의 상부에 형성된다. 여기서 반도체층(41)은 게이트 라인(21) 상에 일정 간격 이격된 상태로 형성되어 복수의 데이터 라인(51)이 게이트 라인(21)과 수직하게 배치될 수 있는 가이드 역할을 할 수 있다. 즉 반도체층(41)은 복수의 게이트 라인(21)과 복수의 데이터 라인(51)이 교차하는 중첩 영역(A)에 형성될 수 있다.
이러한 반도체층(41)은 복수의 게이트 라인(21)과 복수의 데이터 라인(51)이 교차하는 중첩 영역(A)에서, 복수의 게이트 라인(21)과 복수의 데이터 라인(51) 사이에 형성됨으로써, 중첩 영역(A)에서의 복수의 게이트 라인(21)과 복수의 데이터 라인(51) 사이의 간격을 넓혀주는 역할을 할 수 있다.
이에 따라 반도체층(41)은 중첩 영역(A)에서의 복수의 게이트 라인(21)과 복수의 데이터 라인(51) 사이의 간격을 넓혀주어 복수의 게이트 라인(21)에서 복수의 데이터 라인(51)으로, 복수의 데이터 라인(51)에서 복수의 게이트 라인(21)으로 흐르는 누설 전류를 감소시키는 역할을 할 수 있다.
이에 따라 반도체층(41)은 중첩 영역(A)에서의 복수의 게이트 라인(21)과 복수의 데이터 라인(51) 사이의 간격을 넓혀주어 중첩 영역(A)에서 발생되는 기생 전하 용량을 감소시킬 수 있다.
또한 반도체층(41)은 후술할 소자부(50) 소자 반도체층(42)과 함께 형성될 수 있다. 즉 반도체층(41)은 소자부(50)에서 소자 반도체층(42)을 형성하면서, 반도체층(41)을 함께 형성함으로써 별도의 마스크를 구비하지 않고도 반도체층(41)을 용이하게 형성할 수 있다.
복수의 데이터 라인(51)은 절연층(31) 상부에 형성되되, 반도체층(41) 상부를 지나도록 형성될 수 있다. 이에 따라 복수의 데이터 라인(51)은 복수의 게이트 라인과 수직하게 형성될 수 있다.
여기서 서로 수직하게 형성되는 복수의 데이터 라인(51)과 복수의 게이트 라인(21)에 의해 복수의 데이터 라인(51)과 복수의 게이트 라인(21) 사이에는 사각형 형태의 공간이 마련된다. 마련된 공간에는 후술할 소자부(50)가 형성될 수 있다.
여기서 본 발명의 실시예에 따른 표시 패널(100)은 게이트 라인(21)으로부터 연장 형성되어, 게이트 라인(21)과 소자부(50)를 연결하는 보조 게이트 라인(22)과, 데이터 라인(51)으로부터 연장 형성되어, 데이터 라인(51)과 소자부(50)를 연결하는 보조 데이터 라인(52)을 더 포함할 수 있다.
소자부(50)는 복수의 게이트 라인(21)과 복수의 데이터 라인(51)에 의해 형성되는 공간에 배치되며, 게이트 라인(21)과 데이터 라인(51)에 연결될 수 있다.
이러한 소자부(50)는 게이트 전극(23), 소자 절연층(32), 소자 반도체층(42) 및 데이터 전극(53)을 포함한다.
즉 소자부(50)는 게이트 라인(21)과 연결된 보조 게이트 라인(22)으로부터 연장 형성되는 게이트 전극(23)과, 게이트 전극(23)과 오버랩하여 데이터 라인(51)과 연결된 보조 데이터 라인(52)으로부터 연장 형성되며 소오스 전극과 드레인 전극을 포함하는 데이터 전극(53) 및 데이터 전극(53)의 소오스 전극과 드레인 전극 사이에 형성되는 소자 반도체층(42)을 포함하여 이루어진다. 이때 게이트 전극(23)과 데이터 전극(53) 사이에는 소자 절연층(32)이 형성될 수 있다. 여기서 게이트 전극(10)은 게이트 전극(23)과 함께 패터닝될 수 있으며, 데이터 전극(53)은 데이터 라인(51)과 함께 패터닝 될 수 있다. 또한 소자 반도체층(42)은 반도체층(41)과 함께 패터닝 될 수 있다.
한편 본 발명의 실시예에 따른 표시 패널(100)은 복수의 게이트 라인(21), 복수의 데이터 라인(51) 또는 상기 소자부(50)의 상부에 형성되는 보호층(61, 62)을 더 포함할 수 있다.
이하 본 발명의 실시예에 따른 표시 패널의 제조 방법에 대하여 설명하도록 한다.
도 4는 본 발명의 실시예에 따른 표시 패널의 제조 방법을 나타낸 순서도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 표시 패널의 제조 방법은 먼저 S10 단계에서 기판 상에 복수의 게이트 라인을 형성할 수 있다. 즉 기판 상에 게이트 라인 소스를 증착한 후, 이를 선택적으로 제거하여 서로 일정 간격 이격된 복수의 열로 형성되는 게이트 라인을 형성할 수 있다. 이러한 복수의 게이트 라인은 게이트 구동부에 의해 디스플레이 용도의 스캔 신호를 소자부에 순자척으로 공급할 수 있다.
또한 S10 단계에서 게이트 라인을 형성하면서, 소자부의 게이트 전극을 함께 형성할 수 있다.
다음으로 S20 단계에서 복수의 게이트 라인이 형성된 기판 상에 절연층을 형성한다. 여기서 절연층은 복수의 게이트 라인과 복수의 데이터 라인과의 절연 역할을 수행할 수 있다.
다음으로 S30 단계에서 절연층 상부에 복수의 게이트 라인과 복수의 데이터 라인이 교차하는 중첩 영역에 반도체층을 형성한다. 즉 절연층 상부에 반도체 소스를 증착한 후 이를 선택적으로 패터닝하여 복수의 게이트 라인과 복수의 데이터 라인이 교차하는 중첩 영역에 형성되도록 한다.
이때 S30 단계에서는 반도체층 형성과 함께 소자 반도체층을 형성할 수 있다. 즉 반도체층과 소자 반도체층을 동일한 마스크를 통해 함께 형성할 수 있다.
이러한 반도체층은 복수의 게이트 라인과 복수의 데이터 라인이 교차하는 중첩 영역에서, 복수의 게이트 라인과 복수의 데이터 라인 사이에 형성됨으로써, 중첩 영역에서의 복수의 게이트 라인과 복수의 데이터 라인 사이의 간격을 넓혀주는 역할을 할 수 있다.
이에 따라 반도체층은 중첩 영역에서의 복수의 게이트 라인과 복수의 데이터 라인 사이의 간격을 넓혀주어 복수의 게이트 라인에서 복수의 데이터 라인으로, 복수의 데이터 라인에서 복수의 게이트 라인으로 흐르는 누설 전류를 감소시키는 역할을 할 수 있다.
이에 따라 반도체층은 중첩 영역에서의 복수의 게이트 라인과 복수의 데이터 라인 사이의 간격을 넓혀주어 중첩 영역에서 발생되는 기생 전하 용량을 감소시킬 수 있다.
또한 반도체층은 후술할 소자부 소자 반도체층과 함께 형성될 수 있다. 즉 반도체층은 소자부에서 소자 반도체층을 형성하면서, 반도체층을 함께 형성함으로써 별도의 마스크를 구비하지 않고도 반도체층을 용이하게 형성할 수 있다.
다음으로 S40 단계에서 절연층 상부에 복수의 데이터 라인을 형성할 수 있다. 여기서 데이터 라인이 반도체층 상부를 지나도록 복수의 게이트 라인과 수직하게 복수의 데이터 라인을 형성할 수 있다. 즉 데이터 라인 소스를 절연층 상부 및 반도체층 상부에 증착하고, 이를 선택적으로 패터닝하여 절연층 상부에 형성되되, 반도체층 상부를 지나는 복수의 데이터 라인을 형성할 수 있다.
이때 복수의 데이터 라인을 형성하면서 소자부의 데이터 전극을 함께 형성할 수 있다.
그리고 S50 단계에서 복수의 게이트 라인, 복수의 데이터 라인 또는 상기 소자부의 상부에 형성되는 보호층을 형성한다.
이하 도면을 참조하여, 본 발명의 다른 실시예에 다른 표시 패널에 대하여 설명하도록 한다.
도 5는 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 도면이다.
한편 도 5를 참조하면, 본 발명의 다른 실시예에 따른 표시 패널(200)은 본 발명의 실시예에 따른 표시 패널(100)과 복수의 게이트 라인 및 복수의 데이터 라인에 대한 구성을 제외하고는 실질적으로 동일한 구성을 갖는다. 따라서 동일한 구성에 대해서는 동일한 참조부호를 부여하기로 하며, 동일한 설명은 생략하도록 한다.
본 발명의 다른 실시예에 따른 표시 패널(200)은 기판(10) 상부에 형성되는 복수의 게이트 라인(121), 절연층(31), 반도체층(41) 및 복수의 데이터 라인(151)을 포함할 수 있다.
여기서 본 발명의 다른 실시예에 따른 표시 패널(200)은 복수의 게이트 라인(121)과 복수의 데이터 라인(151)이 교차하는 중첩 영역(A)에 선폭이 서로 교차하지 않은 영역의 선폭보다 얇게 형성될 수 있다.
즉 본 발명의 다른 실시예에 따른 표시 패널(200)은 복수의 게이트 라인과 복수의 데이터 라인을 패터닝하는 과정에서 서로 중첩되는 영역의 선폭을 얇게 형성하여, 교차하는 영역의 면적을 줄여주어 기생 전하 용량을 감소시킬 수 있다.
한편, 본 도면에 개시된 실시예는 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 기판 21, 121 : 게이트 라인
22 : 보조 게이트 라인 23 : 게이트 전극
31 : 절연층 32 : 소자 절연층
41 : 반도체층 42 : 소자 반도체층
51, 151 : 데이터 라인 52 : 보조 데이터 라인
53 : 데이터 전극 61, 62: 보호층
100, 200 : 표시 패널

Claims (6)

  1. 기판 상부에 형성되는 복수의 게이트 라인;
    상기 복수의 게이트 라인 상부에 형성되는 절연층;
    상기 절연층 상부에 형성되어 상기 복수의 게이트 라인과 상하로 교차하는 중첩 영역을 갖는 복수의 데이터 라인; 을 포함하고,
    상기 복수의 게이트 라인 및 상기 복수의 데이터 라인은,
    상기 중첩 영역의 선폭이 다른 영역의 선폭보다 좁게 형성되며,
    상기 중첩 영역에서 상기 데이터 라인과 상기 게이트 라인 사이에 배치되는 반도체층;을 포함하는 것을 특징으로 하는 표시 패널.
  2. 제1항에 있어서,
    상기 복수의 게이트 라인과 상기 복수의 데이터 라인에 의해 형성되는 공간에 배치되며, 상기 게이트 라인과 상기 데이터 라인에 연결되는 소자부;
    를 더 포함하는 것을 특징으로 하는 표시 패널.
  3. 제2항에 있어서,
    상기 게이트 라인으로부터 연장 형성되어, 상기 게이트 라인과 상기 소자부를 연결하는 보조 게이트 라인;
    상기 데이터 라인으로부터 연장 형성되어, 상기 데이터 라인과 상기 소자부를 연결하는 보조 데이터 라인;
    을 더 포함하는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서,
    상기 소자부는,
    상기 보조 게이트 라인으로부터 연장 형성되는 게이트 전극;
    상기 게이트 전극의 상부를 덮으며, 상기 절연층과 일체로 형성되는 소자 절연층;
    상기 소자 절연층 상부에 상기 반도체층과 함께 형성되는 소자 반도체층;
    상기 보조 데이터 라인으로부터 연장 형성되되, 상기 소자 반도체층 상부에 형성되는 데이터 전극;
    을 포함하는 것을 특징으로 하는 표시 패널.
  5. 제4항에 있어서,
    상기 복수의 데이터 라인, 상기 보조 데이터 라인 및 상기 소자부의 상부를 덮는 보호층;
    을 더 포함하는 것을 특징으로 하는 표시 패널.
  6. 기판 상부에 복수의 게이트 라인을 형성하는 단계;
    상기 복수의 게이트 라인 상부에 절연층을 형성하는 단계;
    상기 절연층 상부에 상기 복수의 게이트 라인과 서로 교차하는 중첩 영역을 갖도록 복수의 데이터 라인을 형성하는 단계; 를 포함하고,
    상기 게이트 라인을 형성하는 단계 및 상기 데이터 라인을 형성하는 단계에서,
    상기 중첩 영역의 선폭이 다른 영역의 선폭보다 좁게 형성하고,
    상기 중첩 영역에서 상기 데이터 라인과 상기 게이트 라인 사이에 배치되는 반도체층을 형성하는 것을 특징으로 하는 표시 패널의 제조 방법.
KR1020180009800A 2018-01-26 2018-01-26 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법 KR102054254B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180009800A KR102054254B1 (ko) 2018-01-26 2018-01-26 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
CN201910068446.0A CN110082973A (zh) 2018-01-26 2019-01-24 寄生电容减小的显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180009800A KR102054254B1 (ko) 2018-01-26 2018-01-26 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190090961A KR20190090961A (ko) 2019-08-05
KR102054254B1 true KR102054254B1 (ko) 2019-12-10

Family

ID=67412996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180009800A KR102054254B1 (ko) 2018-01-26 2018-01-26 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법

Country Status (2)

Country Link
KR (1) KR102054254B1 (ko)
CN (1) CN110082973A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780497A (zh) * 2019-10-22 2020-02-11 深圳市华星光电技术有限公司 一种显示面板的走线结构、显示面板走线方法及显示面板
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN114967256A (zh) * 2022-04-13 2022-08-30 滁州惠科光电科技有限公司 阵列基板、显示面板及显示装置
CN114815421B (zh) * 2022-04-21 2024-04-19 南京京东方显示技术有限公司 阵列基板、显示面板及显示设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040044588A (ko) 2002-11-21 2004-05-31 (주) 제이.에스.씨.앤.아이 박막트랜지스터를 이용한 광감지소자
CN202142534U (zh) * 2011-08-10 2012-02-08 北京京东方光电科技有限公司 阵列基板、液晶面板及显示设备
CN103091921B (zh) * 2013-01-28 2015-04-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102542186B1 (ko) * 2016-04-04 2023-06-13 삼성디스플레이 주식회사 표시 장치
KR102008418B1 (ko) * 2017-08-17 2019-08-09 전자부품연구원 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20190090961A (ko) 2019-08-05
CN110082973A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
KR102054254B1 (ko) 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
US10297617B2 (en) Display device and manufacturing method thereof
US9995976B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR101003623B1 (ko) 횡전계 모드 액정표시장치
KR102008418B1 (ko) 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
US9638975B2 (en) Method for manufacturing COA liquid crystal panel comprising color resist blocks having first and second intersection zones and COA liquid crystal panel
US9637665B2 (en) Adhesive film and manufacturing method of the same, and display device including the adhesive film
US9529236B2 (en) Pixel structure and display panel
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
US10515586B2 (en) Display device having auxiliary electrodes in switching transistors
US20150373828A1 (en) Display device
US20170207252A1 (en) Array substrate, method for fabricating the same, and display apparatus containing the same
CN102253548A (zh) 影像显示系统
US20190006395A1 (en) Array substrate, method for manufacturing the same, and display panel
JP2016171102A (ja) 薄膜トランジスタ
US9984637B2 (en) Array substrate and manufacturing method thereof, display panel and driving method thereof
WO2017031990A1 (en) Array substrate, display panel and display apparatus having the same, and fabricating method thereof
US8941804B2 (en) Liquid crystal display device
WO2018126684A1 (zh) 一种显示基板、显示装置及驱动方法
US8248565B2 (en) Active device array substrate
TWI686647B (zh) Tft基板、esd保護電路及tft基板的製作方法
US10790314B2 (en) Display panel and display device comprising the same
US10784289B2 (en) Array substrate, display apparatus, pixel driving circuit, method for driving image display in display apparatus, and method of fabricating array substrate
US10534229B2 (en) Liquid crystal display device and method of manufacturing the same
KR102248643B1 (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant