CN114967256A - 阵列基板、显示面板及显示装置 - Google Patents

阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN114967256A
CN114967256A CN202210389724.4A CN202210389724A CN114967256A CN 114967256 A CN114967256 A CN 114967256A CN 202210389724 A CN202210389724 A CN 202210389724A CN 114967256 A CN114967256 A CN 114967256A
Authority
CN
China
Prior art keywords
line
metal layer
electrode
array substrate
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210389724.4A
Other languages
English (en)
Inventor
张立志
黄世帅
胡云钦
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202210389724.4A priority Critical patent/CN114967256A/zh
Publication of CN114967256A publication Critical patent/CN114967256A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本申请公开了一种阵列基板、显示面板及显示装置。该阵列基板包括：第一金属层，设有扫描线；第二金属层，设有数据线，与扫描线交叉设置，形成第一交叠区域，扫描线在第一交叠区域的宽度小于扫描线的其它区域的宽度和/或数据线在第一交叠区域的宽度小于数据线的其它区域的宽度；绝缘层，设置在第一金属层及第二金属层之间。通过这种方式，能够改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。

Description

阵列基板、显示面板及显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板、显示面板及显示装置。
背景技术
随着显示技术的不断发展，大屏高刷新率的显示装置越来越受到消费者的青睐。但现有的大屏高刷新率的显示装置也存在一些显示问题，例如最显著的显示问题就是，数据信号延迟导致的低灰阶绿发黑的问题。
针对该问题，现有的解决放包括：加宽第一金属层和第二金属层的线宽，或者加厚第一金属层和第二金属层的膜层厚度，这两种方法本质上都是通过降低数据线的阻值来改善数据信号的延迟问题。
但是增加数据线的线宽需要更多的设计空间，导致显示装置厚重；而加厚金属层的膜层，不仅会降低产能，并且对制程的能力要求较高。
发明内容
本申请提供阵列基板、显示面板及显示装置，以改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
为解决上述技术问题，本申请提出一种阵列基板。该阵列基板包括：第一金属层，设有扫描线；第二金属层，设有数据线，与扫描线交叉设置，形成第一交叠区域，扫描线在第一交叠区域的宽度小于扫描线的其它区域的宽度和/或数据线在第一交叠区域的宽度小于数据线的其它区域的宽度；绝缘层，设置在第一金属层及第二金属层之间。
其中，第一金属层进一步设有公共电极线，公共电极线与数据线交叉设置，且形成有第二交叠区域，公共电极线在第二交叠区域的宽度小于公共电极线的其它区域的宽度和/或数据线在第二交叠区域的宽度小于数据线的其它区域的宽度。
其中，第二金属层进一步设有第一漏电极及第一源电极，第一漏电极与扫描线电连接，第一源电极与阵列基板的公共电极线连接；其中，第一源电极呈U字型设置，围绕在第一漏电极的外周，以缩小第一漏电极的面积。
其中，阵列基板进一步包括：有源层，设置在绝缘层与第一金属层之间，有源层设有第一漏极区及第一源极区，其中，第一源极区呈U字型设置，围绕在第一漏极区的外周。
其中，扫描线的其它区域的宽度和/或数据线的其它区域的宽度为第一交叠区域的宽度的3.5至4.5倍；公共电极线的其它区域的宽度和/或数据线的其它区域的宽度为第二交叠区域的宽度的1.5至2.5倍。
为解决上述技术问题，本申请提出一种阵列基板。该阵列基板包括：第一金属层，设有扫描线及公共电极线；第二金属层，设有数据线、第一源电极及第一漏电极，数据线与扫描线交叉设置，第一漏电极与扫描线连接，第一源电极与公共电极线连接；绝缘层，设置在第一金属层及第二金属层之间；其中，第一源电极呈U字型设置，围绕在第一漏电极的外周，以缩小第一漏电极的面积。
其中，阵列基板进一步包括：有源层，设置在绝缘层与第二金属层之间，有源层设有第一漏极区及第一源极区，其中，第一源极区呈U字型设置，围绕在第一漏极区的外周。
其中，公共电极线包括主公共电极线及次公共电极线，第二金属层设有两个第一源电极及两个第一漏电极，一第一漏电极与扫描线连接，一第一源电极与主公共电极线连接；另一第一漏电极与扫描线连接，另一第一源电极与次公共电极线连接；第一金属层进一步设有第二源电极及第二漏电极，第二源电极与一第一源电极连接，第二漏电极与主公共电极线及次公共电极线连接。
为解决上述技术问题，本申请提出一种显示面板。该显示面板包括彩膜基板、液晶层和上述阵列基板。
为解决上述技术问题，本申请提出一种显示装置。该显示装置包括处理器及上述显示面板。
区别于现有技术：本申请阵列基板包括：第一金属层、第二金属层及设置在第一金属层及第二金属层之间的绝缘层，其中，第一金属层设有扫描线，第二金属层设有数据线，数据线与扫描线交叉设置，形成第一交叠区域，且扫描线在第一交叠区域的宽度小于扫描线的其它区域的宽度和/或数据线在第一交叠区域的尺寸小于数据线的其它区域的宽度。通过这种方案，能够缩小扫描线与数据线的第一交叠区域的面积，从而能够缩小数据信号在第一交叠区域的电容，进而能够减少数据信号的延迟。因此，本申请能够改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请阵列基板一实施例的结构示意图；
图2是图1实施例阵列基板的部分结构的放大结构示意图；
图3是图1实施例中扫描线与数据线的第一交叠区域的膜层的结构示意图；
图4是现有技术阵列基板中扫描线与数据线的交叠区域的结构示意图；
图5是图1实施例阵列基板中TFT区域的膜层结构示意图；
图6是本申请阵列基板一实施例的结构示意图；
图7是本申请阵列基板一实施例的结构示意图；
图8是本申请阵列基板一实施例的结构示意图；
图9是本申请显示面板一实施例的结构示意图；
图10是本申请显示设备一实施例的结构示意图。
附图标记为：第一金属层M1、第二金属层M2、绝缘层S1、基底层S2、保护层S3、有源层S4、扫描线11(81)、数据线12(83)、第一交叠区域13、主公共电极线141、次公共电极线142、主像素电极151、次像素电极152、第一源电极161(171、84)、第一漏电极162(172、85)、第二源电极163、第二漏电极164、公共电极线82、显示设备100、处理器102、显示面板901、阵列基板902、彩色滤光片903、液晶层904、交叠区域01、公共电极线82。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合实施例对本申请提供的阵列基板、显示面板及显示装置进行详细描述。
本申请首先提出一种阵列基板，如图1及图2所示，图1是本申请阵列基板一实施例的结构示意图；图2是图1实施例阵列基板的部分结构的放大结构示意图；图3是图1实施例中数据线与扫描线的第一交叠区域的膜层结构示意图。本实施例的阵列基板(图未标)包括：第一金属层M1、第二金属层M2及设置在第一金属层M1及第二金属层M2之间的绝缘层S1，其中，第一金属层M1设有扫描线11，第二金属层M2设有数据线12，数据线12与扫描线11交叉设置，形成第一交叠区域13，且扫描线11在第一交叠区域13的宽度小于扫描线11的其它区域的宽度。
其中，扫描线11的扫描信号沿其长度方向传输，扫描线11的宽度与扫描信号的传输方向垂直。
多条扫描线11与多条数据线12交叉设置，限定了多个像素单元(图未标)，扫描线11用于向对应的像素单元提供扫描信号，数据线12用于向对应的像素单元提供数据信号。
在第一金属层M1与第二金属层M2之间设置绝缘层S1，用于改善第一金属层M1与第二金属层M2之间的干扰。
数据线12的信号延迟与信号线的电阻和电容成正比，电阻和电容越大信号延迟越严重，具体公式如下：
每个单元的电阻：
Figure BDA0003595126670000051
每个单元的电容：
Figure BDA0003595126670000052
一条数据线12上信号延迟时间：
Figure BDA0003595126670000053
本实施例的数据线12与扫描线11交叉设置，形成第一交叠区域13，且扫描线11在第一交叠区域13的宽度小于扫描线11的其它区域的宽度，相对于现有的阵列基板的数据线与扫描线的交叠区域01(如图4所示)，本实施例能够缩小扫描线11与数据线12的第一交叠区域13的面积，从而能够缩小数据信号在第一交叠区域13的电容，进而能够减少数据信号的延迟，能够改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
可选地，本实施例的阵列基板进一步包括公共电极线(图未标)、像素电极(图未标)及薄膜晶体管(Thin Film Transistor，TFT)(图未标)等，其中，第一金属层M1设有该公共电极线及该TFT的第一栅极，第二金属层M2设有TFT的第一漏电极及第一源电极，第一漏电极与扫描线11连接，第一源电极与公共电极线连接，公共电极线还与像素电极连接，TFT的第一栅极与数据线12连接，扫描线11的扫描信号控制TFT工作，以将数据线12的数据信号通过TFT及公共电极线传输至像素电极，以实现像素电极的显示。
如图5所示，图5是图1实施例阵列基板中TFT区域的膜层结构示意图。本实施例的阵列基板的TFT区域进一步包括有源层S4，有源层S4设置在绝缘层S1与第二金属层M2之间，有源层S4设有第一漏极区及第一源极区。需要注意的是，图5仅显示了阵列基板的单个TFT的膜层结构。
其中，有源层S4可以包括通道层和欧姆接触层，通道层设置在绝缘层与欧姆接触层之间。通道层可以采用非晶硅等实现，欧姆接触层可以采用高浓度磷(PH3)的硅等实现。
如图1及图2所示，第一漏电极呈U字型设置，围绕在第一源电极的外周，第一漏极区呈U字型设置，围绕在第一源极区的外周；第一漏电极及第一漏极区的呈U字型结构，能够在有限的面积以实现更大的沟道宽长比。
本实施例的绝缘层S1可以采用氮硅化合物等实现。
进一步地，本实施例的公共电极线包括主公共电极线141及次公共电极线142，像素电极包括主像素电极151及次像素电极152。本实施例的阵列基板针对每个像素单元都设置有第一TFT(图未标)、第二TFT(图未标)及第三TFT(图未标)，每个TFT都对应设置有栅极、源极区、漏极区及源电极、漏电极。
具体地，第二金属层M2设有两个第一源电极161及两个第一漏电极162，一个第一漏电极162与扫描线11连接，一个第一源电极161与主公共电极线141连接；另一个第一漏电极162与扫描线11连接，另一个第一源电极161与次公共电极线142连接；有源层S4相应的设有两个第一源极区及两个第一漏极区，分别与两个第一源电极161及两个第一漏电极162一一对应设置；第一金属层M1形成有两个第一栅极，分别与两个第一源极区及两个第一漏极区一一对应设置，以形成两个TFT。
进一步地，第一金属层M1进一步设有第二源电极163及第二漏电极164，第二源电极163与一第一源电极161(具体是与次公共电极线对应的142第一源电极161)连接，第二漏电极164与主公共电极线141及次公共电极线142连接，第一金属层M1形成有第二栅极，以形成另一TFT。
可选地，本实施例的阵列基板进一步包括基底层S2，设置在第一金属层M1背离绝缘层S1的一侧，用于为阵列基板提供支撑。
可选地，本实施例的阵列基板进一步包括保护层S3，设置在第二金属层M2背离绝缘层S1及有源层S4的一侧，用于为阵列基板提供保护。保护层S3可以是钝化层等。
在另一实施例中，可以对数据线进行改进，使得数据线在第一交叠区域的宽度小于数据线的其它区域的宽度。同样的，本实施例能够缩小扫描线与数据线的第一交叠区域的面积，从而能够缩小数据信号在第一交叠区域的电容，进而能够减少数据信号的延迟，能够改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
其中，数据线的显示数据信号沿其长度方向传输，数据线的宽度与显示数据信号的传输方向垂直。
当然，在其它实施例中，可以同时缩小数据线及扫描线在二者的交叉处的宽度，以使得扫描线在第一交叠区域的宽度小于扫描线的其它区域的宽度，及数据线在第一交叠区域的宽度小于数据线的其它区域的宽度。
本申请进一步提出另一实施例的阵列基板，如图6所示，图6是本申请阵列基板一实施例的结构示意图。本实施例的阵列基板与图1实施例的阵列基板的区别在于：本实施例的公共电极线与数据线交叉设置，且形成有第二交叠区域，公共电极线在第二交叠区域的宽度小于公共电极线的其它区域的宽度。
具体地，主公共电极线141在对应的第二交叠区域的宽度小于主公共电极线141的其它区域的宽度，及次公共电极线142在对应的第二交叠区域的宽度小于次公共电极线142的其它区域的宽度。
在上述实施例的基础上，本实施例能够进一步减少数据信号的延迟，能够进一步改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
在另一实施例中，可以对数据线进行改进，使得数据线在第二交叠区域的宽度小于数据线的其它区域的宽度。同样的能够缩小公共电极线与数据线的第二交叠区域的面积。
在其它实施例中，可以同时缩小数据线及公共电极线在二者的交叉处的宽度，以使得公共电极线在第二交叠区域的宽度小于公共电极线的其它区域的宽度，及数据线在第二交叠区域的宽度小于数据线的其它区域的宽度。
在一应用场景中，扫描线的其它区域的宽度和/或数据线的其它区域的宽度为第一交叠区域的宽度的3.5至4.5倍，例如3.5、4或者4.5倍。
在一应用场景中，公共电极线的其它区域的宽度和/或数据线的其它区域的宽度为第二交叠区域的宽度的1.5至2.5倍，例如1.5、2或者2.5倍。
例如，可以将数据线在第二交叠区域的宽度由传统的4um改为2um；可以将数据线在第一交叠区域的宽度由传统的8um改为2um，等等。
本申请进一步提出另一实施的阵列基板，如图7所示，图7是本申请阵列基板一实施例的结构示意图。本实施例与图6实施的区别在于：其中，第一源电极171呈U字型设置，围绕在第一漏电极172的外周，以缩小第一漏电极172的面积。
本实施将第一源电极171呈U字型，围绕第一漏电极172设置，即将第一源电极171与第一漏电极172进行颠倒设计，能够缩第一漏电极172的面积，进而能够缩小第一漏电极172与第一金属层M1之间的重叠面积；因第一漏电极172与数据线12连接，传输显示数据信号，因此，缩小第一漏电极172与第一金属层M1之间的重叠面积能够缩小数据信号在重叠区域的电容，进而能够减少数据信号的延迟。因此，本实施例能够改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
进一步地，本实施例的第一源极区呈U字型设置，围绕在第一漏极区的外周，以与对应的电极匹配。
本实施例的两个FTF都做类似的改进。
还可以针对上述其它实施例做类似改进，这里不赘述。
在另一实施例中，如图8所示，本实施例的阵列基板包括第一金属层、第二金属层及设置在第一金属层及第二金属层之间的绝缘层；其中，设有第一金属层扫描线81及公共电极线82；第二金属层设有数据线83、第一源电极84及第一漏电极85，数据线83与扫描线81交叉设置，第一漏电极85与扫描线11连接，第一源电极84与公共电极线82连接；其中，第一源电极84呈U字型设置，围绕在第一漏电极85的外周，以缩小第一漏电极85的面积。
本实施将第一源电极84呈U字型，围绕第一漏电极85设置，即将第一源电极与第一漏电极进行颠倒设计，能够缩第一漏电极85的面积，进而能够缩小第一漏电极85与第一金属层之间的重叠面积；因第一漏电极85与数据线83连接，传输显示数据信号，因此，缩小第一漏电极85与第一金属层之间的重叠面积能够缩小数据信号在重叠区域的电容，进而能够减少数据信号的延迟。因此，本实施例能够改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
本实施与上述实施例的区别在于，本实施例仅通过对TFT的源电极及漏电极的改进，改善由于数据信号延迟导致的低灰阶绿发黑的问题。
本实施例的其它结构可以参阅上述实施，这里不赘述。
总结：比较现有方案(图4)、图6方案、图8方案及图7方案的电阻和电容差异，由下表1可知电阻相同，电容由小到大分别为：图7方案＜图6方案＜图8方案。
Figure BDA0003595126670000091
Figure BDA0003595126670000101
表1数据线模拟值
本申请的上述实施例的阵列基板针对每个像素单元都设有两个像素电极及三个TFT。当然，在其它实施例中，可以不限定像素电极、TFT的数量和/或结构。
本申请进一步提出一种显示面板，如图9所示，请参阅图9，图9是本申请显示面板一实施例的结构示意图。本实施例显示面板901包括阵列基板902、彩膜基板903及设置于阵列基板902与彩膜基板903件的液晶层904。阵列基板902与彩膜基板903调节液晶层904液晶的偏转，控制光透过率。阵列基板902的结构及工作原理已经在上述实施例中进行了详细的叙述，这里不赘述。
在其它实施例中，显示面板还可以是包括阵列基板的其它类型的非液晶显示面板，如有机发光半导体(Organic Electroluminescence Display，OLED)。
显示面板还可以是TN(Twisted Nematic，扭曲向列型)面板、IPS(In-PlaneSwitching，平面转换)面板、VA(Vertical Alignment，垂直配向)面板和其它类型的显示面板中的任一种，此处不作限定。
本申请还提供一种显示设备，如图10所示，图10是本申请显示设备一实施例的结构示意图，显示设备100包括处理器102和前文实施例所述的显示面板901。
具体的，显示设备100还可包括：数据驱动芯片(图未示)。
数据驱动芯片与显示面板901连接，用于基于驱动信号驱动显示面板901的显示作业。
处理器102可以是任意类型的具备计算能力或数据处理能力的器件，此处不作限定。
区别于现有技术，本申请阵列基板包括：第一金属层、第二金属层及设置在第一金属层及第二金属层之间的绝缘层，其中，第一金属层设有扫描线，第二金属层设有数据线，数据线与扫描线交叉设置，形成第一交叠区域，且扫描线在第一交叠区域的宽度小于扫描线的其它区域的宽度和/或数据线在第一交叠区域的尺寸小于数据线的其它区域的宽度。通过这种方案，能够缩小扫描线与数据线的第一交叠区域的面积，从而能够缩小数据信号在第一交叠区域的电容，进而能够减少数据信号的延迟。因此，本申请能够改善由于数据信号延迟导致的低灰阶绿发黑的问题，而不增加设计空间及制程要求。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，包括：
第一金属层，设有扫描线；
第二金属层，设有数据线，与所述扫描线交叉设置，形成第一交叠区域，其特征在于，所述扫描线在所述第一交叠区域的宽度小于所述扫描线的其它区域的宽度和/或所述数据线在所述第一交叠区域的宽度小于所述数据线的其它区域的宽度；
绝缘层，设置在所述第一金属层及所述第二金属层之间。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层进一步设有公共电极线，所述公共电极线与所述数据线交叉设置，且形成有第二交叠区域，所述公共电极线在所述第二交叠区域的宽度小于所述公共电极线的其它区域的宽度和/或所述数据线在所述第二交叠区域的宽度小于所述数据线的其它区域的宽度。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述第二金属层进一步设有第一漏电极及第一源电极，所述第一漏电极与所述扫描线电连接，所述第一源电极与所述阵列基板的公共电极线连接；
其中，所述第一源电极呈U字型设置，围绕在所述第一漏电极的外周，以缩小所述第一漏电极的面积。
4.根据权利要求3所述的阵列基板，其特征在于，进一步包括：
有源层，设置在所述绝缘层与所述第一金属层之间，所述有源层设有第一漏极区及第一源极区，其中，所述第一源极区呈U字型设置，围绕在所述第一漏极区的外周。
5.根据权利要求2所述的阵列基板，其特征在于，
所述扫描线的其它区域的宽度和/或所述数据线的其它区域的宽度为所述第一交叠区域的宽度的3.5至4.5倍；
所述公共电极线的其它区域的宽度和/或所述数据线的其它区域的宽度为所述第二交叠区域的宽度的1.5至2.5倍。
6.一种阵列基板，包括：
第一金属层，设有扫描线及公共电极线；
第二金属层，设有数据线、第一源电极及第一漏电极，所述数据线与所述扫描线交叉设置，其特征在于，所述第一漏电极与所述扫描线连接，所述第一源电极与所述公共电极线连接；
绝缘层，设置在所述第一金属层及所述第二金属层之间；
其中，所述第一源电极呈U字型设置，围绕在所述第一漏电极的外周，以缩小所述第一漏电极的面积。
7.根据权利要求6所述的阵列基板，其特征在于，进一步包括：
有源层，设置在所述绝缘层与所述第二金属层之间，所述有源层设有第一漏极区及第一源极区，其中，所述第一源极区呈U字型设置，围绕在所述第一漏极区的外周。
8.根据权利要求6所述的阵列基板，其特征在于，所述公共电极线包括主公共电极线及次公共电极线，所述第二金属层设有两个所述第一源电极及两个所述第一漏电极，一所述第一漏电极与所述扫描线连接，一所述第一源电极与所述主公共电极线连接；另一所述第一漏电极与所述扫描线连接，另一所述第一源电极与所述次公共电极线连接；
所述第一金属层进一步设有第二源电极及第二漏电极，所述第二源电极与一所述第一源电极连接，第二漏电极与所述主公共电极线及所述次公共电极线连接。
9.一种显示面板，其特征在于，包括彩膜基板、液晶层和如权利要求1至8任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括处理器及权利要求9所述的显示面板。
CN202210389724.4A 2022-04-13 2022-04-13 阵列基板、显示面板及显示装置 Pending CN114967256A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210389724.4A CN114967256A (zh) 2022-04-13 2022-04-13 阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210389724.4A CN114967256A (zh) 2022-04-13 2022-04-13 阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN114967256A true CN114967256A (zh) 2022-08-30

Family

ID=82976472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210389724.4A Pending CN114967256A (zh) 2022-04-13 2022-04-13 阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114967256A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106019729A (zh) * 2015-03-26 2016-10-12 株式会社半导体能源研究所 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备
CN206020892U (zh) * 2016-08-31 2017-03-15 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN106990619A (zh) * 2016-01-11 2017-07-28 三星显示有限公司 显示设备
CN110082973A (zh) * 2018-01-26 2019-08-02 电子部品研究院 寄生电容减小的显示面板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106019729A (zh) * 2015-03-26 2016-10-12 株式会社半导体能源研究所 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备
CN106990619A (zh) * 2016-01-11 2017-07-28 三星显示有限公司 显示设备
CN206020892U (zh) * 2016-08-31 2017-03-15 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN110082973A (zh) * 2018-01-26 2019-08-02 电子部品研究院 寄生电容减小的显示面板及其制造方法

Similar Documents

Publication Publication Date Title
US11698555B2 (en) Display device
US10663813B2 (en) Liquid crystal display
US7796104B2 (en) Liquid crystal display
US6320221B1 (en) TFT-LCD having a vertical thin film transistor
US6927808B2 (en) Liquid crystal display device
EP3279721B1 (en) Array substrate and manufacturing method therefor, and display device
US20090058784A1 (en) Display device
CN107402480B (zh) 液晶显示器
CN102364390A (zh) 液晶显示面板及形成液晶显示面板的方法
US20050151893A1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR20100065740A (ko) 프린지 필드 스위칭 타입의 액정표시장치
KR20020009144A (ko) 액정 표시장치
US7432995B2 (en) Liquid crystal display device comprising one pair of thin film transistors per pixel and method for fabricating the same
KR20150021323A (ko) 횡전계형 액정표시장치 어레이 기판
CN114967256A (zh) 阵列基板、显示面板及显示装置
KR100920340B1 (ko) 액정 표시 장치 및 박막 트랜지스터 표시판
KR20150073610A (ko) 액정표시장치
JP2003057670A (ja) 液晶表示装置
KR20150037302A (ko) 액정표시장치용 어레이 기판
CN202306078U (zh) 液晶显示面板
KR100905475B1 (ko) 액정 표시 장치
KR20070117073A (ko) 액정 표시 장치
KR20110032301A (ko) 액정표시장치용 어레이 기판
KR20070003317A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination