CN104392999A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104392999A
CN104392999A CN201410525371.1A CN201410525371A CN104392999A CN 104392999 A CN104392999 A CN 104392999A CN 201410525371 A CN201410525371 A CN 201410525371A CN 104392999 A CN104392999 A CN 104392999A
Authority
CN
China
Prior art keywords
grid
insulated part
underlay substrate
conductive gasket
data wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410525371.1A
Other languages
English (en)
Other versions
CN104392999B (zh
Inventor
沈奇雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410525371.1A priority Critical patent/CN104392999B/zh
Publication of CN104392999A publication Critical patent/CN104392999A/zh
Priority to US14/769,577 priority patent/US9620527B2/en
Priority to EP15749708.2A priority patent/EP3203518A4/en
Priority to JP2017536997A priority patent/JP6483843B2/ja
Priority to PCT/CN2015/076842 priority patent/WO2016050052A1/zh
Priority to KR1020157023158A priority patent/KR20160053840A/ko
Application granted granted Critical
Publication of CN104392999B publication Critical patent/CN104392999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明实施例公开一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，有利于提高显示装置的解析度、分辨率和开口率。该阵列基板上包括衬底基板以及位于衬底基板上的纵横交错的栅线和数据线，栅线和数据线围成像素单元，像素单元内设置有薄膜晶体管，薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间；阵列基板还包括导电衬垫，位于栅线两侧的栅极绝缘层上设置有对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
薄膜晶体管液晶显示装置是一种平面超薄的显示装置，其具有体积小，功耗低、无辐射等特点，应用十分广泛。
具体地，薄膜晶体管液晶显示装置包括阵列基板，示例性地，阵列基板包括衬底基板以及设置于衬底基板上的纵横交错的栅线和数据线、薄膜晶体管和像素电极等结构。具体地，薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，其中，栅极绝缘层位于栅极和有源层之间，栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，以使得栅线和数据线交叉位置处栅线和数据线之间形成的寄生电容较小，进而使得薄膜晶体管液晶显示装置的能耗较小。
发明人发现，由于栅极绝缘层的厚度较大，使得薄膜晶体管的开态电流较小。为了使薄膜晶体管具有较大的开态电流，通常薄膜晶体管的沟道的宽长比比较大，进而导致薄膜晶体管的尺寸较大，不利于提高薄膜晶体管液晶显示装置的解析度、分辨率和开口率。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制作方法、显示装置，能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。
为了解决上述技术问题，本发明实施例提供了一种阵列基板，采用如下技术方案：
一种阵列基板，包括衬底基板以及位于所述衬底基板上的纵横交错的栅线和数据线，所述栅线和所述数据线围成像素单元，所述像素单元内设置有薄膜晶体管，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，所述栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之间，所述第二栅极绝缘部分位于所述栅极和所述有源层之间；所述阵列基板还包括位于所述栅线和所述数据线交叉位置处的导电衬垫，位于所述栅线两侧的所述栅极绝缘层上设置有对应于所述导电衬垫的第一过孔，所述数据线通过所述第一过孔与所述导电衬垫连接。
沿垂直于所述栅线的方向上，所述导电衬垫的尺寸大于所述栅线的尺寸。
所述薄膜晶体管处的所述第一栅极绝缘部分、所述栅极、所述第二栅极绝缘部分、所述有源层、同层设置的所述源极和漏极沿远离所述衬底基板的方向上依次设置于所述衬底基板上；
所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第一栅极绝缘部分、所述栅线、所述第二栅极绝缘部分和所述数据线沿远离所述衬底基板的方向上依次设置于所述衬底基板上。
所述薄膜晶体管处的同层设置的所述源极和漏极、所述有源层、所述第二栅极绝缘部分、所述栅极、所述第一栅极绝缘部分沿远离所述衬底基板的方向上依次设置于所述衬底基板上，所述数据线通过所述栅极绝缘层上的第二过孔与所述源极连接；
所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第二栅极绝缘部分、所述栅线、所述第一栅极绝缘部分和所述数据线依次设置于所述衬底基板上。
所述第二栅极绝缘部分的介电常数大于所述第一栅极绝缘部分的介电常数。
所述第一栅极绝缘部分的厚度为所述第二栅极绝缘部分的厚度为
本发明实施例提供了一种阵列基板，该阵列基板的栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，其中栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间，进而可以有效提高薄膜晶体管的开态电流。另外，阵列基板还包括位于栅线和数据线交叉位置处的导电衬垫，位于栅线两侧的栅极绝缘层上设置有对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接，具有此结构的阵列基板上的寄生电容的大小与现有技术中寄生电容的大小相同，因此，本发明实施例提供的阵列基板能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。
本发明实施例还提供了一种显示装置，该显示装置包括以上任一种实施方式所述的阵列基板。
为了进一步解决上述技术问题，本发明实施例提供了一种阵列基板的制作方法，采用如下技术方案：
一种阵列基板的制作方法包括：
在衬底基板上形成栅线、栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫；形成所述栅极绝缘层包括形成第一栅极绝缘部分和形成第二栅极绝缘部分；
所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之间，所述第二栅极绝缘部分位于所述栅极和所述有源层之间；
所述导电衬垫位于所述栅线和所述数据线交叉位置处，在所述栅线两侧的所述栅极绝缘层上形成对应于所述导电衬垫的第一过孔，所述数据线通过所述第一过孔与所述导电衬垫连接。
所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，包括：
在所述衬底基板上形成包括所述导电衬垫的图形；
在形成了包括所述导电衬垫的图形的所述衬底基板上，形成所述第一栅极绝缘部分；
在形成了所述第一栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图工艺形成包括所述栅线和所述栅极的图形；
在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成第二栅极绝缘薄膜，经过构图工艺形成所述第二栅极绝缘部分；
在形成了所述第二栅极绝缘部分的所述衬底基板上，形成半导体层，经过构图工艺形成包括所述有源层的图形；
经过构图工艺，在所述栅线两侧的所述栅极绝缘层上形成对应于所述导电衬垫的所述第一过孔；
在形成了所述第一过孔的所述衬底基板上，形成源漏极金属层，经过构图工艺形成包括所述数据线、所述源极和所述漏极的图形，所述数据线与所述栅线交叉于所述导电衬垫上方，所述数据线通过所述第一过孔与所述导电衬垫连接。
所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，包括：
在所述衬底基板上形成源漏极金属层，经过构图工艺形成包括所述源极、所述漏极和所述导电衬垫的图形；
在形成了包括所述源极、所述漏极和所述导电衬垫的图形的所述衬底基板上，形成半导体层，经过构图工艺形成包括所述有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成第二栅极绝缘薄膜，经过构图工艺形成所述第二栅极绝缘部分；
在形成了所述第二栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图工艺形成包括所述栅线和所述栅极的图形；
在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成所述第一栅极绝缘部分；
经过构图工艺，在所述栅极绝缘层上形成对应于所述导电衬垫的所述第一过孔和对应于所述源极的第二过孔；
在形成了所述第一过孔和所述第二过孔的所述栅极绝缘层上，形成数据线金属层，经过构图工艺形成包括所述数据线的图形，所述数据线通过所述第一过孔与所述导电衬垫连接，通过所述第二过孔与所述源极连接。
沉积形成所述第一栅极绝缘部分和所述第二栅极绝缘薄膜，其中，沉积形成所述第二栅极绝缘薄膜的工艺参数不同于沉积形成所述第一栅极绝缘部分的工艺参数，以使得经过构图工艺后形成的所述第二栅极绝缘部分的介电常数大于所述第一栅极绝缘部分的介电常数。
本发明实施例提供了一种阵列基板的制作方法，该阵列基板的制作方法包括在衬底基板上形成栅线、栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，其中，形成栅极绝缘层包括形成第一栅极绝缘部分和形成第二栅极绝缘部分，栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间，从而使得薄膜晶体管的栅极和有源层之间仅设置有第二栅极绝缘部分，进而可以有效提高薄膜晶体管的开态电流。另外，导电衬垫位于栅线和数据线交叉位置处，在栅线两侧的栅极绝缘层上形成对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接，从而可以使得阵列基板上的寄生电容的大小与现有技术中寄生电容的大小相同，因此，本发明实施例提供的阵列基板制作方法能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的第一种阵列基板的平面示意图；
图2为本发明实施例中图1中的阵列基板的A-A’方向截面示意图；
图3为本发明实施例中图1中的阵列基板的B-B’方向截面示意图；
图4为本发明实施例中的第二种阵列基板的薄膜晶体管处的截面示意图；
图5为本发明实施例中的第二种阵列基板的数据线和栅线交叉位置处的截面示意图；
图6为本发明实施例中的第一种阵列基板的制作流程图；
图7为本发明实施例中的第二种阵列基板的制作流程图。
附图标记说明：
10—衬底基板；       11—栅线；           12—数据线；
13—薄膜晶体管；     131—栅极；          132—栅极绝缘层；
1321—第一栅极绝缘部 1322—第二栅极绝缘部 133—有源层；
分；             分；
134—源极；      135—漏极；     136—遮光层；
137—绝缘层；    14—导电衬垫；  15—第一过孔；
16—第二过孔；   17—钝化层；    18—像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种阵列基板，能够在保证寄生电容不增大的前提下、提高薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。
具体地，该阵列基板包括衬底基板以及位于衬底基板上的纵横交错的栅线和数据线，栅线和数据线围成像素单元，像素单元内设置有薄膜晶体管，薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间。
薄膜晶体管开态电流ID的计算公式为：其中CGI为栅极与有源层之间的绝缘层的单位面积的电容值，CGI正比于绝缘层的介电常数，反比于绝缘层的厚度，μn为载流子迁移率，W为薄膜晶体管的沟道的宽，L为薄膜晶体管13的沟道的长，VG为薄膜晶体管的栅极电压，VTH为薄膜晶体管的阈值电压。示例性地，如图1所示，阵列基板上的薄膜晶体管13为底栅型薄膜晶体管时，如图2所示，薄膜晶体管13位置处，第一栅极绝缘部分1321、栅极131、第二栅极绝缘部分1322、有源层133、同层设置的源极134和漏极135沿远离衬底基板10的方向上依次设置于衬底基板10上，像素电极18通过贯穿钝化层17上的过孔与薄膜晶体管13的漏极135连接。此时，栅极131与有源层133之间仅设置有第二栅极绝缘部分1322，而现有技术中栅极与有源层之间的绝缘层为包括第一栅极绝缘部分和第二栅极绝缘部分的栅极绝缘层，因此，本发明实施例中的阵列基板上的薄膜晶体管13的CGI较大，进而使得薄膜晶体管13的开态电流较大，进而使得本发明实施例中的薄膜晶体管13的宽长比较小，薄膜晶体管13的尺寸较小时，即可满足显示装置对于开态电流大小的需求，有利于提高显示装置的解析度、分辨率和开口率。
如图3所示，阵列基板还包括位于栅线11和数据线12交叉位置处的导电衬垫14，位于栅线11两侧的栅极绝缘层132上设置有对应于导电衬垫14的第一过孔15，数据线12通过第一过孔15与导电衬垫14连接。沿垂直于栅线11的方向上，导电衬垫14的尺寸大于栅线11的尺寸。
示例性地，如图1所示，阵列基板上的薄膜晶体管13为底栅型薄膜晶体管时，如图3所示，在栅线11和数据线12交叉位置处，导电衬垫14、第一栅极绝缘部分1321、栅线11、第二栅极绝缘部分1322和数据线12沿远离衬底基板10的方向上依次设置于衬底基板10上。此时，阵列基板上的寄生电容为导电衬垫14、第一栅极绝缘部分1321、栅线11形成的第一电容C1以及栅线11、第二栅极绝缘部分1322、数据线12形成的第二电容C2，第一电容C1和第二电容C2串联形成电容C，其中，ξ0为真空绝对介电常数，ξ1为第一栅极绝缘部分1321的介电常数，ξ2为第二栅极绝缘部分1322的介电常数，d1为第一栅极绝缘部分1321的厚度，d2为第二栅极绝缘部分1322的厚度，根据电容串联的原理可知：
现有技术中阵列基板上的寄生电容为栅线、栅极绝缘层(栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分)、数据线形成的电容C’，其中，其中，d1’为第一栅极绝缘部分的厚度，d2’为第二栅极绝缘部分的厚度，ξ0为真空绝对介电常数，ξ’为栅极绝缘层的介电常数，ξ1’为第一栅极绝缘部分的介电常数，ξ2’为第二栅极绝缘部分的介电常数。若本发明实施例中的第一栅极绝缘部分1321和第二栅极绝缘部分1322与现有技术中的第一栅极绝缘部分和第二栅极绝缘部分材质和厚度相同时，d1＝d1’，d2＝d2’，ξ1＝ξ1’，ξ2＝ξ2’，则C＝C’。
由以上所述可知，本发明实施例中的阵列基板的寄生电容的大小与现有技术中寄生电容的大小相同，因此，本发明实施例中提供的阵列基板用于显示装置中时，在提高薄膜晶体管13的开态电流的同时不会增大显示装置的能耗。
需要说明的是，阵列基板上的薄膜晶体管还可以为顶栅型薄膜晶体管，此时，如图4所示，薄膜晶体管位置处，同层设置的源极134和漏极135、有源层133、第二栅极绝缘部分1322、栅极131、第一栅极绝缘部分1321沿远离衬底基板10的方向上依次位于衬底基板10上，数据线12通过栅极绝缘层132上的第二过孔16与源极134连接，像素电极18通过贯穿钝化层17、第一栅极绝缘部分1321和第二栅极绝缘部分1322的过孔与薄膜晶体管的漏极135连接。此时，为了防止背光源的光线对薄膜晶体管的影响，在衬底基板10和有源层133之间还可以设置有遮光层136和绝缘层137。如图5所示，栅线11和数据线12交叉位置处，导电衬垫14、第二栅极绝缘部分1322、栅线11、第一栅极绝缘部分1321和数据线12沿远离衬底基板10的方向上依次设置于衬底基板10上。
进一步地，由于以上薄膜晶体管开态电流ID的计算公式可知，第二栅极绝缘部分1322的介电常数越大，薄膜晶体管13的开态电流越高，本发明实施例中优选第二栅极绝缘部分1322的介电常数大于第一栅极绝缘部分1321的介电常数，能够使得薄膜晶体管开态电流ID较大的同时，不会增加阵列基板的寄生电容。示例性地，第一栅极绝缘部分1321和第二栅极绝缘部分1322的材质为SiNx或者SiO2，当第一栅极绝缘部分1321和第二栅极绝缘部分1322的材质相同时，在栅极绝缘层132的制作过程中可以通过控制工艺参数的不同，使得第二栅极绝缘部分1322的致密度大于第一栅极绝缘部分1321的致密度，进而使得第二栅极绝缘部分1322的介电常数大于第一栅极绝缘部分1321的介电常数。示例性地，当采用等离子体增强化学气相沉积的方法形成第一栅极绝缘部分1321和第二栅极绝缘薄膜时，上述工艺参数可以为沉积温度、输入功率和气体压强等。
进一步地，第一栅极绝缘部分1321的厚度为第二栅极绝缘部分1322的厚度为需要说明的是，第一栅极绝缘部分1321的厚度与第二栅极绝缘部分1322的厚度可以相同也可以不同。
以上各实施方式描述的阵列基板可以应用于显示模式为TN模式、ADS模式、IPS模式、VA模式或者FFS模式的显示装置中。当阵列基板应用于显示模式为ADS模式、IPS模式或者FFS模式的显示装置中时，阵列基板还包括公共电极。
本发明实施例提供了一种阵列基板，该阵列基板的栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，其中，栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间，进而可以有效提高薄膜晶体管的开态电流。另外，阵列基板还包括位于栅线和数据线交叉位置处的导电衬垫，位于栅线两侧的栅极绝缘层上设置有对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接，具有此结构的阵列基板上的寄生电容的大小与现有技术中寄生电容的大小相同，因此，本发明实施例提供的阵列基板能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。
本发明实施例还提供了一种显示装置，该显示装置包括以上任一种实施方式所述的阵列基板。该显示装置可以为：液晶面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。示例性地，当显示装置为液晶显示装置时，显示装置的显示模式可以为TN模式、ADS模式、IPS模式、FFS模式或者VA模式等。
实施例二
本发明实施例提供了一种阵列基板的制作方法，能够在保证阵列基板具有较小的寄生电容的前提下、提高薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。该阵列基板的制作方法用于制作实施例一中所述的阵列基板。
该阵列基板的制作方法包括：在衬底基板10上形成栅线11、栅极131、栅极绝缘层132、有源层133、数据线12、源极134、漏极135和导电衬垫14，栅极131、栅极绝缘层132、有源层133、源极134和漏极135形成薄膜晶体管13。
其中，形成栅极绝缘层132包括形成第一栅极绝缘部分1321和形成第二栅极绝缘部分1322。
栅极131位于第一栅极绝缘部分1321和第二栅极绝缘部分1322之间，第二栅极绝缘部分1322位于栅极131和有源层133之间。
导电衬垫14位于栅线11和数据线12交叉位置处，在栅线11两侧的栅极绝缘层132上形成对应于导电衬垫14的第一过孔15，数据线12通过第一过孔15与导电衬垫14连接。
具体地，当薄膜晶体管为如图1至图3所示的底栅型薄膜晶体管时，如图6所示，在衬底基板10上形成栅线11、栅极131、栅极绝缘层132、有源层133、数据线12、源极134、漏极135和导电衬垫14，包括以下步骤：
步骤S601、在衬底基板上形成导电衬垫金属层，经过构图工艺形成包括导电衬垫的图形。
在衬底基板10上使用蒸镀、溅射等方法形成一层导电衬垫金属层，经过构图工艺形成包括导电衬垫14的图形，其中，构图工艺具体包括涂覆光刻胶，使用具有导电衬垫14的图形的掩膜板遮盖，曝光，显影，刻蚀和剥离光刻胶等步骤。
步骤S602、在形成了包括导电衬垫的图形的衬底基板上，形成第一栅极绝缘部分。
在形成了包括导电衬垫14的图形的衬底基板10上使用等离子体增强化学气相沉积等方法沉积形成第一栅极绝缘部分1321。
步骤S603、在形成了第一栅极绝缘部分的衬底基板上，形成栅极金属层，经过构图工艺形成包括栅线和栅极的图形。
在形成了第一栅极绝缘部分1321的衬底基板10上，使用蒸镀、溅射等方法形成一层栅极金属层，经过构图工艺形成包括栅线11和栅极131的图形。
步骤S604、在形成了包括栅线和栅极的衬底基板上，形成第二栅极绝缘薄膜，经过构图工艺形成第二栅极绝缘部分。
步骤S605、在形成了第二栅极绝缘部分的衬底基板上，形成半导体层，经过构图工艺形成包括有源层的图形。
在形成了栅极绝缘层132的衬底基板10上，使用溅射等方法形成一层半导体层，经过构图工艺形成包括有源层133的图形。
步骤S606、经过构图工艺，在栅线两侧的栅极绝缘层上形成对应于导电衬垫的第一过孔。
需要说明的是，可以先在栅极绝缘层132上形成包括有源层133的图形，再形成第一过孔15，也可以先在栅极绝缘层132上形成第一过孔15，再形成包括有源层133的图形，本发明实施例对此不进行限定。
步骤S607、在形成了第一过孔的衬底基板上，形成源漏极金属层，经过构图工艺形成包括数据线、源极和漏极的图形，数据线与栅线交叉于导电衬垫上方，数据线通过第一过孔与导电衬垫连接。
在形成了第一过孔15的衬底基板10上，使用蒸镀、溅射等方法形成源漏极金属层，经过构图工艺形成包括数据线12、源极134和漏极135的图形。其中，数据线12与栅线11交叉于导电衬垫14上方，数据线12通过第一过孔15与导电衬垫14连接。
具体地，当薄膜晶体管为如图4和图5所示的顶栅型薄膜晶体管时，如图7所示，在衬底基板10上形成栅线11、栅极131、栅极绝缘层132、有源层133、数据线12、源极134、漏极135和导电衬垫14，包括以下步骤：
步骤S701、在衬底基板上形成源漏极金属层，经过构图工艺形成包括源极、漏极和导电衬垫的图形。
步骤S702、在形成了包括源极、漏极和导电衬垫的图形的衬底基板上，形成半导体层，经过构图工艺形成包括有源层的图形。
步骤S703、在形成了包括有源层的图形的衬底基板上，形成第二栅极绝缘薄膜，经过构图工艺形成第二栅极绝缘部分。
步骤S704、在形成了第二栅极绝缘部分的衬底基板上，形成栅极金属层，经过构图工艺形成包括栅线和栅极的图形。
步骤S705、在形成了包括栅线和栅极的图形的衬底基板上，形成第一栅极绝缘部分。
步骤S706、经过构图工艺，在栅极绝缘层上形成对应于导电衬垫的第一过孔和对应于源极的第二过孔。
步骤S707、在形成了第一过孔和第二过孔的栅极绝缘层上，形成数据线金属层，经过构图工艺形成包括数据线的图形，数据线通过第一过孔与导电衬垫连接，通过第二过孔与源极连接。
具体地，在上述两种阵列基板的制作过程中，通过沉积的方法形成第一栅极绝缘部分1321和第二栅极绝缘薄膜，其中，沉积形成第二栅极绝缘薄膜的工艺参数不同于沉积形成第一栅极绝缘部分1321的工艺参数，以使得经过构图工艺形成的第二栅极绝缘部分1322的致密度大于第一栅极绝缘部分1321的致密度，进而使得形成的第二栅极绝缘部分1322的介电常数大于第一栅极绝缘部分1321的介电常数。示例性地，当采用等离子体增强化学气相沉积的方法形成第一栅极绝缘部分1321和第二栅极绝缘薄膜时，上述工艺参数可以为沉积温度、输入功率和气体压强等。
进一步地，第一栅极绝缘部分1321和第二栅极绝缘部分1322的材质为SiNx或者SiO2。第一栅极绝缘部分1321的厚度为第二栅极绝缘部分1322的厚度为需要说明的是，第一栅极绝缘部分1321的厚度与第二栅极绝缘部分1322的厚度可以相同也可以不同。
此外，本发明实施例还包括在形成了薄膜晶体管13的衬底基板10上形成钝化层、形成像素电极等结构的步骤，对于应用于显示模式为IPS模式、ADS模式和FFS模式的显示装置中的阵列基板，阵列基板的制作过程还包括形成公共电极的步骤，本发明实施例不再赘述。
本发明实施例提供了一种阵列基板的制作方法，该阵列基板的制作方法包括在衬底基板上形成栅线、栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，其中，形成栅极绝缘层包括形成第一栅极绝缘部分和形成第二栅极绝缘部分，栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间，从而使得薄膜晶体管的栅极和有源层之间仅设置有第二栅极绝缘部分，进而可以有效提高薄膜晶体管的开态电流。另外，导电衬垫位于栅线和数据线交叉位置处，在栅线两侧的栅极绝缘层上形成对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接，从而可以使得阵列基板上的寄生电容的大小与现有技术中寄生电容的大小相同，因此，本发明实施例提供的阵列基板制作方法能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括衬底基板以及位于所述衬底基板上的纵横交错的栅线和数据线，所述栅线和所述数据线围成像素单元，所述像素单元内设置有薄膜晶体管，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，所述栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，其特征在于，
所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之间，所述第二栅极绝缘部分位于所述栅极和所述有源层之间；
所述阵列基板还包括位于所述栅线和所述数据线交叉位置处的导电衬垫，位于所述栅线两侧的所述栅极绝缘层上设置有对应于所述导电衬垫的第一过孔，所述数据线通过所述第一过孔与所述导电衬垫连接。
2.根据权利要求1所述的阵列基板，其特征在于，
沿垂直于所述栅线的方向上，所述导电衬垫的尺寸大于所述栅线的尺寸。
3.根据权利要求1或2所述的阵列基板，其特征在于，
所述薄膜晶体管处的所述第一栅极绝缘部分、所述栅极、所述第二栅极绝缘部分、所述有源层、同层设置的所述源极和漏极沿远离所述衬底基板的方向上依次设置于所述衬底基板上；
所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第一栅极绝缘部分、所述栅线、所述第二栅极绝缘部分和所述数据线沿远离所述衬底基板的方向上依次设置于所述衬底基板上。
4.根据权利要求1或2所述的阵列基板，其特征在于，
所述薄膜晶体管处的同层设置的所述源极和漏极、所述有源层、所述第二栅极绝缘部分、所述栅极、所述第一栅极绝缘部分沿远离所述衬底基板的方向上依次设置于所述衬底基板上，所述数据线通过所述栅极绝缘层上的第二过孔与所述源极连接；
所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第二栅极绝缘部分、所述栅线、所述第一栅极绝缘部分和所述数据线依次设置于所述衬底基板上。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二栅极绝缘部分的介电常数大于所述第一栅极绝缘部分的介电常数。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一栅极绝缘部分的厚度为所述第二栅极绝缘部分的厚度为
7.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成栅线、栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫；形成所述栅极绝缘层包括形成第一栅极绝缘部分和形成第二栅极绝缘部分；
所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之间，所述第二栅极绝缘部分位于所述栅极和所述有源层之间；
所述导电衬垫位于所述栅线和所述数据线交叉位置处，在所述栅线两侧的所述栅极绝缘层上形成对应于所述导电衬垫的第一过孔，所述数据线通过所述第一过孔与所述导电衬垫连接。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，
所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，包括：
在所述衬底基板上形成导电衬垫金属层，经过构图工艺形成包括所述导电衬垫的图形；
在形成了包括所述导电衬垫的图形的所述衬底基板上，形成所述第一栅极绝缘部分；
在形成了所述第一栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图工艺形成包括所述栅线和所述栅极的图形；
在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成第二栅极绝缘薄膜，经过构图工艺形成所述第二栅极绝缘部分；
在形成了所述第二栅极绝缘部分的所述衬底基板上，形成半导体层，经过构图工艺形成包括所述有源层的图形；
经过构图工艺，在所述栅线两侧的所述栅极绝缘层上形成对应于所述导电衬垫的所述第一过孔；
在形成了所述第一过孔的所述衬底基板上，形成源漏极金属层，经过构图工艺形成包括所述数据线、所述源极和所述漏极的图形，所述数据线与所述栅线交叉于所述导电衬垫上方，所述数据线通过所述第一过孔与所述导电衬垫连接。
10.根据权利要求8所述的阵列基板的制作方法，其特征在于，
所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，包括：
在所述衬底基板上形成源漏极金属层，经过构图工艺形成包括所述源极、所述漏极和所述导电衬垫的图形；
在形成了包括所述源极、所述漏极和所述导电衬垫的图形的所述衬底基板上，形成半导体层，经过构图工艺形成包括所述有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成第二栅极绝缘薄膜，经过构图工艺形成所述第二栅极绝缘部分；
在形成了所述第二栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图工艺形成包括所述栅线和所述栅极的图形；
在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成所述第一栅极绝缘部分；
经过构图工艺，在所述栅极绝缘层上形成对应于所述导电衬垫的所述第一过孔和对应于所述源极的第二过孔；
在形成了所述第一过孔和所述第二过孔的所述栅极绝缘层上，形成数据线金属层，经过构图工艺形成包括所述数据线的图形，所述数据线通过所述第一过孔与所述导电衬垫连接，通过所述第二过孔与所述源极连接。
11.根据权利要求9或10所述的阵列基板的制作方法，其特征在于，
沉积形成所述第一栅极绝缘部分和所述第二栅极绝缘薄膜，其中，沉积形成所述第二栅极绝缘薄膜的工艺参数不同于沉积形成所述第一栅极绝缘部分的工艺参数，以使得经过构图工艺后形成的所述第二栅极绝缘部分的介电常数大于所述第一栅极绝缘部分的介电常数。
CN201410525371.1A 2014-09-30 2014-09-30 一种阵列基板及其制作方法、显示装置 Active CN104392999B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201410525371.1A CN104392999B (zh) 2014-09-30 2014-09-30 一种阵列基板及其制作方法、显示装置
US14/769,577 US9620527B2 (en) 2014-09-30 2015-04-17 Display device having data line connected to conductive pad through first via and its manufacturing method
EP15749708.2A EP3203518A4 (en) 2014-09-30 2015-04-17 Array substrate and manufacturing method therefor, and display apparatus
JP2017536997A JP6483843B2 (ja) 2014-09-30 2015-04-17 アレイ基板及びその製造方法、表示装置
PCT/CN2015/076842 WO2016050052A1 (zh) 2014-09-30 2015-04-17 阵列基板及其制作方法、显示装置
KR1020157023158A KR20160053840A (ko) 2014-09-30 2015-04-17 어레이 기판과 그 제조 방법, 및 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410525371.1A CN104392999B (zh) 2014-09-30 2014-09-30 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104392999A true CN104392999A (zh) 2015-03-04
CN104392999B CN104392999B (zh) 2017-03-29

Family

ID=52610874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410525371.1A Active CN104392999B (zh) 2014-09-30 2014-09-30 一种阵列基板及其制作方法、显示装置

Country Status (6)

Country Link
US (1) US9620527B2 (zh)
EP (1) EP3203518A4 (zh)
JP (1) JP6483843B2 (zh)
KR (1) KR20160053840A (zh)
CN (1) CN104392999B (zh)
WO (1) WO2016050052A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
WO2016050052A1 (zh) * 2014-09-30 2016-04-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106024637A (zh) * 2016-07-20 2016-10-12 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106483726A (zh) * 2016-12-21 2017-03-08 昆山龙腾光电有限公司 薄膜晶体管阵列基板及制作方法和液晶显示面板
CN108511457A (zh) * 2017-02-28 2018-09-07 昆山国显光电有限公司 一种tft像素结构、阵列基板及其制作方法、显示装置
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN111129035A (zh) * 2019-12-24 2020-05-08 云谷（固安）科技有限公司 阵列基板、显示面板及显示装置
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302032B (zh) * 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
KR102008418B1 (ko) * 2017-08-17 2019-08-09 전자부품연구원 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
WO2020006717A1 (zh) * 2018-07-04 2020-01-09 深圳市柔宇科技有限公司 阵列基板及其制造方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120007091A1 (en) * 2010-07-07 2012-01-12 Jungil Lee Thin film transistor substrate having low resistance bus line structure and method for manufaturing the same
CN102683367A (zh) * 2011-03-17 2012-09-19 佳能株式会社 半导体装置及其制造方法
CN103531640A (zh) * 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812354B2 (ja) * 1987-10-14 1996-02-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH0553137A (ja) * 1991-08-22 1993-03-05 Seiko Epson Corp アクテイブマトリツクス基板とその製造方法
JPH10260400A (ja) * 1997-03-19 1998-09-29 Toshiba Corp 液晶表示素子
JP3678587B2 (ja) * 1998-08-05 2005-08-03 株式会社 日立ディスプレイズ 液晶表示装置
JP2003323138A (ja) * 2002-02-01 2003-11-14 Seiko Epson Corp 回路基板、電気光学装置、電子機器
KR100918279B1 (ko) * 2002-12-23 2009-09-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2007188936A (ja) 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
KR101392208B1 (ko) * 2008-01-22 2014-05-08 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR101488925B1 (ko) * 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
CN102782858B (zh) 2009-12-25 2015-10-07 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
KR101785028B1 (ko) * 2011-01-20 2017-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI440186B (zh) * 2011-09-23 2014-06-01 E Ink Holdings Inc 驅動基板及使用其之顯示裝置
US9557619B2 (en) * 2011-09-26 2017-01-31 Apple Inc. Data line-to-pixel decoupling
KR20140007688A (ko) * 2012-07-10 2014-01-20 삼성디스플레이 주식회사 쇼트 불량 리페어 방법, 상기 리페어 방법에 의해 제조된 표시 장치 및 유기 발광 표시 장치
KR20140091808A (ko) 2013-01-11 2014-07-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105144364B (zh) * 2013-04-25 2018-01-09 夏普株式会社 半导体装置和半导体装置的制造方法
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
KR102150859B1 (ko) * 2014-01-13 2020-09-03 삼성디스플레이 주식회사 표시장치
KR20160037314A (ko) * 2014-09-26 2016-04-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104392999B (zh) * 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR20160080974A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120007091A1 (en) * 2010-07-07 2012-01-12 Jungil Lee Thin film transistor substrate having low resistance bus line structure and method for manufaturing the same
CN102683367A (zh) * 2011-03-17 2012-09-19 佳能株式会社 半导体装置及其制造方法
CN103531640A (zh) * 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620527B2 (en) 2014-09-30 2017-04-11 Boe Technology Group Co., Ltd. Display device having data line connected to conductive pad through first via and its manufacturing method
WO2016050052A1 (zh) * 2014-09-30 2016-04-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
WO2016201729A1 (zh) * 2015-06-18 2016-12-22 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
WO2018014385A1 (zh) * 2016-07-20 2018-01-25 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106024637A (zh) * 2016-07-20 2016-10-12 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106024637B (zh) * 2016-07-20 2018-06-29 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10312376B2 (en) 2016-07-20 2019-06-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin film transistor and method for manufacturing the same
CN106483726A (zh) * 2016-12-21 2017-03-08 昆山龙腾光电有限公司 薄膜晶体管阵列基板及制作方法和液晶显示面板
CN108511457A (zh) * 2017-02-28 2018-09-07 昆山国显光电有限公司 一种tft像素结构、阵列基板及其制作方法、显示装置
CN108511457B (zh) * 2017-02-28 2020-09-01 昆山国显光电有限公司 一种tft像素结构、阵列基板及其制作方法、显示装置
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN111129035A (zh) * 2019-12-24 2020-05-08 云谷（固安）科技有限公司 阵列基板、显示面板及显示装置
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
JP6483843B2 (ja) 2019-03-13
EP3203518A4 (en) 2018-06-27
CN104392999B (zh) 2017-03-29
WO2016050052A1 (zh) 2016-04-07
JP2017530429A (ja) 2017-10-12
KR20160053840A (ko) 2016-05-13
US9620527B2 (en) 2017-04-11
US20160254283A1 (en) 2016-09-01
EP3203518A1 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
CN104392999A (zh) 一种阵列基板及其制作方法、显示装置
CN205427390U (zh) 一种阵列基板、显示面板及显示装置
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN102881839B (zh) 有机发光二极管、触摸显示装置及其制造方法
CN104269414A (zh) 一种阵列基板及其制作方法、显示装置
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
EP3306648B1 (en) Film transistor and manufacturing method therefor, array substrate and manufacturing method therefor, and display apparatus
CN102830560A (zh) 一种阵列基板及其制作方法
CN102842601B (zh) 一种阵列基板及其制作方法
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN103531593B (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
CN103928400A (zh) 阵列基板及其制作方法、显示装置
CN104867878A (zh) 一种ltps阵列基板及其制作方法
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN202735644U (zh) 一种阵列基板
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
EP2983204B1 (en) Display device and method for manufacturing the same
CN105870132A (zh) Tft阵列基板及其制作方法
CN103915380A (zh) 一种阵列基板的制作方法、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant